KR20180036953A - 리시버의 캘리브레이션 및 트랙킹 - Google Patents

리시버의 캘리브레이션 및 트랙킹 Download PDF

Info

Publication number
KR20180036953A
KR20180036953A KR1020187000025A KR20187000025A KR20180036953A KR 20180036953 A KR20180036953 A KR 20180036953A KR 1020187000025 A KR1020187000025 A KR 1020187000025A KR 20187000025 A KR20187000025 A KR 20187000025A KR 20180036953 A KR20180036953 A KR 20180036953A
Authority
KR
South Korea
Prior art keywords
sub
adc
auxiliary
component
path
Prior art date
Application number
KR1020187000025A
Other languages
English (en)
Inventor
모쉐 말킨
타룬 굽타
Original Assignee
매콤 커넥티비티 솔루션즈, 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매콤 커넥티비티 솔루션즈, 엘엘씨 filed Critical 매콤 커넥티비티 솔루션즈, 엘엘씨
Publication of KR20180036953A publication Critical patent/KR20180036953A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/20—Monitoring; Testing of receivers
    • H04B17/21—Monitoring; Testing of receivers for calibration; for correcting measurements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/10—Monitoring; Testing of transmitters
    • H04B17/11—Monitoring; Testing of transmitters for calibration
    • H04B17/14—Monitoring; Testing of transmitters for calibration of the whole transmission and reception path, e.g. self-test loop-back
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0836—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of phase error, e.g. jitter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
    • H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

인터리빙된 아날로그-디지털 컨버터(ADC)를 캘리브래이팅 하기 위한 기법이 제시된다. 트랜시버는 보조 경로 신호를 어레이의 서브 ADC의 신호에 비교함으로써 샘플링 어레이를 캘리브레이팅하는 것을 용이하게 하는 데 이용되는 보조 서브 ADC와 연관된 보조 경로 및 인터리빙된 서브 ADC의 어레이를 포함하는 ADC 컴포넌트를 포함한다. 캘리브래이션 컴포넌트는 보조 서브 ADC가 샘플링 어레이의 샘플링 순간 중 어느 하나에 정렬될 수 있도록 보조 서브 ADC를 조정하기 위하여 위상 보간기 및 아날로그 딜레이 라인을 사용한다. 캘리브래이션 컴포넌트는 보조 신호를 서브 ADC 신호에 비교하고 서브 ADC 간의 경로차를 비교 결과에 기초하여 결정하며 서브 ADC 및 서브 ADC 경로를 캘리브래이팅하여, 경로차를 감소시켜 어레이 내 서브 ADC에 의해 생산된 디지털 서브 스트림을 결합하는 것으로부터 생산되는 디지털 스트림 내 왜곡을 완화한다.

Description

리시버의 캘리브레이션 및 트랙킹
본 개시는 정보의 통신에 관한 것이다.
트랜시버와 같은 통신 장치는 다른 통신 장치로부터 음성 데이터 또는 기타 데이터를 전송 또는 수신하는 데 이용될 수 있다. 음성 데이터 또는 기타 데이터는 유선 또는 무선 통신 연결을 통하여 통신될 수 있다. 하나의 경향은 통신될 수 있는 데이터의 양과 데이터의 통신의 속도를 증가시키는 것이다.
통신 데이터율(communication data rate), 속도 및 대역폭이 성장함에 따라, 데이터를 전송하고 처리하고 수신하는 데 이용되는 회로는 또한 높은 대역폭 신호를 처리해야 한다. 디지털 신호 처리를 이용하는 많은 시스템에 의해 이용되는 하나의 컴포넌트는 아날로그 신호(예컨대, 음성 신호)를 추가적인 디지털 신호 처리를 위한 디지털 형태로 변환하는 데 이용될 수 있는 아날로그-디지털 컨버터(ADC)이다. 높은 샘플링률로 비교적 높은 대역폭을 지원할 수 있는 ADC를 설계하기 위한 하나의 접근법은 ADC의 어레이(예컨대, 서브 ADC의 어레이)를 인터리빙(interleaving)하는 것이며, 여기서, 어레이의 각 서브 ADC는 비교적 낮은 속도로 동작할 수 있다. 어레이의 서브 ADC로부터의 보다 낮은 샘플링 디지털 데이터 샘플은 결합되어 고속의 디지털 데이터 스트림을 생성할 수 있다. 이는 어레이의 서브 ADC가 보다 낮은 속도로 동작할 수 있게 하고 따라서 서브 ADC는 전류 집적 회로 처리 기술의 제한을 가지고 설계될 수 있다. 그러한 종래 인터리빙형 ADC 설계가 가지는 도전은 서브 ADC 사이에서의 어떠한 처리 차이가 결합된 디지털 스트림의 왜곡에 기여할 수 있다는 점이다. 그러한 처리 차이 또는 미스매치는 예컨대, 상이한 저주파 오프셋, 벌크 이득, 딜레이(delay), 대역폭 및, 보다 일반적으로는, 어레이의 서브 ADC와 연관된 상이한 경로 전달 함수를 포함할 수 있다.
시스템 설계자는 종종 이들 경로차가 비교적 작을 수 있도록 ADC 어레이를 설계하려고 시도할 수 있다. 그러나, 고속 통신 시스템에 대한 보다 효율적인 영역 및 전력 설계를 위하여, 요구되지 않는 전력 및 영역 불이익이 발생될 수 있고, 보다 복잡한 회로 설계가 이러한 왜곡을 수용 가능한 수준으로 유지하도록 사용될 수 있다. 이러한 불이익은 유의미할 수 있으며 시스템의 전력 및 영역 요구사항에 상당히 기여할 수 있고, 따라서 그러한 불이익 및 전력과 영역 요구사항을 회피하도록 요구가능 할 수 있다.
또한, 종래 시스템에서, 디지털-아날로그 컨버터(DAC)와 같은 보조 하드웨어는 종종, 경로차를 캘리브레이팅 또는 수정하는 데 이용될 수 있는 테스트/캘리브레이션 신호를 생성함으로써 이러한 왜곡을 수정하도록 이용 및/또는 요구될 수 있다. 그러한 종래 설계는 시스템의 비용 및 복잡도를 증가시킬 수 있고/있거나, 예컨대, 테스트 신호가 통신 채널의 신호 전송을 방해하는 경우, 사용이 제한될 수 있다. 따라서, 결과적으로, 그러한 캘리브레이션은 보통 실제 데이터가 샘플링 어레이에 의해 수신되기 전에 특정 기간 동안 수행되도록 허용될 수 있다.
서브 ADC의 어레이와 연관된 그러한 왜곡을 수정하기 위한 다른 종래 방법은 수신된 신호를 오버샘플링할 수 있는 샘플링 어레이를 이용하는 것일 수 있다. 수신된 신호를 오버샘플링하는 것으로부터 획득된 정보는 서브 ADC와 연관된 처리 경로차를 캘리브래이팅 및 수정하는 데 이용될 수 있다. 그러나, 그러한 종래 접근법은 시스템 설계를 상당히 복잡하게 할 수 있으며 오버샘플링된 채널 신호를 획득하는 데 이용되는 보다 높은 샘플링률로 인하여 결과적으로 시스템 설계를 위해 이용되는 요구되지 않는 보다 높은 양의 전력 및 영역이 될 수 있다.
서브 ADC의 어레이와 연관된 그러한 왜곡을 수정하기 위한 일부 다른 종래 방법은 보조 ADC를 이용하여 서브 ADC와 연관된 경로차의 검출을 가능하게 할 수 있는 다른 수신 요소를 추가하는 것을 포함할 수 있다. 그러나, 그러한 방법은 또한 정확한 신호 특성의 일정 형태의 지식을 가지는 것에 의존할 수 있으며 사용이 제한될 수 있다. 또한, 이러한 종래의 방법은 또한 바람직하지 않게 비용적일 수 있으며 복잡 및/또는 비효율적인 시스템 설계를 가질 수 있다.
일 실시예에서, 원격 통신 컴포넌트로부터 수신된 아날로그 신호와 연관된 각 시간 딜레이된 아날로그 신호를 각 디지털 데이터 샘플로 전환하기 위한 컨버터 서브 컴포넌트의 세트 및 보조 경로와 연관된 보조 컨버터 서브 컴포넌트를 포함하는 컨버터 컴포넌트를 포함하는 시스템이 여기에서 개시되며, 컨버터 서브 컴포넌트의 세트의 각 컨버터 서브 컴포넌트는 각 경로와 연관된다. 시스템은 또한, 각 컨버터 서브 컴포넌트의 캘리브레이션을 용이하게 하여 경로차를 감소하도록, 보조 경로와 연관된 보조 신호 및 각 컨버터 서브 컴포넌트의 각 경로와 연관된 각 신호의 분석의 결과에 기초하여, 각각의 컨버터 서브 컴포넌트의 각 경로 간의 경로차를 결정하기 위한 캘리브래이션 컴포넌트를 포함할 수 있으며, 각 신호는 각 디지털 데이터 샘플을 포함한다.
다른 실시예에서, 각 컨버터 서브 컴포넌트를 캘리브래이팅하는 것을 용이하게 하여 경로차를 완화하도록, 보조 서브 컴포넌트와 연관되는 보조 경로와 연관된 보조 신호 및 컨버터 서브 컴포넌트의 세트의 각 컨버터 서브 컴포넌트의 각 경로와 연관된 각 신호를 분석하는 것의 결과에 적어도 부분적으로 기초하여, 컨버터 서브 컴포넌트의 세트의 각 컨버터 서브 컴포넌트의 각각의 경로 사이의 경로차를 결정하는 단계를 수반하는 방법이 개시된다. 방법은 또한 각 컨버터 서브 컴포넌트 또는 각 경로 간의 경로차를 완화하는 것을 용이하게 하도록 각 컨버터 서브 컴포넌트 또는 각 경로를 조정하는 단계를 수반할 수 있다.
다른 실시예에서, 각 컨버터 서브 컴포넌트를 캘리브래이팅하는 것을 용이하게 하여 경로차를 감소하도록, 컨버터 서브 컴포넌트의 세트의 각 컨버터 서브 컴포넌트의 각 경로와 연관된 각 신호와 보조 서브 컴포넌트와 연관되는 보조 경로와 연관된 보조 신호를 비교하는 결과에 적어도 부분적으로 기초하여, 컨버터 서브 컴포넌트의 세트의 각 컨버터 서브 컴포넌트의 각 경로 간의 경로차를 결정하기 위한 수단을 포함하는 시스템이 개시된다. 시스템은 또한 각 컨버터 서브 컴포넌트 또는 각 경로 사이의 경로차를 감소시키는 것을 용이하게 하도록, 각 컨버터 서브 컴포넌트 또는 각 경로를 캘리브래이팅하기 위한 수단을 포함할 수 있다.
도 1은 서브-아날로그-디지털 컨버터 (sub-ADC) 경로차를 수정 또는 완화하는 것을 용이하게 하도록 트랜시버 컴포넌트의 서브 ADC의 어레이의 서브 ADC를 캘리브래이팅하는 것을 용이하게 할 수 있는 예시적인 시스템의 블록도를 예시하고,
도 2는 보조 서브 ADC, 서브 ADC 어레이의 제1 서브 ADC 및 제2 서브 ADC에 의하여 샘플링을 하는 것을 예시하는 예시적인 샘플링 타이밍도의 예시이고,
도 3은 보조 서브 ADC, 서브 ADC 어레이의 제1 서브 ADC 및 제2 서브 ADC의 샘플링 순간을 예시하는 예시적인 샘플링 타이밍도의 예시이고,
도 4는 보조 서브 ADC를 제1 서브 ADC과 정렬하기 위한 조정 이후, 보조 서브 ADC, 서브 ADC 어레이의 제1 서브 ADC 및 제2 서브 ADC의 샘플링 순간을 예시하는 예시적인 타이밍도의 예시이고,
도 5는 서브 ADC 경로차를 수정 또는 완화하는 것을 용이하게 하도록 트랜시버 컴포넌트의 서브 ADC의 어레이의 서브 ADC를 캘리브래이팅하는 것을 용이하게 할 수 있는 시스템의 실시예의 도면을 도시하고,
도 6은 트랜시버 컴포넌트의 실시예의 블록도를 예시하고,
도 7은 서브 ADC 경로차를 수정 또는 완화하는 것을 용이하게 하도록 트랜시버 컴포넌트의 서브 ADC의 어레이의 서브 ADC를 캘리브래이팅하는 것을 용이하게 할 수 있는 방법의 실시예의 흐름도를 예시하고,
도 8은 서브 ADC 경로차를 수정 또는 완화하는 것을 용이하게 하도록 트랜시버 컴포넌트의 서브 ADC의 어레이의 서브 ADC를 캘리브래이팅하는 것을 용이하게 할 수 있는 방법의 다른 실시예의 흐름도를 도시하고,
도 9는 보조 서브 ADC (및 연관된 보조 경로)를 서브 ADC의 세트(예컨대, 어레이)의 서브 ADC (및 연관된 서브 ADC 경로)와 정렬하거나 캘리브래이팅할 수 있는 방법의 실시예의 흐름도이고,
도 10은 예시적인 컴퓨팅 환경의 블록도를 예시하며,
도 11은 예시적인 데이터 통신 네트워크의 블록도를 예시한다.
인터리빙된 아날로그-디지털 컨버터(ADC) 어레이를 캘리브래이팅(calibrating)하기 위한 기법이 제시된다. 트랜시버 컴포넌트는 인터리빙된 ADC 서브 컴포넌트 (여기에서, 서브 ADC라고도 지칭됨)의 어레이 및 보조 경로 신호를 어레이 내 서브 ADC의 신호에 비교함으로써 어레이 내 서브 ADC를 캘리브래이팅하는 것을 용이하게 하는 데 이용될 수 있는 보조 서브 ADC와 연관된 보조 경로를 포함하는 ADC 컴포넌트를 포함할 수 있다. 보조 경로는 다른 서브 ADC의 처리 경로에 가깝게 매칭하도록 설계될 수 있다.
트랜시버 컴포넌트는 원격 전송기 컴포넌트 (예컨대, 전송기, 트랜시버 또는 다른 유형의 통신 장치)로부터 데이터를 포함하는 신호(예컨대, 아날로그 신호)를 수신할 수 있다. 아날로그 신호가 트랜시버 컴포넌트에 의해 수신되는 경우, 인터리버 컴포넌트는 수신된 아날로그 신호를 어레이의 서브 ADC 전반에 걸쳐 인터리빙할 수 있고, 여기서, 인터리버 컴포넌트 또는 캘리브래이션 컴포넌트는 아날로그 신호를 처리하여 어레이의 각 서브 ADC로 입력되기 전에 (각 시간 딜레이를 가지는) 시간 딜레이된 아날로그 신호의 세트를 생성하도록 각 시간 딜레이를 아날로그 신호에 구현 또는 도입할 수 있다. 어레이의 서브 ADC 및/또는 트랜시버 컴포넌트의 다른 컴포넌트는 원격 전송기에 의해 송신된 (예컨대, 디지털 형태의) 데이터를 회복(예컨대, 결정, 식별, 디코딩 및/또는 복호화, 등)하는 것을 용이하게 하도록 각 시간 딜레이된 아날로그 신호를 처리(예컨대, 샘플링, 전환, 디코딩 및/또는 기타 처리)할 수 있다.
트랜시버 컴포넌트는 보조 서브 ADC 및 어레이 내 서브 ADC와 연관될 수 있는 캘리브래이션 컴포넌트를 포함할 수 있다. 캘리브래이션 컴포넌트는 보조 서브 ADC를 조정하여 보조 서브 ADC의 샘플링이 어레이 내 서브 ADC의 샘플링 순간 중 어느 하나로 정렬되는 것이 가능하게 하도록 위상 보간기(phase-interpolator) 및/또는 아날로그 딜레이 라인(analog delay line)을 사용할 수 있다. 보조 경로 샘플링률, 위상 보간기 및 아날로그 딜레이 라인은 보조 서브 ADC 및 어레이 내 다른 서브 ADC의 각 샘플링 순간 사이의 초기 매칭을 수립하는 것을 용이하게 하도록 (예컨대, 캘리브래이션 컴포넌트 또는 다른 컴포넌트에 의해) 설계될 수 있으며, 보조 경로의 샘플링 클럭이 어레이 내 서브 ADC의 샘프링 포인트를 모두를 통과하는 것을 알 수 있으므로 어레이 내 서브 ADC는 이로써 캘리브래이팅될 수 있다. 캘리브래이션 컴포넌트는 또한 보조 경로 (예컨대, 보조 신호 또는 샘플링 경로)에 대한 보조 서브 ADC가 실제 샘플링 어레이로부터의 요구되는 샘플 모두의 샘플링 시각을 통과하여 보조 서브 ADC 및 어레이 내 서브 ADC 간의 경로차를 결정하는 것을 용이하게 할 수 있도록 동작하는 속도(rate)를 결정 및/또는 설정할 수 있다.
캘리브래이션 컴포넌트는 보조 신호를 서브 ADC 신호에 비교(예컨대, 샘플링 순간에서의 보조 샘플을 각 샘플링 순간에서의 어레이 내 서브 ADC의 각 샘플과 비교)할 수 있다. 캘리브래이션 컴포넌트는 보조 신호 및 각 서브 ADC 신호의 비교의 결과에 적어도 부분적으로 기초하여, 서브 ADC 경로 (예컨대, 서브 ADC 신호 또는 샘플링 경로) 간의 경로차[예컨대, 타이밍 왜곡(timing skew), 대역폭 차이 또는 기타 경로차]를 결정할 수 있다. 캘리브래이션 컴포넌트는 또한 서브 ADC 또는 서브 ADC 경로에 적용하기 위한 캘리브래이션을 결정할 수 있고, 서브 ADC 및 서브 ADC 경로를, 경로차를 수정 또는 감소시켜 어레이 내 서브 ADC에 의해 생산된 디지털 서브스트림을 결합함으로부터 생산되는 디지털 스트림 내 왜곡을 완화하도록 결정된 캘리브래이션(예컨대, 캘리브래이션 메트릭)에 적어도 부분적으로 기초하여, 캘리브래이팅할 수 있다.
캘리브래이션 컴포넌트에 의해 캘리브래이팅되는 바와 같이, 어레이의 각 서브 ADC는 수신된 신호(예컨대, 아날로그 신호)에 대응할 수 있는 각 디지털 데이터를 출력으로서 제공하는 것을 용이하게 할 수 있다. ADC 컴포넌트 또는 다른 컴포넌트(예컨대, 결합기 컴포넌트)는 수신된 아날로그 신호에 포함된 데이터를 정확하게 나타낼 수 있는 디지털 데이터 스트림을 생성하도록 각 서브 ADC의 각 디지털 데이터 서브스트림을 결합, 통합 또는 디인터리빙(deinterleaving)할 수 있다.
도 1은 서브 ADC 경로차를 수정 또는 완화하는 것을 용이하게 하도록 트랜시버 컴포넌트의 서브 ADC의 어레이의 서브 ADC를 캘리브래이팅하는 것을 용이하게 할 수 있는 시스템(100)의 블록도를 예시한다. 시스템(100)은 예컨대, 바람직하게는 고속으로 아날로그 신호의 아날로그-디지털 전환을 수행할 수 있는 고속 통신 및/또는 샘플링 시스템을 포함할 수 있다. 시스템(100)은 예컨대, 초당 10 기가비트(G), 40G, 100G 및/또는 보다 빠르거나 상이한 통신 속도와 같은 하나 이상의 요구되는 속도로 음성 또는 데이터 통신을 용이하게 하는 데 이용될 수 있다. 시스템(100)은 전기 트랜시버, 광학 트랜시버, 무선 트랜시버, 백플레인(backplane) 트랜시버, 칩투칩(chip-to-chip) 트랜시버 또는 다양한 상이한 유형의 트랜시버 중 임의의 것과 관련되어 사용될 수 있다.
시스템(100)은 트래픽 (예컨대, 음성 또는 데이터 트래픽)을 통신하는 데 사용될 수 있는 트랜시버 컴포넌트(102)(예컨대, 트랜시버)를 포함할 수 있고, 트랜시버 컴포넌트(102)는 원격 전송기 컴포넌트(104)와 같은 통신 장치로부터 트래픽을 수신할 수 있으며, 다른 통신 장치로 트래픽을 전송할 수 있다. 트랜시버 컴포넌트(102)는 트래픽을 통신할 수 있는 장치이거나 장치의 일부일 수 있다. 예컨대, 트랜시버 컴포넌트(102)는 모뎀 또는 라우터[예컨대, 10G 모뎀 또는 라우터(예컨대, 10G 기반 T 모뎀 또는 라우터), 40G 모뎀 또는 라우터(예컨대, 40G 기반 T 모뎀 또는 라우터), 100G 모뎀 또는 라우터(예컨대, 100G 기반 T 모뎀 또는 라우터), 또는 다른 (예컨대, 보다 빠르거나 상이한) 통신 속도를 사용할 수 있는 모뎀 또는 라우터)], 트래픽의 통신을 용이하게 할 수 있는 스위치, 광학 통신 기술 및/또는 무선 통신 기술을 용이하게 할 수 있는 통신 장치 또는 다른 유형의 통신 장치일 수 있거나 그 일부일 수 있다.
트랜시버 컴포넌트(102)는 음성 또는 데이터 통신을 전송 및 수신하는 것을 용이하게 할 수 있는 하나 이상(예컨대, 1, 2, 3, 4, ...개)의 전송기 및 하나 이상(예컨대, 1, 2, 3, 4, ...개)의 수신기를 포함할 수 있다. 일부 구현예에서, 트랜시버 컴포넌트(102)는 양 방향으로 동시 통신을 허용할 수 있는 완전 복식 시스템(full-duplex system)을 사용할 수 있다. 트랜시버 컴포넌트는 또한 음성 또는 데이터 통신을 용이하게 할 수 있는 하나 이상의 안테나와 같은 하나 이상의 감지 장치를 사용할 수 있다.
트랜시버 컴포넌트(102)는 또한 원격 전송기 컴포넌트(104)와 같은 다른 통신 장치로부터 수신된 아날로그 신호를 대응하는 디지털 신호로 전환할 수 있는 ADC 컴포넌트(106)를 포함할 수 있다. ADC 컴포넌트(106)는 (예컨대, 수신된 아날로그 신호를 대응하는 디지털 신호로 전환하도록) 수신된 신호를 처리하는 데 사용될 수 있는 ADC 서브 컴포넌트(여기서는, 서브 ADC로도 지칭됨)의 세트를 포함할 수 있다. ADC 서브 컴포넌트의 세트는 예컨대, ADC 서브 컴포넌트1(108), ADC 서브 컴포넌트2(110) 내지 ADC 서브 컴포넌트k(112)를 포함할 수 있으며, 여기서, k는 실질적으로는 임의의 요구되는 숫자일 있다. ADC 서브 컴포넌트(예컨대, 108, 110, 112, 등)의 세트는, 여기에서 보다 충분히 개시되는 바와 같이, 요구되는 높은 대역폭을 지지하고 수신된 신호의 고속 처리를 수행하는 것을 용이하게 하도록 인터리빙 될 수 있고 병렬로 동작할 수 있는 ADC 서브 컴포넌트의 어레이의 형태로 구성될 수 있다.
서브 ADC를 인터리빙하는 것을 용이하게 하기 위하여, 트랜시버 컴포넌트(102)는 또한 어레이의 각 인터리빙된 서브 ADC(예컨대, 108, 110, 112, 등) 전반에 걸쳐 수신된 아날로그 신호를 인터리빙하는 데 사용될 수 있는 인터리버 컴포넌트(INTLVR COMP.)를 포함할 수 있고, 여기서 인터리버 컴포넌트(114) 또는 캘리브래이션 컴포넌트(120)는 아날로그 신호를 처리하여 각 신호 딜레이를 아날로그 신호에 구현 또는 도입하여 신호가 ADC 컴포넌트(106)에 입력되기 전에 (각각 시간 딜레이를 가지는) 시간 딜레이된 아날로그 신호를 생성할 수 있다. 인터리버 컴포넌트(114)는 (예컨대, 각 딜레이를 가지는) 시간 딜레이된 아날로그 신호를 각 서브 ADC(예컨대, 108, 110, 112, 등)의 각 입력에 제공할 수 있는 k 출력과 같은 요구되는 수의 출력을 포함할 수 있다. 각 서브 ADC(예컨대, 108, 110, 112, 등)는 각 데이터 샘플의 아날로그 값을 결정하고 데이터 샘플의 아날로그 값을 대응하는 디지털 값으로 전환 또는 디지털화하여 대응하는 디지털 데이터 샘플을 생성하여 각 시간 딜레이된 아날로그 신호로부터 데이터를 회복하는 것을 용이하게 하도록, 서브 ADC의 특정된 샘플링 또는 처리율로 각 시간 딜레이된 아날로그 신호 상에 샘플링 또는 다른 처리를 수행할 수 있다.
예컨대, 각 서브 ADC(108, 110, 112, 등)는 비교적 느린 속도로 동작하여 수신된 신호의 각 부분을 처리(예컨대, 샘플링, 전환 또는 디지털화 및/또는 기타 처리)할 수 있지만, 서브 ADC(예컨대, 108, 110, 112, 등)의 인터리빙 및 병렬적 동작의 일부로 인하여, 각 서브 ADC(예컨대, 108, 110, 112, 등)의 결합된 동작은 ADC 컴포넌트(106)가 수신된 신호를 바람직하게는 고속으로 처리하여 대응하는 디지털 데이터 스트림을 출력으로서 생산할 수 있게 할 수 있다. 예컨대, 비교적 느린 속도로 생산된 각 서브 ADC(108, 110, 112, 등)로부터의 각 디지털 데이터 샘플은 [예컨대, 결합기 컴포넌트(116)(COMB. COMP.)에 의해] 결합되어 보다 고속의 디지털 데이터 스트림을 생성할 수 있으며, 여기서 보다 고속의 생성된 디지털 데이터 스트림은 서브 ADC의 수 및 서브 ADC의 샘플링 또는 처리 속도의 함수일 수 있다. 구체적인 예시로서, 10G의 속도로 아날로그 신호를 디지털 신호로 전환하는 ADC 컴포넌트(106)를 가지도록 요구되고 (각각 1G로 샘플링하거나 처리하는) 1G 서브 ADC를 이용하여 ADC 컴포넌트(106)를 형성하도록 요구되는 경우, ADC 컴포넌트(106)는 수신된 아날로그 신호를 처리하는 것을 용이하게 하도록 병렬로 동작할 수 있고 인터리빙 될 수 있는 10개의 1G 서브 ADC포함하도록 구성될 수 있으며, 여기서, k=10이다. 10개의 서브 ADC의 인터리빙 및 병렬 동작은 ADC 컴포넌트(106)가 10G의 속도로 수신된 아날로그 신호를 처리할 수 있게 하는 것을 용이하게 할 수 있다.
어레이의 각 서브 ADC(예컨대, 108, 110, 112, 등) 및/또는 트랜시버 컴포넌트(102)의 디코더 컴포넌트(118)(DEC. COMP.)와 같은 다른 컴포넌트는 원격 전송기 컴포넌트(104)로부터 트랜시버 컴포넌트(102)에 의해 수신된 (예컨대, 디지털 형태의) 데이터를 회복(예컨대, 결정, 식별, 등) 하는 것을 용이하게 하도록 아날로그 신호를 처리[예컨대, 샘플링, 전환 또는 디지털화, 디코딩 및/또는 다른 처리(예컨대, 복호화)]할 수 있다. 예컨대, 개별적인 서브 ADC 각각은 아날로그 신호를 샘플링하여 아날로그 신호의 샘플을 생성할 수 있고 샘플은 전환 또는 디지털화 되어 디지털 데이터 샘플을 생성할 수 있다. 각 서브 ADC는 각 디지털 데이터 샘플을 결합 또는 통합하여 디지털 데이터 스트림을 생성할 수 있는 결합기 컴포넌트(116)로 각 디지털 데이터 샘플을 제공(예컨대, 통신)할 수 있다. 결합기 컴포넌트(116)는 디지털 데이터 스트림을 디코더 컴포넌트(118)로 전송(예컨대, 통신)할 수 있다. 디코더 컴포넌트(118)는 디지털 데이터 샘플로부터 데이터를 회복(예컨대, 생성, 결정, 식별, 등)하는 것을 용이하게 하도록 각 서브 ADC로부터 결합된 디지털 데이터 샘플을 포함하는 디지털 데이터 스트림을 디코딩할 수 있다.
인터리빙된 ADC 설계가 가지는 하나의 도전은 서브 ADC 사이의 어떠한 처리 차이가 결합된 디지털 스트림의 왜곡에 기여할 수 있다는 점이다. 서브 ADC의 인터리빙된 어레이를 이용하는 경우, 어레이의 서브 ADC의 각 경로 간의 처리 경로차가 있을 수 있다. 그러한 경로차는 서브 ADC의 디지털 데이터 서브스트림을 결합하는 경우 디지털 데이터 스트림 내 왜곡을 야기할 수 있다. 그러한 처리 차이 또는 미스매치는 예컨대, 상이한 시간 왜곡 또는 딜레이, 상이한 저주파 오프셋, 상이한 벌크 이득, 상이한 대역폭 및 보다 일반적으로는, 어레이의 서브 ADC의 각 경로 간의 상이한 경로 전달함수를 포함할 수 있다.
이러한 처리 차이를 완화하는 것 및 다른 동작을 수행하는 것을 용이하게 하도록, 트랜시버 컴포넌트(102)는 어레이의 각 서브 ADC(예컨대, 108, 110, 112, 등) 및/또는 각 어레이와 연관된 정보 또는 경로(예컨대, 서브 ADC 경로)를 각각 캘리브래이팅 또는 조정하여 각 서브 ADC와 연관된 각 서브 ADC 경로차를 수정 또는 완화하는 것을 용이하게 할 수 있는 캘리브래이션 컴포넌트(120)를 포함할 수 있다. 이는, 다른 경우, 서브 ADC와 연관된 수정되지 않거나 완화되지 않은 경로차의 결과로 기인될 왜곡을 완화하는 것을 용이하게 할 수 있다. 캘리브래이션 컴포넌트(120)는 트랜시버 컴포넌트(102), ADC 컴포넌트(106) 또는 기타 컴포넌트와 연관된 조건의 발생에 응답(조건의 검출에 응답)하여, 주기적으로, 예컨대, 트랜시버 컴포넌트(102)와 연관된 데이터 전송과 관련되거나 그 동안, 상영 동안, ADC 컴포넌트(106) 또는 연관된 장치(예컨대, 트랜시버 컴포넌트(102)의 시동 동안과 같은 실질적으로 임의의 요구되는 시간 및/또는 다른 요구되는 시간에, 서브 ADC(예컨대, 108, 110, 112, 등)의 그러한 캘리브래이션 또는 조정을 수행할 수 있다.
캘리브래이션 컴포넌트(120)가 어레이의 서브 ADC(예컨대, 108, 110, 112, 등)를 캘리브래이팅 또는 조정할 수 있게 하는 것을 용이하게 하도록, ADC 컴포넌트(106)는 또한 ADC 컴포넌트(106)의 보조 경로와 연관(예컨대, 보조 경로에 또는 그 일부에 통신으로 연결)될 수 있는 보조 ADC 서브 컴포넌트(122)(보조 서브 ADC 또는 캘리브래이션 서브 ADC 및 도면에서는 AUX. SUB-ADC라고도 지칭됨)를 포함할 수 있다. 캘리브래이션 컴포넌트(120)는 예컨대, 보조 경로 신호를 서브 ADC(예컨대, 108, 110, 112, 등)의 어레이의 다른 처리 경로의 신호에 비교함으로써, (여기서는 샘플링 어레이로도 지칭되는) 보조 서브 ADC(예컨대, 108, 110, 112, 등)의 어레이를 캘리브레이팅하는 것을 용이하게 하여 서브 ADC(예컨대, 108, 110, 112, 등)의 경로 간의 경로차를 결정 및 수정하는 것을 용이하게 하도록, 보조 서브 ADC(122) (및 연관된 보조 경로)를 사용하고 그 동작을 제어할 수 있다.
서브 ADC(예컨대, 108, 110, 112, 등)의 요구되는 (예컨대, 최적의, 정확한, 수용 가능한) 캘리브래이션을 용이하게 하도록, 보조 서브 ADC(122)를 포함하는 보조 경로(여기에서 보조 샘플링 경로 또는 서브 ADC 경로로도 지칭됨)는 어레이의 다른 서브 ADC의 처리 경로에 가깝게 (예컨대, 실질적으로) 매칭하도록 설계될 수 있다. 예컨대, 보조 경로는 프로그램 가능한 이득 증폭기(PGA), 대역폭, 샘플러, 버퍼 및/또는 ADC 컴포넌트(106)의 서브 ADC 경로와 연관된 다른 특징 또는 컴포넌트에 관하여 서브 ADC(예컨대, 108, 110, 112, 등)와 연관된 신호 경로에 실질적으로 또는 가깝게 매칭할 수 있다.
일부 실시예에서, 보조 경로에 관하여 보조 서브 ADC(122)에 의해 소비되는 전력의 양을 감소시키기 위하여, 보조 서브 ADC(122)는 완전 시스템 속도 보다 낮을 수 있는 속도(예컨대, 보다 낮은 해상도)로 동작(예컨대, 구동) [예컨대, ADC 컴포넌트(106)의 다른 서브 ADC(예컨대, 108, 110, 112)의 속도보다 낮을 수 있는 속도로 동작]하도록 구성될 수 있다. 캘리브래이션 컴포넌트(120)는 또한, 보조 서브 ADC(122)가 서브 ADC(예컨대, 108, 110, 112, 등)의 어레이로부터의 요구되는 샘플 모두의 샘플링 시각을 통과할 수 있도록 보조 경로(예컨대, 보조 프로세서 또는 샘플링 경로)에 대한 보조 서브 ADC(122)가 동작하는 속도를 결정 및/또는 설정할 수 있다.
도 1과 더불어, 도 2는 서브 ADC 어레이의 보조 서브 ADC(122), 제1 서브 ADC[예컨대, 서브 ADC1(108)] 및 제2 서브 ADC[예컨대, 서브 ADC2(110)]에 의한 샘플링을 예시하는 예시적인 샘플링 타이밍도(200)의 예시이다. 캘리브래이션 컴포넌트(120)(또는 다른 컴포넌트)는 각 서브 ADC가 서로 상이한 시간에 샘플링될 수 있도록 예시적인 서브 ADC(예컨대, 108, 110, 112, 등)의 각 샘플링률 및 시간을 설정할 수 있다. 시스템(100)에서, 보조 서브 ADC(122)에 의해 수행된 샘플의 제1 세트의 각 샘플링 시각은 어레이 내 제1 서브 ADC(예컨대, 108)에 의해 수행된 샘플의 제1 세트의 각 샘플링 시각과 일치하고, 보조 서브 ADC(122)에 의해 수행된 샘플의 제2 세트의 각 샘플링 시각은 어레이 내 제2 서브 ADC(예컨대, 108)에 의해 수행된 샘플의 제2 세트의 각 샘플링 시각과 일치하는, 등이다.
2 개의 서브 ADC[예컨대, 서브 ADC1(108), 서브 ADC2(110)]의 서브 ADC 어레이[및 수신된 아날로그 신호로부터 실제 데이터를 수송하지 않는 보조 서브 ADC(122)]에 관한 예시와 같이, 캘리브래이션 컴포넌트(120)(또는 다른 컴포넌트)는 도 2에 도면 부호(202)로 예시된 바와 같이, 시각(0t, 2t, 4t, 6t, 8t, 10t, 12t, 14t, 16t, 18t, 20t, 등)에, 제1 경로 상의 제1 아날로그 신호를 샘플링하도록 서브 ADC1(108)(또는 연관된 샘플러 컴포넌트)를 설정할 수 있다. 캘리브래이션 컴포넌트(120)(또는 다른 컴포넌트)는 또한 도 2에서 도면부호(204)로 예시된 바와 같이, 시각(1t, 3t, 5t, 7t, 9t, 11t, 13t, 15t, 17t, 19t, 등)에 제2 경로 상의 제2 아날로그 신호를 샘플링하도록 서브 ADC2(110)(또는 연관된 샘플러 컴포넌트)를 설정할 수 있다. 보조 서브 ADC(122)에 의한 샘플링이 서브 ADC(예컨대, 108, 110)의 어레이로부터의 요구되는 샘플 모두의 각 샘플링 시각을 통과할 수 있게 하는 것을 용이하게 하도록, 캘리브래이션 컴포넌트(120)는 보조 서브 ADC(122)(또는 연관된 보조 샘플러 컴포넌트)가, 도 2에서 도면부호(206)으로 예시된 바와 같이, 보조 신호를 0t, 5t, 10t, 15t, 20t, 등에 샘플링할 수 있도록 서브 ADC(예컨대, 108, 110)의 어레이에 대하여 이용되는 완전 시스템 속도보다 낮을 수 있는, 예컨대, 매 5t 샘플링과 같은 샘플링률을 가지도록 보조 서브 ADC(122)를 설정할 수 있다.
시각(0t, 10t, 20t, 등)에서는 서브 ADC1(108)와 연관된 제1 경로에 대한 샘플 및 보조 서브 ADC(122)와 연관된 보조 경로에 대한 보조 샘플이 있고, 시각(5t, 15t, 25t, 등)에서는 서브 ADC2(110)와 연관된 제2 경로에 대한 샘플 및 보조 서브 ADC(122)와 연관된 보조 경로에 대한 보조 샘플이 있다. 따라서, 제1 신호가 제1 경로 상에서 샘플링되는 동일한 시각에 (또는 적어도 실질적으로 가깝게) 보조 경로 상의 보조 신호가 샘플링되는 시각이 있고, 제2 신호가 제2 경로 상에서 샘플링되는 시각과 동일한 시각에 (또는 적어도 실질적으로 가깝게) 보조 경로 상의 보조 신호가 샘플링되는 다른 시각이 있으며, 서브 ADC의 경로 상의 신호가 그 서브 ADC의 샘플의 적어도 일부에 대하여 샘플링되는 시각과 동일한 (또는 실질적으로 동일한) 시각에 보조 서브 ADC(122)(또는 연관된 보조 샘플러 컴포넌트)가 보조 경로 상의 보조 신호를 샘플링 하지 않는 어레이 내 서브 ADC가 없음에 따라, 보조 서브 ADC(122)는 서브 ADC(예컨대, 108, 110)의 어레이로부터 요구되는 샘플 모두의 샘플링 시각[예컨대, (짝수)-t 샘플링 시각 중 적어도 일부, (홀수)-t 샘플링 시각 중 적어도 일부]을 통과하도록 설정되었다.
도 1에서, 캘리브래이션 컴포넌트(120)는 각 서브 ADC(예컨대, 108, 110, 112, 등)의 각 샘플링과 보조 서브 ADC(122)의 샘플링을 모니터링 및 트래킹(tracking)할 수 있다. 캘리브래이션 컴포넌트(120)는, 예컨대, 보조 샘플과 같은 시각에 대응하는 어레이의 각 서브 ADC(예컨대, 108, 110, 112, 등)의 각 경로로부터의 각 샘플 및 보조 경로의 보조 샘플에 관련된 정보를 수신, 샘플링, 수집 또는 아니면, 획득할 수 있다. 예컨대, 상기 예시에 관하여, 시각(0t, 10t, 20t, 30t, 등)에서의 샘플링에 대하여, 캘리브래이션 컴포넌트(120)는 그 샘플링 시각(0t, 10t, 20t, 30t, 등)에서 제1 경로 상의 제1 신호의 샘플 및 보조 샘플에 관한 정보를 획득할 수 있다. 시각(5t, 15t, 25t, 35t, 등)에서의 샘플링에 대하여, 캘리브래이션 컴포넌트(120)는 그 샘플링 시각(5t, 15t, 25t, 35t, 등)에서 제2 경로 상에서의 제2 신호의 샘플 및 보조 샘플에 관한 정보를 획득할 수 있다. 서브 ADC 어레이의 다른 각 서브 ADC가 있는 경우, 캘리브래이션 컴포넌트(120)는 또한 다른 각 샘플링 시각에서 다른 각 경로 상의 다른 신호의 각 샘플 및 보조 샘플에 관한 정보를 획득할 수 있다[예컨대, 어레이 내 다른 서브 ADC가 있는 경우 보조 경로의 보조 샘플링 시각은 보조 서브 ADC(122)가 서브 ADC 어레이 내 모든 서브 ADC(예컨대, 108, 110, 112, 등)에 대한 요구되는 샘플 모두의 샘플 시각을 통과할 수 있도록 상이한 속도를 가질 수 있다.].
캘리브래이션 컴포넌트(120)는, 추후 분석을 위하여 보조 샘플과 동일한 시각에 대응하는 어레이의 각 서브 ADC(예컨대, 108, 110, 112, 등)의 각 경로로부터 각 샘플 및 보조 경로의 보조 샘플에 관련하여 획득된 정보를 데이터 저장 장치(124)에 저장할 수 있거나 그러한 정보를 데이터 저장 장치(124)에 저장하기 전에 분석할 수 있다. 캘리브래이션 컴포넌트(120)는, 예컨대, 보조 서브 ADC(122)와 연관된 보조 샘플을 어레이의 각 서브 ADC(예컨대, 108, 110, 112, 등)와 연관된 (예컨대, 샘플 시각에 의해 대응하는) 각 대응 샘플에 비교함으로써, 획득된 샘플 관련 정보를 분석할 수 있다. 예컨대, 캘리브래이션 컴포넌트(120)는 획득된 샘플 관련 정보를 분석하여, 그 각 샘플이 발생된 각 시각(예컨대, 0t, 10t, 20t, 30t, 등)에 서브 ADC1(108)에 대한 샘플 및 보조 서브 ADC(122)에 대한 보조 샘플에 관한 정보간의 차가 있는 경우, 이를 결정할 수 있다. 캘리브래이션 컴포넌트(120)는 또한 획득된 샘플 관련 정보를 분석하여, 그 각 샘플이 발생된 각 시각(예컨대, 5t, 15t, 25t, 등)에 서브 ADC2(110)에 대한 샘플 및 보조 서브 ADC(122)에 대한 보조 샘플에 관한 정보 사이에 차이가 있는 경우, 이를 결정할 수 있다.
일부 구현예에서, 서브 ADC(예컨대, 108, 110, 112, 등)의 경로 사이 (및/또는 서브 ADC의 경로 및 보조 경로 사이)의 경로차를 결정하는 것을 용이하도록, 샘플 모두 또는 요구되는 부분에 대하여, 캘리브래이션 컴포넌트(120)는 보조 서브 ADC(122)에 대한 보조 샘플 및 서브 ADC와 연관된 대응하는 샘플 사이의 제곱 에러차(squared error difference)를 결정(예컨대, 계산)할 수 있고, 여기서, 샘플은 보조 샘플이 발생하는 것과 동일한 (또는 실질적으로 동일한) 시각에 발생하는 경우 보조 샘플에 관한 대응 샘플이다. 예컨대, 시각(10t)에서의 보조 샘플(x1) 및 동일한 시각(10t)에서의 서브 ADC1(108)에 대한 샘플 y에 대하여, 캘리브래이션 컴포넌트(120)는 보조 서브 ADC(122)에 대한 보조 샘플(x1) 및 서브 ADC1(108)과 연관된 샘플(y) 사이의 제곱 에러차[예컨대, (y, x1)에 대한 제곱 에러차 = (y-x1)2]를 결정(예컨대, 계산)할 수 있다. 시각(15t)에서의 보조 샘플(x2) 및 동일한 시각(15t)에서의 서브 ADC2(110)에 대한 샘플(z)에 대하여, 캘리브래이션 컴포넌트(120)는 보조 서브 ADC(122)에 대한 보조 샘플(x2) 및 서브 ADC2(110)과 연관된 샘플(z) 사이의 제곱 에러차[예컨대, (z, x2)에 대한 제곱 에러차 = (z-x2)2]를 결정할 수 있다.
캘리브래이션 컴포넌트(120)는 획득된 샘플 관련 정보의 분석의 결과에 적어도 부분적으로 기초하여[예컨대, 보조 샘플 및 서브 ADC1(108)에 대한 대응하는 샘플 사이의 차이, 보조 샘플 및 서브 ADC2(110)에 대한 대응하는 샘플 및/또는 각 샘플과 연관된 각 제곱차 에러에 적어도 부분적으로 기초하여], 서브 ADC(예컨대, 108, 110, 112, 등)의 경로 사이 [및/또는 보조 서브 ADC(122) 및 서브 ADC 사이]의 경로 차(예컨대, 경로차 메트릭)을 결정할 수 있다. 경로 간의 결정된 경로차에 적어도 부분적으로 기초하여, 캘리브래이션 컴포넌트(120)는 또한 서브 ADC(예컨대, 108, 110, 112, 등)의 경로 사이 [및/또는 보조 서브 ADC(122) 및 서브 ADC 사이]의 경로차를 수정, 완화, 감소 또는 최소화하도록 서브 ADC(예컨대, 108, 110, 112, 등)에 이루어질 수 있는 캘리브래이션 또는 조정을 결정할 수 있다.
경로 간의 경로차를 수정, 완화, 감소 또는 최소화하는 것을 용이하게 하도록, 캘리브래이션 컴포넌트(120)는 캘리브래이션 또는 조정에 관한 제어 정보(예컨대, 제어 명령 또는 명령어)를 생성, 서브 ADC 또는 연관된 경로를 캘리브래이팅 또는 조정하는 것을 용이하게 하도록 경로 상의 샘플 또는 데이터 신호를 필터링 하도록 필터 컴포넌트(126)에 의해 적용될 수 있는 필터(예컨대, 아날로그 필터, 디지털 필터)를 결정, 서브 ADC 또는 연관된 경로를 캘리브래이팅 또는 조정하는 것을 용이하게 하도록 경로에 적용될 수 있는 지연 라인(예컨대, 아날로그 지연 라인)을 결정 및/또는 서브 ADC(예컨대, 108, 110, 112, 등) 또는 연관된 경로를 캘리브래이팅 또는 조정하는 것을 용이하게 할 수 있는 다른 결정을 하거나 다른 동작을 수행할 수 있다.
캘리브래이션 컴포넌트(120)는 하나 이상의 서브 ADC의 동작, 파라미터, 등을 수정하도록 서브 ADC(예컨대, 108, 110, 112, 등) 중 하나 이상으로 컨트롤 정보를 통신할 수 있고/거나 경로에 적용될 수 있는 요구되는 필터를 생성 또는 설정하는 것을 용이하게 하여 서브 ADC(예컨대, 108, 110, 112, 등)의 경로 사이[및/또는 보조 서브 ADC(122) 및 서브 ADC 사이]의 경로차를 수정, 완화, 감소 또는 최소화하도록 필터 컴포넌트(126)로 컨트롤 정보를 통신할 수 있다. 추가적으로 또는 대안적으로, 캘리브래이션 컴포넌트(120)는 서브 ADC 경로로 딜레이 라인을 적용할 수 있고/거나 서브 ADC(예컨대, 108, 110, 112, 등) 및 연관된 경로를 캘리브래이팅 또는 조정하는 것을 용이하게 할 수 있는 다른 동작을 수행할 수 있다.
보조 서브 ADC(122)의 보조 경로 및 서브 ADC(예컨대, 108, 11, 112, 등)의 경로와 연관된 샘플 관련 정보의 수집하는 것, 샘플 관련 정보를 분석하는 것, 서브 ADC의 경로 간의 경로차를 결정하는 것, 경로차를 완화하도록 서브 ADC (또는 연관된 서브 ADC 경로)에 대한 캘리브래이션을 결정하는 것 및/또는 서브 ADC (또는 연관된 서브 ADC 경로)의 캘리브래이션은 캘리브래이션 컴포넌트(120) 및/또는 다른 컴포넌트(예컨대, 샘플러 컴포넌트, 프로세서 컴포넌트, 등)에 의해 병렬로 수행될 수 있다. 또한, 캘리브래이션 컴포넌트(120) 및 다른 컴포넌트[에컨대, 샘플러 컴포넌트, 프로세서 컴포넌트, 필터 컴포넌트(126), 위상 보간기 컴포넌트(128), 등]는 [예컨대, 아날로그 디지털 데이터 전환이 ADC 컴포넌트(106)에 의해 수행되는 동안, 데이터 처리 모드로] 배경 동작 또는 [예컨대, ADC 컴포넌트(106)가 데이터 처리 모드가 아닌 경우] 전경 동작의 일부로서 어레이의 서브 ADC를 캘리브래이팅하는 것에 관한 다양한 동작을 수행할 수 있다.
캘리브래이션 컴포넌트(120) 및 ADC 컴포넌트(106)를 포함하는 트랜시버 컴포넌트(102)의 요구되는(예컨대, 최적의, 적합한, 수용가능한) 동작 및 수신된 아날로그 데이터 스트림의 디지털 데이터 스트림으로의 전환을 용이하도록, 캘리브래이션 컴포넌트(120)는 여기에서 개시된 바와 같이, 정의된 정렬 알고리즘에 따라, 서브 ADC 어레이의 서브 ADC(예컨대, 108, 110 또는 112)와 또는 서브 ADC 어레이의 서브 ADC(예컨대, 108, 110 또는 112)에 정렬 또는 캘리브래이팅(예컨대, 초기 정렬 또는 캘리브래이팅, 재 정렬 또는 재 캘리브래이팅) 하는 것을 용이하게 할 수 있다. 일부 구현예에서, 캘리브래이션 컴포넌트(120)는, 보조 서브 ADC(122) 및 서브 ADC 사이의 위상 및/또는 시간차를 조정하는 것을 용이하게 하여 보조 서브 ADC(122)를 서브 ADC와 또는 서브 ADC에 정렬 또는 캘리브래이팅하는 것을 용이하게 하도록, 보조 서브 ADC(122)와 연관될 수 있는 위상 보간기 컴포넌트(128)를 포함할 수 있거나 위상 보간기 컴포넌트(128)와 연관될 수 있다. 예컨대, 위상 보간기 컴포넌트(128)는 보조 서브 ADC(122)가 서브 ADC의 어레이의 서브 ADC(예컨대, 108, 110 또는 112)의 샘플링 순간 중 어느 하나에 정렬될 수 있게 할 수 있다. 캘리브래이션 컴포넌트(120)는 또한 보조 신호 또는 신호를 각각 딜레이하는 것을 용이하게 하여 서브 ADC와 또는 서브 ADC에 보조 서브 ADC(122)를 정렬 또는 캘리브래이팅하는 것을 용이하게 하도록 보조 서브 ADC(122)와 연관된 보조 경로 또는 서브 ADC(예컨대, 108, 110 또는 112)와 연관된 경로에 적용될 수 있는 딜레이 라인(예컨대, 아날로그 딜레이 라인)을 사용할 수 있다. 보조 경로 샘플링률, 위상 보간기 컴포넌트(128)의 위상 보간기 및 아날로그 딜레이 라인은 보조 서브 ADC(122) 및 어레이 내 다른 서브 ADC(예컨대, 108, 110 또는 112)의 샘플링 순간 사이에 초기 매치(또는 적어도 실질적인 매치)를 설립하는 것을 용이하게 하도록 [예컨대, 캘리브래이션 컴포넌트(120)에 의해] 설계 또는 제어될 수 있다.
일부 구현예에서, 캘리브래이션 컴포넌트(120)는 위상 보간기 컴포넌트(128)를 제어하여 보조 경로에 대한 보조 서브 ADC(122)의 위상을 조정하고/거나 보조 경로와 연관된 아날로그 딜레이 라인을 조정 또는 선택하는 것을 용이하게 하여 서브 ADC 및 연관된 서브 ADC 경로와 보조 서브 ADC(122) 및 보조 경로의 정렬(예컨대, 초기 정렬)을 수행하는 것을 용이하게 할 수 있다. 각 위상 보간기 딜레이 및 아날로그 딜레이 라인 딜레이에 대하여, 캘리브래이션 컴포넌트(120)는 그 아날로그 딜레이 라인 각각에 대한 어레이의 다른 서브 ADC(예컨대, 108, 110, 112, 등) 모두의 샘플을 검토 (예컨대, 분석, 평가)하여 보조 서브 ADC(122)가 서브 ADC와 정렬되는지 여부를 결정할 수 있다. 보조 서브 ADC(122)가 서브 ADC와 아직 적절하게 정렬되지 않는다고 캘리브래이션 컴포넌트(120)가 결정하는 경우, 캘리브래이션 컴포넌트(120)는 아날로그 딜레이 라인 및/또는 위상 보간기 컴포넌트(128)를 통한 위상 보간기 딜레이로의 추가적인 조정을 하거나 적용할 수 있고, 정의된 정렬 알고리즘에 따라, 그 경로에 따른 어레이의 다른 서브 ADC(예컨대, 108, 110, 112, 등) 모두의 샘플에 관하여 보조 서브 ADC(122)의 샘플을 다시 검토하여 보조 서브 ADC(122)가 어레이의 서브 ADC와 정렬되었는지 여부를 결정할 수 있다.
(도 1과 더불어) 도 3은 보조 서브 ADC(122), 서브 ADC 어레이의 제1 서브 ADC[예컨대, 서브 ADC1(108)] 및 제2 서브 ADC[예컨대, 서브 ADC2(110)]의 샘플링 순간을 예시하는 예시적인 샘플링 타이밍도(300)의 예시이다. 도 4는 보조 서브 ADC(122)를 제1 서브 ADC[예컨대, 서브 ADC1(108)]과 정렬하기 위한 조정 이후, 서브 ADC 어레이의 보조 서브 ADC(122), 제1 서브 ADC[예컨대, 서브 ADC1(108)] 및 제2 서브 ADC[예컨대, 서브 ADC2(110)]의 샘플링 순간을 예시하는 예시적인 샘플링 타이밍도(400)의 예시이다.
도 3의 샘플링 타이밍도(300)에서 도시되는 바와 같이, 초기에 또는 초기 프로세스에서의 일부 지점에서, 보조 서브 ADC(122)에 대한 샘플링 순간(302)은 서브 ADC1(108)에 대한 샘플링 순간(304) 및 서브 ADC2(110)에 대한 샘플링 순간(306)으로부터의 정렬에서 벗어날 수 있다. 예컨대, 보조 서브 ADC(122)의 샘플링에 대한 도면부호(308), 서브 ADC1(108)의 샘플링에 대한 도면부호(310), 서브 ADC2(110)의 샘플링에 대한 도면부호(312), 각각에서 도시되는 바와 같이, 샘플링 순간(302)은 0.1t에서 발행하는 것으로 도시되고, 샘플링 순간(304)은 0.0t에서 발생하는 것으로 도시되며, 샘플링 순간(306)은 -0.1t에서 발생하는 것으로 도시된다. 캘리브래이션 컴포넌트(120)는 샘플링 타이밍도(300)에서 나타난 이러한 샘플링 관련 정보를 획득 및 분석할 수 있다. 분석의 결과에 적어도 부분적으로 기초하여, 캘리브래이션 컴포넌트(120)는 보조 서브 ADC(122)가 어레이의 임의의 서브 ADC(예컨대, 108, 110)와 바람직하게 정렬되지 않음을 결정할 수 있으며 정의된 정렬 알고리즘에 따라, 정렬이, 보조 서브 ADC(122)를 어레이의 서브 ADC와 정렬하는 것을 용이하게 하도록, 보조 서브 ADC(122) 또는 연관된 경로에 이루어질 것임을 결정할 수 있다.
캘리브래이션 컴포넌트(120)는, 정의된 정렬 알고리즘에 따라, 보조 샘플링 시각 또는 보조 경로를 조정하는 것을 용이하게 하여 보조 서브 ADC(122)(및 연관된 보조 경로)를 어레이의 서브 ADC (및 연관된 경로)와 정렬 [또는 실질적으로(예컨대, 적합하게) 정렬]하는 것을 용이하게 하도록 보조 샘플링 시각 또는 보조 경로에 적용하기 위한 시간 조정량을 결정할 수 있거나 정의된(예컨대, 미리 정의된) 시간 조정량(예컨대, -0.1t, +0.1t, 또는 일부 다른 요구되는 시간 조정량)을 사용할 수 있다. 캘리브래이션 컴포넌트(120)는 위상 보간기 컴포넌트(128) 및/또는 아날로그 딜레이 라인을 이용하여 여기에서 개시된 바와 같이, 보조 경로 상의 보조 신호의 샘플링의 시각을 조정하는 것을 용이하게 할 수 있다.
도 4의 샘플링 타이밍도(400)에서 도시된 바와 같이, 보조 경로 상에서 수행된 샘플링 타이밍 조정 이후에, 보조 서브 ADC(122)에 대한 샘플링 순간(402)은 서브 ADC1(108)에 대한 샘플링 순간(404)과 정렬될 수 있지만, 서브 ADC2(110)에 대한 샘플링 순간(406)과 정렬되지 않는다. 예컨대, 보조 서브 ADC(122)의 샘플링에 대한 도면부호(408), 서브 ADC1(108)의 샘플링에 대한 도면부호(410), 서브 ADC2(110)의 샘플링에 대한 도면부호(412) 각각에서, 샘플링 순간(402)은 이제 시각(0.0t)에서 발생하는 것으로 도시되며, 샘플링 순간(404)은 시각(0.0t)에서 발생하는 것으로 도시되며, 샘플링 순간(406)은 시각(-0.1t)에서 발생하는 것으로 도시된다.
캘리브래이션 컴포넌트(120)는 샘플링 타이밍도(400)에 나타난 이러한 샘플링 관련 정보를 획득 및 분석할 수 있다. 분석의 결과에 적어도 부분적으로 기초하여, 캘리브래이션 컴포넌트(120)는 보조 서브 ADC(122)에 대한 (예컨대, 0.0t에 발생하는) 샘플링 순간(402)이 서브 ADC1(108)에 대한 (예컨대, 0.0t에 발생하는) 샘플링 순간(404)과 동일한 시각에 일어난다고 식별 또는 결정할 수 있다. 그러한 샘플링 순간(402)이 샘플링 순간(404)과 동일한 시각에 일어나도록 결정될 수 있으므로, 캘리브래이션 컴포넌트(120)는 보조 서브 ADC(122)가 서브 ADC1(108)과 바람직하게 정렬된다고 결정할 수 있으며 정의된 정렬 알고리즘에 따라, 정렬 프로세스에 관하여 보조 서브 ADC(122) 또는 연관된 보조 경로로의 추가적인 정렬이 필요하지 않다고 결정할 수 있다.
다른 예시로서, 대신, 서브 ADC의 어레이의 서브 ADC(예컨대, 108, 110 또는 112)의 아날로그 신호가 시각[(0+0.1)t, (2+0.1)t, (4+0.1)t, (6+0.1)t, (8+0.1)t, (10+0.1)t, …, (18+0.1)t, (20+0.1)t, (22+0.1)t, 등]에 샘플링 되도록 설정 또는 결정되는 경우, 캘리브래이션 컴포넌트(120)는 보조 샘플링률(예컨대, 매 5t)를 선택할 수 있고 보조 서브 ADC(122)와 연관된 샘플링 시각[예컨대, (0+0.1)t, (10+0.1)t, (20+0.1)t, 등]을 (예컨대, 조정을 통하여), 그 서브 ADC와 연관된 샘플링 시각과 정렬하여 보조 서브 ADC(122)의 보조 경로와 연관된 보조 신호의 샘플링이 보조 샘플이 발생하는 샘플 시각에 일어나는 서브 ADC와 연관된 샘플링 시각[예컨대, (0+0.1)t, (10+0.1)t, (20+0.1)t, 등]의 서브 세트와 동일하거나 적어도 실질적으로 동일한 시각에 일어날 수 있게 할 수 있다.
도 1에서, 보조 서브 ADC(122)(및 연관된 보조 경로)가 서브 ADC(예컨대, 108, 110 또는 112)와 바람직하게 (예컨대, 최적으로, 적절하게, 수용가능하게) 정렬된다고 캘리브래이션 컴포넌트(120)가 결정하면, 보조 서브 ADC(122) 및 연관된 보조 경로의 정렬은 완료될 수 있고 보조 서브 ADC(122) 및 보조 경로는 어레이의 서브 ADC(예컨대, 108, 110, 112, 등)을 캘리브래이팅하는 것을 용이하게 하는 데 이용될 준비가 된다. 보조 경로의 샘플링 클럭이 다른 서브 ADC의 샘플링 지점 모두를 통과하는 것을 알 수 있으므로, 서브 ADC 어레이와 연관된 다른 경로의 샘플링에 관련된 보조 경로의 샘플링의 정렬 및 어레이의 서브 ADC(예컨대, 108, 110 또는 112)와 보조 서브 ADC(122)의 정렬로, 캘리브래이션 컴포넌트(120)는 이로써 다른 서브 ADC(예컨대, 108, 110, 112, 등)에 이루어 질 수 있는 캘리브래이션 또는 조정을 결정할 수 있고 그에 따라 다른 서브 ADC를 캘리브래이팅 또는 조정할 수 있다. 보조 서브 ADC(122)는 어레이 내 서브 ADC(예컨대, 108, 110, 112, 등)에 의해 이용되는 클럭과는 구별될 수 있고 어레이 내 서브 ADC(예컨대, 108, 110, 112, 등)에 의해 이용되는 클럭과는 상이한 주파수로 동작 할 수 있는 클럭(예컨대, 보조 클럭) 상에서 동작할 수 있다. 보조 서브 ADC(122)가 단일의 개별 서브 ADC이므로, 단 하나의 클럭(예컨대, 보조 클럭)을 사용하고 따라서, 보조 서브 ADC(122)에 영향을 줄 수 있는 다른 클럭이 없으므로, 보조 서브 ADC(122)와 연관된 타이밍 왜곡이 없는 것을 알 수 있다. 결과적으로, 캘리브래이션 컴포넌트(120)는 보조 서브 ADC 및 연관된 보조 경로에 관한 정보(예컨대, 보조 신호 샘플 관련 정보)를 이용하여 어레이 내 서브 ADC(예컨대, 108, 110, 112, 등)에 관한 정보(예컨대, 신호 샘플 관련 정보)에 비교할 수 있다.
캘리브래이션 컴포넌트(120)는 넓은 범위의 조건 하에서 어레이의 서브 ADC(예컨대, 108, 110, 112, 등)와 연관된 신호 경로 사이의 샘플링 경로차를 검출하기 위한 신뢰 가능한 메트릭을 제공할 수 있다. 예컨대, 트랜시버 컴포넌트(102)의 수신기 컴포넌트(도시되지 않음)에 의해 수신된 신호의 임의의 추정 또는 지식을 제거하도록, 캘리브래이션 컴포넌트(120)는, 여기에서 보다 충분히 개시되는 바와 같이, 보조 서브 ADC(122)의 보조 샘플 및 어레이의 다른 ADC(예컨대, 108, 110, 112, 등)의 각 대응하는 샘플 사이의 제곱차 에러를 연산함으로써 서브 ADC(예컨대, 108, 110, 112, 등)의 어레이의 경로 사이의 경로차 정보를 결정(예컨대, 계산) 또는 추출할 수 있다. 일부 구현예에서, 캘리브래이션 컴포넌트(120)는 요구되는 수의 보조 서브 ADC(122)의 보조 샘플 및 다른 서브 ADC(예컨대, 108, 110, 112, 등)의 각 대응하는 샘플 상의 제곱차 에러의 평균을 결정할 수 있으며 어레이의 서브 ADC(예컨대, 108, 110, 112, 등)의 경로 간의 경로차의 추정 정확성을 향상시키는 것을 용이하게 하기 위하여 서브 ADC의 어레이의 경로 간의 경로차 정보를 결정 또는 추출하도록 제곱차 에러의 평균[또는 메디안(median) 또는 경향]을 이용할 수 있다. 이는 수신기 컴포넌트의 입력 통계의 어떤 잠재하는 추정을 만들지 않으면서 어레이의 서브 ADC(예컨대, 108, 110, 112, 등)의 경로 간의 경로차의 정밀한(예컨대, 정확하거나 실질적으로 정확한) 연산을 허용할 수 있다.
예컨대, 시스템(100)의 개시된 대상에 관하여, 캘리브래이션 컴포넌트(120)로 하여금 바람직하게는 어레이의 서브 ADC와 연관된 경로 간의 경로차를 결정하고, 그러한 경로차를 감소시키거나 최소화하도록 어레이의 서브 ADC에 이루어질 캘리브래이션을 결정하고, 서브 ADC에 관하여 그러한 캘리브래이션을 수행하기 위하여, 어레이의 서브 ADC(예컨대, 108, 110, 112, 등)과 관련하여, 정상 특성, 대역폭 사용 또는 심볼 레이트(symbol rate)와 같은 신호의 통계적 특성, 오실레이터 주파수, 지터 스펙트럼(jitter spectrum), 또는 그러한 특징에서의 임의의 변경에 관한 추정 또는 정보가 필요하지 않다. 마찬가지로, 캘리브래이션 컴포넌트(120)는 신호가 광대역 또는 협대역 신호인지 여부, 신호가 랜덤 데이터, 가사 랜덤 데이터, 멀티톤 데이터, 등인지 여부와 같은 신호 자체의 특성 또는 수신된 신호와 수신된 샘플링 어레이 간의 임의의 관계의 지식의 필요 없이, 서브 ADC(예컨대, 108, 110, 112, 등)에 대한 캘리브래이션을 결정하고 수행할 수 있다.
일부 구현예에서, 캘리브래이션 컴포넌트(120)는 또한 서브 ADC에 대한 타이밍 왜곡 추정을 수행하도록 어레이의 서브 ADC(예컨대, 108, 110, 112, 등)에 대한 캘리브래이션을 수행할 수 있다. 예컨대, 보조 서브 ADC(122)는 서브 ADC(예컨대, 108, 110, 112, 등) 사이에서의 대역폭 미스매치를 최소화하는 것을 용이하게 하도록 어레이 내 다른 서브 ADC(예컨대, 108, 110, 112, 등) 보다 높은 속도로 동작하도록 구성될 수 있다. 보다 낮은 속도에서, 서브 ADC(예컨대, 108, 110, 112, 등)에 대한 매칭 요구사항이 완화될 수 있다. 캘리브래이션 컴포넌트(120)는 캘리브래이션 컴포넌트(120)에 의해 이용될 수 있는 신뢰 가능한 정보를 제공하여 경로와 연관된 타이밍 왜곡을 수정 또는 조정할 수 있도록 샘플러 경로를 캘리브래이팅 할 수 있다. 일부 구현예에서, 캘리브래이션 컴포넌트(120)는 보조 경로를 데이터 경로 샘플러 중 하나(예컨대, 서브 ADC 중 하나)에 정렬하는 것을 용이하게 할 수 있는 정의된 정렬 알고리즘(예컨대, 초기 캘리브래이션 알고리즘)을 이용하여 서브 ADC(예컨대, 108, 110, 112, 등)의 샘플러 경로에 대한 아날로그 딜레이 라인 및 보조 경로에 대한 위상 보간 컴포넌트(128)를 프로그래밍 또는 구성할 수 있다. 캘리브래이션 컴포넌트(120)는 또한 보조 경로의 대역폭/주파수 응답을 제어할 수 있다.
일부 구현예에서, 캘리브래이션 컴포넌트(120)는 경로 간의 타이밍 왜곡을 수정하거나 서브 ADC (예컨대, 108, 110, 112, 등)의 어레이와 연관된 경로 간의 다른 경로차를 수정하는 것을 용이하게 하도록 아날로그 딜레이 라인을 사용할 수 있다. 예컨대, 캘리브래이션 컴포넌트(120)는 서브 ADC 경로에 적용되어 다른 서브 ADC 경로 또는 보조 경로에 관한 서브 ADC의 타이밍(예컨대, 샘플링 타이밍)을 조정하여 캘리브래이션 컴포넌트(120)에 의해 검출된 다른 서브 ADC 경로 또는 보조 경로에 관련하여 서브 ADC 경로 사이의 타이밍 왜곡을 수정, 감소 또는 최소화하는 것을 용이하게 할 수 있는 아날로그 딜레이 라인을 결정할 수 있다.
다른 예시로서, 경로 간의 타이밍 왜곡을 수정하는 것 또는 서브 ADC(예컨대, 108, 110, 112, 등)의 어레이와 연관된 경로 간의 다른 경로차를 수정하는 것을 용이하게 하도록, 캘리브래이션 컴포넌트(120)는 데이터 스트림을 결합하기 전에 어레이의 모든 또는 요구되는 서브 ADC(예컨대, 108, 110, 112, 등)로부터의 샘플 상에 동작할 수 있는 [예컨대, 캘리브래이션 컴포넌트(120)에 의해 제어될 수 있는] 필터 컴포넌트(126)를 사용할 수 있으며, 여기서 필터 컴포넌트(126)는 여기에서 개시된 바와 같이, 캘리브래이션 컴포넌트(120)에 의해 결정 또는 추출된 에러차 메트릭[예컨대, 제곱차 에러 또는 평균(또는 메디안 또는 경향) 제곱차 에러]에 적어도 부분적으로 기초하여 설계 또는 설정될 수 있다.
필터 컴포넌트(126)는 신호가 서브 ADC(예컨대, 108, 110, 112, 등)에 의해 디지털 신호로 전환되기 전에 서브 ADC 경로 중 하나 이상과 연관된 하나 이상의 아날로그 신호에 적용될 수 있는 아날로그 필터 및/또는 아날로그 신호가 서브 ADC(예컨대, 108, 110, 112, 등)에 의해 디지털 신호로 전환된 이후에 서브 ADC 경로 중 하나 이상과 연관된 하나 이상의 디지털 신호(예컨대, 하나 이상의 디지털 서브 스트림)에 적용될 수 있는 디지털 필터를 사용할 수 있다. 캘리브래이션 컴포넌트(120)는 서브 ADC 경로 간의 경로차를 완화하는 것을 용이하게 하도록 신호에 적용될 요구되는 필터를 생성하기 위하여 필터 파라미터, 필터 구성, 필터의 유형(예컨대, 아날로그 및/또는 디지털) 및/또는 필터 컴포넌트(126)에 의해 사용될 필터의 다른 특징을 결정하는 것을 용이하게 할 수 있다.
일부 예시에서, 다양한 이유[예컨대, 드리프트, 적분 비선형성 (INL) 쟁점, 미분 비선형성(DNL) 쟁점 또는 기타 쟁점]로, 서브 어레이에 대한 경로차 에러를 완화하는 것을 용이하게 하도록 디지털 필터뿐 아니라 아날로그 필터 및/또는 아날로그 딜레이 라인을 포함하는 혼합 접근법을 사용하는 것이 바람직할 수 있다. 예컨대, 아날로그 필터 및/또는 아날로그 딜레이 라인은 경로차 에러의 90%를 수정할 수 있지만, 에러의 나머지 10%는 수정하지 못할 수 있으며, 고성능 시스템에 대해서는, 에러의 100% 또는 거의 100%를 수정하는 것이 바람직할 수 있다. 캘리브래이션 컴포넌트(120)는 경로의 디지털 신호에 적용될 수 있는 디지털 필터를 생산하여 나머지 10% 에러 모두 또는 거의 모두를 수정하도록 필터 컴포넌트(126)를 제어하는 것을 용이하게 할 수 있다.
다른 구현예에서, 캘리브래이션 컴포넌트(120)는 보조 서브 ADC(122)로부터의 보조 샘플 및 어레이의 다른 서브 ADC(예컨대, 108, 110, 112, 등)로부터의 샘플에 관한 정보를 이용하여 어레이의 서브 ADC(예컨대, 108, 110, 112, 등)과 연관된 경로 간의 전달함수 차이를 결정할 수 있다. 캘리브래이션 컴포넌트(120)는 여기에서 개시된 바와 같이, 하나 이상의 요구되는 디지털 또는 아날로그 기법[예컨대, 아날로그 딜레이 라인, 아날로그 필터, 디지털 필터, 반복적(iterative) 또는 적응적 기법]을 이용하여 서브 ADC와 연관된 경로 간의 전달함수 차이(예컨대, 전달함수 에러)를 수정(예컨대, 감소, 최소화, 제거)할 수 있다.
또 다른 구현예에서, 캘리브래이션 컴포넌트(120)[또는 시스템(100)과 연관된 다른 컴포넌트]는 보조 서브 ADC(122)을 위해 사용되는 샘플링 클럭(도 1에 도시되지 않음)을 어레이의 다른 서브 ADC(예컨대, 108, 110, 112, 등)와 연관된(예컨대, 다른 서브 ADC에 의해 사용된) 샘플링 클럭(도 1에 도시되지 않음)에 주파수 잠금을 할 수 있는 한편, 다른 서브 ADC(예컨대, 108, 110, 112, 등)와 연관된 샘플링 클럭의 지터보다 상당히 높은 지터를 가질 수 있다. 보조 서브 ADC(122)와 연관된 샘플링 클럭 및/또는 다른 서브 ADC(예컨대, 108, 110, 112, 등)와 연관된 샘플링 클럭은 때로는, 경로 상의 신호의 샘플링이 요구되는 (예컨대, 명목상 또는 스케줄링된) 시각과는 조금 상이한 시각 [예컨대, 시각(5t) 대신 시각(5+0.1)t]에 일어날 수 있도록 작은 편차 또는 에러를 가질 수 있지만, 여전히, 평균상, 요구되는 시간에 또는 실질적으로 요구되는 시간에 경로 상에서 신호를 샘플링 할 수 있다. 보조 서브 ADC와 연관된 샘플링 클럭에 관하여, 평균상, 지터 평균 내에 들어가고 여기서, 캘리브래이션 컴포넌트(120)가 여전히 서브 ADC 경로 간의 타이밍 왜곡(예컨대, 정의된 기간 상의 평균 타이밍 왜곡)을 바람직하게 (예컨대, 정확하게, 실질적으로 정확하게, 수용 가능하게, 또는 최적으로) 결정할 수 있도록 샘플링 편차가 최소인 경우, 보조 서브 ADC(122)와 연관된 샘플링 클럭과 연관된 지터는, 정의된 캘리브래이션 기준에 따라, 캘리브래이션 컴포넌트(120)가 여전히 그러한 타이밍 왜곡을 바람직하게 결정하도록 할 수 있는 정도로의 샘플링 클럭에 의한 샘플링 시각 편차를 허용하도록 완화될 수 있다.
또 다른 구현예에서, 샘플 관련 정보의 분석의 결과에 적어도 부분적으로 기초하여, 캘리브래이션 컴포넌트(120)는 보조 서브 ADC(122)에 관한 그 제곱차 에러 메트릭을 감소시키거나 최소화 할 수 있는 어레이의 서브 ADC(예컨대, 108, 110, 112, 등)에 대한 타이밍 오프셋을 결정할 수 있다. 캘리브래이션 컴포넌트(120)는 보조 서브 ADC(122)에 관한 서브 ADC(예컨대, 108, 110, 112, 등)의 제곱차 에러 메트릭을 감소시키거나 최소화하도록 타이밍 오프셋에 의해 서브 ADC(예컨대, 108, 110, 112, 등)와 연관된 서브 ADC 경로 중 하나 이상을 조정할 수 있다. 이러한 방식으로, 서브 ADC 경로 딜레이 모두는 캘리브래이션 컴포넌트(120) (또는 다른 컴포넌트)가 추가적인 연산을 수행해야 함 없이, 동등화 된다는 것을 알 수 있다.
또한, 샘플 관련 정보의 분석의 결과에 적어도 부분적으로 기초하여, 캘리브래이션 컴포넌트(120)는 어레이의 각 서브 ADC(예컨대, 108, 110, 112, 등)의 추정된 경로차를 결정할 수 있다. 캘리브래이션 컴포넌트(120)는 예컨대, 모든 또는 요구되는 서브 ADC 신호를 처리하여 서브 ADC(예컨대, 108, 110, 112, 등)의 경로 간의 경로차를 적어도 실질적으로 동등화하여 서브 ADC 경로 간의 경로차 에러를 감소하거나 최소화할 수 있는 필터 컴포넌트(126)를 위한 서브 ADC 경로 수정 디지털 필터 또는 아날로그 필터와 같은 수정 필터를 구성하도록 추정된 경로차를 이용할 수 있다. 다양한 구현예에 따르면, 캘리브래이션 컴포넌트(120)는 반복적 및/또는 적응적 기법[예컨대, 채널 추정, 경로차 및/또는 필터링에 관한 최소제곱평균(LMS) 또는 순환 최소 제곱(RLS) 기법 또는 프로세스] 또는 직접적 연산을 이용하여 서브 ADC 경로 수정 디지털 필터를 구성할 수 있다. 예컨대, 캘리브래이션 컴포넌트(120) 및/또는 필터 컴포넌트(126)는 입력(예컨대, 입력 신호)에 응답하여 요구되는 필터링된 출력(예컨대, 필터링된 신호)을 생산할 수 있는 요구되는 필터를 생성 또는 합성할 수 있는 반복적 또는 적응적 엔진 또는 함수(예컨대, LMS 엔진 또는 함수)를 사용할 수 있다. 다른 구현예에서, 아날로그 필터에 관하여, 캘리브래이션 컴포넌트(120)는, 모든 또는 요구되는 서브 ADC 신호를 바람직하게 필터링하는 것을 용이하게 하여 서브 ADC(예컨대, 108, 110, 112, 등)의 경로 간의 경로차를 동등화 하거나 적어도 실질적으로 동등화 하도록 서브 ADC(예컨대, 108, 110, 112, 등)의 추정된 서브 ADC 채널에 적어도 부분적으로 기초하여, 아날로그 수정 필터를 제어할 수 있다.
어레이의 각 서브 ADC(예컨대, 108, 110, 112, 등)는 캘리브래이션 컴포넌트(120)에 의해 캘리브래이팅되는 바와 같이, 수신된 신호(예컨대, 아날로그 신호)에 대응할 수 있는 각 디지털 데이터 서브스트림을 출력으로서 제공하는 것을 용이하게 할 수 있다. 결합기 컴포넌트(116)는 각 디지털 데이터 서브스트림을 수신하고 각 서브 ADC(예컨대, 108, 110, 112, 등)의 각 디지털 데이터 서브스트림을 결합, 통합 또는 디인터리빙하여, 트랜시버 컴포넌트(102)에 의해 수신된 아날로그 신호에 포함된 데이터를 바람직하게(예컨대, 정확하게, 실질적으로 정확하게, 최적으로 또는 수용가능하게) 나타낼 수 있는 디지털 데이터 스트림을 바람직하게 고속으로 생성할 수 있으며, 여기서 디지털 데이터 스트림은 왜곡이 없거나 적어도 실질적으로 그리고 적절하게 왜곡이 없다.
(도 1과 더불어) 도 5는 서브 ADC 경로차를 수정 또는 완화하는 것을 용이하게 하도록, 트랜시버 컴포넌트의 서브 ADC의 어레이의 서브 ADC를 캘리브래이팅하는 것을 용이하게 할 수 있는 시스템(500)의 실시예의 도면을 도시한다. 시스템(500)은 정의된 캘리브래이션 알고리즘에 관한 양상을 예시할 수 있다.
시스템(500)은 캘리브래이션 컴포넌트(502) 및 ADC 컴포넌트(504)를 포함할 수 있고, ADC 컴포넌트(504)는 보조 서브 ADC(506) 및 서브 ADC1(508) 내지 서브 ADCk(510)를 포함하는 서브 ADC의 세트(예컨대, k 서브 ADC의 어레이)을 포함할 수 있으며, 여기서, k는 이 비제한적인 실시예에서 8일 수 있다. 캘리브래이션 컴포넌트(502), ADC 컴포넌트(504), 보조 서브 ADC(506) 및 서브 ADC의 세트는, 여기에서 보다 충분히 설명되는 바와 같이, 각 컴포넌트(예컨대, 각 지정된 컴포넌트)와 동일 또는 유사할 수 있고/거나 각 컴포넌트(예컨대, 각 지정된 컴포넌트)와 동일 또는 유사한 기능을 포함할 수 있다.
서브 ADC의 세트의 서브 ADC(예컨대, 508, 510, 등) 각각은, 다른 컴포넌트 또는 특징 중에서, PGA, 샘플러 컴포넌트(샘플러) 및 컨버터 컴포넌트[예컨대, 연차 근사 레지스터(successive approximation register; SAR) ADC와 같은 ADC]를 포함할 수 있다. 예컨대, 서브 ADC1(508)은 PGA1(512), 샘플러 컴포넌트1(514) 및 컨버터 컴포넌트1(516)을 포함할 수 있고 서브 ADCk(510)는 PGAk(518), 샘플러 컴포넌트k(520) 및 컨버터 컴포넌트k(522)를 포함할 수 있다. 보조 서브 ADC(506)는 어레이의 다른 서브 ADC[예컨대, 서브 ADC1(508) 내지 서브 ADCk(510)]의 처리 경로를 가깝게(예컨대, 실질적으로) 매칭하도록 설계될 수 있다. 예컨대, 보조 서브 ADC(506)는 캘리브래이션 PGA(524)(CAL PGA), 캘리브래이션 샘플러 컴포넌트(526)(Cal 샘플러) 및 캘리브래이션 컨버터 컴포넌트(528)(SAR ADC)를 포함할 수 있으며, 여기서, 캘리브래이션 PGA(524), 캘리브래이션 샘플러 컴포넌트(526) 및 캘리브래이션 컨버터 컴포넌트(528)는 서브 ADC[예컨대, 서브 ADC1(508) 내지 서브 ADCk(510)]의 대응하는 컴포넌트와 동일하거나 유사할 수 있다. 서브 ADC[예컨대, 서브 ADC1(508) 내지 서브 ADCk(510)] 및 보조 서브 ADC(506)는 또한 서브 ADC[예컨대, 서브 ADC1(508) 내지 서브 ADCk(510)] 및 보조 서브 ADC(506)의 각 경로의 일부일 수 있는 다른 컴포넌트(예컨대, 버퍼) 및 특징(예컨대, 대역폭)에 관하여 서로 가깝게 매칭될 수 있다.
각 PGA(예컨대, 512, 518, 524)는 각 신호가 각 컨버터 컴포넌트(예컨대, 516, 522, 528)에 제공되기 전에 신호 이득을 (예컨대, 보다 낮은 진폭 신호를 증폭함으로써) 각 경로에 제공하고 각 경로의 동적 범위를 향상(예컨대, 증가)시키도록 보조 서브 ADC(506) 및 서브 ADC(508 및 510)의 각 경로에서 사용될 수 있다. 각 샘플러 컴포넌트(예컨대, 514, 520, 526)는, 각 아날로그 신호의 대응하는 디지털 신호(예컨대, 디지털 샘플)로의 아날로그-디지털 전환을 용이하게 하도록, 요구되는 샘플링 주파수에 따라 각 경로 상에서 각 아날로그 신호의 샘플링을 수행할 수 있다. 각 컨버터 컴포넌트(예컨대, 516, 522, 528)는 각 컨버터 컴포넌트(예컨대, 516, 522, 528)와 연관된 각 클럭[예컨대, 캘리브래이션 클럭(530)(f_calib_clk) 및 클럭(532)(f_clk)]에 적어도 부분적으로 기초하여, 각 컨버터 컴포넌트(예컨대, 516, 522, 528)와 연관된 각 샘플링 주파수에 따라, 각 아날로그 샘플을 대응하는 디지털 샘플로 전환할 수 있다.
캘리브래이션 클럭(530)은, 보조 서브 ADC(506)가 ADC 컴포넌트(504)의 다른 서브 ADC[예컨대, 서브 ADC1(508) 내지 서브 ADCk(510)]와 연관된 샘플링 타이밍과는 상이한(예컨대, 보다 낮은) 샘플링 타이밍을 가질 수 있게 하는 것을 용이하게 하도록, 클럭(532)이 동작하는 주파수(예컨대, 도 5에 도시된 바와 같이, 437.5MHz)와는 상이한(예컨대, 보다 높은) 주파수(예컨대, 도 5에 도시된 바와 같이, 2.24MHz)로 동작할 수 있다. 여기에서 보다 충분히 개시되는 바와 같이, 이는 보조 서브 ADC(506)가 다른 서브 ADC[예컨대, 서브 ADC1(508) 내지 서브 ADCk(510)]와는 상이한 속도를 가질 수 있는 보조 경로 상에서의 샘플링 시각(예컨대, 보조 샘플링 시각)을 가질 수 있게 하여 보조 서브 ADC(506)가 서브 ADC 어레이의 모든 서브 ADC[예컨대, 서브 ADC1(508) 내지 서브 ADCk(510)]에 대하여 요구되는 샘플 모두의 샘플링 시각을 통과하고 보조 경로와 연관된 전력 소비를 감소시킬 수 있게 할 수 있다.
보조 서브 ADC(506)의 컴포넌트가 다른 서브 ADC[예컨대, 서브 ADC1(508) 내지 서브 ADCk(510)]의 대응하는 컴포넌트와 가깝게 매칭할 수 있는 한편, 보조 서브 ADC(506)의 모든 컴포넌트가 다른 서브 ADC의 대응하는 컴포넌트와 동일하지 않아도 된다. 예컨대, 캘리브래이션 컨버터 컴포넌트(528)는, 캘리브래이션 컨버터 컴포넌트(528)가 수신된 아날로그 신호로부터 데이터를 컨버팅하지 않지만 다른 서브 ADC[예컨대, 서브 ADC1(508) 내지 서브 ADCk(510)]를 캘리브래이팅하는 것을 용이하게 하는 데 이용되고, 예컨대, 보조 경로와 연관된 전력 소비를 감소, 보조 경로에 의해 이용되는 영역을 감소 및/또는 보조 경로 및 그 컴포넌트와 연관된 비용을 감소하도록 요구 가능할 수 있으므로, 다른 서브 ADC의 컨버터 컴포넌트(예컨대, 516, 522)와 유사하지만 상이할 수 있다. 예컨대, 도 5의 시스템(500)에서 도시된 바와 같이, 다른 서브 ADC 각각의 컨버터 컴포넌트(예컨대, 516, 522)는 16x7-bit ADC 컨버터를 포함할 수 있는 한편, 보조 서브 ADC(506)의 캘리브래이션 컨버터 컴포넌트(528)는 1x5-bit ADC 컨버터를 포함할 수 있다.
캘리브래이션 컴포넌트(502)는 보조 신호(예컨대, 보조 샘플) 및 서브 ADC[예컨대, 서브 ADC1(508) 내지 서브 ADCk(510)]의 각 신호(예컨대, 샘플)을 분석할 수 있으며 보조 서브 ADC(506) 및 서브 ADC[예컨대, 서브 ADC1(508) 내지 서브 ADCk(510)] 사이의 경로차(예컨대, 타이밍 왜곡 에러, 대역폭 차이 및/또는 다른 유형의 경로차)를 결정할 수 있다. 캘리브래이션 컴포넌트(502)는 분석 결과에 적어도 부분적으로 기초하여, 경로차를 수정 또는 완화하도록 보조 서브 ADC(506) 및/또는 보조 경로 상의 보조 신호 및 서브 ADC[예컨대, 서브 ADC1(508) 내지 서브 ADCk(510)] 및/또는 각 서브 ADC 경로 상의 각 신호에 이루어지거나 적용될 수 있는 캘리브래이션 또는 조정을 결정할 수 있다. 예컨대, 도 5에서, 시스템(500)은 (도면부호 534에서) 각 경로 간의 타이밍 왜곡 에러를 결정(예컨대, 연산)하고, (도면부호 536에서) 각 타이밍 왜곡 평균 블록을 결정 또는 생성하며, (도면부호 538에서) 그 각 타이밍 왜곡 평균 블록을 컨트롤 로직 및 아날로그 딜레이 라인에 적용 또는 제공하여 아날로그 및/또는 디지털 기법(예컨대, 아날로그 딜레이 라인, 아날로그 및/또는 디지털 필터링, 등)을 이용하여 각 서브 ADC(예컨대, 506, 508, 510, 등) 및/또는 각 경로에 적용될 캘리브래이션 및 조정을 결정하는 것을 용이하게 하여 경로차를 수정 또는 완화하는 캘리브레이션 컴포넌트(502)를 예시한다. 캘리브래이션 컴포넌트(502)는 그러한 캘리브래이션 또는 조정을 아날로그 및/또는 디지털 기법을 이용하여 각 서브 ADC(예컨대, 506, 508, 510, 등) 및/또는 각 경로에 적용하여 경로차를 수정 또는 완화할 수 있다.
도 6은 트랜시버 컴포넌트(600)의 실시예의 블록도를 예시한다. 트랜시버 컴포넌트(600)는 음성 또는 데이터 통신을 전송 또는 수신하는 데 이용될 수 있다. 일부 구현예에서, 트랜시버 컴포넌트(600)는 완전 복식 트랜시버일 수 있다.
트랜시버 컴포넌트(600)는 유선, 광학 또는 무선 통신 연결(예컨대, 통신 채널)을 통하여 트랜시버 컴포넌트(600)에 통신적으로 연결되는 통신 장치에 트랜시버 컴포넌트(600)로부터 음성 정보 또는 데이터를 전송하는 것을 용이하게 할 수 있는 하나 이상의 전송기 서브 컴포넌트(예컨대, 전송기들)를 포함할 수 있는 전송기 컴포넌트(602)를 포함할 수 있다. 일부 구현예에서, 전송기 컴포넌트(602)는 예컨대, 전송기 서브 컴포넌트의 세트(예컨대, 2, 3, 4, ...개의 전송기 서브 컴포넌트)를 포함할 수 있다.
트랜시버 컴포넌트(600)는 또한, 유선, 광학 또는 무선 통신 연결(예컨대, 통신 채널)을 통하여 트랜시버 컴포넌트(600)에 통신적으로 연결되는 통신 장치로부터 음성 정보 또는 데이터를 수신하는 것을 용이하게 할 수 있는 하나 이상의 수신기 서브 컴포넌트(예컨대, 수신기들)를 포함할 수 있는 수신기 컴포넌트(604)를 포함할 수 있다. 일부 구현예에서, 수신기 컴포넌트(604)는 예컨대, 수신기 서브 컴포넌트의 세트(예컨대, 2, 3, 4, ...개의 수신기 서브 컴포넌트)를 포함할 수 있다.
트랜시버 컴포넌트(600)는 또한 ADC 컴포넌트(608)의 서브 ADC 어레이의 각 인터리빙된 서브 ADC 전반에 걸쳐 수신된 아날로그 신호를 인터리빙하도록 사용될 수 있는 인터리버 컴포넌트(606)를 포함할 수 있다. 일부 구현예에서, 인터리버 컴포넌트(606)[또는 캘리브래이션 컴포넌트(614)]는 아날로그 신호를 처리하여 신호가 ADC 컴포넌트(608)에 입력되기 전에 (예컨대, 각 시간 딜레이를 가지는) 시간 딜레이된 아날로그 신호를 생성하도록 각 시간 딜레이를 아날로그 신호에 구현 또는 도입할 수 있다.
트랜시버 컴포넌트(600)는 아날로그 신호를 디지털 신호로 전환하는 것을 용이하게 하도록 인터리빙된 구조로 배열 또는 구성될 수 있는 서브 ADC(610)의 세트를 포함할 수 있는 ADC 컴포넌트(608)를 포함할 수 있다. ADC 컴포넌트(608)의 세트(610)의 각 서브 ADC는 원격 통신 장치로부터 수신된 아날로그 신호와 관련된 각 아날로그 신호(예컨대, 각각 시간 딜레이된 아날로그 신호)를 수신할 수 있고, (예컨대, 샘플 컴포넌트를 이용하여) 각 아날로그 신호를 샘플링 할 수 있으며, (예컨대, 컨버터 또는 디지타이저 컴포넌트를 통하여) 각 아날로그 신호에 대응(예컨대, 아날로그 신호 샘플의 아날로그 값에 대응)할 수 있는 디지털 값을 가질 수 있는 각 디지털 샘플로 각 아날로그 신호를 전환 또는 디지털화할 수 있다.
ADC 컴포넌트(608)는 또한 보조 경로와 연관된 보조 서브 ADC(612)를 포함할 수 있으며, 각 보조 경로는 서브 ADC(610)의 서브 ADC 경로에 가깝게 매칭할 수 있다. 보조 서브 ADC(612) 및 연관된 보조 경로는, 각 서브 ADC [예컨대, 보조 서브 ADC(612) 및 세트(610)의 각 보조 서브 ADC]의 경로 간의 경로차를 결정하는 것을 용이하게 하도록, 캘리브래이션 컴포넌트(614)에 의한 이용을 위하여, 아날로그 보조 신호를 디지털 보조 신호(예컨대, 샘플)로 샘플링 및 전환하는 것을 포함하여 보조 신호를 처리할 수 있다.
캘리브래이션 컴포넌트(614)는, 세트(610)의 각 서브 ADC에 이루어지거나 적용될 수 있는 캘리브래이션 또는 조정을 결정 및 적용하는 것을 용이하게 하여 각 서브 ADC의 각 경로 간의 경로차(예컨대, 경로차 에러)를 수정하거나 완화하도록, 보조 서브 ADC(612)와 연관된 보조 경로 상의 보조 신호 및 각 서브 ADC(610)의 각 경로 상의 각 신호를 분석할 수 있다. 이는, 아닐 경우, 수정되지 않거나 완화되지 않은 경로차의 결과로 기인될 왜곡을 완화하는 것을 용이하게 할 수 있다. 다양한 양상에 따르면, 캘리브래이션 컴포넌트(614)는, 예컨대, 캘리브래이션 관리 컴포넌트(616), 모니터 컴포넌트(618), 분석기 컴포넌트(620), 정렬 컴포넌트(622), 위상 보간기 컴포넌트(624)(PHASE INTER. COMPONENT), 계산기 컴포넌트(626), 경로차 결정 컴포넌트(628)(PATH DIF. DETERMIN. COMPONENT), 채널 추정기 컴포넌트(630), 오프셋 컴포넌트(632) 및 필터 컴포넌트(634)를 포함할 수 있다.
캘리브래이션 관리 컴포넌트(616)는 캘리브래이션 관리 컴포넌트(616)의 다양한 컴포넌트[예컨대, 모니터 컴포넌트(618), 분석기 컴포넌트(620), 정렬 컴포넌트(622), 등]의 동작, 캘리브래이션 관리 컴포넌트(616)의 다양한 컴포넌트 간의 데이터 흐름, 캘리브래이션 관리 컴포넌트(616)와 다른 컴포넌트[예컨대, ADC 컴포넌트(608), 결합기 컴포넌트(636), 프로세서 컴포넌트(640), 데이터 저장장치(642), 등] 간의 데이터 및/또는 캘리브래이션 관리 컴포넌트(616)의 또는 캘리브래이션 관리 컴포넌트(616)과 연관된 다른 동작을 제어 또는 관리할 수 있다. 캘리브래이션 관리 컴포넌트(616)의 다양한 동작을 사용하면, 캘리브래이션 관리 컴포넌트(616)는 또한, 각 서브 ADC와 연관된 경로 간의 서브 ADC 경로차를 수정 또는 완화(예컨대, 서브 ADC 경로 간의 경로차를 수정, 완화, 동등화 또는 실질적인 동등화)하는 것을 용이하게 하도록, ADC 컴포넌트(608)의 각 서브 ADC 및/또는 각 서브 ADC와 연관된 정보 또는 경로(예컨대, 서브 ADC 경로)를 각각 캘리브래이팅 또는 조정할 수 있다.
모니터 컴포넌트(618)는 트랜시버 컴포넌트(600)와 연관된 특징, 등을 전송하는 것에 관련된 정보, 통신 조건, 경로간의 경로차, 각 서브 ADC 경로 상의 샘플, 보조 경로 상의 보조 샘플에 관한 정보와 같은 정보를 모니터링, 감지 또는 검출할 수 있다. 예컨대, 모니터 컴포넌트(618)는 보조 경로 상의 보조 샘플 및 각 서브 ADC 경로 상의 샘플에 관한 정보를 모니터링, 센싱 또는 검출할 수 있으며, 여기서 그러한 정보는 ADC 컴포넌트(608)의 각 서브 ADC의 경로 간의 경로차를 결정하는 것을 용이하게 할 수 있다.
분석기 컴포넌트(620)는, ADC 컴포넌트(308)의 각 서브 ADC 및/또는 각 서브 ADC와 연관된 정보 또는 경로(예컨대, 서브 ADC 경로)를 캘리브래이팅 또는 조정하는 것을 용이하게 하여 각 서브 ADC와 연관된 각 서브 ADC 경로차를 수정 또는 완화(예컨대, 각 서브 ADC 경로를 동등화 또는 실질적으로 동등화)하는 것을 용이하게 하도록, 트랜시버 컴포넌트(600)와 연관된 데이터를 분석, 평가 또는 비교할 수 있다. 분석기 컴포넌트(620)에 의해 분석될 수 있는 데이터는, 예컨대, 세트(610)의 각 서브 ADC와 연관된 아날로그 또는 디지털 샘플, 보조 서브 ADC(612)와 연관된 디지털 샘플, 수신된 아날로그 신호와 연관된 (예컨대, 수신된 아날로그 신호로부터 획득된) 회복된 데이터(예컨대, 디지털 데이터), 각 서브 ADC와 연관될 수 있는 다양한 유형의 전송 특징, 채널 추정 또는 채널 응답에 관한 정보, 계산기 컴포넌트(626)에 의해 수행된 계산으로부터 기인한 정보, 각 서브 ADC와 연관된 각 전달함수에 관한 정보, 각 서브 ADC 간의 각 경로차에 관한 정보 및/또는 서브 ADC의 캘리브래이션에 관한 기타 정보에 관련될 수 있다. 데이터 분석에 적어도 부분적으로 기초하여, 분석기 컴포넌트(620)는, ADC 컴포넌트(608)의 각 서브 ADC의 캘리브래이션 또는 조정 및/또는 각 서브 ADC와 연관된 정보 또는 경로에 관한 결정을 하는 것을 용이하게 하여 각 서브 ADC와 연관된 경로간의 각 서브 ADC 경로차를 수정 또는 완화하는 것을 용이하게 하도록 캘리브래이션 컴포넌트(616)에 의해 이용될 수 있는 분석 결과를 생성할 수 있다.
정렬 컴포넌트(622)는, 정의된 정렬 알고리즘에 따라, 보조 서브 ADC(612)를 세트(610)의 서브 ADC에 또는 세트(610)의 서브 ADC와 정렬 또는 캘리브래이팅(예컨대, 초기 정렬 또는 캘리브레이팅, 재정렬 또는 재 캘리브래이팅)할 수 있다. 일부 구현예에서, 캘리브래이션 컴포넌트(614)는, 보조 서브 ADC(612)와 세트(610)의 서브 ADC 간의 위상 또는 시간차를 조정하는 것을 용이하게 하여 보조 서브 ADC(612)를 세트(610)의 서브 ADC와 또는 세트(610)의 서브 ADC에 정렬 또는 캘리브래이팅하는 것을 용이하게 하도록 보조 서브 ADC(612)와 연관될 수 있는 위상 보간기 컴포넌트(624)를 포함할 수 있거나 위상 보간기 컴포넌트(624)와 연관될 수 있다.
예컨대, 위상 보간기 컴포넌트(624)는 보조 서브 ADC(612)가 세트(610)의 서브 ADC의 샘플링 순간 중 어느 하나에 정렬될 수 있도록 할 수 있다. 정렬 컴포넌트(622)는 또한, 보조 신호 또는 신호를 각각 딜레이하는 것을 용이하게 하여 서브 ADC와 또는 서브 ADC에 보조 서브 ADC(612)를 정렬 또는 캘리브래이팅하는 것을 용이하게 하도록 보조 서브 ADC(612)와 연관된 보조 경로 (및 연관된 보조 신호) 또는 세트(610)의 서브 ADC와 연관된 경로 (및 연관된 신호)에 적용될 수 있는 아날로그 딜레이 라인을 사용할 수 있다. 보조 경로 샘플링률, 위상 보간기 컴포넌트(624)의 위상 보간기 및 아날로그 딜레이 라인은, 보조 서브 ADC(612) 및 세트(610)의 서브 ADC의 샘플링 순간 사이의 초기 매치(또는 적어도 실질적인 매치)를 수립하는 것을 용이하게 하는 데 [예컨대, 정렬 컴포넌트(622) 및/또는 캘리브래이션 관리 컴포넌트(616)에 의해] 적합하게 설계 또는 제어될 수 있다.
일부 구현예에서, 정렬 컴포넌트(622) 및/또는 캘리브래이션 관리 컴포넌트(616)는 위상 보간기 컴포넌트(624)를 제어하여 보조 경로와 관련하여 보조 서브 ADC(612)의 위상을 조정하고/거나 보조 경로 (및 연관된 보조 신호)에 적용될 수 있는 아날로그 딜레이 라인을 조정 또는 선택하는 것을 용이하게 하여 세트(610)의 서브 ADC 및 연관된 서브 ADC 경로와의 보조 서브 ADC(612) 및 보조 경로의 정렬을 수행하는 것을 용이하게 할 수 있다. 각 위상 보간기 딜레이 및 아날로그 딜레이 라인 딜레이에 대하여, 정렬 컴포넌트(622)는 아날로그 딜레이 라인 각각에 대하여 세트(610)의 서브 ADC 모두의 샘플을 검토(예컨대, 분석, 평가)하여 보조 서브 ADC(612)가 세트(610)의 서브 ADC와 정렬되는지 여부를 결정할 수 있다. 보조 서브 ADC(612)의 정렬이 달성되도록 결정되는 경우, 정렬 컴포넌트(622)는 정렬 프로세스를 마칠 수 있으며 정렬 지표를 캘리브래이션 관리 컴포넌트(616)로 전송할 수 있고, 여기서 정렬 지표는 보조 서브 ADC(612)의 세트(610)의 서브 ADC와의 요구되는 정렬이 달성되었음을 나타낼 수 있다.
계산기 컴포넌트(626)는 여기에서 개시된 수학식을 포함하는 수학식 및/또는 행렬을 이용하여 데이터 값 상의 계산(예컨대, 수학적 계산)을 수행하여 계산 결과를 생성할 수 있다. 예컨대, 계산기 컴포넌트(626)는 보조 서브 ADC(612)에 대한 보조 샘플(또는 보조 샘플의 평균, 메디안 또는 경향값)과 세트(610)의 서브 ADC와 연관된 대응 샘플(또는 대응하는 샘플의 평균, 메디안 또는 경향값) 간의 제곱차 에러 또는 평균(또는 메디안 또는 경향) 제곱차 에러를 계산할 수 있다. 캘리브래이션 관리 컴포넌트(616)는, ADC 컴포넌트(608)의 각 서브 ADC 및/또는 각 어레이와 연관된 정보 또는 경로(예컨대, 서브 ADC 경로)를 캘리브래이팅 또는 조정하는 것을 용이하게 하여 세트(610)의 각 서브 ADC와 연관된 각 서브 ADC 경로차를 수정 또는 완화하는 것을 용이하게 하도록, 계산 결과를 사용할 수 있다.
경로차 결정 컴포넌트(628)는, 분석기 컴포넌트(620)로부터의 분석 결과, 계산기 컴포넌트(626)로부터의 계산 결과(예컨대, 제곱차 에러 결과 또는 다른 결과) 또는 다른 정보에 적어도 부분적으로 기초하여, 세트(610)의 서브 ADC의 각 경로 사이 및 보조 서브 ADC(612)의 보조 경로 및 세트(610)의 서브 ADC의 경로 사이의 차이를 결정하는 데 사용될 수 있다. 예컨대, 경로차 결정 컴포넌트(628)는, 보조 서브 ADC(612)와 연관된 보조 신호와 세트(610)의 서브 ADC와 연관된 각 신호의 비교에 관한 결과(예컨대, 분석 또는 계산 결과)에 적어도 부분적으로 기초하여, 세트(610)의 서브 ADC의 각 경로 사이 및/또는 보조 서브 ADC(612)의 보조 경로 및 세트(610)의 서브 ADC의 경로 사이의 차이를 결정할 수 있다.
채널 추정기 컴포넌트(630)는, 예컨대, 요구되는 채널 추정 기법을 이용하여, ADC 컴포넌트(608)의 각 서브 ADC의 각 경로와 연관된 각 전달함수 및/또는 ADC 컴포넌트(608)의 각 서브 ADC의 각 경로 사이의 전달함수 차이를 결정하는 것을 용이하게 하도록 채널 추정 또는 결정을 수행할 수 있다. 채널 추정 컴포넌트(630)는 그러한 전달함수를 결정하는 것을 용이하게 하도록 다수의 채널 추정 기법 중 임의의 것을 사용할 수 있다. 예컨대, 채널 추정기 컴포넌트(630)는, 그러한 전달함수 또는 전달함수 차이를 결정하는 것을 용이하게 하도록 최소 제곱 채널 추정 기법, 데이터 상호 상관 기법, 반복적 채널 추정 기법(예컨대, LMS 채널 추정, RLS 채널 추정, 블라인드 채널 추정, 등), 또는 다른 요구되는 채널 추정 기법을 이용할 수 있다.
오프셋 컴포넌트(632)는, 서브 ADC 경로와 연관된 타이밍 오프셋과 같은 오프셋을 조정하는 것을 용이하게 하여 세트(610)의 각 서브 ADC의 각 경로 사이 및/또는 보조 서브 ADC(612)와 연관된 보조 경로와 세트(610)의 서브 ADC의 경로 사이의 (예컨대, 제곱차 에러 메트릭에 기초한) 경로차를 감소 또는 최소화하는 것을 용이하게 하도록 예컨대, 캘리브래이션 관리 컴포넌트(616)에 의해 사용될 수 있다. 예컨대, 샘플 관련 정보의 분석의 결과에 적어도 부분적으로 기초하여, 캘리브래이션 관리 컴포넌트(616) 또는 오프셋 컴포넌트(632)는 보조 서브(612)에 관한 서브 ADC와 연관된 제곱차 에러 메트릭을 감소 또는 최소화할 수 있는 서브 ADC 어레이의 서브 ADC에 적용될 수 있는 타이밍 오프셋을 결정할 수 있다. 캘리브래이션 관리 컴포넌트(616) 또는 오프셋 컴포넌트(632)는 타이밍 오프셋에 의하여 ADC 컴포넌트(608)의 서브 ADC 중 하나 이상과 연관된 서브 ADC 경로 중 하나 이상을 조정하여 보조 서브 ADC(122)에 관한 서브 ADC의 경로에 관하여 결정된 제곱차 에러 메트릭을 감소 또는 최소화할 수 있다. 이러한 방식으로, 캘리브래이션 컴포넌트(120)(또는 다른 컴포넌트)가 추가적인 연산을 수행해야 하지 않으면서 서브 ADC 경로 딜레이 모두가 동등화 된다는 점을 알 수 있다.
일부 구현예에서, 오프셋 컴포넌트(632)는, 하나 이상의 오프셋에서 각 서브 ADC 경로의 [예컨대, 채널 추정기 컴포넌트(630)에 의한] 각 채널 응답을 측정, 결정 또는 추정을 하는 것 및/또는 세트(610)의 서브 ADC 간의 경로차를 수정 또는 완화하는 것을 용이하게 하도록 하나 이상의 타이밍 오프셋을 구현 또는 도입하는 데 사용될 수 있다. 다른 구현예에서, 오프셋 컴포넌트(632)는, 서브 ADC 경로와 연관된 타이밍 오프셋을 조정하는 것을 용이하게 하여 각 서브 ADC의 각 전달함수가 동일하거나 적어도 실질적으로 동일할 때까지 세트(610)의 각 서브 ADC의 각 전달함수를 조정하는 것을 용이하게 하도록 캘리브래이션 관리 컴포넌트(616)에 의해 이용될 수 있다.
필터 컴포넌트(634)는 ADC 컴포넌트(608)의 서브 ADC의 각 경로 간의 서브 ADC 경로차를 수정, 완화 또는 동등화(또는 적어도 실질적으로 동등화)하는 것을 용이하게 하도록, 아날로그 신호(예컨대, 아날로그 데이터 샘플) 또는 디지털 신호(예컨대, 디지털 데이터 샘플)과 같은 정보를 필터링 또는 처리할 수 있는 하나 이상의 아날로그 또는 디지털 필터를 포함할 수 있다. 필터 컴포넌트(634)는 ADC 컴포넌트(608)의 각 ADC 서브 컴포넌트의 추정되거나 결정된 채널 응답에 관한 정보에 적어도 부분적으로 기초하여, 필터(예컨대, 아날로그 수정 필터 또는 디지털 수정 필터)를 구성하는 것을 용이하게 할 수 있다. 필터 컴포넌트(634)는, 각 서브 ADC의 각 서브 ADC 신호를 처리(예컨대, 필터링)하는 것을 용이하게 하여 ADC 컴포넌트(608)의 각 서브 ADC 간의 경로차를 수정, 완화 또는 등등화하는 것을 용이하게 하도록 구성된 필터를 이용할 수 있다. 구현예에 따르면, 필터 컴포넌트(634)는 반복적 또는 적응적 기법(예컨대, LMS 또는 RLS 기법)을 이용하거나 [예컨대, 계산기 컴포넌트(626)에 의해 용이하게 되는 바와 같이] 직접 연산을 이용하여 필터(예컨대, 서브 ADC 경로 수정 디지털 필터)를 구성할 수 있다. 일부 구현예에서, 필터 컴포넌트(634)는 아날로그 필터일 수 있는 수정 필터를 사용할 수 있고, 여기서 캘리브래이션 관리 컴포넌트(616)는, 각 서브 ADC 신호를 처리하는 것을 용이하게 하여 ADC 컴포넌트(608)의 각 ADC 서브 컴포넌트 간의 경로차를 동등화하거나 적어도 실질적으로 동등화하는 것을 용이하게 하도록, 각 ADC 서브 컴포넌트의 추정되거나 결정된 채널 응답의 정보에 적어도 부분적으로 기초하여 아날로그 수정 필터를 제어하거나 구성하는 것을 용이하게 할 수 있다.
트랜시버 컴포넌트(600)는 또한 수신된 아날로그 신호에 포함된 데이터를 정확하게 나타낼 수 있는 디지털 데이터 스트림을 생성하도록 ADC 컴포넌트(608)의 각 서브 ADC의 각 디지털 데이터 스트림을 결합, 통합 또는 디인터리빙할 수 있는 결합기 컴포넌트(636)를 포함할 수 있다. 결합기 컴포넌트(636)는, ADC 컴포넌트(608)의 서브 ADC로부터 디지털 데이터 서브스트림을 수신하는 것을 용이하게 하도록, ADC 컴포넌트(608)와 연관[예컨대, ADC 컴포넌트(630)에 통신적으로 연결]될 수 있다. 결합기 컴포넌트(636)는 또한, 각 디지털 데이터 서브 스트림(예컨대, 각 디지털 데이터 샘플)을 캘리브래이션 컴포넌트(614)에 의한 분석을 위하여 제공하는 것을 용이하게 하여 ADC 컴포넌트(608)의 각 서브 ADC 및/또는 각 서브 ADC와 연관된 정보 또는 경로를 캘리브래이팅 또는 조정하는 것을 용이하게 하여 ADC 컴포넌트(608)의 각 서브 ADC와 연관된 각 서브 ADC 경로차를 수정 또는 완화(예컨대, 각 서브 ADC 경로를 동등화 또는 실질적으로 동등화)하는 것을 용이하게 하도록, 캘리브래이션 컴포넌트(614)와 연관될 수 있다.
트랜시버 컴포넌트(600)는 또한, 요구되는 디코딩 및/또는 에러 수정 기법에 따라, 아날로그 신호로 트랜시버 컴포넌트(600)에 송신된 데이터를 결정 또는 회복(예컨대, 데이터의 데이터 값을 결정)하는 것을 용이하게 하도록, ADC 컴포넌트(608)의 서브 ADC로부터 출력된 디지털 데이터 서브 스트림의 결합 또는 통합된 디지털 데이터 샘플을 포함하는 디지털 데이터 스트림을 디코딩 및/또는 에러 수정할 수 있는 디코더 컴포넌트(638)를 포함할 수 있다. 디코더 컴포넌트(638)는, 디지털 데이터 서브스트림의 각 디지털 데이터 샘플과 연관된 에러를 디코딩 및/또는 수정하는 것을 용이하게 하여 아날로그 신호의 데이터의 결정 또는 회복을 용이하게 하도록, 예컨대, 리드 솔로몬 알고리즘(Reed-Solomon algorithm), 해밍 코드(Hamming code), 보스, 레이-차우드리, 호쿠엔헴 (Bose, Ray-Chaudhuri, Hocquenghem algorithm; BCM algorithm) 알고리즘, 전방 에러 수정(FEC) 알고리즘 또는 다른 디코딩 알고리즘 또는 에러 수정 알고리즘, 등을 사용할 수 있다.
트랜시버 컴포넌트(600)는 또한, 여기에서 개시된 바와 같이, 트랜시버 컴포넌트(600)의 다양한 기능을 수행하는 것을 용이하게 하도록, 다른 컴포넌트[예컨대, 전송기 컴포넌트(602), 수신기 컴포넌트(604), 인터리버 컴포넌트(606), ADC 컴포넌트(608), 캘리브래이션 컴포넌트(614), 등]과 함께 동작할 수 있는 프로세서 컴포넌트(640)를 포함할 수 있다. 프로세서 컴포넌트(640)는 신호를 전송하는 것, 신호를 수신하는 것, 보조 신호를 생성하는 것, 서브 ADC의 세트(610) 및 보조 서브 ADC(612)를 캘리브래이팅 또는 조정하는 것, 세트(610)의 서브 ADC 및 보조 서브 ADC(612)와 연관된 정보 또는 경로를 캘리브래이팅 또는 조정하는 것, 채널 추정을 수행하는 것, 계산을 수행하는 것, 필터를 구성하는 것, 신호를 필터링하는 것 및/또는 기타 동작을 수행하는 것을 용이하게 하도록, 트랜시버 컴포넌트(600)에 의해 수행되는 동작에 관한 정보(예컨대, 음성 또는 데이터 정보)와 같은 데이터를 처리할 수 있는 하나 이상의 프로세서[예컨대, 중앙 처리 유닛(CPU), 그래픽 처리 유닛(GPU), 필드 프로그램 가능 게이트 어레이(FPGA), 등], 마이크로 프로세서 또는 컨트롤러를 사용할 수 있고, 트랜시버 컴포넌트(600)와 트랜시버 컴포넌트(600)와 연관된(예컨대, 연결된) 다른 컴포넌트의 사이의 데이터 흐름을 제어할 수 있으며, 트랜시버 컴포넌트(600)의 다양한 컴포넌트 간의 데이터 흐름을 제어할 수 있다.
다른 양상에서, 트랜시버 컴포넌트(600)는 또한, 데이터 구조(예컨대, 음성 정보, 데이터, 메타데이터); 코드 구조(예컨대, 모듈, 오브젝트, 클래스, 절차), 명령 또는 명령어; 신호를 전송하는 것, 신호를 수신하는 것, 보조 신호를 생성하는 것, 서브 ADC의 세트(610) 및 보조 서브 ADC(612)를 캘리브래이팅 또는 조정하는 것, 서브 ADC의 세트(610) 및 보조 서브 ADC(612)와 연관된 정보 또는 경로를 캘리브래이팅 또는 조정하는 것, 채널 추정을 수행하는 것, 계산을 수행하는 것, 필터를 구성하는 것, 신호를 필터링 하는 것 및/또는 다른 동작을 수행하는 것과 연관된 정보; 파마미터 데이터; 알고리즘[예컨대, 서브 ADC 를 캘리브래이팅하는 것에 관한 알고리즘, 아날로그 또는 디지털 필터를 구성하는 것에 관한 알고리즘, 보조 서브 ADC(612)를 세트(610)의 서브 ADC와 정렬하는 것에 관한 알고리즘(예컨대, 정의된 정렬 알고리즘), 채널 추정에 관한 알고리즘, 등]; 정의된 경로 수정 기준; 등을 저장할 수 있는 데이터 저장장치(642)를 포함할 수 있다. 일 양상에서, 프로세서 컴포넌트(640)는, 전송기 컴포넌트(602), 수신기 컴포넌트(604), 인터리버 컴포넌트(606), ADC 컴포넌트(608), 캘리브래이션 컴포넌트(614), 등 및/또는 트랜시버(600)의 임의의 다른 동작적 양상에 적어도 부분적으로 기능을 동작 및/또는 부여하도록 요구되는 정보를 저장 및 검색하도록 데이터 저장장치(642)에 (예컨대, 메모리 버스를 통하여) 기능적으로 결합될 수 있다. 트랜시버 컴포넌트(600)의 다양한 컴포넌트는 트랜시버 컴포넌트(600)의 동작을 수행하도록 요구되는 바에 따라, 서로 및/또는 트랜시버 컴포넌트(600)와 연관된 다른 컴포넌트와의 사이에서 정보를 통신할 수 있다. 트랜시버 컴포넌트(600)의 각 컴포넌트[예컨대, 전송기 컴포넌트(602), 수신기 컴포넌트(604), 인터리버 컴포넌트(606), ADC 컴포넌트(608), 캘리브래이션 컴포넌트(614), 등]는, 요구되는 바에 따라, 각각 독립 유닛일 수 있고/거나, (도시된 바와 같이) 트랜시버 컴포넌트(600) 내에 포함될 수 있고/거나, 트랜시버 컴포넌트(600)의 다른 컴포넌트 또는 트랜시버 컴포넌트(600)와 별도의 컴포넌트에 포함될 수 있고/거나 이들의 사실상 임의의 적절한 조합일 수 있다.
방법은 도 7-9의 흐름도를 참조하여 보다 잘 인식될 수 있다. 간결함을 위하여, 방법은 일련의 블록으로 도시되었지만, 청구된 대상의 블록의 순서에 제한되지 않으며, 여기에서 도시되고 설명되는 것으로부터 일부 블록은 상이한 순서 및/또는 다른 블록과 동시에 일어날 수 있다. 또한, 모든 예시된 블록이 이하에서 설명되는 방법을 구현하기 위하여 요구되지 않을 수 있다.
도 7은 트랜시버 컴포넌트의 서브 ADC의 어레이의 서브 ADC를 캘리브래이팅하는 것을 용이하게 하여 서브 ADC 경로차를 수정 또는 완화하는 것을 용이하게 할 수 있는 예시적인 방법(700)의 흐름도를 예시한다. 방법(700)은, 예컨대, 캘리브래이션 컴포넌트 및 ADC 컴포넌트를 포함할 수 있는 트랜시버 컴포넌트와 같은 통신 장치에 의해 구현될 수 있다.
블록(702)에서, 서브 ADC 어레이의 각 서브 ADC 간의 경로차는 각 서브 ADC와 연관된 각 신호 및 보조 서브 ADC와 연관된 보조 신호의 분석의 결과에 적어도 부분적으로 기초하여 결정될 수 있다. 통신 장치는 데이터를 포함하는 아날로그 신호를 다른 통신 장치로부터 수신할 수 있다. 인터리빙 될 수 있는 ADC 컴포넌트의 서브 ADC는 아날로그 신호를 샘플링 및 디지털화할 수 있으며, 여기서 각 서브 ADC는 각 시간 딜레이를 가지는 아날로그 신호를 수신할 수 있다. 데이터(예컨대, 디지털 데이터)는 (예컨대, 디지털화된 데이터 샘플이 디코터 컴포넌트에 의해 디코딩된 이후에) 디지털화된 데이터 샘플로부터 회복될 수 있다.
아날로그 데이터 신호를 디지털 데이터 신호로 전환할 수 있는 서브 ADC에 더하여, ADC 컴포넌트는 보조 서브 ADC를 포함할 수 있으며, 여기서, 보조 신호는 보조 서브 ADC와 연관된 보조 경로를 통하여 라우팅될 수 있다. 캘리브래이션 컴포넌트는 각 서브 ADC와 연관된 각 신호 및 보조 서브 ADC와 연관된 보조 신호를 분석(예컨대, 평가, 비교)할 수 있다. 분석 결과에 적어도 부분적으로 기초하여, 캘리브래이션 컴포넌트는, 예컨대, 서브 ADC 어레이의 각 서브 ADC 간의 경로차를 결정할 수 있다. 경로차는, 예컨대, 서브 ADC의 각 경로 간의 시간 왜곡, 각 서브 ADC 경로 간의 경로 채널 또는 대역폭 미스매치 또는 수신된 아날로그 신호에 응답하여 ADC 컴포넌트에 의해 생성된 회복된 디지털 데이터 스트림에서 왜곡을 일으킬 수 있는 각 서브 ADC 경로 간의 다른 유형의 경로차 또는 에러에 관련될 수 있다.
블록(704)에서, 서브 ADC 어레이의 각 서브 ADC는, 서브 ADC 어레이의 각 서브 ADC 간의 경로차를 감소 또는 최소화하는 것을 용이하게 하도록 각 서브 ADC 간의 경로차에 적어도 부분적으로 기초하여, 캘리브래이팅 될 수 있다. 캘리브래이션 컴포넌트는, 서브 ADC 어레이의 각 서브 ADC 간의 경로차를 감소, 최소화, 수정 또는 완화하는 것을 용이하게 하도록, 서브 ADC 어레이의 각 서브 ADC 간의 결정된 경로차에 적어도 부분적으로 기초하여, 서브 ADC 어레이의 각 서브 ADC 중 하나 이상에 적용될 수 있는 하나 이상의 캘리브래이션 또는 조정을 결정할 수 있다. 예컨대, 캘리브래이션 컴포넌트는, 각 서브 ADC를 캘리브래이팅하도록 각 서브 ADC 간의 결정된 경로차에 적어도 부분적으로 기초하여, 타이밍 조정, 대역폭 조정, 전달 함수 또는 각 서브 ADC 중 하나 이상에 적용될 수 있는 다른 유형의 캘리브래이션을 결정할 수 있다. 서브 ADC의 캘리브래이션은, 아닐 경우, 수정되지 않거나 완화되지 않은 경로차의 결과로 기인되었을 수 있는 디지털 데이터 스트림 내 왜곡을 감소하거나 완화하는 것을 용이하게 할 수 있다.
통신 장치는 또한 각 서브 ADC로부터의 각 디지털 데이터 서브스트림을 결합 또는 통합하여 수신된 아날로그 신호로부터의 데이터에 대응할 수 있는 디지털 데이터 스트림을 생성할 수 있는 결합기 컴포넌트를 포함할 수 있다. 요구되는 바와 같이, 디지털 데이터 스트림은 (예컨대, 동화기 컴포넌트 및/또는 디코더 컴포넌트를 이용하여) 더 처리될 수 있거나 출력으로서 제공(예컨대, 제시 또는 디스플레이)될 수 있다.
도 8은 트랜시버 컴포넌트의 서브 ADC의 어레이의 서브 ADC를 캘리브래이팅하는 것을 용이하게 하여 서브 ADC 경로차를 수정 또는 완화하는 것을 용이하게 할 수 있는 다른 예시적인 방법(800)의 흐름도를 도시한다. 방법(800)은 예컨대, 인터리버 컴포넌트, 보조 서브 ADC 및 서브 ADC의 세트를 포함하는 ADC 컴포넌트, 캘리브래이션 컴포넌트 디코더 컴포넌트 및 결합기 컴포넌트를 포함할 수 있는 트랜시버 컴포넌트와 같은 통신 장치에 의해 구현될 수 있다.
블록(802)에서, 보조 서브 ADC는 서브 ADC의 세트의 서브 ADC와 정렬될 수 있다. 캘리브래이션 컴포넌트는 보조 서브 ADC를 서브 ADC의 세트의 서브 ADC와 정렬 또는 캘리브래이팅(예컨대, 초기 정렬 또는 캘리브래이팅 또는 재정렬 또는 재캘리브래이팅)할 수 있다. 캘리브래이션 컴포넌트는 보조 서브 ADC의 샘플링이 서브 ADC와 정렬될 수 있도록 보조 서브 ADC를 서브 ADC의 세트의 서브 ADC와 정렬 또는 캘리브래이팅 할 수 있다. 캘리브래이션 컴포넌트는 위상 보간기 컴포넌트를 포함할 수 있거나 위상 보간기 컴포넌트와 연관될 수 있고/거나 보조 서브 ADC를 서브 ADC와 정렬 또는 캘리브래이팅하는 것을 용이하게 하는 데 이용될 수 있는 딜레이 라인(예컨대, 아날로그 딜레이 라인)을 사용할 수 있다. 예컨대, 캘리브래이션 컴포넌트는, 보조 서브 ADC의 보조 경로와 연관된 보조 신호의 샘플링이 서브 ADC와 연관된 샘플링 시각의 서브 세트와 동일하거나 적어도 실질적으로 동일한 시각에 일어날 수 있도록, 보조 샘플링률을 선택할 수 있고 보조 서브 ADC와 연관된 보조 샘플링 시각을 서브 ADC와 연관된 샘플링 시각과 정렬할 수 있다.
블록(804)에서, 데이터를 포함하는 아날로그 신호가 수신될 수 있다. 통신 장치는 유선 또는 무선 통신 채널 또는 매체를 통하여 다른 통신 장치로부터 아날로그 신호를 수신할 수 있다.
블록(806)에서, 아날로그 신호는 서브 ADC의 세트(예컨대, 어레이)의 각 인터리빙 된 서브 ADC 전반에 걸쳐 인터리빙 될 수 있다. 인터리버 컴포넌트는 각 서브 ADC 전반에 걸쳐 아날로그 신호를 인터리빙하는 것을 용이하게 할 수 있고, 여기서 각 서브 ADC는 각 시간 딜레이를 가지는 아날로그 신호를 인터리버 컴포넌트로부터 수신할 수 있다.
블록(808)에서, 각 서브 ADC와 연관된 각 시간 딜레이된 아날로그 신호 및 보조 서브 ADC와 연관된 보조 신호는, 각 시간 딜레이된 아날로그 신호를 디지털화 하는 것을 용이하게 하고 각 서브 ADC 간의 경로차를 결정하는 것을 용이하게 하도록, 각 서브 ADC와 연관된 각 아날로그 데이터 샘플 및 보조 서브 ADC와 연관된 보조 샘플을 생성하도록 샘플링될 수 있다. 각 서브 ADC (또는 서브 ADC와 연관된 샘플러 컴포넌트)는 각 아날로그 데이터 샘플을 생성하도록 각 시간 딜레이된 아날로그 신호를 샘플링할 수 있으며, 각 서브 ADC는 각 샘플링 시각에 샘플링될 수 있다[예컨대, 제1 서브 ADC가 시각(0, 2t, 4t, 6t, 등)에 샘플링될 수 있는 한편, 제2 서브 ADC는 시각(1t, 3t, 5t, 7t, 등)에 샘플링될 수 있음.]. 보조 서브 ADC (또는 보조 서브 ADC와 연관된 보조 샘플러)는 보조 서브 ADC가 정의된 시간 동안에 서브 ADC의 세트의 서브 ADC 각각의 하나 이상의 각 샘플링 시각에 대응할 수 있는 시각에 보조 신호를 샘플링하게 할 수 있는 샘플링률로 샘플링될 수 있다.
일부 구현예에서, 보조 서브 ADC와 연관된 서브 ADC와 연관된 샘플링률보다 낮은 속도일 수 있다. 예컨대, 위에서 나타난 바와 같이, 서브 ADC의 세트가 각 시각에 샘플링 되는 제1 서브 ADC 및 제2 서브 ADC를 포함하는 경우, 캘리브래이션 컴포넌트(또는 다른 컴포넌트)는 매 5t와 같이, 보다 낮은 속도로 샘플링하도록 보조 경로(및 보조 서브 ADC)와 연관된 샘플링률을 설정할 수 있다.
블록(810)에서, 각 아날로그 데이터 샘플 및 보조 샘플은 각 디지털 데이터 샘플 및 디지털 보조 샘플로 전환될 수 있다. 각 서브 ADC는 각 아날로그 데이터 샘플을 분석할 수 있고 아날로그 데이터 샘플을 각 디지털 데이터 샘플로 디지털화 또는 전환할 수 있으며, 여기서, 각 디지털 데이터 샘플은 각 아날로그 데이터 샘플에 대응할 수 있다. 보조 서브 ADC는 아날로그 보조 샘플을 분석할 수 있고 아날로그 보조 샘플을 대응하는 디지털 보조 샘플로 디지털화 또는 전환할 수 있다.
블록(812)에서, 서브 ADC와 연관된 각 신호(예컨대, 아날로그 또는 디지털 데이터 샘플) 및 보조 서브 ADC와 연관된 보조 신호(예컨대, 아날로그 또는 보조 샘플)가 분석될 수 있다. 캘리브래이션 컴포넌트는, 서브 ADC의 세트의 각 서브 ADC 간의 경로차를 결정하는 것을 용이하게 하도록, 서브 ADC와 연관된 각 신호 및 보조 서브 ADC와 연관된 보조 신호를 분석(예컨대, 평가, 비교)할 수 있다. 예컨대, 캘리브래이션 컴포넌트는 각 서브 ADC 간의 경로차를 결정하는 것을 용이하게 하도록 서브 ADC와 연관된 각 신호와 연관된 각 특징에 관하여 보조 신호와 연관된 특징을 평가 또는 비교할 수 있다.
블록(814)에서, 서브 ADC의 세트의 각 서브 ADC와 연관된 각 신호 및 보조 서브 ADC와 연관된 보조 신호의 분석에 적어도 부분적으로 기초하여, 서브 ADC의 세트의 각 서브 ADC 간의 경로차가 결정될 수 있다. 캘리브래이션 컴포넌트는 보조 신호와 연관된 특징 및 서브 ADC와 연관된 각 신호와 연관된 각 특징을 분석(예컨대, 평가, 비교)하는 것의 결과에 적어도 부분적으로 기초하여 각 서브 ADC 간의 경로차를 결정할 수 있다.
블록(816)에서, 서브 ADC의 세트의 각 서브 ADC는, 각 서브 ADC 간의 경로차를 감소 또는 최소화하는 것을 용이하게 하도록, 각 서브 ADC 간의 경로차에 적어도 부분적으로 기초하여, 캘리브래이팅될 수 있다. 캘리브래이션 컴포넌트는, 서브 ADC 어레이의 각 서브 ADC 간의 경로차를 감소, 최소화, 수정 또는 완화하는 것을 용이하게 하도록, 각 서브 ADC 간의 결정된 경로차(예컨대, 시간 왜곡, 대역폭 차, 다른 경로차)에 적어도 부분적으로 기초하여, 서브 ADC의 세트의 각 서브 ADC 중 하나 이상에 적용될 수 있는 하나 이상의 캘리브래이션 또는 조정을 결정할 수 있다.
캘리브래이션 컴포넌트에 의하여 캘리브래이팅된 서브 ADC의 세트의 서브 ADC로, 각 서브 ADC는 각 디지털 데이터 샘플을 포함하는 각 디지털 데이터 서브스트림을 생산하도록 동작할 수 있으며, 여기서, 디지털 데이터 서브스트림의 왜곡 또는 에러는 각 디지털 데이터 서브스트림이 디지털 데이터 스트림을 생성하도록 결합되는 경우 감소 또는 최소화될 수 있다. 따라서, 캘리브래이션 컴포넌트 및 방법(800)은, 아닐 경우, 수정되지 않거나 완화되지 않은 경로차의 결과로 기인되었을 왜곡을 완화하는 것을 용이하게 할 수 있다.
블록(818)에서, 각 디지털 데이터 샘플의 각 데이터(예컨대, 데이터 값)가 결정될 수 있다. 일부 구현예에서, 결합기 컴포넌트는 각 서브 ADC의 각 디지털 데이터 서브스트림(예컨대, 각 디지털 데이터 샘플)을 결합 또는 통합하여 디지털 데이터 스트림을 생성할 수 있으며, 여기서, 디지털 데이터 스트림은 수신된 아날로그 신호에 포함된 (예컨대, 아날로그 형식으로의) 데이터에 대응할 수 있는 데이터를 포함할 수 있다. 디코더 컴포넌트는, 각 디지털 데이터 샘플로부터의(의) 각 데이터를 회복(예컨대, 결정)하는 것을 용이하게 하도록, 디지털 데이터 샘플을 포함하는 디지털 데이터 스트림을 디코딩할 수 있다. 도시된 바와 같이, 각 데이터는 출력으로서 더 처리되거나 제공(예컨대, 제시 또는 디스플레이)될 수 있다.
도 9는 보조 서브 ADC(및 연관된 보조 경로)를 서브 ADC의 세트(예컨대, 어레이)의 서브 ADC(및 연관된 서브 ADC 경로)와 정렬 또는 캘리브래이팅할 수 있는 예시적인 방법(900)의 흐름도이다. 방법(900)은 예컨대, ADC 컴포넌트 및 캘리브래이션 컴포넌트를 포함할 수 있는 트랜시버 컴포넌트와 같은 통신 장치에 의해 구현될 수 있다. ADC 컴포넌트는 보조 서브 ADC 및 서브 ADC의 세트를 포함할 수 있고, 여기서, 서브 ADC의 세트는 아날로그 신호를 디지털 신호로 전환하는 데 사용될 수 있고 보조 서브 ADC는 서브 ADC의 세트를 캘리브래이팅하는 것을 용이하게 하는 데 사용될 수 있다. 보조 서브 ADC는, 보조 서브 ADC를 서브 ADC의 세트의 서브 ADC와 정렬 또는 캘리브래이팅하는 것을 용이하게 하도록, 위상 보간기 컴포넌트를 포함하거나 위상 보간기 컴포넌트와 연관될 수 있고, 위상 보간기 컴포넌트를 사용할 수 있고/거나 딜레이 라인(예컨대, 아날로그 딜레이 라인)을 사용할 수 있다.
블록(902)에서, 하나 이상의 각 샘플링 시각이 서브 ADC의 하나 이상의 각 서브 ADC에 대하여 결정될 수 있다. 블록(904)에서, 보조 샘플링 시각이 보조 서브 ADC에 대하여 결정될 수 있다. 캘리브래이션 컴포넌트는 각 서브 ADC와 연관된 각 샘플링 시각 및 보조 서브 ADC와 연관된 보조 샘플링 시각을 결정할 수 있다.
블록(906)에서, 각 서브 ADC와 연관된 각 샘플링 시각은 보조 서브 ADC와 연관된 보조 샘플링 시각과 비교될 수 있다. 캘리브래이션 컴포넌트는 각 샘플링 시각 및 보조 샘플링 시각을 분석할 수 있다. 분석의 일부로서, 캘리브래이션 컴포넌트는 각 샘플링 시각을 보조 샘플링 시각과 비교할 수 있다.
블록(908)에서, 보조 샘플링 시각이 각 서브 ADC와 연관된 각 샘플링 시각 중 어느 하나와 정렬(또는 적어도 실질적으로 정렬)되는지 여부에 관한 결정이 이루어질 수 있다. 각 샘플링 시각의 보조 샘플링 시각과의 비교의 결과에 적어도 부분적으로 기초하여, 캘리브래이션 컴포넌트는 보조 샘플링 시각이 각 샘플링 시각 중 어느 하나와 정렬(또는 적어도 실질적으로 정렬)되는지 여부를 결정할 수 있다.
보조 샘플링 시각이 각 서브 ADC와 연관된 각 샘플링 시각 중 어느 하나와 정렬(또는 적어도 실질적으로 정렬)되지 않는 경우, 블록(910)에서, 보조 샘플링 시각은, 보조 서브 ADC를 서브 ADC의 세트의 서브 ADC와 정렬하는 것을 용이하게 하도록 정의된 양의 시간만큼 조정될 수 있다. 예컨대, 보조 샘플링 시각이 시각(0)에서 샘플링 하는 대신에, 샘플링 에러 또는 오프셋 0.2t로 시작하고 세트의 서브 ADC가 샘플링 에러 또는 오프셋 0.1t로 시작하는 샘플링 시각과 연관되는 경우, 캘리브래이션 컴포넌트는 보조 샘플링 시각이 서브 ADC와 연관된 샘플링 시각과 정렬(또는 적어도 실질적으로 정렬)되지 않는다고 결정할 수 있다. 캘리브래이션 컴포넌트는, 보조 샘플링 시각을 조정하는 것을 용이하게 하여 보조 서브 ADC를 세트의 서브 ADC와 정렬(또는 실질적으로 정렬)하는 것을 용이하게 하도록, 시각 조정량을 결정하거나 정의된(예컨대, 미리 정의된) 시간 조정량(예컨대, -0.1t, +0.1t, 또는 일부 다른 요구되는 시간 조정량)을 이용하여 보조 샘플링 시간에 적용할 수 있다. 캘리브래이션 컴포넌트는, 요구되는 시간 조정량만큼 보조 서브 ADC의 보조 샘플링 시각을 조정하는 것을 용이하게 하도록, 위상 보간기 컴포넌트 및/또는 아날로그 딜레이 라인을 사용할 수 있다. 이 지점에서, 보조 서브 ADC가 세트의 서브 ADC와 정렬(또는 실질적으로 정렬)되지 않음에 따라, 방법(900)은 블록(902)으로 돌아갈 수 있으며 그 지점에서 진행할 수 있다.
블록(908)을 참조하면, 블록(908)에서, 보조 샘플링 시각이 서브 ADC의 세트의 서브 ADC와 연관된 각 샘플링 시각 중 하나와 정렬(또는 적어도 실질적으로 정렬)된다고 결정되는 경우, 블록(912)에서, 보조 서브 ADC는 서브 ADC의 세트의 ADC와 정렬(예컨대, 적절하게 또는 수용 가능하게 정렬)된다고 결정될 수 있다. 비교 결과에 적어도 부분적으로 기초하여, 보조 샘플링 시각이 세트의 서브 ADC와 연관된 각 샘플링 시각 중 하나와 정렬(또는 적어도 실질적으로 정렬)된다고 캘리브래이션 컴포넌트가 결정하는 경우, 캘리브래이션 컴포넌트는 보조 서브 ADC가 세트의 서브 ADC와 정렬(예컨대, 적절하게 또는 수용 가능하게 정렬)된다고 결정할 수 있다. 보조 서브 ADC의 서브 ADC와의 정렬은 보조 서브 ADC가, 각 서브 ADC와 연관된 경로 간의 경로차를 결정하는 것 및 그 경로차를 수정, 완화 또는 감소하도록 각 서브 ADC를 캘리브래이팅하는 것을 용이하게 하도록 캘리브래이션 컴포넌트에 의해 이용될 수 있게 할 수 있다.
방법(900)의 예시로서, 서브 ADC의 세트의 제1 서브 ADC의 제1 아날로그 신호가 시각(0, 2t, 4t, 6t, 8t, 10t, ..., 18t, 20t, 22t, 등)에 샘플링되도록 설정되는 경우, 캘리브래이션 컴포넌트는 보조 샘플링률(예컨대, 매 5t)를 선택할 수 있으며 보조 서브 ADC와 연관된 샘플링 시각(예컨대, 10t, 20t, 30t, 등)을 제1 서브 ADC와 연관된 일부 샘플링 시각과 정렬하여 보조 서브 ADC의 보조 경로와 연관된 보조 신호의 샘플링이 제1 서브 ADC와 연관된 샘플링 시각(예컨대, 10t, 20t, 30t, 등)의 서브세트와 동일하거나 적어도 실질적으로 동일한 시각에 일어날 수 있게 할 수 있다. 다른 예시로서, 대신, 서브 ADC의 세트의 제1 서브 ADC의 제1 아날로그 신호가 시각[(0+0.1)t, (2+0.1)t, (4+0.1)t, (6+0.1)t, (8+0.1)t, (10+0.1)t, ..., (18+0.1)t, (20+0.1)t, (22+0.1)t, 등]에 샘플링되도록 설정 또는 결정되는 경우, 캘리브래이션 컴포넌트는 보조 샘플링률(예컨대, 매 5t)를 선택할 수 있고 보조 서브 ADC와 연관된 샘플링 시각[예컨대, (10+0.1)t, (20+0.1)t, (30+0.1)t, 등]을 제1 서브 ADC와 연관된 샘플링 시각과 정렬하여 제1 서브 ADC와 연관된 샘플링 시각[예컨대, (10+0.1)t, (20+0.1)t, (30+0.1)t, 등]의 서브셋과 동일하거나 적어도 실질적으로 동일한 시각에 일어날 수 있게 할 수 있다.
여기에서 설명된 기법은 ADC 컴포넌트의 ADC 서브 컴포넌트의 캘리브래이션이 통신 장치(예컨대, 트랜시버 컴포넌트)를 포함하는 시스템에서 요구 가능한 임의의 장치 및/또는 네트워크에 적용될 수 있다. 모든 종류의 휴대용, 이동식 및 기타 컴퓨팅 장치 및 컴퓨팅 오브젝트가 예컨대, 통신 장치와 연관되는 시스템과 연관된 ADC 컴포넌트의 ADC 서브 컴포넌트의 캘리브래이션을 구현하도록 장치에 대하여 요구될 수 있는 어디서든 다양한 비제한적인 실시예와 관련하여 이용이 고려된다. 따라서, 도 10에서 이하 설명되는 아래의 범용 원격 컴퓨터 및 개시된 대상이 네트워크/버스 상호운영성 및 상호작용을 가지는 임의의 클라이언트로 구현될 수 있다. 따라서, 개시된 대상은 매우 작은 또는 최소의 클라이언트 리소스가 포함되는 네트워크화된 호스트형 서비스의 환경, 예컨대, 클라이언트 장치가 단지 기기에 배치된 오브젝트와 같은 네트워크/버스에 인터페이스로서 역할하는 네트워크형 환경에서 구현될 수 있다.
도 10은 컴퓨팅 시스템 환경(1000)이 장치에 대한 컴퓨팅 환경의 일 예시일 뿐이지만, 개시된 대상의 일부 양상은 구현될 수 있는 컴퓨팅 시스템 환경(1000)의 예시를 예시한다.
도 10은 컴퓨터(1010)의 형태로 범용 컴퓨팅 장치를 포함하는 개시된 대상을 구현하기 위한 예시적인 장치이다. 컴퓨터(1010)의 컴포넌트는 프로세싱 유닛(1020), 세스템 메모리(1030) 및 시스템 메모리 내지 프로세싱 유닛(1020)을 포함하는 다양한 시스템 컴포넌트를 결합하는 시스템 버스(1021)를 포함할 수 있다.
컴퓨터(101)는 보통 다양한 컴퓨터 판독가능 매체를 포함한다. 시스템 메모리(1030)는 ROM 및/또는 RAM과 같은 휘발성 및/또는 비휘발성 메모리의 형태로의 컴퓨터 저장 매체를 포함할 수 있다.
컴퓨터(1010)는 결과적으로 장치(1010)와 상이한 매체 성능을 가질 수 있는 원격 컴퓨터(1070)와 같은 하나 이상의 다른 원격 컴퓨터로의 로직 연결을 이용하여 네트워크형 또는 분산형 환경에서 동작할 수 있다. 도 10에서 도시된 로직 연결은 근거리 네트워크(LAN), 광역 네트워크(WAN)와 같은 네트워크(1071)을 포함하지만 또한 유선 또는 무선인 다른 네트워크/버스를 포함할 수 있다. LAN 네트워킹 환경에서 이용되는 경우, 컴퓨터(1010)는 네트워크 인터페이스 또는 어댑터를 통하여 LAN(1071)에 연결될 수 있다.
도 11은 예시적인 네트워크형 또는 분산형 컴퓨팅 환경(1100)의 개략도이다. 분산형 컴퓨팅 환경은 컴퓨팅 오브젝트(1110, 1112, 등) 및 컴퓨팅 오브젝트 또는 장치(1120, 1122, 1124, 1126, 1128, 등)를 포함하며, 이는, 어플리케이션(1130, 1132, 1134, 1136, 1138) 및 데이터 저장(1140)에 의해 나타나는 바와 같이, 프로그램, 방법, 데이터 저장, 프로그램가능 로직, 등을 포함할 수 있다.
각 컴퓨팅 오브젝트(1110, 1112, 등) 및 컴퓨팅 오브젝트 또는 장치(1120, 1122, 1124, 1126, 1128, 등)는 직접적으로 또는 간접적으로 통신 네트워크(1142)의 방식에 의해, 하나 이상의 다른 컴퓨팅 오브젝트(1110, 1112, 등) 및 컴퓨팅 오브젝트 또는 장치(1120, 1122, 1124, 1126, 1128, 등)와 통신할 수 있다. 도 11에서, 임의의 컴퓨터가 환경에 따라 클라이언트, 서버, 또는 둘 다로 고려될 수 있지만, 예컨대, 컴퓨팅 오브젝트 또는 장치(1120, 1122, 1124, 1126, 1128, 등)는 클라이언트로 생각될 수 있고, 컴퓨팅 오브젝트(1110, 1112, 등)는 서버로 생각될 수 있으며, 여기서, 서버로 동작하는 컴퓨팅 오브젝트(1110, 1112, 등)는, 클라이언트 컴퓨팅 오브젝트 또는 장치(1120, 1122, 1124, 1126, 1128, 등)로부터 데이터를 수신하는 것, 데이터를 저장하는 것, 데이터를 처리하는 것, 데이터를 클라이언트 컴퓨팅 오브젝트 또는 장치(1120, 1122, 1124, 1126, 1128, 등)에 전송하는 것과 같은 데이터 서비스를 제공한다.
통신 네트워크(1142) 또는 버스가 인터넷인 네트워크 환경에서, 예컨대, 컴퓨팅 오브젝트(1110, 1112, 등)는 다른 컴퓨팅 오브젝트 또는 장치(1120, 1122, 1124, 1126, 1128, 등)가 하이퍼텍스트 전송 프로토콜(HTTP)와 같은 많은 알려진 프로토콜 중 임의의 것을 통하여 통신하는 웹 서버일 수 있다.
개시된 대상은 하드웨어, 펌웨어, 소프트웨어 또는 임의의 적절한 이들의 조합을 생산하여 개시된 대상을 구현하기 위한 통상의 제조, 프로그래밍 또는 공학 기법을 이용하여 방법, 장치 또는 제품으로 구현될 수 있다. 컴퓨터 판독가능 매체는 하드웨어 매체, 소프트웨어 매체, 비일시적 매체 또는 전송 매체를 포함할 수 있다.

Claims (10)

  1. 통신 시스템으로서,
    원격 통신 컴포넌트로부터 수신된 아날로그 신호와 연관된 각 시간 딜레이된 아날로그 신호(time-delayed analog signal)를 각 디지털 데이터 샘플로 전환하기 위한 컨버터 서브 컴포넌트의 세트 및 보조 경로와 연관된 보조 컨버터 서브 컴포넌트를 포함하는 컨버터 컴포넌트 - 컨버터 서브 컴포넌트의 상기 세트의 각 컨버터 서브 컴포넌트는 각 경로와 연관됨 -; 및
    상기 각 컨버터 서브 컴포넌트의 상기 각 경로 간의 경로차를, 상기 보조 경로와 연관된 보조 신호 및 상기 각 컨버터 서브 컴포넌트의 상기 각 경로와 연관된 각 신호의 분석의 결과에 적어도 부분적으로 기초하여, 결정하여 상기 각 컨버터 서브 컴포넌트의 캘리브래이션(calibration)을 용이하게 하여 상기 경로차를 감소시키기 위한 캘리브래이션 컴포넌트
    를 포함하고,
    상기 각 신호는 상기 각 디지털 데이터 샘플을 포함하는 것인, 통신 시스템.
  2. 제1항에 있어서,
    상기 분석을 용이하게 하기 위하여, 상기 캘리브래이션 컴포넌트는, 상기 보조 신호에 적어도 부분적으로 기초한 보조 샘플의 세트에 관한 정보를 상기 각 신호에 적어도 부분적으로 기초한 상기 디지털 데이터 샘플의 각 세트에 관한 정보와 비교하고 보조 샘플의 상기 세트에 관한 상기 정보 및 디지털 데이터 샘플의 상기 각 세트에 관한 상기 정보 간의 각 차이에 적어도 부분적으로 기초하여 상기 각 경로 간의 상기 경로차를 결정하는 것인, 통신 시스템.
  3. 제2항에 있어서,
    상기 경로차를 결정하는 것을 용이하게 하기 위하여, 상기 캘리브래이션 컴포넌트는 보조 샘플의 상기 세트에 관한 상기 정보 및 디지털 데이터 샘플의 상기 각 세트에 관한 상기 정보 간의 상기 각 차이에 적어도 부분적으로 기초하여 제곱차 에러 메트릭을 결정하는 것인, 통신 시스템.
  4. 제3항에 있어서,
    상기 캘리브래이션 컴포넌트는, 보조 샘플의 상기 세트의 제1 보조 샘플에 관한 보조 샘플 관련 정보 및 컨버터 서브 컴포넌트의 상기 세트의 제1 컨버터 서브 컴포넌트와 연관되는 디지털 데이터 샘플의 상기 각 세트의 제1 세트의 제1 디지털 데이터 샘플에 관한 샘플 관련 정보 사이의 차이에 적어도 부분적으로 기초하여 상기 제곱차 에러 메트릭을 계산하고, 상기 제1 보조 샘플의 보조 샘플링 시각은 상기 제1 디지털 데이터 샘플의 샘플링 시각과 일치하는 것인, 통신 시스템.
  5. 제4항에 있어서,
    상기 캘리브래이션 컴포넌트는 보조 샘플의 상기 세트의 제2 보조 샘플에 관한 제2 보조 샘플 관련 정보 및 컨버터 서브 컴포넌트의 상기 세트의 제2 컨버터 서브 컴포넌트와 연관되는 디지털 데이터 샘플의 상기 각 세트의 제2 세트의 제2 디지털 데이터 샘플에 관한 샘플 관련 정보 사이의 제2 차이에 적어도 부분적으로 기초하여 상기 제곱차 에러 메트릭을 계산하고, 상기 제2 보조 샘플의 제2 보조 샘플링 시각은 상기 제2 디지털 데이터 샘플의 제2 샘플링 시각과 일치하는 것인, 통신 시스템.
  6. 제3항에 있어서,
    상기 제곱차 에러 메트릭은 평균 제곱차 에러 메트릭(average squared difference error metric) 또는 메디안 제곱차 에러 메트릭(median squared difference error metric) 중 적어도 하나이며, 상기 캘리브래이션 컴포넌트는 상기 평균 제곱차 에러 메트릭 또는 메디안 제곱차 에러 메트릭 중 적어도 하나를, 보조 샘플의 상기 세트의 복수의 보조 샘플과 연관된 평균 값 또는 메디안 값에 관한 보조 샘플 관련 정보 및 컨버터 서브 컴포넌트의 상기 세트의 제1 컨버터 서브 컴포넌트와 연관되는 디지털 데이터의 상기 각 세트의 제1 세트의 복수의 디지털 데이터 샘플과 연관된 다른 평균값 또는 다른 메디안 값에 관한 샘플 관련 정보 사이의 차이에 적어도 부분적으로 기초하여, 계산하고, 상기 복수의 보조 샘플의 상기 각 보조 샘플링 시각은 상기 복수의 디지털 데이터 샘플의 각 샘플링 시각과 일치하는 것인, 통신 시스템.
  7. 제1항에 있어서,
    상기 캘리브래이션 컴포넌트는, 상기 보조 컨버터 서브 컴포넌트에 의한 상기 보조 신호의 샘플링이 상기 컨버터 서브 컴포넌트에 의한 신호의 샘플링의 부분과 일치할 수 있게 하는 것을 용이하게 하도록, 상기 보조 컨버터 서브 컴포넌트와 연관된 상기 보조 경로를 컨버터 서브 컴포넌트의 상기 세트의 컨버터 서브 컴포넌트와 정렬하는 것인, 통신 시스템.
  8. 신호 처리 방법으로서,
    각 컨버터 서브 컴포넌트를 캘리브래이팅하는 것을 용이하게 하여 경로차를 완화하도록, 컨버터 서브 컴포넌트의 세트의 상기 각 컨버터 서브 컴포넌트의 각 경로 간의 상기 경로차를, 보조 서브 컴포넌트와 연관되는 보조 경로와 연관된 보조 신호 및 컨버터 서브 컴포넌트의 상기 세트의 상기 각 컨버터 서브 컴포넌트의 상기 각 경로와 연관된 각 신호의 분석하는 단계의 결과에 적어도 부분적으로 기초하여, 결정하는 단계; 및
    상기 각 컨버터 서브 컴포넌트 또는 상기 각 경로 간의 상기 경로차를 완화하는 것을 용이하게 하도록 상기 각 컨버터 서브 컴포넌트 또는 상기 각 경로를 조정하는 단계
    를 포함하는 신호처리 방법.
  9. 제8항에 있어서,
    상기 경로차를 결정하는 것을 용이하게 하도록 보조 샘플의 상기 세트에 관한 상기 정보 및 샘플의 상기 세트에 관한 상기 정보 간의 상기 각 차이에 적어도 부분적으로 기초하여 제곱차 에러(squared difference error)를 결정하는 단계
    를 더 포함하고,
    상기 분석하는 단계는,
    상기 보조 신호에 적어도 부분적으로 기초하는 보조 샘플의 세트에 관한 정보를, 상기 각 신호에 적어도 부분적으로 기초하는 샘플의 상기 각 세트에 관한 정보와 비교하는 단계를 더 포함하고,
    상기 경로차를 결정하는 단계는 보조 샘플의 상기 각 세트에 관한 상기 정보 및 샘플의 상기 각 세트에 관한 상기 정보 간의 각 차이에 적어도 부분적으로 기초하여 상기 경로 간의 상기 경로차를 결정하는 단계를 더 포함하는 것인, 신호처리 방법
  10. 각 컨버터 서브 컴포넌트를 캘리브래이팅하는 것을 용이하게 하여 경로차를 감소하도록, 상기 각 컨버터 서브 컴포넌트의 세트의 상기 각 컨버터 서브 컴포넌트의 각 경로 간의 상기 경로차를, 보조 서브 컴포넌트와 연관되는 보조 경로와 연관된 보조 신호를 컨버터 서브 컴포넌트의 상기 세트의 상기 각 컨버터 서브 컴포넌트의 상기 각 경로와 비교하는 것의 결과에 적어도 부분적으로 기초하여, 결정하기 위한 수단;
    상기 각 컨버터 서브 컴포넌트 또는 상기 각 경로 간의 상기 경로차를 감소하는 것을 용이하게 하도록 상기 각 컨버터 서브 컴포넌트 또는 상기 각 경로를 캘리브래이팅하기 위한 수단
    을 포함하는 트랜시버(transceiver).
KR1020187000025A 2015-06-11 2015-07-30 리시버의 캘리브레이션 및 트랙킹 KR20180036953A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/736,874 2015-06-11
US14/736,874 US9485039B1 (en) 2015-06-11 2015-06-11 Calibration and tracking of receiver
PCT/US2015/042795 WO2016200409A1 (en) 2015-06-11 2015-07-30 Calibration and tracking of receiver

Publications (1)

Publication Number Publication Date
KR20180036953A true KR20180036953A (ko) 2018-04-10

Family

ID=57189597

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187000025A KR20180036953A (ko) 2015-06-11 2015-07-30 리시버의 캘리브레이션 및 트랙킹

Country Status (7)

Country Link
US (1) US9485039B1 (ko)
EP (1) EP3308466B1 (ko)
JP (1) JP6697007B2 (ko)
KR (1) KR20180036953A (ko)
CN (1) CN108028661B (ko)
CA (1) CA2988710C (ko)
WO (1) WO2016200409A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9774364B2 (en) * 2015-09-04 2017-09-26 Futurewei Technologies, Inc. Interference phase estimate system and method
US10057048B2 (en) * 2016-07-19 2018-08-21 Analog Devices, Inc. Data handoff between randomized clock domain to fixed clock domain
CN108365997B (zh) * 2017-01-26 2021-12-14 华为技术有限公司 一种信息传输方法和装置
EP3844879A1 (en) * 2018-08-31 2021-07-07 Telefonaktiebolaget Lm Ericsson (Publ) Control of a time-interleaved analog-to-digital converter
CN109412706B (zh) * 2018-11-09 2021-06-08 成都九华圆通科技发展有限公司 一种测向天线仿真模拟方法及系统
CN114257220B (zh) * 2020-09-11 2022-11-04 集益威半导体(上海)有限公司 相位插值器的非线性度校准方法
US11977181B2 (en) * 2020-10-13 2024-05-07 Nxp B.V. Systems and methods for processing errors in digital beamforming receivers
KR20220111774A (ko) * 2021-02-01 2022-08-10 삼성전자주식회사 타이밍 스큐를 보상하도록 구성되는 전자 회로 및 그것의 동작 방법
CN112564707B (zh) * 2021-02-22 2021-05-07 中国空气动力研究与发展中心低速空气动力研究所 一种旋转环境下数据采集的时钟抖动估计及修正方法
US11677409B2 (en) * 2021-03-19 2023-06-13 Microsoft Technology Licensing, Llc Cloud assisted calibration of analog-to-digital converters
US11387838B1 (en) * 2021-03-19 2022-07-12 Microsoft Technology Licensing, Llc SAR analog-to-digital converter calibration
CN113746571B (zh) * 2021-08-25 2022-05-10 成都飞机工业（集团）有限责任公司 一种载机天线阵的校准以及测向检验方法
US11621717B1 (en) * 2021-11-05 2023-04-04 Infineon Technologies Ag Non-linear inter-ADC calibration by time equidistant triggering
US11929756B2 (en) 2022-03-14 2024-03-12 Avago Technologies International Sales Pte. Limited System and method for offset calibration in a successive approximation analog to digital converter
US11863198B2 (en) * 2022-03-21 2024-01-02 Avago Technologies International Sales Pte. Limited Successive approximation register analog to digital converter with reduced data path latency

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6615024B1 (en) 1998-05-01 2003-09-02 Arraycomm, Inc. Method and apparatus for determining signatures for calibrating a communication station having an antenna array
US7336729B2 (en) * 2001-03-01 2008-02-26 Broadcom Corporation Digital signal processing based de-serializer
US7715836B2 (en) 2002-09-03 2010-05-11 Broadcom Corporation Direct-conversion transceiver enabling digital calibration
US7321621B2 (en) 2003-06-19 2008-01-22 Applied Micro Circuits Corporation Differential receiver circuit with electronic dispersion compensation for optical communications systems
US7463864B2 (en) 2004-04-09 2008-12-09 Broadcom Corporation Modified dual band direct conversion architecture that allows extensive digital calibration
US7778320B2 (en) * 2005-10-03 2010-08-17 Clariphy Communications, Inc. Multi-channel equalization to compensate for impairments introduced by interleaved devices
JP4774953B2 (ja) * 2005-11-28 2011-09-21 株式会社日立製作所 時間インターリーブａｄ変換器
US8195103B2 (en) 2006-02-15 2012-06-05 Texas Instruments Incorporated Linearization of a transmit amplifier
US7477191B2 (en) 2006-03-03 2009-01-13 Cisco Technology, Inc. System and method for performing time difference of arrival location without requiring a common time base or clock calibration
US7978104B2 (en) * 2007-06-21 2011-07-12 Signal Processing Devices Sweden Ab Compensation of mismatch errors in a time-interleaved analog-to-digital converter
US7592938B2 (en) 2007-07-23 2009-09-22 Mediatek Inc. Analog-to-digital converter and method of gain error calibration thereof
US8441379B2 (en) 2009-02-11 2013-05-14 Signal Processing Devices Sweden Ab Device and method for digitizing a signal
US8587460B2 (en) * 2009-12-11 2013-11-19 Nec Corporation A/D conversion device and compensation control method for A/D conversion device
JP5242618B2 (ja) 2010-03-29 2013-07-24 アンリツ株式会社 周波数変換装置及び周波数変換方法
CN102386918A (zh) * 2010-08-27 2012-03-21 英特希尔美国公司 多通道的时间交错adc中的减损校准
US8519875B2 (en) * 2011-04-12 2013-08-27 Maxim Integrated Products, Inc. System and method for background calibration of time interleaved analog to digital converters
US8792008B2 (en) * 2011-09-08 2014-07-29 Maxlinear, Inc. Method and apparatus for spectrum monitoring
US8873677B1 (en) 2013-05-01 2014-10-28 Samsung Electronics Co., Ltd. Apparatus and method for enveloping tracking calibration
US9071262B1 (en) * 2014-01-24 2015-06-30 Applied Micro Circuits Corporation Calibration of high-speed interleaved arrays

Also Published As

Publication number Publication date
EP3308466B1 (en) 2021-09-01
EP3308466A4 (en) 2018-12-19
CN108028661A (zh) 2018-05-11
CN108028661B (zh) 2021-07-02
US9485039B1 (en) 2016-11-01
JP6697007B2 (ja) 2020-05-20
CA2988710A1 (en) 2016-12-15
EP3308466A1 (en) 2018-04-18
CA2988710C (en) 2023-01-03
JP2018524874A (ja) 2018-08-30
WO2016200409A1 (en) 2016-12-15

Similar Documents

Publication Publication Date Title
KR20180036953A (ko) 리시버의 캘리브레이션 및 트랙킹
US8193956B2 (en) Meter and freeze of calibration of time-interleaved analog to digital converter
US7233270B2 (en) Receiver capable of correcting mismatch of time-interleaved parallel ADC and method thereof
US9270291B1 (en) High speed time-interleaved ADC gain offset and skew mitigation
KR20210143907A (ko) 작동 중의 샘플러 오프셋 캘리브레이션
US8363683B2 (en) Methods and systems for DSP-based receivers
US7126510B2 (en) Circuit calibration system and method
US20100295716A1 (en) Interference reduction device
US8379711B2 (en) Methods and apparatus for decision-feedback equalization with oversampled phase detector
US9041571B2 (en) Flexible ADC calibration technique using ADC capture memory
CN111868661A (zh) 多线路时偏校正方法和系统
WO2019015483A1 (en) FEC CONTROLLED LINK OPTIMIZATION
TW201325098A (zh) 對雙通道時間交錯類比至數位轉換器中的取樣時間不匹配誤差校準的運用梯度的方法
US20190028236A1 (en) Fec driven link optimization
CN116938200A (zh) 用于相位插值器的inl检测及校准
US9071262B1 (en) Calibration of high-speed interleaved arrays
US11469784B2 (en) Spur estimating receiver system
US7957456B2 (en) Selection of filter coefficients for tranceiver non-linearity signal cancellation
US11451250B1 (en) Signal-to-noise and interference ratio (SNAIR) aware analog to digital converter (ADC)-based receiver and a method thereof
CN115378566B (zh) 时间偏差校正方法、fpga和通信接收设备
Huiqing et al. Adaptive digital calibration of timing mismatch for TIADCs using correlation
US20230164006A1 (en) Horizontal centering of sampling point using multiple vertical voltage measurements
KR20180034441A (ko) 고속 인터리빙형 어레이의 캘리브래이션
JP4171465B2 (ja) 適応予歪スキーム
Haftbaradaran et al. A background compensation technique for sample time errors in time-interleaved A/D converters

Legal Events

Date Code Title Description
N231 Notification of change of applicant