JP2006510324A - 適応予歪スキーム - Google Patents

Abstract

本発明は、シンボルレートを有するオリジナル・データ・シーケンス（ＩＳ）と対応する処理後の出力信号（ＯＳ）を同期するための方法及び装置に関し、前記シンボルレートより高いサンプリングレートでサンプリングした前記出力信号の特徴パラメータのサンプル信号と、サンプル信号（ＳＳ）に適合したリファレンス信号（ＭＳ）との間の遅延が推定され、オリジナル・データ・シーケンス（ＩＳ）と前記サンプル信号（ＳＳ）との間の遅延を制御するために用いられる。従って、遅延の変化を追跡することが可能となり、それが誤り補償、及び／又は予歪の性能を改善する。

Description

本発明は、シンボルレートを有するオリジナル・データ・シーケンス（ＩＳ）と対応する処理済み出力信号（ＯＳ）を同期するための方法及び装置に関する。該出力信号は、例えばオリジナル・データ・シーケンスの変調によるか、処理の間に温度差やエージング効果、生産許容誤差に依存してタイムシフトを生ずるアナログ処理ステップによって得られうる。

例えば国際公開ＷＯ９８／２４２０９号公報から知られるように、適応信号補償やシステム補正を効率的に行なうためには、オリジナル信号と歪んだ信号との正確なアライメントが得られなければならない。

パワーアンプ、変調器、復調器等の非線形段階を通じて転送される非定値のエンベロープ変調を使っているシステムは、処理された信号配列中の歪みやシンボル間妨害によって発生する厳しい性能劣化に苦しみ、それはビット誤り性能を限定する。別の問題は相互変調積によって発生し、それはスペクトルの再生と隣接チャネル妨害を引き起こす。高いデータ容量の伝送は、帯域幅が効率的なＱＡＭ（直交振幅変調）、やＰＳＫ（位相シフトキーイング）などのデジタル変調スキームに基づく。そのようなシステムは、ゲイン、バランス、直角位相、およびバイアスの中の偏差に苦しむ。特に高次のＱＡＭシステムは、オリジナルの複雑な配列図の非常に小さな偏差にも敏感である。これらのエラーはアナログベースバンドとＲＦ（無線周波数）ハードウェアの中で発生する。エラー効果の補償を行なわなければ、受信機は、転送されたオリジナルのデジタルデータを決定することができないであろう。

ゲイン、バランス、直角位相、及びバイアスの誤り補正アルゴリズムは、処理した後に、歪んだ信号とオリジナル信号との比較を用いる。両方の信号ともデジタル及びアナログ成分の群遅延によって引き起こされるタイムシフトを有している。しかし、完全な誤り検出や誤り補償又は予歪は、オリジナル信号と歪んだ信号との理想的な同期によってのみ、保証されることができるだけである。

以前の製品では、はじめの１回のチューニング操作によって同期を達成した。 その結果、温度差、エージング効果、または生産許容誤差によるアナログ部分の遅延の変動は、その後のシステムの動作においては追跡されることができない。従って、エラー追跡やエラー補正または予歪の性能は最適下限である。
国際公開ＷＯ９８／２４２０９号公報

そこで本発明の目的は、自動的な同期の仕組みを提供することであり、これによって、原信号と処理後の出力信号との間の遅延変動が減少させられ、動作中に自動的に合わせられることができる。

この目的は、次の装置によって達成される。この装置は、シンボルレートを有するオリジナル・データ・シーケンスと対応する処理後の出力信号とを同期する装置であって、前記装置は、
・ サンプリングされた出力信号を得るために、前記シンボルレートより高いサンプリングレートで前記出力信号をサンプリングするサンプリング手段と、
・ 前記オリジナル・データ・シーケンスから、前記サンプリングされた出力信号に適合したリファレンス信号を生成するマッチング手段と、
・ 前記サンプリングされた出力信号と前記リファレンス信号との間の遅延を推定する推定手段と、
・ 両方の成分が比較される前に、前記推定された遅延に基づき、前記オリジナル・データ・シーケンスと前記サンプリングされた出力信号との間の遅延を制御する遅延調整手段とを有する。

さらに、上記の目的は次の方法によって達成される。この方法は、シンボルレートを有するオリジナル・データ・シーケンスと対応する処理後の出力信号とを同期する方法であって、前記方法は、
・ 前記シンボルレートより高いサンプリングレートで前記出力信号をサンプリングすることにより、サンプリングされた出力信号を得るステップと、
・ 前記オリジナル・データ・シーケンスから、前記サンプリングされた出力信号に適合したリファレンス信号を生成するステップと、
・ 前記サンプリングされた出力信号（ＳＳ）と前記リファレンス信号との間の遅延を推定するステップと、
・ 前記推定ステップの結果に基づき、前記オリジナル・データ・シーケンスと前記サンプリングされた出力信号との間の遅延を制御するステップとを有する。

これによって、オリジナル・データシンボル・シーケンスと、（処理手段が内部誤り補償や予歪を用いた場合などの）対応する処理後の出力との間の時間相関を調整するための、自動的な遅延同期スキームが提供される。特に、高次のＱＡＭ信号や、又は／及び、最も高い送信周波数が用いられる場合において、不正確な遅延同期は、受信機において、不十分なビット誤りレートを生ずる。このため遅延変動の追跡は、誤り補償や予歪の性能を改善することができる。

このような、オリジナル・データシンボル・シーケンスと、対応するアナログ的に処理された出力信号との間の相関を自動的に調整するための遅延同期スキームは、例えば特に高い精度が要求される送信機のために、誤り補償や予歪手段が正確に動作するための重要な要件である。

さらに、サンプリングされた信号とオリジナル・データシンボル・シーケンスとの間の群遅延を推定するために、サンプリングされた出力信号とリファレンス信号（ＭＳ）との相関を利用することができる。

入力データ・シーケンスは複素データシンボルを有することができる。

複数倍でオーバーサンプリングされたサンプリングされた出力信号を得るために、出力信号をシンボルレートの複数倍でサンプリングすることができる。

推定プロセスは、おおざっぱな調整に用いられる第１の遅延と、細かな調整に用いられる第２の遅延とを選択するように構成されることができる。第１の遅延はシンボルレートに基づいて量子化又はサンプリングされ、第２の遅延はシンボルレートのＮ倍に基づいて量子化又はサンプリングされることができ、さらに前記第１及び第２の遅延は、共に、前記シンボルレート（Ｆ_s）より高い分解能を有する同期調整を共同で提供するように構成されることができる。

第１の遅延は、サンプリングされた出力信号とリファレンス信号との間で推定された遅延より大きいか等しいように選ばれることができ、一方第２の遅延は、推定された遅延と第２の遅延との合計が選択された第１の遅延にできるだけ近くなるような方法で、選ばれることができる。

遅延調整は、選ばれた第１の遅延に従って制御されるおおざっぱな調整と、選ばれた第２の遅延に従って制御される細かな調整を備えることができる。特に、おおざっぱな調整も細かな調整も、共に１つのコントロールワードで制御されることができ、その１つのコントロールワードの最上位ビットはおおざっぱな調整のために供給又は使用され、一方その１つのコントロールワードの最下位ビットは細かな調整のために供給又は使用されることができる。

本発明によれば、おおざっぱな調整はオリジナル・データ・シーケンスに依存した分解能を可能とし、一方細かな調整はサンプリングされた信号のサンプリングレートに依存した分解能を可能とする。オリジナルのデジタルデータパス中の遅延要素の調整可能な分解能はシンボルの継続時間に依存し、従っておおざっぱな同期のみを可能とする。他のパスの調整可能な分解能は、処理出力のサンプリングレートに依存する。シンボルレートのオーバーサンプリングのため、細かなチューニングと正確な遅延追跡が可能となる。

本発明のさらなる有利な成果は従属請求項において定義される。

好適な実施形態の説明

以下、本発明を添付図面を参照しつつ好適な実施例を用いて詳細に説明する。好適な実施例は、通信システムでＱＡＭ信号を送信するために使用されうる送信機のための遅延同期スキームに基づいて説明される。

図１は、無線送信機の変調器に応用された自動的な遅延同期スキームの好適な略ブロック図を示す。遅延同期についての制御スキームは、接続されたネットワーク構成要素１０から得られるオリジナルのベースバンド信号ＩＳと、サンプリング回路９０から引き出されたサンプリングされた出力信号ＳＳとの間の自動的な時間相関を達成するように構成される。サンプリング回路９０は、信号処理回路３０の出力から得られる出力信号ＯＳをサンプリングするように構成され、信号処理回路３０は、変調回路やアンプ回路のような不安定な群遅延をもたらすアナログ信号処理等の処理ステージを少なくとも１つ備えることができる。

遅延同期装置７０の中に備えられる遅延推定部７０２は、マッチング回路５０で生成されたリファレンス信号ＭＳを、内部リファレンス信号ＭＳとして用いる。マッチング回路５０は誤り補償及び／又は予歪回路２０の入力部に接続される。マッチング回路５０は、サンプリング回路９０で生成されたサンプリングされた出力信号ＳＳのようなものに適合したリファレンス信号ＭＳを生成するように構成された演算又は論理回路である。例として、サンプリングされた出力信号ＳＳは、サンプリングされた出力信号ＯＳのエンベロープであることができる。その結果、マッチング回路５０は、入力ベースバンド信号ＩＳからエンベロープ信号を生成するように構成される。リファレンス信号ＭＳとサンプリングされた出力信号ＳＳの間で比較に基づいて、信号相関が遅延推定部７０２で計算される。遅延推定部は、相関計算の結果に基づき、比較回路６０への信号比較パスの少なくとも１つに配された、少なくとも１つの調整可能な遅延要素を制御する。従って、入力ベースバンド信号ＩＳとサンプリングされた出力信号ＳＳは、同期することができると共に比較回路６０へ供給されることができる。比較回路６０は、比較された信号の間でエラーまたは歪みを決定したり、誤り補償及び／又は予歪回路２０へ供給される制御出力を生成したりするように構成される。

それゆえ、入力ベースバンド信号ＩＳと、その関連したサンプリングされた出力信号ＳＳとの同期は、直ちに自動的に行なわれることができる。回路配置のアナログ信号処理部中の遅延変動や、温度変化やエージング効果、生産許容誤差によって起こる遅延変動は、追跡されることができる。生産中に行なわれる、多くの時間と費用がかかる手動較正はもう必要ない。

サンプリングされた出力信号ＳＳは、入力ベースバンド信号ＩＳの送信シンボルレートＦ_ｓのＮ倍で動作する、アナログ・デジタル変換器（ＡＤＣ）９０によって得られる。

同期を達成するために、サンプリングされた信号ＳＳと内部で生成されたリファレンス信号ＭＳの相関が群遅延推定部７０２中で計算されて、群遅延の推定のために使われる。リファレンス信号ＭＳは、サンプリングされた信号ＳＳに可能な限り最もよく合致している信号としてマッチング回路５０で生成される。推定された群遅延に基づいて、２つの遅延調整回路７０４，７０６が、それぞれ、それぞれの信号の遅延Ｔ１とＴ２を生成するように制御される。オリジナルのベースバンド信号ＩＳは比較回路６０に第１の遅延調整回路７０４経由で供給され、サンプリングされた出力信号ＳＳは比較部６０に第２の遅延調整回路７０６とアンダーサンプリング回路１１０経由で供給される。比較される両方の信号のサンプリングレートが合致するように、アンダーサンプリング回路１１０は、平均や補間などによって、オーバーサンプリングされた出力信号ＳＳのサンプリングレートを減らすように構成される。そして比較の結果は、誤り補償及び／又は予歪回路２０を制御するために、制御信号を生成するように既知の方法で使われる。誤り補償は、バイアスエラー、バランスエラー、直角位相エラー、ゲインエラー、又は補償されるべき他のエラー（処理回路３０中で生成されうる）の少なくとも１つを補償するように構成されることができる。

サンプリングされた出力信号ＳＳはエンベロープ、エンベロープの二乗振幅、または出力信号ＯＳのいずれかの他の信号であるかもしれない。出力信号ＯＳは、例えばアレーアンテナ構造１００経由で転送されたＲＦ信号である。好適な実施例では、サンプリングされた信号ＳＳは出力信号ＯＳのエンベロープの二乗振幅に一致している。このため、リファレンス信号ＭＳもまた、デジタルデータシンボルか入力ベースバンド信号ＩＳのエンベロープの二乗振幅に一致するように、マッチング回路５０で生成で生成される。

回路４０はＲＦ検波ダイオード構造を有する方向性結合器を備えることができる。デジタル−アナログ変換器ＤＡＣ８０と処理回路３０を経て処理され、誤り訂正及び／又は予歪されたベースバンド信号の、複素信号ＩとＱ成分を供給することにより、ＱＡＭ変調を得ることができる。処理回路３０は２５６ＱＡＭ変調を提供し、それによって、オリジナルのデータ信号はＱＡＭシンボルとして送信されることができる。出力信号ＯＳは、サンプル信号ＳＳの元となるＱＡＭ変調されたＲＦ信号と一致している。図１の中で示されるように、フォワードパス中のＤＡＣ ８０とフィードバックパスの中のＡＤＣ９０は両方ともデジタル信号処理部ＤＳＰをアナログ信号処理部ＡＳＰから分離する。

オリジナルの複素ベースバンド信号ＩＳの二乗振幅とサンプリングされた出力信号ＳＳとが、両方の信号の間の実数部の遅延Ｔ_realを評価するために、相関させられる。Ｔ_realは全てのデジタル及びアナログ処理遅延に起因する。推定された遅延Ｔ_estは遅延Ｔ₁とＴ₂に分けられることができる。Ｔ₁がシンボルレートＦ_sに作用している間、遅延Ｔ₂は、シンボルレートＦ_sのＮ倍に作用している。実数部分と推定された時間遅延との間の残存エラーは、オーバーサンプリングレートＮに依存する。最も小さい調整可能な遅延は１/(Ｎ・Ｆ_s)である。残っている同期の不一致は以下の不等式を満たす：

図２は、制御可能な遅延回路として実装されうる調整回路７０４と７０６や、他のデジタル及びアナログ要素がどのように説明されうるかを示した概略図である。遅延Ｔ₁はＴ_realに近い同期をもたらしていて、シンボルレートＦ_sで作用している。微調整のために、出力信号ＯＳは、シンボルレートＦ_sのＮ倍でサンプリングされる。遅延Ｔ₂は０から（Ｎ−１）の範囲でプログラム可能である。Ｎより大きいか等しい遅延は、シンボルレートＦ_sに基づいた遅延Ｔ₁と、シンボルレートＦ_sのＮ倍に基づいた遅延Ｔ₂に分けられる。

図２上方の処理チェーンで示されるように、遅延Ｔ₁は、デジタル及びアナログ処理チェーンの遅延Ｔ_realより大きいか等しくなるように、群遅延推定部７０２によって選ばれる。そして遅延Ｔ₂は、図２上方の処理チェーン全体の遅延が可能な限りＴ₁に近くなるような方法で、群遅延推定部７０２によって選ばれる。すると、残っている同期の不一致は１/(Ｎ・Ｆ_s)より小さくなるであろう。

第１及び第２の遅延調整回路７０４，７０６の遅延Ｔ₁とＴ₂は、群遅延推定部７０２から供給される単一の制御パラメータのみによって制御されることができる。制御パラメータは、仮定されたタイムシフトに対する既存のタイムシフトの実数部Ｔ_realが０である場合に、相関ピークの距離を指し示している。数Ｍが２の指数である場合に、制御パラメータの1og２(Ｍ)最下位ビット（ＬＳＢ'ｓ）をＴ₂の調整のために用いることができ、また制御パラメータの残存最上位ビット（ＭＳＢ'ｓ）をＴ₁の調整のために用いることができる。従って制御パラメータのＭＳＢの値は遅延Ｔ₁に比例し、すなわち、より高い値はより大きな遅延を意味し、逆もまた同様である。しかし、ＬＳＢの値は遅延Ｔ₂と反比例しており、すなわち、より高い値はより小さな遅延を意味していて、逆もまた同様である。

本発明が上で説明された好適な実施例に限定されず、どのような信号処理回路のための如何なる同期機能においても用いられうることは、注意されねばならない。さらに、如何なる種類の遅延調整でも実装されることができ、例えば、サンプル信号の部分の中だけ、入力信号の部分の中だけ、又は両方の部分に実装されることができる。どのような種類の推定でも、入力と出力信号の間で遅延を推定するために用いられることができる。従って好適な実施例は、添付の特許請求の範囲内で変化しうる。

本発明の好適な実施例による同期回路配置の略ブロック図である。 好適な実施例による遅延制御スキームを示す略図である。

Claims (25)

1. シンボルレート（Ｆ_s）を有するオリジナル・データ・シーケンス（ＩＳ）と、対応する処理後の出力信号（ＯＳ）とを同期する装置であって、前記装置は、
   （ａ）サンプリングされた出力信号（ＳＳ）を得るために、前記シンボルレートより高いサンプリングレートで前記出力信号（ＯＳ）をサンプリングするサンプリング手段（９０）と、
   （ｂ）前記オリジナル・データ・シーケンス（ＩＳ）から、前記サンプリングされた出力信号（ＳＳ）に適合したリファレンス信号（ＭＳ）を生成するマッチング手段（５０）と、
   （ｃ）前記サンプリングされた出力信号（ＳＳ）と前記リファレンス信号（ＭＳ）との間の遅延を推定する推定手段（７０２）と、
   （ｄ）前記推定された遅延に基づき、前記オリジナル・データ・シーケンス（ＩＳ）と前記サンプリングされた出力信号（ＳＳ）との間の遅延（Ｔ_real）を制御する遅延調整手段（７０４，７０６）と、
   を有する装置。
2. 請求項１に従う装置であって、前記出力信号（ＯＳ）を生成するアナログ処理手段（３０）をさらに備える装置。
3. 請求項２に従う装置であって、前記アナログ処理手段（３０）はＱＡＭ変調を提供する装置。
4. 請求項１から３のいずれかに従う装置であって、前記サンプリング手段（４０）は前記出力信号（ＯＳ）のエンベロープをサンプリングするように構成される装置。
5. 請求項１から３のいずれかに従う装置であって、前記サンプリングされた出力信号（ＳＳ）が前記出力信号（ＯＳ）のエンベロープの二乗に一致する装置。
6. 請求項１から５のいずれかに従う装置であって、前記推定手段（７０２）が、前記サンプリングされた信号（ＳＳ）と前記リファレンス信号（ＭＳ）との間の群遅延を推定するために、前記サンプリングされた出力信号（ＳＳ）と前記リファレンス信号（ＭＳ）との相関を利用するように構成される装置。
7. 請求項１から６のいずれかに従う装置であって、前記オリジナル・データ・シーケンスが複素データシンボルを有する装置。
8. 請求項１に従う装置であって、前記サンプリング手段（９０）が、複数倍でオーバーサンプリングされたサンプリングされた出力信号を得るために、前記出力信号を前記シンボルレート（Ｆ_s）の複数倍でサンプリングするように構成された、装置。
9. 請求項１に従う装置であって、前記シンボルレートに基づいて量子化された第１の遅延（Ｔ１）と前記シンボルレートの複数倍に基づいて量子化された第２の遅延（Ｔ２）とを提供すべく、前記調整手段（７０４，７０６）を制御するように前記推定手段（７０２）が構成され、さらに前記第１及び第２の遅延は、前記シンボルレート（Ｆ_s）より高い分解能を有する同期調整を共同で提供するように構成される、装置。
10. 請求項９に従う装置であって、前記第１の遅延（Ｔ１）が前記推定された遅延より大きいか等しいように選ばれる装置。
11. 請求項９又は１０に従う装置であって、前記遅延調整手段（７０４，７０６）が共に一つのコントロールワードで制御され、前記一つのコントロールワード中の最上位ビットは前記遅延調整手段（７０４，７０６）によって前記第１の遅延（Ｔ１）を制御するために用いられ、前記一つのコントロールワード中の最下位ビットは前記遅延調整手段（７０４，７０６）によって前記第２の遅延（Ｔ２）を制御するために用いられる、装置。
12. 請求項８に従う装置であって、オーバーサンプリングされた出力信号（ＳＳ）のサンプリングレートを低くするか取り消すように構成された、アンダーサンプリング手段（１１０）をさらに備える装置。
13. 請求項１から１２のいずれかに従う同期装置を備える送信回路。
14. シンボルレート（Ｆ_s）を有するオリジナル・データ・シーケンス（ＩＳ）と、対応する処理後の出力信号（ＯＳ）とを同期する方法であって、前記方法は、
    （ａ）前記シンボルレートより高いサンプリングレートで前記出力信号の特徴パラメータをサンプリングすることにより、サンプリングされた信号を得るステップと、
    （ｂ）前記オリジナル・データ・シーケンスから、前記サンプリングされた出力信号（ＳＳ）に適合したリファレンス信号（ＭＳ）を生成するステップと、
    （ｃ）前記サンプリングされた信号（ＳＳ）と前記リファレンス信号（ＭＳ）との間の遅延を推定するステップと、
    （ｄ）前記推定ステップの結果に基づき、前記オリジナル・データ・シーケンス（ＩＳ）と前記サンプリングされた出力信号（ＳＳ）との間の遅延を制御するステップと、
    を有する方法。
15. 請求項１４に従う方法であって、アナログ処理スキームを適用することにより前記出力信号（ＯＳ）を生成するステップを更に備える方法。
16. 請求項１５に従う方法であって、前記アナログ処理スキームはＱＡＭ変調である方法。
17. 請求項１４から１６のいずれかに従う方法であって、前記サンプリングステップは前記出力信号（ＯＳ）のエンベロープをサンプリングするように行なわれる方法。
18. 請求項１４から１６のいずれかに従う方法であって、前記サンプリングされた出力信号（ＳＳ）が前記出力信号（ＯＳ）のエンベロープの二乗に一致する方法。
19. 請求項１４から１８のいずれかに従う方法であって、前記サンプリングされた信号（ＳＳ）と前記リファレンス信号（ＭＳ）との間の群遅延を推定するために、前記推定ステップにおいて前記サンプリングされた出力信号（ＳＳ）と前記リファレンス信号（ＭＳ）との相関が利用される方法。
20. 請求項１４から１９のいずれかに従う方法であって、前記オリジナル・データ・シーケンスが複素データシンボルを有する方法。
21. 請求項１４から２０のいずれかに従う方法であって、複数倍でオーバーサンプリングされたサンプリングされた出力信号を得るために、前記出力信号を前記シンボルレート（Ｆ_s）の複数倍でサンプリングするように前記サンプリングステップが構成される方法。
22. 請求項２１に従う方法であって、前記調整ステップが、前記シンボルレートに基づいて量子化された第１の遅延（Ｔ１）と前記シンボルレートのＮ倍に基づいて量子化された第２の遅延（Ｔ２）とを提供し、さらに前記第１及び第２の遅延は、前記シンボルレート（Ｆ_s）より高い分解能を有する同期調整を共同で提供するように構成される、方法。
23. 請求項２２に従う方法であって、前記第２の遅延（Ｔ２）が前記推定された遅延より大きいか等しいように選ばれる装置。
24. 請求項２２又は２３に従う方法であって、前記調整ステップが一つのコントロールワードで制御され、前記一つのコントロールワード中の最上位ビットは前記第１の遅延（Ｔ１）を制御するために用いられ、前記一つのコントロールワード中の最下位ビットは前記第２の遅延（Ｔ２）を制御するために用いられる、方法。
25. 請求項２１に従う方法であって、オーバーサンプリングされた出力信号（ＳＳ）が、のサンプリングレートを前記シンボルレート（Ｆ_s）まで低くするか取り消すべく、アンダーサンプリングされる、方法。