KR20010033536A - 디지탈 상호 변조 제어 기능을 갖는 피드 포워드 앰프 - Google Patents

디지탈 상호 변조 제어 기능을 갖는 피드 포워드 앰프 Download PDF

Info

Publication number
KR20010033536A
KR20010033536A KR1020007007044A KR20007007044A KR20010033536A KR 20010033536 A KR20010033536 A KR 20010033536A KR 1020007007044 A KR1020007007044 A KR 1020007007044A KR 20007007044 A KR20007007044 A KR 20007007044A KR 20010033536 A KR20010033536 A KR 20010033536A
Authority
KR
South Korea
Prior art keywords
signal
digital
feed forward
amplifier
input
Prior art date
Application number
KR1020007007044A
Other languages
English (en)
Other versions
KR100356250B1 (ko
Inventor
제임스 에드워드 미츠라프
Original Assignee
비센트 비.인그라시아, 알크 엠 아헨
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비센트 비.인그라시아, 알크 엠 아헨, 모토로라 인코포레이티드 filed Critical 비센트 비.인그라시아, 알크 엠 아헨
Publication of KR20010033536A publication Critical patent/KR20010033536A/ko
Application granted granted Critical
Publication of KR100356250B1 publication Critical patent/KR100356250B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3223—Modifications of amplifiers to reduce non-linear distortion using feed-forward
    • H03F1/3229—Modifications of amplifiers to reduce non-linear distortion using feed-forward using a loop for error extraction and another loop for error subtraction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3212—Using a control circuit to adjust amplitude and phase of a signal in a signal path

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

디지탈 상호 변조 제어(214) 기능을 갖는 피드 포워드 앰프는 업-컨버터(219), 피드 포워드 앰프(150), 다운-컨버터(230), 및 디지탈 상보 변조 컨트롤러(214)를 포함한다. 업-컨버터(219)는 제1 디지탈 입력(218)을 수신하여, 아날로그 합성 신호(140) 및 기준 주파수 신호(221)를 생성한다. 피드 포워드 앰프(150)는 아날로그 합성 신호(140)를 수신하여, 증폭된 아날로그 합성 신호(147) 및 증폭된 아날로그 합성 신호 샘플(126)을 발생시킨다. 다운-컨버터(230)는 믹서(126) 내에서 증폭된 아날로그 합성 신호(126)를 기준 주파수 신호(221)로 믹스하여, 조절된 증폭된 아날로그 합성 샘플(128)을 발생시키는데, 이는 아날로그-디지탈 컨버터(215)를 통해 제2 디지탈 입력(226)으로 변환된다. 디지탈 상호 변조 컨트롤러는 제1 및 제2 디지탈 입력(218, 226)을 수신하여, 이에 따라 피드 포워드 앰프(150)를 조절하기 위한 위상 및 이득 조절기 입력(224, 225)을 생성한다.

Description

디지탈 상호 변조 제어 기능을 갖는 피드 포워드 앰프{FEED FORWARD AMPLIFIER WITH DIGITAL INTERMODULATION CONTROL}
RF 파워 앰프가 통신 및 다른 전자 어플리케이션에서 널리 사용된다. 이들 앰프는 하나 또는 그 이상의 케스케이드 앰프 스테이지로 구성되는데, 각각은 케스케이드 이득으로 공지된 량만큼 그 스테이지의 입력에 인가된 신호의 레벨을 증가시킨다. 이상적으로, 각 스테이지의 입력-출력 전송은 선형으로서, 그 진폭이 증가한 입력 신호의 완전한 복제가 앰프 출력에서 나타난다. 그러나, 사실은 모든 RF 파워 앰프는 그 전송 특성에서 비선형도를 갖는다. 이러한 비선형에 의해 출력 신호의 변형이 발생하게 되어, 더 이상 완전한 입력의 복제가 아니게 된다. 이러한 변형은 상호 변조(M) 프로덕트로 공지된 위조된 신호 성분을 발생시킨다. 상호 변조 프로덕트는 간섭 혼선의 원인이 되고, RF 파워 앰프를 이용하여 시스템을 실행할 때 다른 유익하지 않은 영향을 미치므로 바람직하지 않다. 따라서, 종래 기술은 RF 파워 앰프 동작시 발생된 변형을 감소시키기 위해 설계된 다양한 방법 및 장치를 반영한다.
사전 변형은 파워 앰프에 의해 생성된 변형과 유사한 보조 변형 신호를 발생시키는 보조 변형 소스를 사용한다. 보조 변형 신호가 정확한 이득 및 위상에 파워 앰프 입력에 부가되어, 파워 앰프의 출력에서 변형의 소거를 촉진시킨다. 본 방법은 2개의 유사하지 않은 소스의 변형 특성과의 일치를 필요로하므로, 얻어질 수 있는 상관 관계량을 제한한다.
피드 포워드 앰프 회로가 공지되어 있다. 피드 포워드 앰프 회로는 파워 앰프에서 생성된 변형의 샘플이 커플 오프되고, 분리되며, 증폭되고 위상밖으로 180도 재결합되는 피드 포워드 기술을 사용하여, 출력 신호에서의 나머지 변형을 소거한다. 일반적으로 피드 포워드 앰프 회로는 파워 앰프에 의해 생성된 변형 및 상호 변조 성분을 분리시켜, 에러 신호를 생성한다. 다음, 에러 신호가 파워 앰프의 출력에 이득, 위상 시프트, 및 지연으로 부가된다. 변형과 무관한 증폭된 출력 신호를 발생시키기 위한 시도로서, 파워 앰프에 의해 생성된 상호 변조 및 변형을 최대한 소거하기 위하여, 이득, 위상 시프트, 지연을 조절한다. 필수적으로, 파워 앰프에 의해 생성된 에러 성분이 증폭된 신호로부터 감산된다. 피드 포워드 기술을 이용한 사용 가능한 변형 감소량이 에러 신호의 정확한 이득 및 위상 조절에 의해 제한된다. 종래의 피드 포워드 앰프는 메인 신호에 테스트 신호 또는 파일롯을 주입함으로써 이득 및 위상 조절의 정확도를 증가시키려고 시도하였다. 다음, 테스트 신호를 사용하여 에러 소거 신호의 이득 및 위상을 조절하였다. 에러 신호의 이득 및 위상을 제어하기 위해 파일롯 톤을 이용한 경우에는, 파일롯 톤 생성기의 부가로 인하여 상당한 비용, 보드 공간, 및 임의의 피드 포워드 신호로의 분리 필요 조건 등의 문제점이 있다.
통상적인 종래의 피드 포워드 앰프는 연속적이고 실질적으로 정확한 위상 이득 및 위상 조절을 제공하는 변형 최소화 회로를 구현하였다. 넓은 범위의 주파수 및 진폭에서의 피드 포워드 앰프 정확도는 캐리어 및 상호 변조 소거를 사용한 것으로서, 주입된 파일롯 톤 대신 상호 변조 컨트롤러를 통한 상호 변조 변형의 토탈 파워의 검출에 의해 제어된다. 이러한 회로는 다른 종래의 피드 포워드 회로에 비해 실질적인 개선을 제공하나, 상호 변조 컨트롤러에서 거대한(bulky) RF 하드웨어를 사용한다. 거대한 RF 하드웨어는 아날로그 어플리케이션과 공통적으로 관련된 지연 라인 및 커플러를 포함할 수 있다. 작은 공간 이용성 및 강화된 가공 내구성에 따른 디지탈 구현을 필요로하는 어플리케이션에서는, 디지탈 신호 프로세서(DSP)를 이용하는 것이 바람직하다. 또한, DSP를 통해 구현된 상호 변조 컨트롤러도 또한 적은 부분을 포함하게 되어 단가를 감소시킨다. 또한, 종래의 아날로그 구현된 IM 컨트롤러 대신 디지탈적으로 구현된 IM 컨트롤러를 사용함으로써, 향상된 캐리어 소거에 따른 에러 신호로의 이득 및 위상 조절을 더 정확하게 제어하고, 상호 변조 변형의 토탈 파워의 더 정확한 추정치를 제공한다.
따라서, 종래의 문제점을 극복하는 피드 포워드 앰프 회로에서 에러 신호의 이득 및 위상을 디지탈적으로 제어하기 위한 방법 및 장치가 필요하게 되었다.
본 발명은 일반적으로 피드 포워드 앰프에 관한 것으로서, 특히 피드 포워드 앰프 내에서 에러 신호의 이득 및 위상을 디지탈적으로 제어하기 위한 방법 및 장치에 관한 것이다.
도 1은 종래의 피드 포워드 앰프를 도시한 도면.
도 2는 본 발명의 양호한 실시예에 따른 피드 포워드 앰프의 블럭 다이어그램.
도 3은 본 발명의 양호한 실시예에 따른 도 2에 도시된 디지탈 IM 컨트롤러의 블럭 다이어그램.
도 4는 본 발명의 양호한 실시예에 따른 도 3에 도시된 디지탈 IM 컨트롤러에 의해 위상 조절기 입력 및 이득 조절기 입력을 피드 포워드 앰프로 생성하는데 필요한 단계를 도시하는 플로우챠트.
일반적으로 상술하면, 디지탈 상호 변조 제어 기능을 갖는 피드 포워드 앰프는 업-컨버터, 피드 포워드 앰프, 다운-컨버터, 및 디지탈 상호 변조 컨트롤러를 포함한다. 업-컨버터는 제1 디지탈 입력을 수신하여, 아날로그 합성 신호 및 기준 주파수 신호를 생성한다. 피드 포워드 앰프는 아날로그 합성 신호를 수신하여, 증폭된 아날로그 합성 신호와 증폭된 아날로그 합성 신호 샘플을 발생시킨다. 다운-컨버터는 믹서 내에서 증폭된 아날로그 합성 신호 샘플을 기준 주파수 신호와 믹스하여, 조절된 증폭된 아날로그 합성 신호를 발생시킨 후, 아날로그-디지탈 컨버터를 통해 조절된 증폭된 아날로그 합성 신호 샘플을 제2 디지탈 입력으로 변환한다. 디지탈 상호 변조 컨트롤러는 제1 디지탈 입력 및 제2 디지탈 입력(226)을 수신하여, 피드 포워드 앰프를 조절하기 위한 위상 및 이득 조절기 입력을 생성한다.
본 발명은 피드 포워드 앰프로의 디지탈 상호 변조 제어를 제공하기 위한 방법을 포함하는데, 피드 포워드 앰프는 앰프 신호 경로 및 피드 포워드 신호 경로를 포함한다. 본 방법은 업-컨버터 및 디지탈 IM 컨트롤러에서 제1 디지탈 입력을 수신하는 단계, 업-컨버터에서 제1 디지탈 입력을 아날로그 합성 신호로 변환하는 단계, 및 앰프 신호 경로에서 아날로그 합성 신호를 증폭하여, 캐리어 및 에러 성분으로 구성된 증폭된 아날로그 신호를 발생시키는 단계를 포함한다. 본 방법은 제1 이득 및 위상 조절기에서 아날로그 합성 신호의 샘플의 이득 및 위상을 조절하여, 피드 포워드 신호를 형성한 후, 방향성 결합기에서 피드 포워드 신호를 증폭된 아날로그 신호 샘플의 샘플과 결합하여, 에러 신호를 형성하는 단계를 더 포함한다. 또한, 본 방법은 제2 이득 및 위상 조절기에서 에러 신호의 이득 및 위상을 조절하여, 조절된 에러 신호를 형성하는 단계, 조절된 에러 신호를 증폭하여 에러 성분으로 구성된 증폭된 에러 신호를 발생시키는 단계, 및 제2 방향성 결합기에서 증폭된 아날로그 신호로부터 증폭된 에러 신호를 감산하여 증폭된 아날로그 합성 신호를 발생시키는 단계를 포함한다. 결과적으로, 본 방법은 다운-컨버터에서 증폭된 아날로그 합성 신호의 샘플을 변환하여 제2 디지탈 입력을 형성하는 단계, 디지탈 IM 컨트롤러에서 제1 및 제2 디지탈 입력을 수신하는 단계, 및 디지탈 IM 컨트롤러에 의해 제1 및 제2 디지탈 입력간의 차이에 기초한 제2 이득 및 위상 조절기에 의해 수신하도록 이득 조절기 입력 및 위상 조절기 입력을 생성하는 단계를 포함한다.
본 발명은 또한 피드 포워드 앰프로 위상 조절기 입력 및 이득 조절기 입력을 생성하는 디지탈 IM 컨트롤러를 설명한다. 디지탈 IM 컨트롤러는 복수의 멀티플 탭 입력에 응답하여, 제1 디지탈 입력에 응답하는 진폭과 주파수를 수신하여 조절함으로써 얼라인된 제1 디지탈 신호를 형성하는 적응 FIR 필터를 포함한다. 디지탈 IM 컨트롤러는 제2 디지탈 입력을 수신하여, 감산기 출력을 형성하기 위해 제2 디지탈 입력으로부터 얼라인된 제1 디지탈 신호를 감산하는 감산기를 더 포함한다. 감산기 출력은 잔여 에러 성분으로 구성된다. 또한, 디지탈 IM 컨트롤러는 제1 디지탈 입력을 감산기 입력으로 상관시켜, 복수의 멀티플 탭 입력을 조절하고 인디케이터 신호를 제공하는 캐리어 소거 컨트롤러; 감산기 출력의 파워 레벨을 디지탈값으로 변환하는 토탈 파워 검출기; 및 인디케이터 신호를 수신하고, 디지탈값을 토탈 파워 검출기에 의해 생성된 이전의 디지탈값과 비교하여 비교값을 형성한 후, 이러한 비교값에 응답하여 위상 및 이득 조절기 입력을 생성하는 상호 변조 소거 컨트롤러를 더 포함한다.
또한, 본 발명은 위상 조절기 입력 및 이득 조절기 입력을 피드 포워드 앰프로 생성하기 위한 방법을 포함한다. 본 방법은 적응 FIR 필터에서 복수의 합산된 이상 디지탈 신호로 구성된 제1 디지탈 입력을 수신하는 단계; 및 적응 FIR 필터에 의해 복수의 멀티플 탭 입력에 응답하여, 제1 디지탈 입력에 응답하는 진폭과 주파수를 조절함으로써 얼라인된 제1 디지탈 신호를 형성하는 단계를 포함한다. 본 방법은 감산기 내에서 얼라인된 제1 디지탈 신호 및 에러 성분을 포함하는 복수의 합산된 실제 디지탈 신호로 구성된 제2 디지탈 입력을 수신하는 단계; 및 감산기 내에서 복수의 잔여 에러 성분으로 구성된 감산기 출력을 형성하기 위해 제2 디지탈 입력으로부터 얼라인된 제1 디지탈 신호를 감산하는 단계를 더 포함한다. 또한, 본 방법은 캐리어 소거 컨트롤러 내에서 제1 디지탈 입력을 감산기 출력으로 상관시켜, 복수의 멀티플 탭 입력을 조절하고 상호 변조 소거 컨트롤러에 인디케이터 신호를 제공하는 단계; 및 토탈 파워 검출기(304)에 의해 감산기 출력의 파워를 디지탈값으로 변환하는 단계를 포함한다. 마침내, 본 방법은 상호 변조 소거 컨트롤러에 의해 디지탈값을 토탈 파워 검출기에 의해 생성된 이전의 디지탈값과 비교하여, 비교값을 형성하는 단계; 및 상호 변조 소거 컨트롤러에 의해 비교값에 응답하여 위상 및 이득 조절기 입력을 생성하여 피드 포워드 앰프에서 에러 신호의 이득 및 위상을 제어하는 단계를 포함한다.
도 1을 참조하여, 피드 포워드 앰프 회로(100)가 블럭 다이어그램의 형태로 도시된다. 하나 이상의 RF 캐리어를 포함하는 아날로그 합성 신호(140)가 방향성 결합기(101)에 의해 라우트되어, 아날로그 합성 신호(140)를 2개의 신호 경로로 향하게 한다. 2개의 신호 경로, 즉 앰프 신호 경로(150) 및 피드 포워드 신호 경로(160)는 일반적으로 공지된 피드 포워드 앰프의 성분을 포함한다. 앰프 신호 경로(150)에서, 아날로그 합성 신호(140)가 메인 앰프(102)에서 증폭되어, 증폭된 아날로그 합성 신호(147)로서 방향성 결합기(103), 지연(104), 방향성 결합기(105, 106)을 통해 메인 앰프 경로 출력을 향하게 된다. 상술한 바와 같이, 메인 앰프(102)의 비선형성에 의해 변형 및 상호 변조되거나, 에러 성분이 방향성 결합기(103)의 입력에서 나타나는 신호에 도입될 수 있다. 따라서, 방향성 결합기(103)의 출력에서 나타나는 증폭된 아날로그 신호(118)는 캐리어 성분 및 에러 성분으로 특징지워진다. 메인 앰프(102)에 의해 생성된 변형은 이들 에러 성분의 소스로서, 피드 포워드 신호 경로(160)로부터의 출력을 사용하여 피드 포워드 신호 경로에 의해 소거된다.
다른 신호 경로인 피드 포워드 신호 경로(160)는 앰프 신호 경로(150)에 의해 도입된 에러 성분을 재생성하는 기능을 한다. 이러한 노력에 의해, 방향성 결합기(101)에 의해 커플 오프된(coupled off) 아날로그 합성 신호(140)의 샘플이 지연 회로(107)에서 지연된 후, 상당한 변형이 없는 제1 이득 및 위상 조절기(108)에서 조절된 이득 및 위상이 도입된다. 지연 회로(107)의 시간 지연이 설정되어, 메인 앰프(102) 및 방향성 결합기(103)에 의해 도입된 신호 지연을 보상한다.
메인 앰프(102)의 출력에서, 이하 증폭된 아날로그 신호 샘플(127)(에러 성분을 갖음)이라하는 변형된 증폭된 아날로그 신호의 샘플은, 피드 포워드 신호(119)로 위상 밖으로 180도로 재결합되는 방향성 결합기(103)를 통해 방향성 결합기(109)로 커플 다운된다. 피드 포워드 신호(119)의 진폭 및 위상이 제1 이득 및 위상 조절기(108)에 의해 적절히 조절되는 경우, 증폭된 아날로그 신호 샘플(127)의 캐리어 성분은 피드 포워드 신호(119)의 캐리어 성분을 소거하여, 변형을 분리시킨다. 일반적으로 에러 신호(116)로 지정된 결과 신호는 에러 성분에 의해 특정화된다. 따라서, 방향성 결합기(109)의 출력에서 나타나는 에러 신호(116)는 메인 앰프(102)에 의해 도입된 변형 및 상호 변조 성분으로 표시된다. 이러한 프로세스는 종종 캐리어 소거로서 언급된다.
그 다음, 에러 신호(116)의 진폭 및 위상이 에러 앰프(111)에서 증폭된 제2 이득 및 위상 조절기(110)에 의해 변형되어, 증폭된 에러 신호(123)가 된다. 또한, 에러 앰프(111)는 검출기(113)(이하, 후술됨)에 의해 수신하기에 적절한 에러 신호 샘플(133)을 발생시킨다. 증폭된 에러 신호(123)가 방향성 결합기(105) 및 지연 회로(104)를 통해 증폭된 아날로그 신호(118)로부터 감산되는 방향성 결합기(105)로 라우트된다. 지연 회로(104)의 시간 지연은 방향성 결합기(109), 제2 위상 및 이득 조절기(110), 및 에러 앰프(111)에 의해 도입된 신호 지연을 보상하도록 설정된다. 에러 신호(116)의 진폭 및 위상이 제2 이득 및 위상 조절기(110)에 의해 적절히 조절되는 경우, 메인 신호 경로의 에러 합성이 소거되어 "깨끗한(clean)" 증폭된 아날로그 합성 신호(147)가 메인 앰프 경로 출력에서 나타나게 된다.
최대한 에러 성분을 소거하기 위해, 제1 이득 및 위상 조절기(108)가 제어되어 깨끗한 에러 신호(116), 즉 메인 앰프(102)에 의해 생성된 변형을 실질적으로 나타내는 하나의 신호를 발생시킨다. 에러 앰프(111), 검출기(113), 컨트롤러(112), 및 제1 위상 및 이득 조절기(108)를 이용한 피드백 회로를 사용하여, 에러 신호(116)의 케리어에 대한 변형 비율을 감소시킨다. 피드백 회로는 캐리어 소거 퍼포먼스를 모니터한 후, 컨트롤러(112)를 통해 제1 위상 및 이득 조절기(108)로 유동적인 조정을 제공함으로써, 실질적으로 에러 신호(116)가 메인 앰프(102)에 의해 도입된 에러 성분을 나타낸다는 것을 확실하게 한다.
동작시, 에러 신호 샘플(133)이 검출기(113)에 의해 검출된다. 검출기(113)는 에러 앰프(111)에 의한 DC 전류를 검출하는 DC 전류 검출기일 수 있다. 에러 앰프(111)에 의한 전류는 에러 앰프(111)에 들어오는 무선 주파수(RF) 에너지량으로서의 기능을 하고, 에러 신호의 패스밴드 내에서의 토탈 캐리어 에너지에 비례한다. 에러 앰프(111)에 들어오는 RF 에너지가 클수록, 동작시 앰프에 의한 전류량도 커진다. 검출된 DC 전류가 에러 신호 샘플(133) 내에서 충분한 캐리어 에너지를 나타낼 때, 검출기(113)는 컨트롤러(112)에 표시를 제공한다. 표시에 응답하여, 컨트롤러(112)는 제어 라인(120, 121)을 통해 이득 및 위상 조절기(108)의 진폭과 위상 파라미터를 변형함으로써, 방향성 결합기(109)의 출력에서 캐리어 소거를 향상시키기 위해 피드 포워드 신호 경로에서 신호의 진폭 및 위상을 조절하여, 방향성 결합기(109)의 출력에서 캐리어 소거를 향상시킨다. 유사한 방식으로, 검출기(113)는 에러 앰프(111)의 입력 또는 출력으로부터 샘플된 RF 전압의 레벨을 검출하는 RF 전압 검출기로서 구현될 수 있다.
에러 앰프(111), 방향성 결합기(105, 106), IM 컨트롤러(114), 및 제2 이득 및 위상 조절기(110)를 이용한 상호 변조 소거 회로를 또한 사용함으로써, 피드 포워드 회로의 상호 변조 퍼포먼스를 모니터함으로써 최대 변형 소거를 제공한다. 상호 변조 회로는 또한 이에 응답하여 제어 라인(124, 125)을 통해 제2 이득 및 위상 조절기(110)의 유동적인 제어를 제공한다.
동작시, 에러 신호(116)의 진폭 및 위상이 에러 앰프(111)에 의해 증폭된 제2 이득 및 위상 조절기(110)에 의해 변형되어, 방향성 결합기(105)를 통해 증폭된 아날로그 신호(118)로부터 감산되는 방향성 결합기(105)로 라우트됨으로써, 증폭된 아날로그 합성 신호(147)로부터 에러 성분을 제거한다. 최대 변형 소거를 확실하게 하기 위해, 증폭된 아날로그 합성 신호(147)의 샘플(이하, 증폭된 아날로그 합성 신호 샘플(126)이라함)이 방향성 결합기(106)로부터 커플 다운된 후, IM 컨트롤러(114)로 라우트된다. 또한, 아날로그 합성 신호(140)의 일부가 지연 회로(115)에 의해 지연된 후, IM 컨트롤러(114)로 라우트된다. 에러 신호(116)의 진폭 및 위상이 적절히 조절되는 경우, IM 컨트롤러(114)는 증폭된 아날로그 합성 신호 샘플(126)에서 어떠한 변형도 검출하지 않는다. 그러나, 증폭된 아날로그 합성 신호 샘플(126)이 충분한 에너지의 에러 성분을 갖는 경우, IM 컨트롤러(114)는 제어 라인(124, 125)을 통해 제2 이득 및 위상 조절기(110)의 진폭 및 위상 파라미터를 변형함으로써, 증폭된 에러 신호(123)의 진폭 및 위상을 조절하여 증폭된 아날로그 합성 신호 샘플(126)을 최소로 구동한다.
상술한 바와 같이, 피드 포워드 앰프 회로(100)가 개선되어, 피드 포워드 신호 경로에서 에러 신호의 위상 및 이득을 효과적으로 조절한다. 그 개선이 상당하지 않더라도, IM 컨트롤러(114)의 입력에서 나타나는 가능한 잔여 캐리어 성분의 소거를 전적으로 어드레스하지는 않는다. 메인 앰프(102)의 변형된 주파수 응답에 따른 가능한 잔여 캐리어 성분은 잔여 에러 성분을 정확하게 검출하도록 IM 컨트롤러(114)의 성능과 간섭할 수 있다. 잔여 에러 성분을 검출하기 위한 IM 컨트롤러(114)의 절충된 성능은 피드 포워드 신호 경로에서 에러 신호의 위상 및 이득 조절의 제어의 저하를 야기할 수 있다.
도 2를 참조하여, 본 발명에 따른 피드 포워드 앰프 회로의 양호한 실시예에서의 블럭 다이어그램이 도시된다. 도 1에 도시된 피드 포워드 앰프와 유사한 방식으로, 양호한 실시예에서의 피드 포워드 앰프 회로는 앰프 신호 경로(150), 및 피드 포워드 신호 경로(160)를 포함한다. 각 경로에서의 유사한 성분은 가능한 한 동일한 재료, 양호하게는 단일 보드 앰프에서 동일한 보드 상에서 만들어진다.
명백하게, 도 2는 업-컨버터(219) 및 다운-컨버터(230)를 포함한다. 또한, 업-컨버터(219)의 입력에서 나타나는 디지탈 신호는 제1 디지탈 입력(218)을 IM 컨트롤러(214)에 제공한다. 제1 디지탈 입력(218)은 업-컨버터(219)를 통해 높은 주파수로 시프트되고 증폭되어 피드 포워드 신호 경로(160)로부터의 출력과 결합한 후, 메인 앰프 경로 출력에서 송신되는 복수의 합산된 이상 디지탈 신호를 나타낸다. 양호한 실시예에서, 송신기 결합기 카드(도시되지 않음)에 의해 제1 디지탈 입력(218)이 제공되나, 다른 적절한 소스에 의해 제공될 수 있다. 또한, 명백하게, 방향성 결합기(106)로부터 증폭된 아날로그 합성 신호 샘플(126)을 수신하자마자, 다운-컨버터(230)는 제2 디지탈 입력(226)을 IM 컨트롤러(214)에 제공한다. 다운-컨버터(230)는 아날로그-디지탈 컨버터(215) 및 제1 믹서(216)를 포함한다. 제1 믹서(216)는 증폭된 아날로그 합성 신호 샘플(126)의 주파수를 다운-시프트하도록 동작하여, 조절된 합성 아날로그 신호 샘플(128)을 발생시킴으로써, 그 주파수가 디지탈 IM 컨트롤러(214)로의 입력에 적절하게 한다. 또한, 아날로그-디지탈 컨버터(125)는 조절된 합성 아날로그 신호 샘플(128)을 디지탈 IM 컨트롤러(214)로의 제2 디지탈 입력(226)으로서 나타나는 작은 진폭의 디지탈 신호 스트림으로 변환한다. 제2 디지탈 입력(226)은 메인 앰프 경로 출력에서 나타나는 증폭된 아날로그 합성 신호(147)의 낮은 파워 샘플에 따른 복수의 합산된 실제 디지탈 신호를 나타낸다.
따라서, 제1 디지탈 입력(218)이 업-컨버터(219)에 의해 시프트된 아날로그 신호 및 주파수로 변환된다. 업-컨버터(219)는 제1 디지탈 입력(218)을 아날로그 신호(231)로 변환하는 디지탈-아날로그 컨버터(212); 제2 믹서(213); 스플리터(220); 및 국부 발진기(217)를 포함한다. 국부 발진기(217)는 기준 주파수 신호(221)를 발생시키는데, 이는 제2 믹서(213)를 통해 아날로그 신호(231)로 믹스될 때, 메인 앰프(102)에 의해 수신하기에 적절한 아날로그 합성 입력 신호(140)를 발생시킨다. 또한, 기준 주파수 신호(221)를 제2 믹서(213)로 제공하기 위해, 스플리터(220)는 기준 주파수 신호(221)를 제1 믹서(216)로 제공한다. 이는 제2 디지탈 입력(226)이 디지탈 IM 컨트롤러(214)의 기능에 적절하도록 필요로한 제1 디지탈 입력(218)과 동일한 주파수에 있음을 확실하게 한다.
도 2를 참조하여 설명한 바와 같이, 제1 디지탈 입력(218)은 메인 앰프(102)에 의해 증폭되지 않은 복수의 합산된 이상 디지탈 신호를 나타낸다(캐리어 성분만을 포함하므로 "이상(ideal)"임). 역으로, 제2 디지탈 입력(226)은 아날로그 신호로 변환되어 메인 앰프(102)에 의해 증폭되어, 또 하나의 에러 성분을 나타내는 복수의 디지탈 신호를 나타낸다. 이론상으로, 모든 에러 성분이 피드 포워드 앰프 동작의 결과로서 제거되어, 변형없이 깨끗한(즉, 에러 성분이 없는) 증폭된 출력 신호가 발생된다. 다수의 에러 성분이 제거되더라도, 실제로는 캐리어 성분 및 잔여 에러 성분을 포함하는 "실제" 아날로그 신호가 방향성 결합기(105)의 출력에서 발생된다. 본 발명의 양호한 실시예에 따르면, 디지탈 IM 컨트롤러(214)와 같은 디지탈적으로 가능한 IM 컨트롤러를 사용함으로써 디지탈 도메인에서 잔여 에러 성분의 감소가 이루어진다. 이득 조절기 입력(224)와, 제2 이득 및 위상 조절기(110)로의 위상 조절기 입력을 통한 에러 신호(116)의 이득 및 위상 조작이 디지탈 IM 컨트롤러(214)(이하 설명됨)에 의해 제1 디지탈 신호(218) 및 제2 디지탈 신호(226)간의 차를 측정함으로써 수행된다.
디지탈 IM 컨트롤러(214)가 도 3에 도시한 바와 같이 구성된다. 디지탈 IM 컨트롤러(214)는 제1 디지탈 입력(218)을 수신하기 위한 적응 유한 충격 응답(FIR) 필터(310), 캐리어 소거 컨트롤러(308), 감산기(306), 토탈 파워 검출기(304), 및 제2 이득 및 위상 조절기(110)로 이득 및 위상 조절기 입력(224, 225)를 제공하기 위한 IM 소거 컨트롤러(302)를 포함한다.
적응 FIR 필터(310)는 제1 디지탈 입력(218)을 제2 디지탈 입력(226)과 얼라인하도록 동작하는데, 적응 필터의 동작 및 구성은 당업자에게 공지되어 있다. 캐리어 소거 컨트롤러(308)로부터 수신된 멀티플 탭 입력(315)(이하, 후술됨)에 기초하여 제1 디지탈 신호(218)의 진폭 및 주파수 응답을 지연 및 조절하여, 얼라인먼트가 수행된다. 적응 FIR 필터(310)로부터의 얼라인된 제1 디지탈 신호(311)가 감산기(306)에서 제2 디지탈 입력(226)으로부터 감산되어, 감산기 출력(313)을 산출한다.
상술한 바와 같이, 얼라인된 제1 디지탈 입력(311)은 캐리어 성분을 포함하는 복수의 디지탈 신호의 결과로서 발생하고, 제2 디지탈 입력(226)은 캐리어 성분과 잔여 에러 성분 모두를 포함하는 복수의 디지탈 신호를 나타낸다. 따라서, 감산기(306)는 잔여 에러 성분 뿐 아니라 가능한 잔여 캐리어 성분을 나타내는 감산기 출력(313)을 제공한다.
캐리어 소거 컨트롤러(308)는 멀티플 탭 입력(315)을 사용하여 적응 FIR 필터(310)로의 조절을 제공하도록 동작한다. 캐리어 소거 컨트롤러(308)는 2개의 입력을 수신하는데, 제1 디지탈 입력(218) 및 감산기 출력(313)이다. 적응 FIR 필터(310)로의 멀티플 탭 입력(315)을 통한 조절은 감산기 출력(3130으로 제1 디지탈 입력(218)을 상관시킴으로써 수행된다. 다음, 캐리어 소거 회로(308)는 멀티플 탭 입력(315)을 조절함으로써, 적응 필터(310)에서의 탭과 관련된 각각의 지연값에서 이러한 상관성을 최소화한다. 이러한 반복된 피드백 기술은 얼라인된 제1 디지탈 입력(311)과 같이 감산기 출력(313)에서 나타나는 다음의 다음의 잔여 캐리어 성분을 제거하여, 제2 디지탈 신호(226)는 주파수 응답 이득, 위상, 및 지연과 실질적으로 동일하다. 또한, 멀티플 챕 입력(315)을 조절하는데 사용되는 상관성 계산이 임의의 미리 결정된 임계값 이하의 값을 산출한다는 것에 유의하면서, 캐리어 소거 회로(308)는 인디케이터 신호(321)를 IM 소거 컨트롤러(302)(이하 설명됨)에 제공한다. 캐리어 소거 컨트롤러(308)가 디지탈 신호 프로세서 또는 통상적인 집적 회로를 통해 구현될 수 있다.
캐리어 소거 컨트롤러(308)에 입력을 제공하는 것에 부가하여, 감산기 출력(313)은 토탈 파워 검출기(304)에 입력을 제공한다. 감산기 출력(313)은 제2 디지탈 입력(226)에서의 잔여 에러 성분을 나타내는 디지탈 변형 신호로서, 토탈 파워 검출기(304)의 입력에서 나타난다. 토탈 파워 검출기(304)는 감산기 출력(313)을 그 복소수 결합으로 곱하는 곱셈기 및 로우 패스 디지탈 필터에 의해 제공된 디지탈 검출 엔벨로프 함수이다. 토탈 파워 검출기(304)는 평균 함수로서, 제2 디지탈 입력(226)에서의 잔여 에러 성분의 파워를 나타내는 디지탈값(316)을 산출한다. 디지탈값(316)은 다양한 방법을 사용하여 형성될 수 있다. 이러한 방법은 미리 정의된 수의 감산기 출력(313)을 합산하는 단계; 또는 버퍼된 출력의 스택 상에서 가장 오래된 감산기 출력을 현재 감산기 출력을 대체하여, 버퍼된 출력을 합산하는 단계를 포함할 수 있다. 다음, 디지탈값(316)을 IM 소거 컨트롤러(302)에 의한 토탈 파워 검출기(304)에 의해 이전에 생성된 이전의 디지탈값과 비교하여, 비교값을 형성한다. 상기 비교값에 기초하여, 이득 조절기 입력(224) 및 위상 조절기 입력(225)이 변형된다.
IM 소거 컨트롤러(302)는 캐리어 소거 컨트롤러(308)에서의 캐리어 소거 프로세스를 나타내는 캐리어 소거 컨트롤러(308)로부터 인디케이터 신호(321)가 수렴한다는 것을 수신할 때까지 이상적인 상태로 유지된다. 먼저, 토탈 파워 검출기(304)에서 적어도 평균 간격과 동일한 시간 주기 동안 기다린 후 디지탈값(316)이 측정된다. 다음, 이득 조절기 입력(224)은 일시적으로 작은 변화, dV를 얻는다. 다시 완전하게 하기 위해 토탈 파워 검출기(304)에서 평균 프로세스를 기다린 후, 디지탈값(316)이 다시 측정되어, 새로운 레벨을 형성한다. 이러한 새로운 레벨이 이전의 레벨보다 명백하게 감소하면, 이득 조절기 입력(224)이 Q★dV 만큼 변화한다(이 때, Q는 0과 1사이의 임의의 수임). 이러한 새로운 레벨이 이전의 레벨보다 명백하게 높을 때, 이득 조절기 입력(224)은 -Q★dV 만큼 변화한다. 만일 새로운 레벨이 이전의 레벨과 명백하게 상이하지 않은 경우, 이득 조절기 입력(224)은 변화하지 않는다. 다음, 이득 조절기 입력(224) 대신 위상 조절기 입력(225)을 사용하여 IM 소거 프로세스가 반복된다. 다음, 제2 이득 및 위상 조절기(110)로 이득 조절기 입력(224) 및 위상 조절기 입력(225)을 조절하는 전체 주기가 연속적으로 반복된다. 이에 따른 조절은 증폭된 아날로그 합성 신호 샘플(126)과 제2 디지탈 입력(226)에 영향을 미친다.
도 4는 본 발명의 양호한 실시예에 따라 도 3에 도시된 디지탈 IM 컨트롤러(214)에 의해 위상 조절기 입력(224) 및 이득 조절기 입력(225)을 피드 포워드 앰프(100)로 생성하는데 필요한 단계를 도시하는 플로우차트이다. 로직 플로우는 단계 42에서 시작하는데, 여기서 적응 FIR 필터(310)는 복수의 합산된 이상 디지탈 신호로 구성된 제1 디지탈 입력(218)을 수신한다. 적응 FIR 필터(310)는 다음 복수의 멀티플 탭 입력(315)에 응답하여 제1 디지탈 입력(218)에 응답하는 진폭 및 주파수를 조절하여 단계 44에서 얼라인된 제1 디지탈 신호(311)를 형성한다. 다음 단계 46에서, 감산기(306)는 얼라인된 제1 디지탈 신호(311) 및 제2 디지탈 입력(226)을 수신한다. 제2 디지탈 입력(226)은 에러 성분을 포함하는 복수의 합산된 실제 디지탈 신호로 구성된다. 감산기 출력(313)은 잔여 에러 성분 및 가능한 잔여 캐리어 성분으로 구성된다. 다음, 단계 50에서 캐리어 소거 컨트롤러(308)는 제1 디지탈 입력(218)을 감산기 출력(313)과 상관하여, 상호 변조 소거 컨트롤러(302)에 의해 수신하기 위한 인디케이터 신호(321)를 생성한다. 또한, 상관 결과는 멀티플 탭 입력(315)의 조절을 제공한다. 감산기 출력(313)은 또한 단계 52에서 감산기 출력(313)의 파워를 디지탈값(316)으로 변환하는 토탈 파워 검출기(304)에 입력을 제공한다. 다음, 블럭 54에서, 디지탈값(316)이 상호 변조 소거 컨트롤러(302)에 의해 수신된 후 디지탈값(316)을 토탈 파워 검출기(304)에 의해 생성된 이전의 디지탈값과 비교한다. 비교 결과에 의해 비교값이 산출된다. 단계 56에서, 비교값에 응답하여, 상호 변조 소거 컨트롤러(302)는 피드 포워드 앰프(100)에 의해 수신하기 위한 이득 조절기 입력(224) 및 위상 조절기 입력(225)을 생성한다. 마침내 단계 58에서, 단계 54에서 사용된 이전의 디지탈값이 디지탈값(316)으로 대체되어, 다시 단계 52로 흐르게 된다. 이에 따라, 디지탈값(316) 대신 새로운 디지탈값이 생성된다. 단계 52, 54, 및 56이 연속적으로 반복되어 이득 조절기 입력(224) 및 위상 조절기 입력(225)을 증폭된 아날로그 합성 신호(147)에서의 에러 성분을 최소화하는데 필요로한 레벨로 설정하여 유지한다.
본 발명이 구체적으로 도시되고 특정 실시예를 기준으로 하여 설명하였으나, 다양한 형태의 변화가 가능하고, 본 발명의 사상으로부터 벗어나지 않고 상세히 설명될 수 있다는 것이 당업자에게 자명하다.

Claims (8)

  1. 디지탈 상호 변조 제어 기능을 갖는 피드 포워드 앰프에 있어서,
    제1 디지탈 입력을 갖고, 아날로그 합성 신호와 기준 주파수 신호를 출력하는 업-컨버터;
    상기 아날로그 합성 신호를 수신하여, 증폭된 아날로그 합성 신호와 증폭된 아날로그 합성 신호 샘플을 출력하는 피드 포워드 앰프;
    상기 증폭된 아날로그 합성 신호 샘플을 수신하여, 제2 디지탈 입력을 출력하는 다운-컨버터;
    입력으로서 제1 디지탈 입력 및 제2 디지탈 입력을 갖고, 피드 포워드 앰프를 조절하기 위한 위상 및 이득 조절기 입력을 출력하는 디지탈 상호 변조 컨트롤러
    를 포함하는 디지탈 상호 변조 제어 기능을 갖는 피드 포워드 앰프.
  2. 제1항에 있어서, 상기 업-컨버터는,
    제1 디지탈 입력 신호를 아날로그 신호로 변환하는 디지탈-아날로그 컨버터;
    기준 주파수 신호에 응답하여 아날로그 신호의 주파수를 조절하여, 아날로그 합성 신호를 출력하는 제1 믹서; 및
    제1 믹서 및 제2 믹서에 기준 주파수 신호를 제공하는 스플리터에 결합된 국부 발진기
    를 포함하는 디지탈 상호 변조 제어 기능을 갖는 피드 포워드 앰프.
  3. 제1항에 있어서, 상기 피드 포워드 앰프는 앰프 신호 경로 및 피드 포워드 신호 경로를 더 포함하는 디지탈 상호 변조 제어 기능을 갖는 피드 포워드 앰프.
  4. 제3항에 있어서, 상기 앰프 신호 경로는,
    아날로그 합성 신호를 증폭하여, 복수의 캐리어 및 에러 성분을 포함하는 증폭된 아날로그 신호를 형성하는 메인 앰프; 및
    증폭된 아날로그 신호 샘플을 피드 포워드 신호 경로에 결합하는 제1 방향성 결합기
    를 포함하는 디지탈 상호 변조 제어 기능을 갖는 피드 포워드 앰프.
  5. 제4항에 있어서, 상기 피드 포워드 신호 경로는,
    컨트롤러에 응답하여 아날로그 합성 신호의 위상 및 이득을 조절함으로써 피드 포워드 신호를 형성하는 제1 이득 및 위상 조절기;
    피드 포워드 신호와 증폭된 아날로그 신호 샘플을 결합하여, 에러 신호를 형성하는 방향성 결합기;
    위상 및 이득 조절기 입력에 응답하여 에러 신호를 조절함으로써, 조절된 에러 신호를 형성하는 제2 이득 및 위상 조절기; 및
    조절된 에러 신호를 증폭하여, 복수의 증폭된 에러 성분을 포함하는 증폭된 에러 신호를 형성하는 에러 앰프
    를 포함하는 디지탈 상호 변조 제어 기능을 갖는 피드 포워드 앰프.
  6. 제5항에 있어서, 앰프 신호 경로는 증폭된 아날로그 신호로부터 증폭된 에러 신호를 감산하여, 증폭된 아날로그 합성 신호를 형성하는 지연 및 제2 방향성 결합기를 더 포함하는 디지탈 상호 변조 제어 기능을 갖는 피드 포워드 앰프.
  7. 제1항에 있어서, 상기 다운-컨버터는,
    기준 주파수 신호를 증폭된 아날로그 합성 신호 샘플과 믹스하여, 조절된 합성 아날로그 신호 샘플을 발생시키는 제2 믹서; 및
    조절된 합성 아날로그 신호 샘플을 제2 디지탈 입력으로 변환하는 아날로그-디지탈 컨버터
    를 포함하는 디지탈 상호 변조 제어 기능을 갖는 피드 포워드 앰프.
  8. 제1항에 있어서, 상기 디지탈 IM 컨트롤러는,
    복수의 멀티플 탭 입력에 응답하는 적응 FIR 필터-상기 적응 FIR 필터는 제1 디지탈 입력에 응답하여 진폭 및 주파수를 조절함으로써 얼라인된 제1 디지탈 신호를 형성함-;
    상기 얼라인된 제1 디지탈 신호 및 제2 디지탈 입력에 응답하는 감산기-상기 감산기는 잔여 에러 성분을 나타내는 감산기 출력을 발생시킴-;
    제1 디지탈 입력과 감산기 출력의 상관 관계에 응답하여, 복수의 탭 입력을 조절하는 캐리어 소거 컨트롤러-상기 캐리어 소거 컨트롤러는 인디케이터 신호를 제공함-;
    감산기 출력에 응답하는 토탈 파워 검출기-상기 토탈 파워 검출기는 감산기 출력의 파워 레벨을 디지탈 표현으로 변환하여, 디지탈값을 형성함-;
    상기 인디케이터 신호 및 상기 디지탈값에 응답하는 상호 변조 소거 컨트롤러-상기 상호 변조 소거 컨트롤러는 상기 디지탈값을 토탈 파워 검출기에 의해 생성된 이전의 디지탈값과 비교하여 비교값을 형성하고, 상기 비교값에 기초하여 위상 및 이득 조절기 입력을 생성함-
    을 포함하는 디지탈 상호 변조 제어 기능을 갖는 피드 포워드 앰프.
KR1020007007044A 1997-12-23 1998-08-10 디지탈 상호 변조 제어 기능을 갖는 피드 포워드 앰프 KR100356250B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US08/996,754 US5912586A (en) 1997-12-23 1997-12-23 Feed forward amplifier with digital intermodulation control
US8/996,754 1997-12-23
US08/996,754 1997-12-23
PCT/US1998/016657 WO1999033167A1 (en) 1997-12-23 1998-08-10 Feed forward amplifier with digital intermodulation control

Publications (2)

Publication Number Publication Date
KR20010033536A true KR20010033536A (ko) 2001-04-25
KR100356250B1 KR100356250B1 (ko) 2002-10-12

Family

ID=25543268

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007007044A KR100356250B1 (ko) 1997-12-23 1998-08-10 디지탈 상호 변조 제어 기능을 갖는 피드 포워드 앰프

Country Status (7)

Country Link
US (1) US5912586A (ko)
EP (1) EP1040569A4 (ko)
JP (1) JP4236814B2 (ko)
KR (1) KR100356250B1 (ko)
CN (1) CN1156072C (ko)
CA (1) CA2314108C (ko)
WO (1) WO1999033167A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100803032B1 (ko) * 2006-10-19 2008-02-18 지씨티 세미컨덕터 인코포레이티드 과도 신호를 보상하기 위한 수신기, 디지털 신호 처리부 및 디지털 신호 처리 방법

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11261343A (ja) * 1998-03-10 1999-09-24 Fujitsu Ltd フィードフォーワード増幅器
US6339701B1 (en) * 1998-06-17 2002-01-15 Lucent Technologies, Inc. Method and apparatus for extending the dynamic range of a frequency mixer
US6140874A (en) * 1998-10-19 2000-10-31 Powerwave Technologies, Inc. Amplification system having mask detection and bias compensation
US6144255A (en) * 1998-10-19 2000-11-07 Powerwave Technologies, Inc. Feedforward amplification system having mask detection compensation
US6493543B1 (en) * 1998-10-19 2002-12-10 Powerwave Technologies, Inc. Multichannel amplification system using mask detection
US6111462A (en) * 1998-11-18 2000-08-29 Mucenieks; Lance T. RF power amplifier linearization using parallel RF power amplifiers having intermod-complementing predistortion paths
US6198346B1 (en) * 1998-11-18 2001-03-06 At&T Corp. Adaptive linear amplifier without output power loss
US6104241A (en) * 1998-11-18 2000-08-15 Spectrian High efficiency feed-forward RF power amplifier with predistoration enchancement
US6348838B1 (en) 1999-04-29 2002-02-19 Netcom, Inc. Optimal power combining for balanced error correction amplifier
US6359509B1 (en) 1999-04-29 2002-03-19 Netcom, Inc. Balanced error correction amplifier and method of removing distortion from an amplified signal
US6172564B1 (en) * 1999-07-30 2001-01-09 Eugene Rzyski Intermodulation product cancellation circuit
JP3949322B2 (ja) * 1999-09-01 2007-07-25 三菱電機株式会社 フィードフォワード増幅器
JP4256057B2 (ja) 1999-09-30 2009-04-22 株式会社東芝 非線形補償器
DE69932723T2 (de) * 1999-09-30 2007-09-06 Kabushiki Kaisha Toshiba, Kawasaki Nichtlineare Korrekturvorrichtung
US6424213B1 (en) 2000-04-22 2002-07-23 Netcom, Inc. Loss reduction using multiple amplifiers identically divided
US7053702B2 (en) * 2000-11-20 2006-05-30 Soma Networks, Inc. Feed forward amplifier
US6677823B2 (en) 2001-02-28 2004-01-13 Andrew Corporation Gain compensation circuit using a variable offset voltage
US20020146996A1 (en) * 2001-03-06 2002-10-10 Bachman Thomas A. Scanning receiver for use in power amplifier linearization
US6829471B2 (en) 2001-03-07 2004-12-07 Andrew Corporation Digital baseband receiver in a multi-carrier power amplifier
US7436900B2 (en) * 2001-03-28 2008-10-14 Lucent Technologies Inc. Intermodulation distortion identification and quantization circuit for a linear amplifier system
US7015751B2 (en) 2001-06-28 2006-03-21 Simon Fraser University Decorrelated power amplifier linearizers
KR100442537B1 (ko) * 2001-11-16 2004-08-04 주식회사 썬웨이브텍 Ｐｉｍｄ 신호 제거 장치 및 이를 이용한 이동통신용 중계기
US7657241B2 (en) * 2002-02-01 2010-02-02 Qualcomm, Incorporated Distortion reduction calibration
US6850115B2 (en) * 2002-08-26 2005-02-01 Powerwave Technologies, Inc. Enhanced efficiency LDMOS based feed forward amplifier
US7403573B2 (en) * 2003-01-15 2008-07-22 Andrew Corporation Uncorrelated adaptive predistorter
US7729668B2 (en) 2003-04-03 2010-06-01 Andrew Llc Independence between paths that predistort for memory and memory-less distortion in power amplifiers
US6972622B2 (en) * 2003-05-12 2005-12-06 Andrew Corporation Optimization of error loops in distributed power amplifiers
US7259630B2 (en) * 2003-07-23 2007-08-21 Andrew Corporation Elimination of peak clipping and improved efficiency for RF power amplifiers with a predistorter
US6963242B2 (en) * 2003-07-31 2005-11-08 Andrew Corporation Predistorter for phase modulated signals with low peak to average ratios
US7023273B2 (en) * 2003-10-06 2006-04-04 Andrew Corporation Architecture and implementation methods of digital predistortion circuitry
US20050200408A1 (en) * 2004-03-15 2005-09-15 Benjamin James A. Method and apparatus for feed forward linearization of wideband RF amplifiers
EP1717949A1 (en) * 2005-04-21 2006-11-02 Siemens Aktiengesellschaft Method and apparatus for reducing nonlinear distortions in generating a high frequency signal
US20080102773A1 (en) * 2006-10-31 2008-05-01 Motorola, Inc. Method and apparatus to facilitate use of intermodulation product results to control gain for a received wireless signal
US7605660B1 (en) * 2007-11-12 2009-10-20 Rf Micro Devices, Inc. Linear multi-stage transimpedance amplifier
DE102009024548B4 (de) * 2008-06-16 2013-10-31 Dev Systemtechnik Gmbh & Co. Kg Verfahren und Vorrichtung zur Überwachung einer elektronischen Schaltung
WO2012134120A2 (ko) * 2011-03-25 2012-10-04 엘지전자 주식회사 복수의 컴포넌트 캐리어를 지원하는 무선통신 시스템에서 기지국이 복수의 cc에 대한 tdd 구성 정보를 전송 및 수신하는 방법과 이를 위한 장치
EP2582043A1 (en) 2011-10-10 2013-04-17 Astrium Limited Control system for a power amplifier
CN103312274B (zh) * 2012-03-16 2016-03-16 京信通信系统（中国）有限公司 一种前馈放大器的数字控制方法及数字化前馈放大器
CN104779969B (zh) * 2015-05-07 2017-03-29 电子科技大学 一种具有高动态接收机的全双工系统及其使用方法
US9998158B2 (en) 2015-05-27 2018-06-12 Finesse Wireless, Inc. Cancellation of spurious intermodulation products produced in nonlinear channels by frequency hopped signals and spurious signals
US9831835B2 (en) * 2016-02-26 2017-11-28 Nxp Usa, Inc. Multiple path amplifier with pre-cancellation
WO2019047041A1 (zh) * 2017-09-05 2019-03-14 鹤壁天海电子信息系统有限公司 一种前馈放大器及其互调分量的检测方法
CN110208674B (zh) * 2019-05-08 2021-05-25 天津大学 一种用于非线性辐射信号检测的定向耦合近场探针及系统
US11451366B2 (en) 2020-01-16 2022-09-20 Mediatek Inc. Lead-on detection circuitry of biopotential acquisition system
US11456760B1 (en) * 2021-03-05 2022-09-27 Motorola Solutions, Inc. Linearizing narrowband carriers with low resolution predistorters

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4361892A (en) * 1980-11-03 1982-11-30 Bell Telephone Laboratories, Incorporated Adaptive equalizer
US4879519A (en) * 1988-10-31 1989-11-07 American Telephone And Telegraph Company, At&T Bell Labs Predistortion compensated linear amplifier
JPH03188738A (ja) * 1989-12-19 1991-08-16 Kokusai Denshin Denwa Co Ltd <Kdd> Ｐｓｋ信号復調方式及び装置
CA2046413C (en) * 1990-07-11 1994-01-04 Shoichi Narahashi Feed-forward amplifier
US5119040A (en) * 1991-01-04 1992-06-02 Motorola, Inc. Method and apparatus for optimizing the performance of a power amplifier circuit
US5130663A (en) * 1991-04-15 1992-07-14 Motorola, Inc. Feed forward amplifier network with frequency swept pilot tone
US5386198A (en) * 1993-01-28 1995-01-31 Telefonaktiebolaget L M Ericsson Linear amplifier control

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100803032B1 (ko) * 2006-10-19 2008-02-18 지씨티 세미컨덕터 인코포레이티드 과도 신호를 보상하기 위한 수신기, 디지털 신호 처리부 및 디지털 신호 처리 방법

Also Published As

Publication number Publication date
CN1283326A (zh) 2001-02-07
JP2001527311A (ja) 2001-12-25
CA2314108A1 (en) 1999-07-01
EP1040569A1 (en) 2000-10-04
WO1999033167A1 (en) 1999-07-01
CA2314108C (en) 2002-09-24
US5912586A (en) 1999-06-15
CN1156072C (zh) 2004-06-30
JP4236814B2 (ja) 2009-03-11
KR100356250B1 (ko) 2002-10-12
EP1040569A4 (en) 2004-05-26

Similar Documents

Publication Publication Date Title
KR100356250B1 (ko) 디지탈 상호 변조 제어 기능을 갖는 피드 포워드 앰프
EP0541789B1 (en) Feed forward amplifier network with frequency swept pilot tone
EP0585421B1 (en) High dynamic range modulation independent feed forward amplifier network
EP1505723B1 (en) Hybrid distortion compensation method and hybrid distortion compensation apparatus
EP1262017B1 (en) Spectral distortion monitor for controlling pre-distortion and feed-forward linearization of rf power amplifier
US5892397A (en) Adaptive compensation of RF amplifier distortion by injecting predistortion signal derived from respectively different functions of input signal amplitude
CA2072251C (en) Feed forward distortion minimization circuit
US5789976A (en) Digital adaptive control of feedforward amplifier using frequency domain cancellation
US7693497B2 (en) Spurious energy correlation for control of linear power amplifiers
WO1998004034A9 (en) Rf amplifier having adaptative predistortion circuit
EP0914710A1 (en) Rf amplifier having adaptative predistortion circuit
US6081156A (en) Method and apparatus for amplifying feedforward linear power using pilot tone hopping
US6275105B1 (en) Adaptive linearization of a feedforward amplifier by complex gain stabilization of the error amplifier
US6320461B1 (en) Ultra-linear feedforward RF power amplifier
US5768699A (en) Amplifier with detuned test signal cancellation for improved wide-band frequency response
KR20040080353A (ko) 신호 샘플 획득 장치
US6127889A (en) Nested feed forward distortion reduction system
GB2107540A (en) Feedforward amplifiers
US20030179043A1 (en) Method and apparatus for providing carrier cancellation in a feed forward amplifier circuit
GB2347033A (en) A predistortion arrangement controlled by signals derived from squared input and output signals

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120830

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140828

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150908

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160909

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee