JP2001527311A - ディジタル相互変調制御フィード・フォワード増幅器 - Google Patents

ディジタル相互変調制御フィード・フォワード増幅器

Info

Publication number
JP2001527311A
JP2001527311A JP2000525967A JP2000525967A JP2001527311A JP 2001527311 A JP2001527311 A JP 2001527311A JP 2000525967 A JP2000525967 A JP 2000525967A JP 2000525967 A JP2000525967 A JP 2000525967A JP 2001527311 A JP2001527311 A JP 2001527311A
Authority
JP
Japan
Prior art keywords
signal
digital
input
amplified
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000525967A
Other languages
English (en)
Other versions
JP4236814B2 (ja
Inventor
ジェームス・エドワード・ミッツラフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JP2001527311A publication Critical patent/JP2001527311A/ja
Application granted granted Critical
Publication of JP4236814B2 publication Critical patent/JP4236814B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3223—Modifications of amplifiers to reduce non-linear distortion using feed-forward
    • H03F1/3229—Modifications of amplifiers to reduce non-linear distortion using feed-forward using a loop for error extraction and another loop for error subtraction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3212—Using a control circuit to adjust amplitude and phase of a signal in a signal path

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】 ディジタル相互変調制御フィード・フォワード増幅器（２００）は、アップ・コンバータ（２１９），フィード・フォワード増幅器（１００），ダウン・コンバータ（２３０），およびディジタル相互変調コントローラ（２１４）を含む。アップ・コンバータ（２１９）は、第１ディジタル入力（２１８）を受信し、アナログ複合信号（１４０）および基準周波数信号（２２１）を発生する。フィード・フォワード増幅器（１００）は、アナログ複合信号（１４０）を受信し、増幅アナログ複合信号（１４７）および増幅アナログ複合信号サンプル（１２６）を生成する。ダウン・コンバータ（２３０）は、ミキサ（２１６）において増幅アナログ複合信号サンプルを基準周波数信号と混成して、調節増幅アナログ複合信号サンプル（１２８）を生成し、次いでアナログ／ディジタル変換器（２１５）によってこれを第２ディジタル（２２６）入力に変換する。ディジタル相互変調コントローラは、第１ディジタル入力および第２ディジタル入力を受信し、続いてフィード・フォワード増幅器（１００）を調節するための位相および利得調節入力（２２４，２２５）を発生する。

Description

【発明の詳細な説明】
（発明の分野） 本発明は、一般的に、フィード・フォワード増幅器に関し、特に、フィード・
フォワード増幅器においてエラー信号の利得および位相をディジタル的に制御す
る方法および装置に関するものである。 （発明の背景） ＲＦ電力増幅器は、多種多様な通信およびその他の電子的用途において用いら
れている。これらの増幅器は、１つ以上のカスケード状増幅段で構成され、増幅
段の各々が、当該段の入力に印加される信号のレベルを、カスケード利得として
知られている量だけ上昇させる。理想的には、各段の入力／出力伝達は線形であ
り、振幅が増大した入力信号の完全な複製が、増幅器の出力において現れること
である。しかしながら、実際には、全てのＲＦ電力増幅器は、その伝達特性にあ
る程度の非線形性を有する。この非線形性のために、出力信号に歪みが生ずるの
で、出力信号はもはや入力信号の完全な複製ではなくなってしまう。この歪みは
、相互変調（ＩＭ）成分として知られる、スプリアス信号成分を生成する。相互
変調成分は、干渉，クロス・トーク，およびＲＦ電力増幅器を用いるシステムの
性能に対するその他の有害な影響の原因となるので、望ましくない。これを受け
て、従来技術にはＲＦ電力増幅動作の間に生成される歪みを低減するように設計
された種々の方法およびデバイスがある。予備歪み(predistortion)およびフィ ード・フォワード(feed forward)という２つの方法が、一般に提案されている。
【０００１】 予備歪みは、補助歪み源を利用し、電力増幅器が発生する歪みと同様の補助歪
み信号を生成する。正しい利得および位相で、補助歪み信号を電力増幅器の入力
に加え、電力増幅器の出力における歪みの相殺を行う。この方法は、２つの異な
る根源の歪み特性を一致させる必要があり、したがって、生成可能な補正量に限
度がある。
【０００２】 フィード・フォワード増幅回路自体は、当技術分野では公知である。フィード
・フォワード増幅回路は、フィード・フォワード技法を利用し、電力増幅器にお
いて発生した歪みのサンプルを抜き出し(couple off)、分離し、増幅し、１８０
°位相をずらして再結合し、出力信号における残りの歪みを相殺する。通常、フ
ィード・フォワード増幅回路は、電力増幅器が発生する歪みおよび相互変調成分
を分離し、エラー信号を形成する。次に、利得，位相シフト，および遅延と共に
、このエラー信号を電力増幅器の出力に加える。歪みのない増幅出力信号を生成
する場合において、利得，位相シフト，および遅延は、電力増幅器が発生する相
互変調および歪みを最大限相殺するように調節する。要するに、電力増幅器によ
って生ずるエラー成分を、増幅信号から実質的に減算する。フィード・フォワー
ド技術を用いて得られる歪み低減量は、エラー信号の利得および位相調節の精度
によって制限される。従来技術のフィード・フォワード増幅器の中には、検査信
号即ちパイロットを主信号内に注入することによって、利得よび位相調節の精度
を高めようとしたものがある。更に、検査信号を利用して、エラー相殺信号の利
得および位相を調節する。パイロット・トーンを利用してエラー信号の利得およ
び位相を制御する場合に伴う問題は、パイロット・トーン発生器の追加によって
、かなりのコスト，ボード空間，および全てのフィード・フォワード増幅器に対
する分離要件が加わることである。
【０００３】 典型的な従来技術のフィード・フォワード増幅器は、連続で非常に精度が高い
利得および位相調節を行なう、歪み最小化回路を要する。広い範囲の周波数およ
び振幅に及ぶフィード・フォワード増幅器の精度は、パイロット・トーンの注入
によるのではなく、キャリアおよび相互変調双方の相殺を利用し、相互変調コン
トローラを用いて相互変調歪みの総電力を検出することによって制御して得られ
るものである。この回路は従来技術のフィード・フォワード回路に対して大幅な
改善をもたらすが、その相互変調コントローラに嵩張るＲＦハードウエアを利用
する。このように嵩張るＲＦハードウエアは、アナログの用途に共通して用いら
れる遅延線およびカプラを含むことが多い。使用可能な空間が狭いことや、仕様
に対する許容度が厳しいことのためにディジタルによる実施態様を必要とする用
途では、ディジタル信号プロセッサ（ＤＳＰ）の利用が望ましい。加えて、ＤＳ
Ｐによって相互変調コントローラを実現することができたならば、部品数も少な
くなり、したがってコストも低下するであろう。また、従来技術のアナログで実
施したＩＭコントローラの代わりに、ディジタルで実施したＩＭコントローラを
利用すると、キャリア相殺の改善，および相互変調歪みの全電力推定値の高精度
化のために、エラー信号に対する利得および位相調節の制御を高精度化すること
ができる。
【０００４】 したがって、従来技術の問題を克服する、フィード・フォワード増幅回路にお
けるエラー信号の利得および位相をディジタル的に制御する方法および装置が求
められている。 （図面の詳細な説明） 概して言えば、ディジタル相互変調制御フィード・フォワード増幅器は、アッ
プ・コンバータ，フィード・フォワード増幅器，ダウン・コンバータ，およびデ
ィジタル相互変調コントローラを含む。アップ・コンバータは、第１ディジタル
入力を受信し、アナログ複合信号および基準周波数信号を発生する。フィード・
フォワード増幅器は、アナログ複合信号を受信し、増幅アナログ複合信号および
増幅アナログ複合信号サンプルを生成する。ダウン・コンバータは、ミキサにお
いて増幅アナログ複合信号サンプルを基準周波数信号と混成し、調節増幅アナロ
グ複合信号サンプルを生成し、次いでアナログ／ディジタル変換器によって調節
増幅アナログ複合信号サンプルを第２ディジタル入力に変換する。ディジタル相
互変調コントローラは、第１ディジタル入力および第２ディジタル入力２２６を
受信し、続いてフィード・フォワード増幅器を調節するための位相および利得調
節入力を発生する。
【０００５】 本発明は、フィード・フォワード増幅器に対してディジタル相互変調制御を行
なう方法を含む。フィード・フォワード増幅器は、増幅信号経路およびフィード
・フォワード信号経路を含む。この方法は、アップ・コンバータおよびディジタ
ルＩＭコントローラにおいて第１ディジタル入力を受信する段階と、アップ・コ
ンバータにおいて第１ディジタル入力をアナログ複合信号に変換する段階と、増
幅信号経路においてアナログ複合信号を増幅し、キャリアおよびエラー成分から
成る増幅アナログ信号を生成する段階とから成る。この方法は、第１利得および
位相調節器においてアナログ複合信号のサンプルの利得および位相を調節し、フ
ィード・フォワード信号を形成し、次いで方向性カプラにおいてフィード・フォ
ワード信号を増幅アナログ信号のサンプルと結合してエラー信号を形成すること
を更に含む。加えて、この方法は、第２利得および位相調節器においてエラー信
号の利得および位相を調節し調節エラー信号を生成し、調節エラー信号を増幅し
エラー成分から成る増幅エラー信号を生成し、第２方向性カプラにおいて増幅ア
ナログ信号から増幅エラー信号を減算して増幅アナログ複合信号を生成すること
を含む。最後に、この方法は、ダウン・コンバータにおいて増幅アナログ複合信
号のサンプルを変換して第２ディジタル入力を形成し、ディジタルＩＭコントロ
ーラにおいて第１および第２ディジタル入力を受信し、ディジタルＩＭコントロ
ーラによって、第１および第２ディジタル入力間の差に基づいて、第２利得およ
び位相調節器が受信する利得調節入力および位相調節入力を発生することを含む
。
【０００６】 また、本発明は、フィード・フォワード増幅器への位相調節入力および利得調
節入力を発生するディジタルＩＭコントローラについて記載する。このディジタ
ルＩＭコントローラは、第１ディジタル入力の振幅および周波数応答を受信し、
複数の多タップ入力に応答してこれらを調節し、整合第１ディジタル信号を形成
する適応ＲＩＦフィルタを含む。更に、ディジタルＩＭコントローラは、第２デ
ィジタル入力を受信し、この第２ディジタル入力から整合第１ディジタル信号を
減算して減算器出力を形成する減算器も含む。減算器出力は、残留エラー成分か
ら成る。加えて、ディジタルＩＭコントローラは、更に、第１ディジタル入力を
減算器出力と相関付け、複数の多タップ入力を調節し、指示信号を与えるキャリ
ア相殺コントローラと、減算器出力の電力レベルをディジタル値に変換する全電
力検出器と、最後に、指示信号を受信し、ディジタル値を全電力検出器が発生し
た直前のディジタル値と比較して比較値を形成し、比較値に応答して位相および
利得調節入力を発生する相互変調相殺コントローラとを含む。
【０００７】 加えて、本発明は、フィード・フォワード増幅器への位相調節入力および利得
調節入力を発生する方法も含む。この方法は、適応ＦＩＲフィルタにおいて、複
数の理想的ディジタル合計信号から成る第１ディジタル入力を受信する段階と、
複数の多タップ入力に応答して、適応ＦＩＲフィルタによって第１ディジタル入
力の振幅および周波数応答を調節し整合第１ディジタル信号を形成する段階とを
含む。更に、この方法は、減算器において、整合第１ディジタル信号およびエラ
ー成分を含む複数の実ディジタル合計信号から成る第２ディジタル入力を受信し
、減算器において第２ディジタル入力から整合第１ディジタル信号を減算し複数
の残留エラー成分から成る減算器出力を形成することを含む。加えて、この方法
は、キャリア相殺コントローラにおいて、第１ディジタル入力を減算器出力と相
関付け、複数の多タップ入力を調節し、更に指示信号を相互変調相殺コントロー
ラに供給し、全電力検出器（３０４）によって、減算器出力の電力をディジタル
値に変換することを含む。最後に、この方法は、相互変調相殺コントローラによ
って、ディジタル値を全電力検出器が発生した直前のディジタル値と比較して比
較値を形成し、比較値に応答して相互変調相殺コントローラによって位相および
利得調節入力を発生し、フィード・フォワード増幅器においてエラー信号の利得
および位相を制御することを含む。
【０００８】 第１図は、フィード・フォワード増幅回路１００のブロック図を示す。アナロ
グ複合信号１４０は、１つ以上のキャリアを含む場合もあり、方向性カプラ１０
１によって導出される。方向性カプラ１０１は、アナログ複合信号１４０を２本
の信号経路に導く。２本の信号経路、即ち、増幅信号経路１５０およびフィード
・フォワード信号経路１６０は、全体的に、フィード・フォワード増幅器の既知
の構成素子から成る。増幅信号経路１５０において、アナログ複合信号１４０を
主増幅器１０２において増幅し、方向性カプラ１０３，遅延１０４，および方向
性カプラ１０５，１０６を介して、増幅アナログ複合信号１４７として、主増幅
経路の出力に導く。前述のように、主増幅器１０２の非線形性のために、歪みお
よび相互変調、即ち、エラー成分が、方向性カプラ１０３の入力に現れる信号に
混入される場合がある。したがって、方向性カプラ１０３の出力に現れる増幅ア
ナログ信号１１８は、キャリア成分およびエラー成分によって特徴付けられる。
主増幅器１０２が発生する歪みはこれらエラー成分の根源であり、フィード・フ
ォワード信号経路１６０からの出力を用いて、フィード・フォワード信号経路に
よって後に相殺する。
【０００９】 他方の信号経路であるフィード・フォワード信号経路１６０は、増幅信号経路
１５０によって混入されるエラー成分を再生するように機能する。この動作のた
めに、方向性カプラ１０１によって抜き出されたアナログ複合信号１４０のサン
プルを、遅延回路１０７において遅延させ、第１利得および位相調節器１０８に
よって、検知され得る歪みを混入することなく、利得および位相を調節する。遅
延回路１０７の時間遅延は、主増幅器１０２および方向性カプラ１０３によって
混入される信号遅延を補償するように設定される。
【００１０】 主増幅器１０２の出力において、ここでは（エラー成分を有する）増幅アナロ
グ信号サンプル１２７と呼ぶ歪み増幅アナログ信号のサンプルを、方向性カプラ
１０３を介して、方向性カプラ１０９に結合し、１８０°位相をずらしてフィー
ド・フォワード信号１１９と再結合させる。フィード・フォワード信号１１９の
振幅および位相を、第１利得および位相調節器１０８によって適正に調節すれば
、増幅アナログ信号サンプル１２７のキャリア成分は、フィード・フォワード信
号１１９のキャリア成分を相殺することによって歪みを分離させる。その結果得
られた信号を全体的にエラー信号１１６として示す。エラー信号１１６は、エラ
ー成分によって特徴付けられる。したがって、方向性カプラ１０９の出力に現れ
るエラー信号１１６は、主増幅器１０２によって混入された歪みおよび相互変調
成分を表わす。このプロセスは、多くの場合キャリア相殺と呼ばれている。
【００１１】 その後、エラー信号１１６の振幅および位相を第２利得および位相調節器１１
０によって修正し、エラー増幅器１１１において増幅し、増幅エラー信号１２３
を得る。加えて、エラー増幅器１１１は、検出器１１３（以下で論ずる）による
受信に適したエラー信号サンプル１３３を生成する。増幅エラー信号１２３を方
向性カプラ１０５に導出し、ここで、方向性カプラ１０５および遅延回路１０４
を経由して来た増幅アナログ信号１１８から減算する。遅延回路１０４の時間遅
延は、方向性カプラ１０９，第２位相および利得調節器１１０，ならびにエラー
増幅器１１１によって生ずる信号遅延を補償するように設定する。第２利得およ
び位相調節器１１０によってエラー信号１１６の振幅および位相が適正に調節さ
れれば、主信号経路のエラー成分は相殺され、「正しい」増幅アナログ複合信号
１４７が、主増幅経路の出力に現れる。
【００１２】 エラー成分を最大限除去するためには、第１利得および位相調節器１０８を制
御して、正しいエラー信号１１６、即ち、主増幅器１０２が生ずる歪みを実質的
に表わす信号を生成しなければならない。エラー増幅器１１１，検出器１１３，
コントローラ１１２および第１位相および利得調節器１０８を用いたフィードバ
ック回路を利用して、エラー信号１１６のキャリア対歪み比を低下させる。フィ
ードバック回路は、キャリア相殺処理能力を監視し、次いでコントローラ１１２
を介して第１位相および利得調節器１０８に動的調節値を与え、エラー信号１１
６が、主増幅器１０２によって混入されるエラー成分を表わすことを実質的に保
証する。
【００１３】 動作の間、検出器１１３によってエラー信号サンプル１３３を検出する。検出
器１１３は、エラー増幅器１１１によって引き出されるＤＣ電流を検出する、Ｄ
Ｃ電流検出器とすることができる。エラー増幅器１１１によって引き出される電
流は、エラー増幅器１１１に入力する無線周波数（ＲＦ）エネルギ量の関数であ
り、エラー信号のパスバンド内の全キャリア・エネルギに比例する。エラー増幅
器１１１に入力するＲＦエネルギが大きい程、当該増幅器によって動作の間に引
き出される電流量は大きくなる。検出されたＤＣ電流がエラー信号サンプル１３
３内における十分なキャリア・エネルギを示す場合、検出器１１３は、コントロ
ーラ１１２に指示を与える。この指示に応答して、コントローラ１１２は、制御
ライン１２０，１２１を通じて、利得および位相調節器１０８の振幅および位相
パラメータを変更することにより、フィード・フォワード信号経路における信号
の振幅および位相を調節し、方向性カプラ１０９の出力におけるキャリア相殺を
改善する。同様に、検出器１１３は、ＲＦ電圧検出器として実施し、エラー増幅
器１１１の入力または出力からサンプルされたＲＦ電圧のレベルを検出すること
も可能である。
【００１４】 エラー増幅器１１１，方向性カプラ１０５，１０６，ＩＭコントローラ１１４
，ならびに第２利得および位相調節器１１０を用いる相互変調相殺回路は、フィ
ード・フォワード回路の相互変調処理能力を監視することによって、最大の歪み
相殺を得るためにも利用される。また、相互変調回路は、それに応答して、制御
ライン１２４，１２５を介して第２利得および位相調節器１１０の動的な制御も
行なう。
【００１５】 動作の間、エラー信号１１６の振幅および位相を第２利得よび位相調節器１１
０によって修正し、エラー増幅器１１１によって増幅し、方向性カプラ１０５に
導出し、ここで、方向性カプラ１０５を介して、増幅アナログ信号１１８から減
算し、増幅アナログ複合信号１４７からエラー成分を除去する。最大の歪み相殺
を確保するために、ここでは増幅アナログ複合信号サンプル１２６と呼ぶ、増幅
アナログ複合信号１４７のサンプルを、方向性カプラ１０６から逆側に結合し、
ＩＭコントローラ１１４に導出する。加えて、アナログ複合信号１４０の一部を
、遅延回路１１５によって遅延し、次いでＩＭコントローラ１１４に導出する。
エラー信号１１６の振幅および位相を適正に調節すれば、ＩＭコントローラは、
増幅アナログ複合信号サンプル１２６において歪みを検出しない。しかしながら
、増幅アナログ複合信号サンプル１２６が十分なエネルギのエラー成分を有する
場合、ＩＭコントローラ１１４は、制御ライン１２４，１２５を通じて、第２利
得および位相調節器１１０の振幅および位相パラメータを修正することにより、
増幅エラー信号１２３の振幅および位相を調節し、増幅アナログ複合信号サンプ
ル１２６の歪みを最小に持っていく。
【００１６】 前述のように、フィード・フォワード増幅回路１００は、フィード・フォワー
ド信号経路におけるエラー信号の位相および利得調節を改善するものである。こ
の改善は有効であるが、ＩＭコントローラ１１４の入力に現れる可能性のある残
留キャリア成分の相殺に完全に対処する訳ではない。主増幅器１０２の歪んだ周
波数応答に起因する可能な残留キャリア成分が、ＩＭコントローラ１１４の残留
エラー成分を精度高く検出する能力を妨害する虞れがある。ＩＭコントローラ１
１４の残留エラー成分を検出する能力が低下すると、フィード・フォワード信号
経路におけるエラー信号の位相および利得調節に対する制御の低下に至る可能性
がある。
【００１７】 第２図を参照すると、本発明によるフィード・フォワード増幅回路の好適実施
例がブロック図で示されている。第１図に示したフィード・フォワード増幅器と
同様、フィード・フォワード増幅回路の好適実施例は、増幅信号経路１５０およ
びフィード・フォワード信号経路１６０を含む。可能な場合はいつでも、各経路
における同様の構成素子は、同じ材料で作り、単一ボード増幅器における同一ボ
ード上に実装することが好ましい。
【００１８】 また、第２図は、アップ・コンバータ２１９およびダウン・コンバータ２３０
も備えていることは明らかである。更に、アップ・コンバータ２１９の入力に現
れるディジタル信号は、第１ディジタル入力２１８をＩＭコントローラ２１４に
供給する。第１ディジタル入力２１８は、複数の理想的ディジタル合計信号を表
わす。続いて、これらをアップ・コンバータ２１９によってより高い周波数にシ
フトし、増幅し、フィード・フォワード信号経路１６０からの出力と結合し、主
増幅経路の出力において送信する。好適実施例では、第１ディジタル入力２１８
は、送信機／コンバイナ・カード（図示せず）によって与えられるが、いずれの
適切なソースによって与えることも可能である。また同様に明らかであろうが、
方向性カプラ１０６から増幅アナログ複合信号サンプル１２６を受信すると、ダ
ウン・コンバータ２３０は第２ディジタル入力２２６をＩＭコントローラ２１４
に供給する。ダウン・コンバータ２３０は、アナログ／ディジタル変換器２１５
および第１ミキサ２１６を含む。第１ミキサ２１６は、増幅アナログ複合信号サ
ンプル１２６の周波数をダウン・シフトするように動作し、その周波数がディジ
タルＩＭコントローラ２１４への入力に適するように、調節複合アナログ信号サ
ンプル１２８を生成する。更に、アナログ／ディジタル変換器２１５は、調節複
合アナログ信号サンプル１２８を、小振幅ディジタル信号ストリームに変換する
。これは、ディジタルＩＭコントローラ２１４への第２ディジタル入力２２６と
して現れる。第２ディジタル入力２２６は、複数の実ディジタル合計信号を表わ
し、主増幅経路の出力に現れる増幅アナログ複合信号１４７の低電力サンプルか
ら得られる。
【００１９】 加えて、第１ディジタル入力２１８をアナログ信号に変換し、アップ・コンバ
ータ２１９によって周波数シフトする。アップ・コンバータ２１９は、第１ディ
ジタル入力２１８をアナログ信号２３１に変換するディジタル／アナログ変換器
２１２，第２ミキサ２１３，スプリッタ２２０，および局部発振器２１７を含む
。局部発振器２１７は、基準周波数信号２２１を発生し、第２ミキサ２１３によ
ってアナログ信号２３１と混成されると、主増幅器１０２による受信に適したア
ナログ複合入力信号１４０を生成する。基準周波数信号２２１を第２ミキサ２１
３に供給することに加えて、スプリッタ２２０は基準周波数信号２２１を第１ミ
キサ２１６に供給する。これによって、ディジタルＩＭコントローラ２１４の適
正な機能に必要とされる、第２ディジタル入力２２６が第１ディジタル入力２１
８と同じ周波数であることを確保する。
【００２０】 第２図と関連付けて論じたように、第１ディジタル入力２１８は、複数の理想
的ディジタル合計信号を表わす。これらは主増幅器１０２によって増幅されてお
らず、キャリア成分のみからなるという意味で「理想的」である。逆に、第２デ
ィジタル入力２２６は、アナログ信号に変換され主増幅器１０２によって増幅さ
れてエラー成分が追加された複数のディジタル信号を表わす。理論的には、エラ
ー成分の全てが、フィード・フォワード増幅動作の結果として除去され、正しい
歪みのない（即ち、エラー成分のない）増幅出力信号が生成される。エラー成分
の大部分は除去されるが、実際には、キャリア成分および残留エラー成分を含む
「実」アナログ信号が、方向性カプラ１０５の出力において生成される。本発明
の好適実施例によれば、ディジタルＩＭコントローラ２１４のような、ディジタ
ル的にイネーブルされたＩＭコントローラの使用によって、残留エラー成分の低
減をディジタル・ドメインにおいて行なう。第２利得および位相調節器１１０へ
の利得調節器の入力２２４および位相調節器の入力２２５を通じて行われる、エ
ラー信号１１６の利得および位相の操作は、したがって、第１ディジタル信号２
１８および第２ディジタル信号２２６間の差の測定の結果として、ディジタルＩ
Ｍコントローラ２１４によって行われる（以下で論ずる）。
【００２１】 ディジタルＩＭコントローラ２１４は、第３図に示すように構成されている。
ディジタルＩＭコントローラ２１４は、第１ディジタル入力２１８を受信する適
応有限インパルス応答（ＦＩＲ）フィルタ３１０，キャリア相殺コントローラ３
０８，減算器３０６，全電力検出器３０４ならびに利得および位相調節入力（２
２４，２２５）を第２利得および位相調節器１１０に供給するＩＭ相殺コントロ
ーラ３０２を含む。
【００２２】 適応ＦＩＲフィルタ３１０は、第１ディジタル入力２１８を第２ディジタル入
力２２６と整合するように動作する。適応フィルタの動作および構成は、当技術
分野では既知である。整合を行なうには、キャリア相殺コントローラ３０８から
受信した多タップ入力３１５（以下で論ずる）に基づいて、第１ディジタル信号
２１８の増幅および周波数応答を遅延させ次いで調節する。減算器３０６におい
て、適応ＦＩＲフィルタ３１０から得られた整合第１ディジタル信号３１１を、
第２ディジタル入力２２６から減算し、減算器出力３１３を得る。
【００２３】 既に述べたように、整合第１ディジタル入力３１１は、キャリア成分を含む複
数のディジタル信号から得られ、一方第２ディジタル入力２２６は、キャリア成
分および残留エラー成分双方を含む複数のディジタル信号を表わす。したがって
、減算器３０６は、残留エラー成分および可能な残留キャリア成分を表わす減算
器出力３１３を与える。
【００２４】 キャリア相殺コントローラ３０８は、多タップ入力３１５の使用により、適応
ＦＩＲフィルタ３１０の調節を行なうように動作する。キャリア相殺コントロー
ラ３０８は、２つの入力、即ち、第１ディジタル入力２１８および減算器出力３
１３を受信する。多タップ入力３１５による適応ＦＩＲフィルタ３１０に対する
調節を行なうには、第１ディジタル入力２１８を減算器出力３１３と相関付ける
。次いで、キャリア相殺回路３０８は、適応フィルタ３１０におけるタップと関
連する遅延値の各々において、この相関を最小化するように、多タップ入力３１
５を調節する。この繰り返しフィードバック技法によって、整合第１ディジタル
入力３１１および第２ディジタル信号２２６の周波数応答利得，位相および遅延
がほぼ同一となるので、後に減算器出力３１３に現れる残留キャリア成分が除去
される。加えて、キャリア相殺回路３０８は、多タップ入力３１５を調節するた
めに用いた相関計算が、ある所定の閾値未満の値を生成することを検知すると、
指示信号３２１をＩＭ相殺コントローラ３０２に供給する（以下で論ずる）。キ
ャリア相殺コントローラ３０８は、ディジタル信号プロセッサまたはカスタム集
積回路によって実施することも可能である。
【００２５】 キャリア相殺コントローラ３０８に入力を供給することに加えて、減算器出力
３１３は、全電力検出器３０４にも入力を供給する。減算器出力３１３は、全電
力検出器３０４の入力において、第２ディジタル入力２２６内に存在する残留エ
ラー成分を表わすディジタル歪み信号として現れる。全電力検出器３０４は、減
算器出力３１３をその複素共役と乗算する乗算器，およびロー・パス・ディジタ
ル・フィルタよって与えられるディジタル検出エンベロープ機能を有する。全電
力検出器３０４は、平均化機能を備え、第２ディジタル入力２２６にある残留エ
ラー成分の電力を表わすディジタル値３１６を生成する。ディジタル値３１６は
、多数の方法を用いて形成可能である。かかる方法に含むことができるのは、既
定数の減算器出力３１３を合計すること、またはバッファ出力のスタック上で最
も古い以前の減算器出力を現減算器出力と置換し、次いでバッファ出力を合計す
ることである。次に、ＩＭ相殺コントローラ３０２によって、ディジタル値３１
６を全電力検出器３０４が直前に発生したディジタル値と比較し、比較値を形成
する。比較値に基づいて、利得調節入力２２４および位相調節入力２２５を修正
する。
【００２６】 ＩＭ相殺コントローラ３０２は、キャリア相殺コントローラ３０８におけるキ
ャリア相殺プロセスが収束したことを示す指示信号３２１をキャリア相殺コント
ローラ３０８から受信するまでは、アイドル状態のままである。キャリア相殺コ
ントローラ３０８が収束したとは、多タップ入力３１５を調節するために用いた
全ての相関計算によって、所定の閾値未満の値が得られた場合のことを言う。指
示信号３２１の利用によって、起動時にＩＭ相殺コントローラ３０２が不適当な
調整を行なうのを防止する。起動の間、全電力検出器３０４の出力は、キャリア
相殺コントローラ３０８の作用により劇的に変動する。
【００２７】 ＩＭ相殺コントローラ３０２は、以下のように動作する。キャリア相殺コント
ローラ３０８から適当な指示信号３２１を受信すると、ＩＭ相殺コントローラ３
０２は、そのＩＭ相殺プロセスを開始する。最初に、少なくとも全電力検出器３
０４において用いられる平均間隔に等しい時間期間だけ待った後、ディジタル値
３１６を測定する。次に、利得調節入力２２４に小さな変化ｄＶを一時的に加え
る。再度全電力検出器３０４における平均化プロセスが完了するのを待った後、
ディジタル値３１６を再度測定し、新たなレベルを形成する。この新たなレベル
が前回のレベルよりも著しく低い場合、利得調節入力２２４をＱ*ｄＶだけ変化 させる。ここで、Ｑは０および１間のある数値である。この新たなレベルが前回
の値よりも著しく高い場合、利得調節入力２２４を−Ｑ*ｄＶだけ変化させる。 この新しいレベルが前回のレベルから余り違わない場合、利得調節入力２２４を
変化させない。次に、利得調節入力２２４の代わりに位相調節入力２２５を用い
て、ＩＭ相殺プロセスを繰り返す。次いで、第２利得および位相調節器１１０へ
の利得調節入力２２４および位相調節入力２２５を調節するサイクル全体を連続
的に繰り返す。この調節は、後に、増幅アナログ複合信号サンプル１２６、した
がって第２ディジタル入力２２６に影響を与える。
【００２８】 第４図は、本発明の好適実施例による第３図のディジタルＩＭコントローラ２
１４が、フィード・フォワード増幅器１００への位相調節入力２２４および利得
調節入力２２５を発生するために必要なステップを示すフロー・チャートである
。論理フローはステップ４２において開始し、ここで適応ＦＩＲフィルタ３１０
は、複数の理想的ディジタル合計信号から成る第１ディジタル入力２１８を受信
する。次に、ステップ４４において、適応ＦＩＲフィルタ３１０は、複数の多タ
ップ入力３１５に応答して、第１ディジタル入力２１８の振幅および周波数応答
を調節し、整合第１ディジタル信号３１１を形成する。次に、ステップ４６にお
いて、減算器３０６が整合第１ディジタル信号３１１および第２ディジタル入力
２２６を受信する。第２ディジタル入力２２６は、エラー成分を含む複数の実デ
ィジタル合計信号から成る。ステップ４８において、減算器３０６は、整合第１
ディジタル信号３１１を第２ディジタル入力２２６から減算し、減算器出力３１
３を生成する。減算器出力３１３は、残留エラー成分および可能な残留キャリア
成分から成る。次に、ステップ５０において、キャリア相殺コントローラ３０８
は、第１ディジタル値２１８を減算器出力３１３と相関付け、相互変調相殺コン
トローラ３０２が受信する指示信号３２１を発生する。加えて、相関の結果が、
多タップ入力３１５に対する調節値を与える。減算器出力３１３は、全電力検出
器３０４への入力も与え、ステップ５２において、減算器出力３１３の電力をデ
ィジタル値３１６に変換する。次に、ブロック５４において、相互変調相殺コン
トローラ３０２がディジタル値３１６を受信し、このディジタル値３１６を、全
電力検出器３０４が発生した直前のディジタル値と比較する。この比較によって
、比較値を得る。ステップ５６において、比較値に応答して、相互変調相殺コン
トローラ３０２は、フィード・フォワード増幅器１００が受信する、利得調節入
力２２４および位相調節入力２２５を発生する。最後に、ステップ５８において
、ステップ５４で用いた直前のディジタル値をディジタル値３１６と置換し、フ
ローはステップ５２に戻る。その後、新たなディジタル値を発生し、ディジタル
値３１６と置換する。ステップ５２，５４，５６を連続的に繰り返し、増幅アナ
ログ複合信号１４７におけるエラー成分を最小に抑えるのに必要なレベルに設定
した利得調節入力２２４および位相調節入力２２５を維持する。
【００２９】 以上、特定実施例を参照しながら本発明を特定的に示しかつ説明したが、本発
明の精神および範囲から逸脱することなく、形態および詳細において種々の変更
が可能であることは、当業者には理解されよう。
【図面の簡単な説明】
【図１】 従来技術のフィード・フォワード増幅器。
【図２】 本発明の好適実施例によるフィード・フォワード増幅器のブロック図。
【図３】 本発明の好適実施例による、図２に示すディジタルＩＭコントローラのブロッ
ク図。
【図４】 本発明の好適実施例にしたがって、第３図のディジタルＩＭコントローラによ
る、フィード・フォワード増幅器への位相調節入力および利得調節入力を発生す
るために必要なステップを示すフロー・チャート。
───────────────────────────────────────────────────── 【要約の続き】 ４，２２５）を発生する。

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 ディジタル相互変調制御を行うフィード・フォワード増幅器であって： 第１ディジタル入力を有し、アナログ複合信号および基準周波数信号を出力す
    るアップ・コンバータ； アナログ複合信号を受信し、増幅されたアナログ複合信号および増幅されたア
    ナログ複合信号サンプルを出力するフィード・フォワード増幅部； 前記増幅されたアナログ複合信号サンプルを受信し、第２ディジタル入力を出
    力するダウン・コンバータ；および 入力として、第１ディジタル入力および第２ディジタル入力を有し、前記フィ
    ード・フォワード増幅器を調節するための位相および利得調節入力を出力するデ
    ィジタル相互変調コントローラ； から成ることを特徴とするディジタル相互変調制御フィード・フォワード増幅器
    。
  2. 【請求項２】 前記アップ・コンバータは： 第１ディジタル入力信号をアナログ信号に変換するディジタル／アナログ変換
    器； 前記基準周波数信号に応答してアナログ信号の周波数を調節し、前記アナログ
    複合信号を出力する第１ミキサ；および スプリッタに結合された局部発振器であって、前記スプリッタが前記基準周波
    数信号を第１ミキサおよび第２ミキサに供給するところの局部発振器； から成ることを特徴とする請求項１記載のディジタル相互変調制御を行うフィー
    ド・フォワード増幅器。
  3. 【請求項３】 前記フィード・フォワード増幅器は、更に、増幅信号経路およびフィード・フ
    ォワード信号経路を備えることを特徴とする請求項１記載のディジタル相互変調
    制御を行うフィード・フォワード増幅器。
  4. 【請求項４】 前記増幅信号経路において： 前記アナログ複合信号を増幅して、複数のキャリアおよびエラー成分から成る
    増幅されたアナログ信号を形成する主増幅器；および 増幅されたアナログ信号サンプルを前記フィード・フォワード信号経路に結合
    する第１方向性カプラ； を備えることを特徴とする請求項３記載のディジタル相互変調制御を行うフィー
    ド・フォワード増幅器。
  5. 【請求項５】 前記フィード・フォワード信号経路において： コントローラに応答してアナログ複合信号の位相および利得を調節し、フィー
    ド・フォワード信号を形成する第１利得位相調節器； 前記フィード・フォワード信号を前記増幅されたアナログ信号サンプルと結合
    し、エラー信号を形成する方向性カプラ； 前記利得位相調節器の入力に応答して前記エラー信号を調節し、調節されたエ
    ラー信号を形成する第２利得位相調節器；および 前記調節されたエラー信号を増幅し、複数の増幅されたエラー成分から成る増
    幅エラー信号を形成するエラー増幅器； を備えることを特徴とする請求項４記載のディジタル相互変調制御を行うフィー
    ド・フォワード増幅器。
  6. 【請求項６】 前記増幅信号経路において、遅延要素と，前記増幅されたアナログ信号から前
    記増幅されたエラー信号を減算して増幅されたアナログ複合信号を形成する第２
    方向性カプラとを更に備えることを特徴とする請求項５記載のディジタル相互変
    調制御を行うフィード・フォワード増幅器。
  7. 【請求項７】 前記ダウン・コンバータは： 前記基準周波数信号を前記増幅されたアナログ複合信号サンプルと混成し、調
    節された複合アナログ信号サンプルを生成する第２ミキサ；および 前記調節された複合アナログ信号サンプルを第２ディジタル入力に変換するア
    ナログ／ディジタル変換器； から成ることを特徴とする請求項１記載のディジタル相互変調制御フィード・フ
    ォワード増幅器。
  8. 【請求項８】 前記ディジタル相互変調コントローラは： ２以上の複数タップ入力に応答する適応ＦＩＲフィルタであって、前記第１デ
    ィジタル入力の振幅および周波数応答を調節し、調節された第１ディジタル信号
    を形成する適応ＦＩＲフィルタ； 前記調整された第１ディジタル信号および前記第２ディジタル入力に応答する
    減算器であって、残留エラー成分を表わす減算器出力を生成する減算器； 前記第１ディジタル入力の前記減算器入力との相関性に応じて、前記複数のタ
    ップ入力を調節し、指示信号を与えるキャリア相殺コントローラ； 前記減算器出力に応答する全電力検出器であって、前記減算器出力の電力レベ
    ルをディジタル表現に変換し、ディジタル値を形成する全電力検出器；および 前記指示信号および前記ディジタル値に応答する相互変調相殺コントローラで
    あって、 前記ディジタル値を、前記全電力検出器が発生した旧ディジタル値と比較して
    比較値を形成し、 前記比較値に基づいて、前記位相利得調節器の入力を生成する相互変調コント
    ローラ； から成ることを特徴とする請求項１記載のディジタル相互変調制御を行うフィー
    ド・フォワード増幅器。
JP2000525967A 1997-12-23 1998-08-10 ディジタル相互変調制御フィード・フォワード増幅器 Expired - Fee Related JP4236814B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/996,754 1997-12-23
US08/996,754 US5912586A (en) 1997-12-23 1997-12-23 Feed forward amplifier with digital intermodulation control
PCT/US1998/016657 WO1999033167A1 (en) 1997-12-23 1998-08-10 Feed forward amplifier with digital intermodulation control

Publications (2)

Publication Number Publication Date
JP2001527311A true JP2001527311A (ja) 2001-12-25
JP4236814B2 JP4236814B2 (ja) 2009-03-11

Family

ID=25543268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000525967A Expired - Fee Related JP4236814B2 (ja) 1997-12-23 1998-08-10 ディジタル相互変調制御フィード・フォワード増幅器

Country Status (7)

Country Link
US (1) US5912586A (ja)
EP (1) EP1040569A4 (ja)
JP (1) JP4236814B2 (ja)
KR (1) KR100356250B1 (ja)
CN (1) CN1156072C (ja)
CA (1) CA2314108C (ja)
WO (1) WO1999033167A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014528681A (ja) * 2011-10-10 2014-10-27 アストリアム リミテッド 電力増幅器の制御システム

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11261343A (ja) * 1998-03-10 1999-09-24 Fujitsu Ltd フィードフォーワード増幅器
US6339701B1 (en) * 1998-06-17 2002-01-15 Lucent Technologies, Inc. Method and apparatus for extending the dynamic range of a frequency mixer
US6140874A (en) * 1998-10-19 2000-10-31 Powerwave Technologies, Inc. Amplification system having mask detection and bias compensation
US6144255A (en) * 1998-10-19 2000-11-07 Powerwave Technologies, Inc. Feedforward amplification system having mask detection compensation
US6493543B1 (en) * 1998-10-19 2002-12-10 Powerwave Technologies, Inc. Multichannel amplification system using mask detection
US6111462A (en) * 1998-11-18 2000-08-29 Mucenieks; Lance T. RF power amplifier linearization using parallel RF power amplifiers having intermod-complementing predistortion paths
US6104241A (en) * 1998-11-18 2000-08-15 Spectrian High efficiency feed-forward RF power amplifier with predistoration enchancement
US6198346B1 (en) * 1998-11-18 2001-03-06 At&T Corp. Adaptive linear amplifier without output power loss
US6348838B1 (en) 1999-04-29 2002-02-19 Netcom, Inc. Optimal power combining for balanced error correction amplifier
US6359509B1 (en) 1999-04-29 2002-03-19 Netcom, Inc. Balanced error correction amplifier and method of removing distortion from an amplified signal
US6172564B1 (en) * 1999-07-30 2001-01-09 Eugene Rzyski Intermodulation product cancellation circuit
JP3949322B2 (ja) * 1999-09-01 2007-07-25 三菱電機株式会社 フィードフォワード増幅器
JP4256057B2 (ja) 1999-09-30 2009-04-22 株式会社東芝 非線形補償器
DE69932723T2 (de) * 1999-09-30 2007-09-06 Kabushiki Kaisha Toshiba, Kawasaki Nichtlineare Korrekturvorrichtung
US6424213B1 (en) 2000-04-22 2002-07-23 Netcom, Inc. Loss reduction using multiple amplifiers identically divided
US7053702B2 (en) * 2000-11-20 2006-05-30 Soma Networks, Inc. Feed forward amplifier
US6677823B2 (en) 2001-02-28 2004-01-13 Andrew Corporation Gain compensation circuit using a variable offset voltage
US20020146996A1 (en) * 2001-03-06 2002-10-10 Bachman Thomas A. Scanning receiver for use in power amplifier linearization
US6829471B2 (en) 2001-03-07 2004-12-07 Andrew Corporation Digital baseband receiver in a multi-carrier power amplifier
US7436900B2 (en) * 2001-03-28 2008-10-14 Lucent Technologies Inc. Intermodulation distortion identification and quantization circuit for a linear amplifier system
US7015751B2 (en) 2001-06-28 2006-03-21 Simon Fraser University Decorrelated power amplifier linearizers
KR100442537B1 (ko) * 2001-11-16 2004-08-04 주식회사 썬웨이브텍 Ｐｉｍｄ 신호 제거 장치 및 이를 이용한 이동통신용 중계기
US7657241B2 (en) 2002-02-01 2010-02-02 Qualcomm, Incorporated Distortion reduction calibration
US6850115B2 (en) * 2002-08-26 2005-02-01 Powerwave Technologies, Inc. Enhanced efficiency LDMOS based feed forward amplifier
US7403573B2 (en) * 2003-01-15 2008-07-22 Andrew Corporation Uncorrelated adaptive predistorter
US7729668B2 (en) 2003-04-03 2010-06-01 Andrew Llc Independence between paths that predistort for memory and memory-less distortion in power amplifiers
US6972622B2 (en) * 2003-05-12 2005-12-06 Andrew Corporation Optimization of error loops in distributed power amplifiers
US7259630B2 (en) * 2003-07-23 2007-08-21 Andrew Corporation Elimination of peak clipping and improved efficiency for RF power amplifiers with a predistorter
US6963242B2 (en) * 2003-07-31 2005-11-08 Andrew Corporation Predistorter for phase modulated signals with low peak to average ratios
US7023273B2 (en) * 2003-10-06 2006-04-04 Andrew Corporation Architecture and implementation methods of digital predistortion circuitry
US20050200408A1 (en) * 2004-03-15 2005-09-15 Benjamin James A. Method and apparatus for feed forward linearization of wideband RF amplifiers
EP1717949A1 (en) * 2005-04-21 2006-11-02 Siemens Aktiengesellschaft Method and apparatus for reducing nonlinear distortions in generating a high frequency signal
KR100803032B1 (ko) * 2006-10-19 2008-02-18 지씨티 세미컨덕터 인코포레이티드 과도 신호를 보상하기 위한 수신기, 디지털 신호 처리부 및 디지털 신호 처리 방법
US20080102773A1 (en) * 2006-10-31 2008-05-01 Motorola, Inc. Method and apparatus to facilitate use of intermodulation product results to control gain for a received wireless signal
US7605660B1 (en) * 2007-11-12 2009-10-20 Rf Micro Devices, Inc. Linear multi-stage transimpedance amplifier
DE102009024548B4 (de) * 2008-06-16 2013-10-31 Dev Systemtechnik Gmbh & Co. Kg Verfahren und Vorrichtung zur Überwachung einer elektronischen Schaltung
EP2690808B1 (en) * 2011-03-25 2016-02-10 LG Electronics Inc. Method wherein a base station transmits and receives tdd configuration information regarding a plurality of ccs in a wireless communication system supporting a plurality of the ccs, and apparatus for same
CN103312274B (zh) * 2012-03-16 2016-03-16 京信通信系统（中国）有限公司 一种前馈放大器的数字控制方法及数字化前馈放大器
CN104779969B (zh) * 2015-05-07 2017-03-29 电子科技大学 一种具有高动态接收机的全双工系统及其使用方法
US9998158B2 (en) 2015-05-27 2018-06-12 Finesse Wireless, Inc. Cancellation of spurious intermodulation products produced in nonlinear channels by frequency hopped signals and spurious signals
US9831835B2 (en) * 2016-02-26 2017-11-28 Nxp Usa, Inc. Multiple path amplifier with pre-cancellation
WO2019047041A1 (zh) * 2017-09-05 2019-03-14 鹤壁天海电子信息系统有限公司 一种前馈放大器及其互调分量的检测方法
CN110208674B (zh) * 2019-05-08 2021-05-25 天津大学 一种用于非线性辐射信号检测的定向耦合近场探针及系统
US11451366B2 (en) * 2020-01-16 2022-09-20 Mediatek Inc. Lead-on detection circuitry of biopotential acquisition system
US11456760B1 (en) * 2021-03-05 2022-09-27 Motorola Solutions, Inc. Linearizing narrowband carriers with low resolution predistorters

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4361892A (en) * 1980-11-03 1982-11-30 Bell Telephone Laboratories, Incorporated Adaptive equalizer
US4879519A (en) * 1988-10-31 1989-11-07 American Telephone And Telegraph Company, At&T Bell Labs Predistortion compensated linear amplifier
JPH03188738A (ja) * 1989-12-19 1991-08-16 Kokusai Denshin Denwa Co Ltd <Kdd> Ｐｓｋ信号復調方式及び装置
CA2046413C (en) * 1990-07-11 1994-01-04 Shoichi Narahashi Feed-forward amplifier
US5119040A (en) * 1991-01-04 1992-06-02 Motorola, Inc. Method and apparatus for optimizing the performance of a power amplifier circuit
US5130663A (en) * 1991-04-15 1992-07-14 Motorola, Inc. Feed forward amplifier network with frequency swept pilot tone
US5386198A (en) * 1993-01-28 1995-01-31 Telefonaktiebolaget L M Ericsson Linear amplifier control

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014528681A (ja) * 2011-10-10 2014-10-27 アストリアム リミテッド 電力増幅器の制御システム

Also Published As

Publication number Publication date
KR100356250B1 (ko) 2002-10-12
EP1040569A4 (en) 2004-05-26
CN1156072C (zh) 2004-06-30
US5912586A (en) 1999-06-15
CA2314108C (en) 2002-09-24
JP4236814B2 (ja) 2009-03-11
WO1999033167A1 (en) 1999-07-01
EP1040569A1 (en) 2000-10-04
CN1283326A (zh) 2001-02-07
CA2314108A1 (en) 1999-07-01
KR20010033536A (ko) 2001-04-25

Similar Documents

Publication Publication Date Title
JP4236814B2 (ja) ディジタル相互変調制御フィード・フォワード増幅器
US6437644B1 (en) Predistorter
KR100345620B1 (ko) 자동교정 알.에프. 상관기를 사용한 오류 추출
EP1505723B1 (en) Hybrid distortion compensation method and hybrid distortion compensation apparatus
EP1293039B1 (en) High linearity multicarrier rf amplifier
US6583739B1 (en) Feed forward distortion reduction system
WO1998004034A9 (en) Rf amplifier having adaptative predistortion circuit
US5768699A (en) Amplifier with detuned test signal cancellation for improved wide-band frequency response
US5396189A (en) Adaptive feedback system
US6429738B1 (en) Feed forward amplifier
US6127889A (en) Nested feed forward distortion reduction system
EP1092274B1 (en) A predistorter
EP1066680B1 (en) Predistorter
US7015753B2 (en) Digital signal processing based implementation of a feed forward amplifier
US20030179043A1 (en) Method and apparatus for providing carrier cancellation in a feed forward amplifier circuit
KR19980069488A (ko) 선형증폭 장치 및 방법
GB2335813A (en) A cubic and higher order predistorter for linearizing an amplifier
JPH11154829A (ja) 共通増幅装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070927

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071226

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080321

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080717

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080926

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20081106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081201

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081217

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111226

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111226

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111226

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111226

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121226

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121226

Year of fee payment: 4

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121226

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121226

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131226

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

LAPS Cancellation because of no payment of annual fees