CN113708762A - 模拟数字转换器装置以及时脉偏斜校正方法 - Google Patents

Abstract

一种模拟数字转换器装置以及时脉偏斜校正方法，模拟数字转换器装置包含多个模拟数字转换电路、校正电路以及偏斜调整电路。多个模拟数字转换电路根据交错的多个时脉信号转换输入信号以产生多个第一量化输出。校正电路根据第一量化输出执行至少一校正运算，以产生多个第二量化输出。偏斜调整电路还包含第一调整电路，其根据部分的第二量化输出分析相邻的时脉信号以产生调整信息。偏斜调整电路根据第二量化输出以及调整信息分析时脉信号于偶数个取样周期内的时间差信息，以产生多个调整信号，其中调整信号用以降低模拟数字转换电路的时脉偏斜，借此可降低整体功耗与校正周期。

Description

模拟数字转换器装置以及时脉偏斜校正方法

技术领域

本案是有关于一种模拟数字转换器装置，且特别是有关于时间交错式模拟数字转换器与其时脉偏斜校正方法。

背景技术

模拟数字转换器(analog-to-digital converter,ADC)常应用于各种电子装置中，用于转换模拟信号至数字信号以进行信号处理。在实际应用中，ADC会因为增益误差、电压误差或时序误差影响其本身的解析度或线性度。其中，针对时序误差，现有的技术需设置复杂的电路(例如额外的参考ADC电路、辅助用的ADC电路)或利用晶片外(off-chip)的校正来进行校正，使得ADC的功耗或是校正所需周期越来越高。

发明内容

本案的第一实施态样是在提供一种模拟数字转换器装置，包含：多个模拟数字转换电路、校正电路以及偏斜调整电路。多个模拟数字转换电路用以根据交错的多个时脉信号转换输入信号以产生多个第一量化输出。校正电路用以根据第一量化输出执行至少一校正运算，以产生多个第二量化输出。偏斜调整电路还包含第一调整电路，其用以根据部分的第二量化输出分析相邻的时脉信号以产生调整信息。偏斜调整电路用以根据第二量化输出以及调整信息分析时脉信号于偶数个取样周期内的时间差信息，以产生多个调整信号，其中调整信号用以降低模拟数字转换电路的时脉偏斜。

在一些实施例中，第一调整电路还包含多个运算电路、多个绝对值电路、多个统计电路、一平均电路以及一比较电路。该些运算电路用以接收部分的该些第二量化输出，并且该些运算电路用以根据部分的该些第二量化输出中的两个信号分别产生多个差值信号。每一该些绝对值电路用以根据该些差值信号中的一对应差值信号执行一绝对值运算，以产生对应的绝对值信号。每一该些统计电路用以于一预定期间内接收对应的绝对值信号，并执行一统计运算，以输出对应的计算信号。平均电路用以执行一平均运算以平均该些计算信号，以产生一参考信号。比较电路用以比较每一该些计算信号与该参考信号，以产生该调整信息。

在一些实施例中，偏斜调整电路还包含一第二调整电路以及一第三调整电路。第二调整电路用以根据该调整信息分析该些第二量化输出中的偶数项量化输出，以产生该些调整信号的一第一部分。第三调整电路用以分析该些第二量化输出中的奇数项量化输出，以产生该些调整信号的一第二部分。

在一些实施例中，第二调整电路还包含一延迟电路、多个第一运算电路、多个绝对值电路、多个统计电路、一平均电路、多个比较电路以及多个第二运算电路。延迟电路用以延迟该些偶数个量化输出中的一最后一者，以产生一延迟量化输出。该些第一运算电路用以依序接收该延迟量化输出与该些偶数项量化输出，并且该些第一运算电路用以根据该延迟量化输出与该些第二量化输出中的两个信号分别产生多个差值信号。每一该些绝对值电路用以根据该些差值信号中的一对应差值信号执行一绝对值运算，以产生对应的绝对值信号。每一该些统计电路用以于该预定期间内接收对应的绝对值信号，并执行一统计运算，以输出对应的计算信号。平均电路用以执行一平均运算以平均该些计算信号，以产生该参考信号。该些比较电路用以比较每一该些计算信号与该参考信号，以产生多个侦测信号。每一该些第二运算电路用以根据该些侦测信号中的一对应侦测信号与该调整信息执行一加法运算，以产生该些调整信号的该第一部分。

在一些实施例中，第三调整电路还包含一延迟电路、多个第一运算电路、多个绝对值电路、多个统计电路、一平均电路以及多个比较电路。延迟电路用以延迟该些奇数个量化输出中的一最后一者，以产生一延迟量化输出。该些第一运算电路用以依序接收该延迟量化输出与该些奇数项量化输出，并且该些第一运算电路用以根据该延迟量化输出与该些第二量化输出中的两个信号分别产生多个差值信号。每一该些绝对值电路用以根据该些差值信号中的一对应差值信号执行一绝对值运算，以产生对应的绝对值信号。每一该些统计电路用以于该预定期间内接收对应的绝对值信号，并执行一统计运算，以输出对应的计算信号。平均电路用以执行一平均运算以平均该些计算信号，以产生该参考信号。该些比较电路用以比较每一该些计算信号与该参考信号，以产生多个侦测信号，其中该些侦测信号为该些调整信号中的该第二部分。

本案的第二实施态样是在提供一种时脉偏斜校正方法，包含：根据多个模拟数字转换电路所产生的多个第一量化输出执行至少一校正运算，以产生多个第二量化输出；通过偏斜调整电路根据部分的第二量化输出分析相邻的时脉信号，以产生调整信息；以及通过偏斜调整电路依据该些第二量化输出以及该调整信息分析时脉信号于偶数个取样周期内的时间差信息，以产生多个调整信号；其中调整信号用以降低模拟数字转换电路的时脉偏斜。

在一些实施例中，产生该调整信息包含：依序接收部分的该些第二量化输出，并且多个运算电路根据部分的该些第二量化输出中的两个信号分别产生多个差值信号；根据该些差值信号中的一对应差值信号执行一绝对值运算，以产生对应的绝对值信号；于一预定期间内接收对应的绝对值信号，并执行一统计运算，以输出对应的计算信号；执行一平均运算以平均该些计算信号，以产生一参考信号；以及比较每一该些计算信号与该参考信号，以产生该调整信息。

在一些实施例中，产生该些调整信号包含：通过该偏斜调整电路根据该调整信息分析该些第二量化输出中的偶数项量化输出，以产生该些调整信号的一第一部分；以及通过该偏斜调整电路分析该些第二量化输出中的奇数项量化输出，以产生该些调整信号的一第二部分。

在一些实施例中，产生该些调整信号的该第一部分包含：延迟该些偶数个量化输出中的一最后一者，以产生一延迟量化输出；依序接收该延迟量化输出与该些偶数项量化输出，并且根据该延迟量化输出与该些第二量化输出中的两个信号分别产生多个差值信号；根据该些差值信号中的一对应差值信号执行一绝对值运算，以产生对应的绝对值信号；于该预定期间内接收对应的绝对值信号，并执行一统计运算，以输出对应的计算信号；执行一平均运算以平均该些计算信号，以产生该参考信号；比较每一该些计算信号与该参考信号，以产生该些侦测信号；以及根据该些侦测信号中的一对应侦测信号与该调整信息执行一加法运算，以产生该些调整信号的该第一部分。

在一些实施例中，产生该些调整信号的该第二部分包含：延迟该些奇数个量化输出中的一最后一者，以产生一延迟量化输出；依序接收该延迟量化输出与该些奇数项量化输出，并且根据该延迟量化输出与该些第二量化输出中的两个信号分别产生多个差值信号；根据该些差值信号中的一对应差值信号执行一绝对值运算，以产生对应的绝对值信号；于该预定期间内接收对应的绝对值信号，并执行一统计运算，以输出对应的计算信号；执行一平均运算以平均该些计算信号，以产生该参考信号；以及比较每一该些计算信号与该参考信号，以产生该些侦测信号，其中该些侦测信号为该些调整信号中的该第二部分。

本发明的模拟数字转换器装置及时脉偏斜校正方法主要系利用分析多个时脉信号于偶数个取样周期内的时间差信息以及辅助的调整信息来进行校正，使得输入的信号频率在接近于奈奎斯特频率(Nyquist frequency)时，仍然可以有效地校正时脉偏斜。如此，可降低整体功耗与校正周期。

附图说明

为让揭示文件的上述和其他目的、特征、优点与实施例能更明显易懂，所附附图的说明如下：

图1A为根据本案一些实施例所绘示的一种模拟数字转换器装置的示意图；

图1B为根据本案一些实施例所绘示的图1A中多个时脉信号的波形示意图；

图2A为根据本案的一些实施例所绘示图1A中的调整电路的电路示意图；

图2B为根据本案的一些实施例所绘示图1A中的调整电路的电路示意图；

图2C为根据本案的一些实施例所绘示图1A中的调整电路的电路示意图；

图3为根据本案一些实施例所绘示输入信号SIN的波形图；

图4为根据本案一些实施例所绘示校正时脉偏斜的模拟结果示意图；

图5为根据本案的一些实施例所绘示的一种时脉偏斜校正方法的流程图；

图6为根据本案一些实施例所绘示的一种模拟数字转换器装置的示意图；

图7A为根据本案的一些实施例所绘示图6中的调整电路的电路示意图；以及

图7B为根据本案的一些实施例所绘示图6中的调整电路的电路示意图。

【符号说明】

100、600…模拟数字转换器装置

110…模拟数字转换电路

120…校正电路

130…偏斜调整电路

132、134A、134B、136A、136B…调整电路

140…输出电路

CLK₀～CLK_M-1…时脉信号

Q₀～Q_M-1、CQ_-2～CQ_M-1、CQ_-1…量化输出

SIN…输入信号

fs…取样频率

SP…取样周期

TS…调整信息

ST…预定期间

SOUT…数字信号

T₀～T_M-1…调整信号

205、207…延迟电路

212、214、216、264、266…运算电路

222、224、226…绝对值电路

232、234、236…统计电路

242、244、246…平均电路

252、254、256…比较电路

274、276：滤波电路

284、286：积分电路

D₀～D_M-1…差值信号

A₀～A_M-1…绝对值信号

M₀～M_M-1…最大值信号

REF、REF1、REF2…参考信号

SD₀～SD_M-1、TSD₀～TSD_M-1…侦测信号

TH1…临界值

TR₀～TR_M-1…触发信号

301、302…波形

P1、P2、P3…取样点

π/2、π、3π/2…相位角

500…时脉偏斜校正方法

S510、S520、S530…步骤

具体实施方式

以下将配合相关附图来说明本发明的实施例。在附图中，相同的标号表示相同或类似的元件或方法流程。

请参阅图1A与图1B，图1A为根据本案一些实施例所绘示的一种模拟数字转换器(analog-to-digital converter,ADC)装置100的示意图。图1B为根据本案一些实施例所绘示的图1A中多个时脉信号CLK₀～CLK_M-1的波形示意图。于一些实施例中，ADC装置100操作为具有多通道的一时间交错式(time-interleaved)ADC。

于一些实施例中，ADC装置100包含多个模拟数字转换电路110、校正电路120、偏斜(skew)调整电路130以及输出电路140。值得注意的是，每一个模拟数字转换电路110操作为单一通道。换言之，于此例中，ADC装置100包含M个通道。于一些实施例中，M为一偶数。如图1A所示，多个模拟数字转换电路110用以根据多个时脉信号CLK₀～CLK_M-1的其中之一对输入信号SIN进行模拟数字转换，以产生对应的量化输出Q₀～Q_M-1。

如图1B所示，多个时脉信号CLK₀～CLK_M-1中两个邻近的时脉信号彼此之间存在有一时间间隔，因此，第1个通道与第2个通道会在不同时间执行取样操作与模拟数字转换。举例而言，第1个通道(即根据时脉信号CLK-₀操作的模拟数字转换电路110)于第1个取样时间S1对输入信号SIN进行取样，并进行模拟数字转换，且第2个通道(即根据时脉信号CLK-₁操作的模拟数字转换电路110)于第2个取样时间S2对输入信号SIN进行取样，并进行模拟数字转换。其中，取样时间S1与S2之间的差为取样周期SP(其对应的取样频率为fs，即SP＝1/fs。依此类推，M个通道可根据多个交错时序进行运作)。

承上述，校正电路120耦接至每一个模拟数字转换电路110，以接收多个量化输出Q₀～Q_M-1。校正电路120可依据量化输出Q₀～Q_M-1执行至少一校正运算，以校正多个模拟数字转换电路110中的偏移(offset)与增益(gain)误差，并产生校正后的多个量化输出CQ₀～CQ_M-1。

于一些实施例中，校正电路120可以是前景式校正电路或背景式校正电路。例如，校正电路120可包含一伪随机数值产生器电路(未绘示)与一数字处理电路(未绘示)，其中伪随机数值产生器电路产生一校正信号至模拟数字转换电路110，且数字处理电路可根据多个量化输出Q₀～Q_M-1执行一适应性演算法(即前述的至少一校正运算)，以降低量化输出Q₀～Q_M-1的偏移或误差。上述的校正电路120仅用于示例，本揭示并不以此为限。各种类型的校正运算与校正电路120皆为本揭示所涵盖的范围。

承上述，偏斜调整电路130电性耦接至校正电路120，以接收多个校正后的量化输出CQ₀～CQ_M-1。于一些实施例中，偏斜调整电路130可根据校正后的量化输出CQ₀～CQ_M-1分析多个模拟数字转换电路110之间存在的时脉偏斜(相当于相位误差)，以产生多个调整信号T₀～T_M-1。于一些实施例中，偏斜调整电路系统130将多个调整信号T₀～T_M-1分别输出至多个模拟数字转换电路110，多个调整信号T₀～T_M-1用以指示多个模拟数字转换电路110因时脉偏斜所需调整的时序。

详细而言(以M为偶数为例)，偏斜调整电路130包含调整电路132、134A以及136A。调整电路132用以根据量化输出CQ₀～CQ_M-1中部分的量化输出CQ_k、CQ_k-1及CQ_k+1分析相邻的时脉信号以产生调整信息TS，其中K<M-1，且K和M均为正整数。调整电路134A用以分析校正后的量化输出CQ₀～CQ_M-1中的偶数项量化输出CQ₀、CQ₂、…、CQ_M-2，以产生多个调整信号T₀～T_M-1的第一部分(即T₀、T₂、…、T_M-2)，且调整电路136A用以分析校正后的量化输出CQ₀～CQ_M-1中的奇数项量化输出CQ₁、CQ₃、…、CQ_M-1，以产生多个调整信号T₀～T_M-1的第二部分(即T₁、T₃、…、T_M-1)。

调整电路134A根据偶数项量化输出CQ₀、CQ₂、…、CQ_M-2分析偶数项模拟数字转换电路110之间存在的时脉偏斜(相当于时间差信息)，以产生多个调整信号T₀、T₂、…、T_M-2。由于量化输出CQ_0-对应第1个取样时间S1且量化输出CQ₂对应第3个取样时间S3，此两个对应时间之间的期间差为2个取样周期SP，故分析量化输出CQ_0-以及量化输出CQ₂可得知时脉信号CLK₀与时脉信号CLK₂中于2个取样周期SP内的时间差信息。依此类推，通过此设置方式，调整电路134A可分析出时脉信号CLK₀、CLK₂、…、CLK_M-2中于2个取样周期SP内的时间差信息。

类似地，调整电路136A根据奇数项量化输出CQ₁、CQ₃、…、CQ_M-1分析奇数项模拟数字转换电路110之间存在的时脉偏斜，以产生多个调整信号T₁、T₃、…、T_M-1。通过此设置方式，调整电路136A可分析出时脉信号CLK₁、CLK₃、…、CLK_M-1中于2个取样周期SP内的时间差信息。

于一些实施例中，多个模拟数字转换电路110可根据多个调整信号T₀～T_M-1调整取样操作与/或模拟数字转换操作的执行时序，以等效校正时脉偏斜。或者，于一些实施例中，多个时脉信号CLK₀～CLK_M-1的时序可直接根据多个调整信号T₀～T_M-1被调整，以等效降低时脉偏斜。举例而言，多个调整信号T₀～T_M-1被输入至用于产生多个时脉信号CLK₀～CLK_M-1的时脉产生器、相位内插器或是一数字延迟控制线，以调整多个时脉信号CLK₀～CLK_M-1的相位。上述根据调整信号T₀～T_M-1降低时脉偏斜的设置方式用于示例，且本揭示并不以此为限。

承上述，输出电路140电性耦接至校正电路120，以接收校正后的多个量化输出CQ₀～CQ_M-1。输出电路140根据校正后的多个量化输出CQ₀～CQ_M-1执行数据组合操作，以产生数字信号SOUT。通过数据组合操作，可将M个通道所提供的多个量化输出CQ₀～CQ_M-1组合为具有取样频率fs的单一数字信号SOUT，其中，取样频率fs为M倍的时脉信号频率。于一些实施例中，输出电路140可由多工器电路实现，但本揭示并不以此为限。

调整电路134A用以执行统计运算，以决定偶数项量化输出CQ₀、CQ₂、…、CQ_M-2分别对应的多个计算信号(例如为图2B中的M₀、M₂、…、M_M-2)，并平均这些计算信号以产生参考信号(例如为图2B中的REF1)。调整电路134A更将参考信号与多个计算信号比较，以产生前述的多个调整信号T₀、T₂、…、T_M-2。关于此处的操作将于后述段落中参照图2B详细说明。

相应地，于一些实施例中，调整电路136A用以执行统计运算，以决定奇数项量化输出CQ₁、CQ₃、…、CQ_M-1分别对应的多个计算信号(例如为图2C中的M₁、M₃、…、M_M-1)，并平均这些计算信号以产生参考信号(例如为图2C中的REF2)。调整电路136A更将参考信号与多个计算信号比较，以产生前述的多个调整信号T₁、T₃、…、T_M-1。

于一些实施例中，多个模拟数字转换电路110可根据多个调整信号T₀～T_M-1调整取样操作与/或模拟数字转换操作的执行时序，以等效校正时脉偏斜。模拟数字转换电路110的操作与前述实施例类似，在此不再赘述。

请参考图2A～图2C，图2A～图2C为根据本案的一些实施例所绘示图1A中的调整电路的电路示意图。为了易于理解，图2A～图2C的类似元件将参照图1A指定为相同标号。于图1A所示的实施例中，调整电路132用以传送调整信息TS至调整电路134A。调整电路132包含多个运算电路212、多个绝对值电路222、多个统计电路232、平均电路242以及比较电路252。

值得注意的是，于图2A所示关于调整电路132的实施例中，调整电路132仅接收3个量化输出CQ_k-1、CQ_k、CQ_k+1，然而也可利用超过3个的量化输出来产生调整信息TS，本揭示不限于此。

承上述，多个运算电路212电性耦接至图1A中的校正电路120。多个运算电路212接收部分的量化输出CQ_k-1、CQ_k、CQ_k+1，且上述运算电路212中的一者用以根据量化输出CQ_k-1、CQ_k产生差值信号D_k-1，而上述运算电路212中的另一者用以根据量化输出CQ_k、CQ_k+1产生差值信号D_k。以第1个运算电路212为例，第1个运算电路212接收量化输出CQ_k-1与CQ_k，并将量化输出CQ_k减去量化输出CQ_k-1以产生差值信号D_k-1。其余运算电路212的设置方式与操作可以此类推，故不再重复赘述。于一些实施例中，运算电路212可由减法器或其他具有相同功能的处理电路实现。各种实现运算电路212的电路皆为本揭示所涵盖的范围。

多个绝对值电路222电性耦接至多个运算电路212，以接收多个差值信号D_k-1及D_k。每一绝对值电路222依据多个差值信号D_k-1及D_k中的一对应差值信号执行一绝对值运算，以产生多个绝对值信号A_k-1及A_k中一对应者。以第1个绝对值电路222为例，第1个绝对值电路222接收差值信号D_k-1，并执行绝对值运算以取得差值信号D_k-1的绝对值，以产生绝对值信号A_k-1。其余绝对值电路222的设置方式与操作可以此类推，故不再重复赘述。于一些实施例中，绝对值电路222可由处理电路或整流电路实现，各种实现绝对值电路222的电路皆为本揭示所涵盖的范围。

承上述，多个统计电路232分别耦接至多个绝对值电路222，以分别接收多个绝对值信号A_k-1及A_k。每一统计电路232用以于预定期间ST内持续接收多个绝对值信号A_k-1及A_k中的一对应绝对值信号，并执行统计运算以输出对应的计算信号M_k-1及M_k。

于一些实施例中，前述的统计运算可为最大值运算或是平均运算。以第1个统计电路232为例，第1个统计电路232于该预定期间ST内持续接收绝对值信号A_k-1，并执行最大值运算以输出该预定期间ST内所收到最大的绝对值信号A_k-1为计算信号M_k-1。或者，第1个统计电路232于预定期间ST内持续接收绝对值信号A_k-1，并执行平均运算以平均该预定期间ST内所收到的所有绝对值信号A_k-1为计算信号M_k-1。其余统计电路232的设置方式与操作可依此类推，故不再重复赘述。

于一些实施例中，统计电路232可由数字处理电路、比较器电路与/或暂存器电路实现，但本揭示并不以此为限。各种实现统计电路232的电路皆为本案所涵盖的范围。

承上述，平均电路242电性耦接至多个统计电路232，以接收多个计算信号M_k-1及M_k。平均电路242用以根据多个计算信号M_k-1及M_k执行一平均运算，以平均多个计算信号M_k-1及M_k来产生一参考信号REF。于一些实施例中，平均电路242可由数字处理电路实现，但本揭示并不以此为限。

承上述，比较电路252耦接至平均电路242，以接收参考信号REF。比较电路252用以比较计算信号M_k-1与参考信号REF，以产生调整信息TS。其余比较电路252的设置方式与操作可以此类推，故不再重复赘述。于一些实施例中，比较电路252可由比较器实现。或者，于一些实施例中，比较电路252可由减法器电路实现，并将参考信号REF减去对应的计算信号M_k-1，以产生调整信息TS。上述关于比较器电路252的实施方式用于示例，且本揭示并不以此为限。

承上述，调整电路132系用以计算并产生调整信息TS，并将调整信息TS传送至调整电路134A。调整信息TS系根据相邻的量化输出的时脉信息计算产生。换言之，偏斜调整电路130系根据校正后的量化输出CQ₀～CQ_M-1分析多个模拟数字转换电路110之间存在的时脉偏斜(相当于相位误差)，因而产生调整信息TS，然后依据调整信息TS再产生多个调整信号T₀～T_M-1，以供相应的模拟数字转换电路110依据调整信号T₀～T_M-1调整取样操作与/或模拟数字转换操作的执行时序，以等效校正时脉偏斜。基于上述，偏斜调整电路130或其所产生的调整信息TS有助于让不同通道(即不同模拟数字转换电路110)之间的相位误差正确地收敛至0。

接着，如图2B所示，调整电路134A包含延迟电路205、多个运算电路214、多个绝对值电路224、多个统计电路234、平均电路244、多个比较电路254以及多个运算电路264。

承上述，延迟电路205用以延迟量化输出CQ_M-2，以产生延迟后的量化输出CQ_-2。于一些实施例中，延迟电路205所引入的延迟时间相当于图1B中的周期M×SP。延迟电路205可由各种数字电路实现，例如可为缓冲器、反相器、滤波器等等。上述关于延迟电路205的实现方式用于示例，且本揭示并不以此为限。

多个运算电路214电性耦接至图1A中的校正电路120。多个运算电路214依序接收偶数项量化输出CQ_-2CQ₀…、CQ_M-2中的两者，以分别产生多个差值信号D₀、D₂、…、D_M-2。以第1个运算电路214为例，第1个运算电路214接收量化输出CQ_-2与CQ₀，并将量化输出CQ₀减去量化输出CQ_-2以产生差值信号D₀。其余运算电路214的设置方式与操作可以此类推，故不再重复赘述。于一些实施例中，运算电路214的实施方式与运算电路212类似在此不再赘述。

多个绝对值电路224分别电性耦接至多个运算电路214，以分别接收多个差值信号D₀、D₂、…、D_M-2。每一绝对值电路224依据多个差值信号D₀、D₂、…、D_M-2中的一对应差值信号执行一绝对值运算，以产生多个绝对值信号A₀、A₂、…、A_M-2中一对应者。以第1个绝对值电路224为例，第1个绝对值电路224接收差值信号D₀，并执行绝对值运算以取得差值信号D₀的绝对值，以产生绝对值信号A₀。其余绝对值电路224的设置方式与操作可以此类推，故不再重复赘述。于一些实施例中，绝对值电路224的实施方式与运算电路222类似在此不再赘述。

承上述，多个统计电路234分别耦接至多个绝对值电路224，以分别接收多个绝对值信号A₀、A₂、…、A_M-2。每一统计电路234用以于预定期间ST内持续接收多个绝对值信号A₀、A₂、…、A_M-2中的一对应绝对值信号，并执行统计运算以输出多个计算信号M₀、M₂、…、M_M-2中的一对应者。

于一些实施例中，前述的统计运算可为最大值运算或是平均运算。以第1个统计电路234为例，第1个统计电路234于该预定期间ST内持续接收绝对值信号A₀，并执行最大值运算以输出该预定期间ST内所收到最大的绝对值信号A₀为计算信号M₀。或者，第1个统计电路234于预定期间ST内持续接收绝对值信号A₀，并执行平均运算以平均该预定期间ST内所收到的所有绝对值信号A₀为计算信号M₀。其余统计电路234的设置方式与操作可依此类推，故不再重复赘述。

于一些实施例中，统计电路234可由数字处理电路、比较器电路与/或暂存器电路实现，但本揭示并不以此为限。各种实现统计电路234的电路皆为本案所涵盖的范围。

承上述，平均电路244电性耦接至多个统计电路234，以接收多个计算信号M₀、M₂、…、M_M-2。平均电路244用以根据多个计算信号M₀、M₂、…、M_M-2执行一平均运算，以平均多个计算信号M₀、M₂、…、M_M-2来产生参考信号REF1。于一些实施例中，平均电路244可由数字处理电路实现，但本揭示并不以此为限。

多个比较电路254耦接至平均电路244，以接收参考信号REF1。每一比较电路254用以比较每一计算信号M₀、M₂、…、M_M-2与参考信号REF1，以产生对应的侦测信号SD₀、SD₂、…、SD_M-2。以第1个比较电路254为例，比较电路254比较计算信号M₀与参考信号REF1，以产生侦测信号SD₀。其余比较电路254的设置方式与操作可以此类推，故不再重复赘述。于一些实施例中，比较电路254的实施方式与比较电路252类似在此不再赘述。

多个运算电路264电性耦接至比较电路254。多个运算电路264依序接收对应的侦测信号SD₀、SD₂、…、SD_M-2，与调整信息TS执行加法运算，以产生调整后的侦测信号TSD₀、TSD₂、…、TSD_M-2。以第1个运算电路264为例，第1个运算电路264接收侦测信号SD₀与调整信息TS，并将侦测信号SD₀与调整信息TS相加以产生调整后的侦测信号TSD₀。其余运算电路264的设置方式与操作可以此类推，故不再重复赘述。于一些实施例中，运算电路264可由加法器或其他具有相同功能的处理电路实现。各种实现运算电路264的电路皆为本揭示所涵盖的范围。

于一些实施例中，多个调整后的侦测信号TSD₀、TSD₂、…、TSD_M-2可直接输出为图1A的多个调整信号T₀、T₂、…、T_M-2。于一些实施例中，多个差值信号D₀、D₂、…、D_M-2(或多个调整后的侦测信号TSD₀、TSD₂、…、TSD_M-2)关联于偶数项通道中时脉偏斜的时间信息，其可反映出对应的偶数个模拟数字转换电路110上所产生的时脉偏斜。以第1个运算电路214的操作为例，如图2B所示，由于调整信号T₀是基于量化输出CQ_-2与量化输出CQ₀之间的差值产生的，调整信号T₀可用于指示量化输出CQ₀对应的取样时间S1以及量化输出CQ_-2对应的取样时间S3之间的时间差值。差值信号D₀于时域中可推导为下式(1)：

CQ₀-CQ_-2≈sin(2πf(k+2)T)-sin(2πfk(T+△t))

≈2cos(2πfkT+2πfT+πfk△T)·sin(2πfT-πfk△t)…(1)

其中，(k+2)T用于指示量化输出CQ₀对应的取样时间点，k用于指示量化输出CQ_-2所对应的取样时间点，f为输入信号SIN的频率，T为前述的取样周期SP，Δt为时间差值。

若频率f远小于1/2T，式(1)可进一步被推导为下式(2)：

sin(2πf(k+2)T)-sin(2πfk(T+△t))≈2cos(2πfkT+2πfT+πkf△t)·(2πfT-πfk△t)…(2)

据此，通过比较计算信号M₀与参考信号REF1，可得知时脉偏斜所造成的时间差值Δt的影响。例如，若计算信号M₀大于参考信号REF1，代表时间差值Δt的影响为正。于此条件下，时脉偏斜造成时脉信号CLK₀的相位不正确领先。或者，若计算信号M₀低于参考信号REF1，代表时间差值Δt的影响为负。于此条件下，时脉偏斜造成时脉信号CLK_-0的相位不正确落后。因此，根据不同的比较结果，侦测信号SD₀将具有不同逻辑值，以反映出第1个模拟数字转换电路110因时脉偏斜所需调整的相位信息。依此类推，上述各个操作可适用于各个调整信号T₂、…、T_M-2以及侦测信号SD₂、…、SD_M-2，故于此不再重复赘述。

于一些进一步的实施例中，调整电路134A可还包含多个滤波电路274与多个积分电路284。多个滤波电路274分别耦接至多个运算电路264，以分别接收多个调整后的侦测信号TSD₀、TSD₂、…、TSD_M-2。

多个滤波电路274根据多个调整后的侦测信号TSD₀、TSD₂、…、TSD_M-2与至少一临界值TH1产生多个触发信号TR₀、TR₂、…、TR_M-2。多个积分电路284分别耦接至多个滤波电路274，以分别接收多个触发信号TR₀、TR₂、…、TR_M-2。多个积分电路284根据多个触发信号TR₀、TR₂、…、TR_M-2产生多个调整信号T₀、T₂、…、T_M-2。

承上述，以第1个滤波电路274与第1个积分电路284为例，滤波电路274电性耦接至第1个运算电路264，以接收调整后的侦测信号TSD₀。于一些实施例中，滤波电路274可持续累加调整后的侦测信号TSD₀，并比较所累加的调整后的侦测信号TSD₀与至少一临界值TH1，以输出一或多个触发信号TR₀。例如，当所累加的调整后的侦测信号TSD₀大于至少一临界值TH1时，滤波电路274将所累加的调整后的侦测信号TSD₀输出为对应的触发信号TR0。第1个积分电路284耦接至第1个滤波电路274，以接收触发信号TR₀。积分电路284用以累积触发信号TR₀，并将所累积的触发信号TR₀输出为调整信号T₀，以配合不同的控制时序方法。其余滤波电路274与积分电路284的设置方式与操作可以此类推，故不再重复赘述。

通过设置滤波电路274，可降低校正时脉偏斜的执行次数，以降低ADC装置100的动态功耗。同时，通过设置滤波电路274亦可降低校正时脉偏斜所引起的抖动(jitter)。通过设置积分电路284，可配合时序调整方法为一个对应值调整的方式。于实际应用中，滤波电路274与积分电路284可以根据实际需求选择性地设置。此外，前述的临界值TH1亦可根据实际需求调整。

于不同实施例中，前述的滤波电路274与积分电路284可由至少一比较器(例如可用于比较触发信号与临界值TH1或比较累积的触发信号)、至少一暂存器(例如可用于储存前述的累加信号或累积的触发信号等等)、至少一清除电路(例如可用于清除前述暂存器的数据)与/或至少一运算电路(例如可用于产生累加信号或用于累积触发信号)实现。上述关于滤波电路274与积分电路284的设置方式用于示例，且本揭示并不以此为限。

承上述，如图2C所示，调整电路136A包含延迟电路207、多个运算电路216、多个绝对值电路226、多个统计电路236、平均电路246以及多个比较电路256。

延迟电路207用以延迟量化输出CQ_M-1，以产生延迟后的量化输出CQ_-1。多个运算电路216依序接收奇数项量化输出CQ_-1CQ₁…、CQ_M-1中的两者，以分别产生多个差值信号D₁、D₃、…、D_M-1。多个绝对值电路226分别电性耦接至多个运算电路216，以分别接收多个差值信号D₁、D₃、…、D_M-1，并分别产生多个绝对值信号A₁、A₃、…、A_M-1。多个统计电路236分别接收多个绝对值信号A₁、A₃、…、A_M-1，并分别输出多个计算信号M₁、M₃、…、M_M-1。平均电路246用以平均多个计算信号M₁、M₃、…、M_M-1来产生参考信号REF2。每一比较电路256用以比较每一计算信号M₁、M₃、…、M_M-1与参考信号REF2，以产生对应的侦测信号SD₁、SD₃、…、SD_M-1。调整电路136A的操作方式皆与调整电路134A相同，在此不再赘述。

于一些进一步的实施例中，调整电路136A可还包含多个滤波器电路276与多个积分器电路286，其中滤波器电路276根据多个侦测信号SD1～SD_M-1相应产生多个触发信号TR₁、TR3、…、TR_M-1，积分器电路286根据多个触发信号TR₁、TR3、…、TR_M-1产生多个调整信号T₁、T₃、…、T_M-1。滤波器电路276与积分器电路286与操作皆类似于前述的滤波器电路274与积分器电路284，故不再重复赘述。

参照图3，图3为根据本案一些实施例所绘示输入信号SIN的波形图。在一些情形下，当输入信号SIN的频率f接近于1/2取样频率fs(奈奎斯特频率/Nyquist frequency)，即f≈1/2TS时，可从上式(1)推导出下式(3)：

CQ₀-CQ_-2≈2cos(2πfkT+2πfT+πf△T)·sin(π-πfk△t)…(3)

根据式(3)可得知，时间差值Δt的信息与因子sin(π)相关。如波形301所示，当输入信号SIN对应于相位角π时，对应的取样点P1位于输入信号SIN中斜率最大的位置。因此，经由取样点P1所分析出的时间差值Δt的信息可具有较明显的变化。如此一来，在输入信号SIN的频率f接近于1/2取样频率fs(奈奎斯特频率/Nyquist frequency)的情形下，通过分析时脉信号CLK₀～CLK_M-1在偶数个取样周期SP(如此例中，为2个取样周期ST)内的时间差信息，ADC装置100可有效地校正时脉偏斜。

于一些相关技术中，偏斜调整电路130分析多个时脉信号在每个取样周期内的时间差信息。在这些技术中，上式(1)中的(k+2)T需修正为(k+1)T，且式(3)的因子sin(π-πfkΔt)需修正为sin(π/2-πfkΔt)。据此，时间差值Δt的信息与因子sin(π/2)相关。如波形302所示，当输入信号SIN对应于相位角π/2时，对应的取样点P2或P3皆位于波谷或波峰的位置，其变化相对不大。因此，经由取样点P2或P3所分析出的时间差值Δt的信息较不足够，而无法在输入信号SIN的频率f接近于1/2取样频率fs(奈奎斯特频率/Nyquist frequency)的情形下有效地校正时脉偏斜。

请参照图4，图4为根据本案一些实施例所绘示校正时脉偏斜的模拟结果示意图。如图4所示，于一实验例中，图1A的ADC装置100设置为具有8个通道(即具有8个模拟数字转换电路110)，输入信号SIN的频率f设定为7.8GHz，且取样频率fs设置为16GHz。在输入信号SIN的频率f接近于1/2取样频率fs(奈奎斯特频率/Nyquist frequency)下，通过前述实施例的校正操作，可看出8个通道之间的相位误差能够逐渐且正确地收敛至0。

请参考图5，图5为根据本案的一些实施例所绘示的一种时脉偏斜校正方法500的流程图。为易于理解，时脉偏斜校正方法500将参照前述各附图进行描述。于一实施例中，时脉偏斜校正方法500首先执行步骤S510，根据多个模拟数字转换电路110所产生的多个量化输出Q₀～Q_M-1执行至少一校正运算，以产生多个量化输出CQ₀～CQ_M-1。

时脉偏斜校正方法500接着执行步骤S520，通过偏斜调整电路130根据部分校正后的量化输出CQ_k-1、CQ_k、CQ_k+1分析相邻的时脉信号以产生调整信息TS。

时脉偏斜校正方法500接着执行步骤S530，通过偏斜调整电路130依据校正后的量化输出CQ₀～CQ_M-1以及调整信息TS分析时脉信号CLK₀～CLK_M-1于偶数个取样周期SP内的时间差信息，以产生多个调整信号T₀～T_M-1，借此降低模拟数字转换电路110的时脉偏斜。前述各个操作的说明与其实施方式可参考前述各实施例的描述，故于此不再重复赘述。

于另一实施例中，图6为根据本案一些实施例所绘示的一种模拟数字转换器装置600的示意图。于一些实施例中，ADC装置600操作为具有多通道的一时间交错式(time-interleaved)模拟数字转换器。于此实施例中，ADC装置600与ADC装置100类似，两者的差异在于偏斜调整电路130的实施方式。

承上述，于此实施例中，偏斜调整电路130A包含调整电路132、134B及136B。调整电路132用以根据部分校正后的量化输出CQ_k、CQ_k-1及CQ_k+1分析相邻的时脉信号以产生调整信息TS。接着，调整电路132用以传送调整信息TS至调整电路136B，调整电路136B用以根据调整信息TS分析校正后的量化输出中的奇数项量化输出CQ₁、CQ₃、…、CQ_M-1，以产生多个调整信号T₀～T_M-1的第二部分(即T₁、T₃、…、T_M-1)。

承上述，图6所示的调整电路132的实施方式与第1图所示的调整电路132的实施方式相同，在此不再赘述。值得注意的是，图6所示的实施例与第1图所示的实施例的差异在于，调整电路134B及调整电路136B的实施方式。请参考图7A及图7B，图7A及图7B为根据本案的一些实施例所绘示图6中的调整电路的电路示意图。为了易于理解，图7A及图7B的类似元件将参照图6指定为相同标号。

承上述，如图7A所示，调整电路134B包含延迟电路205、多个运算电路214、多个绝对值电路224、多个统计电路234、平均电路244以及多个比较电路254。在一些实施例中，调整电路134B中的电路及/或元件的功能均与调整电路134A中的电路及/或元件的功能类似，故于此不再赘述。此外，在一些实施例中，调整电路134B的操作方式与调整电路136A类似，故在此亦不再赘述

接着，如图7B所示，调整电路136B包含延迟电路207、多个运算电路216、多个绝对值电路226、多个统计电路236、平均电路246、多个比较电路256以及多个运算电路266。在一些实施例中，调整电路134B中的电路及/或元件的功能均与调整电路134A中的电路及/或元件的功能类似，故于此不再赘述。

承上述，多个运算电路266电性耦接至比较电路256。多个运算电路266依序接收对应的侦测信号SD₁、SD₃、…、SD_M-1，与调整信息TS执行加法运算，以产生调整后的侦测信号TSD₁、TSD₃、…、TSD_M-1。以第1个运算电路266为例，第1个运算电路266接收侦测信号SD₁与调整信息TS，并将侦测信号SD₁与调整信息TS相加以产生调整后的侦测信号TSD₁。其余运算电路266的设置方式与操作可以此类推，故不再重复赘述。于一些实施例中，运算电路266的实施方式与运算电路264相同，在此不再赘述。调整电路136B的操作方式皆与调整电路134A类似，在此不再赘述。

综上所述，本揭露的模拟数字转换器装置及时脉偏斜校正方法主要系利用分析多个时脉信号于偶数个取样周期内的时间差信息以及辅助的调整信息来进行校正，使得输入的信号频率在接近于奈奎斯特频率(Nyquist frequency)时，仍然可以有效地校正时脉偏斜。如此，可降低整体功耗与校正周期。

在说明书及权利要求书中使用了某些词汇来指称特定的元件。然而，所属技术领域中具有通常知识者应可理解，同样的元件可能会用不同的名词来称呼。说明书及权利要求书并不以名称的差异做为区分元件的方式，而是以元件在功能上的差异来做为区分的基准。在说明书及权利要求书所提及的“包含”为开放式的用语，故应解释成“包含但不限定于”。另外，“耦接”在此包含任何直接及间接的连接手段。因此，若文中描述第一元件耦接于第二元件，则代表第一元件可通过电性连接或无线传输、光学传输等信号连接方式而直接地连接于第二元件，或者通过其他元件或连接手段间接地电性或信号连接至该第二元件。

另外，除非说明书中特别指明，否则任何单数格的用语都同时包含复数格的涵义。

以上仅为本发明的较佳实施例，凡依本发明请求项所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (10)

1.一种模拟数字转换器装置，其特征在于，包含：

多个模拟数字转换电路，用以根据多个时脉信号转换一输入信号以产生多个第一量化输出；

一校正电路，用以根据该些第一量化输出执行至少一校正运算，以产生多个第二量化输出；以及

一偏斜调整电路，还包含：

一第一调整电路，用以根据部分的该些第二量化输出分析相邻的时脉信号以产生一调整信息；

其中，该偏斜调整电路用以根据该些第二量化输出以及该调整信息分析该些时脉信号于偶数个取样周期内的一时间差信息，以产生多个调整信号，其中该些调整信号用以降低该些模拟数字转换电路的一时脉偏斜。

2.根据权利要求1所述的模拟数字转换器装置，其特征在于，其中该第一调整电路还包含：

多个运算电路，用以接收部分的该些第二量化输出，并且该些运算电路用以根据部分的该些第二量化输出中的两个信号分别产生多个差值信号；

多个绝对值电路，其中每一该些绝对值电路用以根据该些差值信号中的一对应差值信号执行一绝对值运算，以产生对应的绝对值信号；

多个统计电路，其中每一该些统计电路用以于一预定期间内接收对应的绝对值信号，并执行一统计运算，以输出对应的计算信号；

一平均电路，用以执行一平均运算以平均该些计算信号，以产生一参考信号；以及

一比较电路，用以比较每一该些计算信号与该参考信号，以产生该调整信息。

3.根据权利要求2所述的模拟数字转换器装置，其特征在于，其中该偏斜调整电路还包含：

一第二调整电路，用以根据该调整信息分析该些第二量化输出中的偶数项量化输出，以产生该些调整信号的一第一部分；以及

一第三调整电路，用以分析该些第二量化输出中的奇数项量化输出，以产生该些调整信号的一第二部分。

4.根据权利要求3所述的模拟数字转换器装置，其特征在于，其中该第二调整电路还包含：

一延迟电路，用以延迟该些偶数个量化输出中的一最后一者，以产生一延迟量化输出；

多个第一运算电路，用以依序接收该延迟量化输出与该些偶数项量化输出，并且该些第一运算电路用以根据该延迟量化输出与该些第二量化输出中的两个信号分别产生多个差值信号；

多个绝对值电路，其中每一该些绝对值电路用以根据该些差值信号中的一对应差值信号执行一绝对值运算，以产生对应的绝对值信号；

多个统计电路，其中每一该些统计电路用以于该预定期间内接收对应的绝对值信号，并执行一统计运算，以输出对应的计算信号；

一平均电路，用以执行一平均运算以平均该些计算信号，以产生该参考信号；

多个比较电路，用以比较每一该些计算信号与该参考信号，以产生多个侦测信号；以及

多个第二运算电路，其中每一该些第二运算电路用以根据该些侦测信号中的一对应侦测信号与该调整信息执行一加法运算，以产生该些调整信号的该第一部分。

5.根据权利要求3所述的模拟数字转换器装置，其特征在于，其中该第三调整电路还包含：

一延迟电路，用以延迟该些奇数个量化输出中的一最后一者，以产生一延迟量化输出；

多个第一运算电路，用以依序接收该延迟量化输出与该些奇数项量化输出，并且该些第一运算电路用以根据该延迟量化输出与该些第二量化输出中的两个信号分别产生多个差值信号；

多个绝对值电路，其中每一该些绝对值电路用以根据该些差值信号中的一对应差值信号执行一绝对值运算，以产生对应的绝对值信号；

多个统计电路，其中每一该些统计电路用以于该预定期间内接收对应的绝对值信号，并执行一统计运算，以输出对应的计算信号；

一平均电路，用以执行一平均运算以平均该些计算信号，以产生该参考信号；以及

多个比较电路，用以比较每一该些计算信号与该参考信号，以产生多个侦测信号，其中该些侦测信号为该些调整信号中的该第二部分。

6.一种时脉偏斜校正方法，其特征在于，包含：

根据多个模拟数字转换电路所产生的多个第一量化输出执行至少一校正运算，以产生多个第二量化输出；

通过一偏斜调整电路根据部分的该些第二量化输出分析相邻的时脉信号，以产生一调整信息；以及

通过该偏斜调整电路依据该些第二量化输出以及该调整信息分析该些时脉信号于偶数个取样周期内的一时间差信息，以产生多个调整信号；

其中该些调整信号用以降低该些模拟数字转换电路的一时脉偏斜。

7.根据权利要求6所述的时脉偏斜校正方法，其特征在于，其中产生该调整信息包含：

依序接收部分的该些第二量化输出，并且多个运算电路根据部分的该些第二量化输出中的两个信号分别产生多个差值信号；

根据该些差值信号中的一对应差值信号执行一绝对值运算，以产生对应的绝对值信号；

于一预定期间内接收对应的绝对值信号，并执行一统计运算，以输出对应的计算信号；

执行一平均运算以平均该些计算信号，以产生一参考信号；以及

比较每一该些计算信号与该参考信号，以产生该调整信息。

8.根据权利要求7所述的时脉偏斜校正方法，其特征在于，其中产生该些调整信号包含：

通过该偏斜调整电路根据该调整信息分析该些第二量化输出中的偶数项量化输出，以产生该些调整信号的一第一部分；以及

通过该偏斜调整电路分析该些第二量化输出中的奇数项量化输出，以产生该些调整信号的一第二部分。

9.根据权利要求8所述的时脉偏斜校正方法，其特征在于，其中产生该些调整信号的该第一部分包含：

延迟该些偶数个量化输出中的一最后一者，以产生一延迟量化输出；

依序接收该延迟量化输出与该些偶数项量化输出，并且根据该延迟量化输出与该些第二量化输出中的两个信号分别产生多个差值信号；

根据该些差值信号中的一对应差值信号执行一绝对值运算，以产生对应的绝对值信号；

于该预定期间内接收对应的绝对值信号，并执行一统计运算，以输出对应的计算信号；

执行一平均运算以平均该些计算信号，以产生该参考信号；

比较每一该些计算信号与该参考信号，以产生该些侦测信号；以及

根据该些侦测信号中的一对应侦测信号与该调整信息执行一加法运算，以产生该些调整信号的该第一部分。

10.根据权利要求8所述的时脉偏斜校正方法，其特征在于，其中产生该些调整信号的该第二部分包含：

延迟该些奇数个量化输出中的一最后一者，以产生一延迟量化输出；

依序接收该延迟量化输出与该些奇数项量化输出，并且根据该延迟量化输出与该些第二量化输出中的两个信号分别产生多个差值信号；

根据该些差值信号中的一对应差值信号执行一绝对值运算，以产生对应的绝对值信号；

于该预定期间内接收对应的绝对值信号，并执行一统计运算，以输出对应的计算信号；

执行一平均运算以平均该些计算信号，以产生该参考信号；以及

比较每一该些计算信号与该参考信号，以产生该些侦测信号，其中该些侦测信号为该些调整信号中的该第二部分。

Images