CN104205644B - 用以改善模拟到数字转换器输出的系统、装置及方法 - Google Patents
用以改善模拟到数字转换器输出的系统、装置及方法 Download PDFInfo
- Publication number
- CN104205644B CN104205644B CN201280071854.8A CN201280071854A CN104205644B CN 104205644 B CN104205644 B CN 104205644B CN 201280071854 A CN201280071854 A CN 201280071854A CN 104205644 B CN104205644 B CN 104205644B
- Authority
- CN
- China
- Prior art keywords
- sample
- converters
- value
- statistical
- numeral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 238000012937 correction Methods 0.000 claims abstract description 43
- 238000012545 processing Methods 0.000 claims description 8
- 238000011156 evaluation Methods 0.000 claims 1
- 238000005070 sampling Methods 0.000 description 18
- 238000005516 engineering process Methods 0.000 description 11
- 239000012634 fragment Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000003491 array Methods 0.000 description 7
- 238000009826 distribution Methods 0.000 description 7
- 230000001105 regulatory effect Effects 0.000 description 6
- 238000004088 simulation Methods 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 238000001228 spectrum Methods 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 230000006735 deficit Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003252 repetitive effect Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 241000208340 Araliaceae Species 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000005621 ferroelectricity Effects 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000005303 weighing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1028—Calibration at two points of the transfer characteristic, i.e. by adjusting two reference values, e.g. offset and gain error
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
- H03M1/069—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps
- H03M1/0695—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps using less than the maximum number of output states per stage or step, e.g. 1.5 per stage or less than 1.5 bit per stage type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
- H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Error Detection And Correction (AREA)
Abstract
根据各种实施例，提出了一种涉及确定和校正模拟到数字（A‑D）转换器阵列（其可以被实现为宽带ADC的部分）的输出样本之间的信号不平衡的系统、装置和方法。统计模块和校正模块与A‑D转换器阵列相关联。统计模块被配置为从多个A‑D转换器接收数字样本，并且使用从其接收到的一组数字样本来生成针对每个A‑D转换器的统计样本值。校正模块被配置为针对多个A‑D转换器中的至少一个通过将针对多个A‑D转换器的至少一个的统计样本值与参考值进行比较来确定偏移值，并且将该偏移值应用于来自该至少一个A‑D转换器的数字样本，以生成经校正的数字样本。
Description
技术领域
本公开大体上涉及模拟到数字（A-D）转换器，并且更具体地涉及检测和校正存在于与宽带A-D转换器相关联的时间交织A-D转换器的阵列的输出信号中的信号不平衡。
背景技术
目前，例如通信接收器和调谐器的各种应用被实现成使得它们要求产生具有非常高的采样率和高有效位数（ENOB）的数字输出样本或信号的模拟到数字（A-D）转换器。例如，基于电缆数据服务接口规范（DOCSIS）标准的接收器系统可以被实现成使得存在针对支持跨大约54至1004 MHz的工作频率范围的多至8组8-结合（bonded）6 MHz信道的接收的需要。传统的方法包括：实现多个模拟调谐器，然而，此类技术可能在结果所得的功率和面积要求方面是低效的。另一种方法可能包括实现支持所需的工作频率范围的宽带采样调谐器。
此类宽带采样调谐器有效地是宽带A-D转换器，在本实施例中，可能要求其以3GS/秒（每秒千兆样本）的速率进行采样，具有1 GHz的输入带宽和最小10.5位的ENOB。此类宽带A-D转换器（具有上述性能要求）的实现可能即使使用最新一代的技术（例如，深亚微米技术）也是极具挑战性。因此，此类宽带高采样率A-D转换器通常被实现为每个都具有较低的采样率（例如，宽带A-D转换器的采样率的小部分）的时间交织的A-D转换器的阵列。
然而，包括A-D转换器阵列的时间交织输出的此类布置公知要遭受由于阵列的单独A-D转换器的输出之间的DC（例如，平均值）和增益（例如，峰至峰值）不平衡而造成的信号损伤。DC和增益不平衡这二者通常导致采样电平中的错误，其继而可能导致生成频域中的一个或多个伪峰，这称为时间交织错误。
尝试校正此类错误的技术通常基于在例如A-D转换器阵列的初始化过程或在模拟域中应用校正来对DC和增益不平衡进行校正的期间运行校准工具。然而，此类技术具有的缺点：不存在针对校准漂移（例如，针对在数字域中执行的校准或校正）的实时校正，并且可能具有相关联的时间和/或电路开销。
附图说明
图1是包括典型的时间交织A-D转换器的系统的框图。
图2图示与典型的4段时间交织A-D转换器相关的信号图。
图3图示在理想条件下的典型时间交织A-D转换器的频域性能。
图4图示在实用条件下（即，具有各种错误）的典型时间交织A-D转换器的频域性能。
图5是根据本公开的各种实施例的包括时间交织A-D转换器的系统的框图。
图6呈现示例性测试模拟信号的时域表示。
图7是图示根据本公开的各种实施例的方法的流程图。
图8是图示根据本公开的各种实施例的方法的流程图。
图9图示根据本公开的各种实施例的时间交织A-D转换器的时域性能。
图10和图11图示根据本公开的各种实施例的时间交织A-D转换器的频域性能。
具体实施方式
在跟着的描述中，相似的组件被给定相同的附图标记，而不管它们是否被示出在不同的方面中。为了以清楚且简明的方式说明本公开的一个或多个方面，附图不必按比例绘制并且某些特征可以以某种示意形式而示出。关于一个方面所描述和/或图示的特征可以以相同的方式或以类似的方式在一个或多个其他方面和/或结合或替代本文所公开的技术的其他方面的特征来使用。
根据本公开的各种实施例，为了解决由（例如，与宽带A-D转换器相关联的）（时间交织）A-D转换器的阵列所生成的输出数字样本之间的任何不平衡，（阵列的）每个A-D转换器的一组样本被处理（例如，实时地），以生成与该A-D转换器相关联的统计样本值（例如，平均值、最大值等）。此外，为了校正A-D转换器中的至少一个的输出样本中的一个或多个信号不平衡，例如实时地将该A-D转换器的所生成的统计样本值与参考值进行比较，以获得校正偏移值。此外，偏移值然后被实时地应用于该A-D转换器的一个或多个输出数字样本，从而生成经校正的数字样本。（通过生成和应用偏移值）校正输出样本的以上技术可以使用对应的统计样本值针对A-D转换器阵列的每个A-D转换器而执行。
在广泛的概述，根据本公开的各种实施例的装置、系统和方法可以结合通信接收器或调谐器系统（或作为其一部分）来实现。通过说明的方式，此类接收器和/或调谐器系统可以被用于任何数量的通信使能的设备中，诸如，服务器、台式计算机、膝上型计算机、移动设备、智能电话、游戏设备、平板计算设备、网络设备等。沿着这些线，所公开的实施例可以与被配置为接收无线射频信号或通过电缆（或其他有线介质）接收信号的宽带接收器的一个或多个A-D转换器关联地实现。此类接收器可以被配置成基于DOCSIS标准、与个域网相关联的任何标准、和/或其他通信标准来操作。
根据本公开的各种实施例中，提出了一种用以确定和校正A-D转换器阵列（其可以被实现为宽带ADC的部分）的输出样本之间的信号不平衡的装置。该装置可以包括多个A-D转换器、统计模块、校正模块、和样本交织器。多个A-D转换器中的每个可以被配置为处理输入模拟信号并且生成数字样本。
统计模块可以被配置为从A-D转换器的每个接收数字样本，并且使用从其接收到的一组数字样本来生成与每个A-D转换器相关联的统计样本值。统计模块可以包括一组或多个专用统计模块，每个专用统计模块被配置成从多个A-D转换器之一接收数字样本，并生成针对对应的A-D转换器的统计样本值。所生成的统计样本值可以包括样本组的样本值的平均或平均数、样本组的最大样本值、或样本组的峰至峰值（即，最大和最小值之间的差异）中的一个或多个和/或样本组的其他统计量。
校正模块可以被配置为针对多个A-D转换器中的至少一个（或每个）通过将针对该A-D转换器所生成的统计样本值与参考值进行比较来确定偏移值。参考值可以是针对除了针对其计算偏移值的A-D转换器之外的A-D转换器之一（随机选择的）所生成的统计样本值。替代地，参考值可以是来自所有的A-D转换器的所生成的统计值的最大（或最小）统计值，或者可以是与所生成的统计值不关联的预定值。校正模块可以被进一步配置为将偏移值应用于从A-D转换器（针对其计算了偏移值）接收到的一个或多个数字样本，以生成经校正的数字样本。
样本交织器可以被配置成对由多个A-D转换器所产生的数字样本执行时间交织，以生成（期望的）高采样率数字输出。可以在已经由校正模块对数字样本进行校正之前或之后执行此类时间交织。
根据本公开的各种实施例中，提出了一种用以确定和校正A-D转换器阵列（其可以被实现为宽带ADC的部分）的输出样本之间的信号不平衡的方法。该方法可以包括使用从多个A-D转换器中的每个接收到的一组数字样本来生成针对所述多个A-D转换器中的每个的统计样本值。所生成的统计样本值可以包括样本组的样本值的平均或平均数、样本组的最大样本值、或样本组的峰至峰值中的一个或多个和/或样本组的其他统计量。
该方法可以进一步包括确定偏移值，包括将多个A-D转换器中的至少一个（或每个）的统计样本值与参考值进行比较，以及将偏移值应用于从该A-D转换器接收到的一个或多个数字样本以生成经校正的数字样本。参考值可以是针对除了针对其计算偏移值的A-D转换器之外的A-D转换器之一（随机选择的）所生成的统计样本值、来自所有的A-D转换器的所生成的统计值的最大（或最小）统计值、或者与所生成的统计值不关联的预定值。
该方法可以进一步包括对由多个A-D转换器所产生的数字样本进行时间交织，以生成（期望的）高采样率数字输出。此类高采样率输出具有等于阵列的单独A-D转换器的采样率乘以阵列中的A-D转换器的数量的采样率。可以在已经使用偏移值来校正了数字样本之前或之后执行此类时间交织。
根据本公开的各种实施例中，提出了一种用以校正A-D转换器阵列的输出样本之间的信号不平衡的系统。该系统包括多个A-D转换器、一个或多个处理单元和样本时间交织。每个A-D转换器可以被配置为生成数字样本，并将样本提供到处理单元。处理单元在接收到来自A-D转换器的数字样本时针对多个A-D转换器中的每个使用来自从该A-D转换器接收到的数字样本的一组数字样本来生成统计样本值。处理单元然后可以针对A-D转换器中的至少一个例如通过将针对该特定A-D转换器的统计样本值与参考值进行比较来确定偏移值。此外，处理单元可以将偏移值应用于从该特定A-D转换器接收到的数字样本，以生成经校正的数字样本。样本交织器可以对从A-D转换器接收到的数字样本时间地交织（即对其执行时间交织）。样本交织器可以被配置成在对来自一个或多个A-D转换器的一个或多个数字样本进行校正之前或之后执行时间交织。
这些和其他的特征和特性以及结构的相关元件和部件的组合的操作和功能的方法和制造的经济性将在参照附图考虑以下描述和所附权利要求时变得更显而易见，所述附图、描述和权利要求都形成本说明书的部分，其中相似的附图标记标明各图中的对应部分。然而应当明确理解，附图仅出于说明和描述的目的，并不意味对权利要求的限制的限定。除非上下文另有明确说明，如在本说明书和权利要求中所使用的，单数形式“一”、“一个”和“该”包括复数对象。
现在转到本公开的各个方面，图1描绘了包括使用低采样率时间交织A-D转换器段120的阵列（例如，N个段120，其中N是大于1的正整数）而实现的典型宽带高采样率A-D转换器110的系统100的示例。在此类时间交织A-D转换器阵列实现中，来自所有的A-D转换器段120的数字样本最后以时间交织的方式混合，以使得混合后的数字输出具有等于每个段120的采样率N倍的采样率，并且每个段120的样本时间地散布在混合后的输出内，以使得混合后的输出中的每第N个样本是来自特定一个（并且相同的）段120的样本。
在本示例中，A-D转换器110不包括用以检测和/或校正来自A-D转换器段120的输出样本中的信号损伤的能力，例如，这是因为段120之间的DC和/或增益不平衡所造成的。如所示的，系统100可以包括低噪声放大器（LNA）130、采样与保持（S/H）模块140、低采样率A-D转换器150、以及时间交织器模块160。
LNA 130被配置为对系统100处接收到的模拟输入信号（例如，射频信号）进行放大，并且并行地（且同时）将放大后的信号传递到N个A-D转换器段120中的每个。每个A-D转换器段120包括S/H模块140和A-D转换器150。S/H模块（例如，S/H模块140）通常被配置成对从LNA 130接收到的模拟信号进行采样，并且在指定的最小时间段内将采样后的信号值保持（或锁定或冻结）在恒定水平处（例如，根据相关联的A-D转换器150的采样率）。S/H模块通常与A-D转换器一起用来消除会破坏模拟到数字转换处理的输入信号中的变化。典型的S/H模块将电荷存储在电容器中，并且包括至少一个快速FET开关和/或要被用作开关的其他类型的晶体管。此类S/H模块还可以包括至少一个运算放大器。在一些实施例中，N个S/H模块140前面是被配置为以每个S/H模块140的采样率N倍的采样率对来自LNA 130的模拟信号进行采样的S/H模块（未示出）。通常，此类附加S/H模块被用来改善可能存在于S/H模块140之间的定时失配。
像典型A-D转换器的A-D转换器150被配置为处理来自对应的S/H模块140的经采样的模拟信号并且使模拟信号数字化以生成数字样本。数字样本通常被表示为使用不同的编码方案之一来编码的数字值（与模拟信号的电压或电流的量值成比例）。通常，数字输出样本使用二进制补码二进制编码方案来编码，但是可以使用其他方案，诸如格雷编码方案。来自N个A-D转换器150中的每个的数字样本被提供到时间交织器模块160以组合N个样本流，并生成具有来自A-D转换器150的单独样本流的采样率N倍的采样率的经时间交织的数字样本流。例如，每个段120的样本时间地散布在经时间交织的数字样本输出内，以使得输出中每第N个样本是来自特定一个（且同样的）段120的样本。
在图2中示出了针对四个段120（每个都具有S/H模块140和A/D转换器150）的时间交织采样的示例。如所示的，模拟信号205由四个段120中的每个进行采样和数字化，以生成数字输出210、215、220和225。为了实现作为对这些数字输出进行时间交织的结果的更高的采样率，如所示的，每个S/H模块140的采样时钟可以被适当地布置，例如，如图2中所示，在段120之间具有90度的相位偏移（其基本上导致使由每个S/H模块140的采样的开始偏移）。数字输出210、215、220和225例如由交织器模块160进行组合，以生成具有段采样率4倍的采样率的数字输出。
例如，如图1中所示和上面所讨论的，典型的时间交织A-D转换器实现遭受由于单独的A-D转换器段（例如，段120）的输出之间的DC（例如，平均值）和增益（例如，峰至峰值）不平衡而造成的信号损伤。DC和增益不平衡这二者通常导致例如从交织器获得的数字输出的采样电平中的错误，其继而可能导致一个或多个伪峰被生成在数字输出信号的频域中。
图3和4图示了不具有和具有增益和DC不平衡的经由具有3.2 GS/秒（千兆样本每秒）的最终采样率的8段10位时间交织A-D转换器的模拟而获得的信号的频谱的幅度分布。模拟的8段10位A-D转换器可以基于以上关于图1所讨论的实现。图3涉及利用包含在大约500 MHz频率处以1 MHz间隔的6个通道的输入频谱的对输入信号的A-D转换器的“理想”操作。在该示例中，理想的操作涉及不具有增益或DC不平衡的A-D转换器输出。作为此类理想操作的结果，如图3中所示，幅度分布曲线305仅具有与500 MHz附近的输入信号频率对应的（一个或多个）峰，并且不具有其他伪峰。图4图示了作为模拟具有高达3%的随机分布的段不平衡的8段A-D转换器的操作的结果而获得的输出的幅度分布曲线405。如可以看到的，除了与500 MHz附近的输入信号频率对应的幅度峰值之外，分布405具有因时间交织错误而生成的明显伪峰。
现在转到图5，其图示包括宽带高采样率时间交织A-D转换器（例如，ADC 110）以使模拟信号（例如，图6中所示的信号605）数字化的系统500的示例。信号605图示了包括500MHz频率处的具有1 MHz间隔的6个载波的在时域中应用的复杂测试波形。根据本公开的各种实施例，系统500包括DC和增益不平衡校正能力。一般，在系统500中，不像典型ADC相关的时间交织错误校正技术，DC和增益不平衡校正应用在数字域中并且实时地应用（从而补偿ADC段匹配中的任何时间依赖的变化）。
如所示的，在一些实施例中，系统500包括LNA 130、K个A-D转换器段120（其中，K是大于1的正整数）、统计模块510（包括专用统计模块520）、校正模块530、和时间交织器模块160。K个段120中的每个包括采样与保持（S/H）模块140、和A-D转换器150。虽然针对每个段120而示出了单独的S/H模块140，但是可能仅存在用于段120的利用去复用器到每个单独的段120的一个共同的S/H模块。通常，在系统500中，例如使用统计模块510对来自每个段120的样本进行分析，并且例如由校正模块530使用经分析的数据来确定与每个段120相对于参考值的增益和/或DC不平衡对应的校正因素。虽然仅示出了一个校正模块530，但是其仅出于说明目的。可能存在可以在一个或多个段120之间复用的多于一个校正模块。此外，关于系统500，假设因为输入模拟信号的频谱可以包含每个都具有伪随机调制的多个（例如，高达160个）不相关的通道，所以针对每个段（例如，段120）的样本将具有与输入信号基本上相同的功率密度分布。
在操作中，对于不平衡校正，来自每个A-D转换器150的数字样本被提供到统计模块510。例如，每个专用统计模块520可以被配置为接收来自A-D转换器150之一的数字样本。这样，每个专用统计模块520可以被配置成使用从对应的A-D转换器150接收到的一组样本来计算针对所述A-D转换器150的统计样本值。所生成的统计样本值可以包括（样本组的）的平均或平均样本值、最大或峰至峰样本值、和/或样本组的其他统计量。
图7是图示根据本文所公开的各种实施例的例如在系统500内与统计模块510（或每个专用统计模块520）关联地执行以获得针对有限样本组的一个或多个统计样本值的方法700的流程图。例如，对于每个段120，方法700可以开始于操作705处，其中由该段的S/H模块140对（例如，在使用LNA 130来放大信号605之后获得的）模拟信号进行采样。然后在操作710中，可以由该段的A-D转换器150对经采样的信号进行数字化，以获得数字样本。数字样本的值然后与针对该段所存储的（例如，存储在系统500的存储器（未示出）中的）样本值进行比较。例如，在操作715中，由（对应于该段的）统计模块520确定数字样本的值是否大于所存储的样本值。如果数字样本值较大，则在操作720中，统计模块520将数字样本值作为针对该段的最大样本值存储在存储器中。类似地，在操作725和730中，统计模块520确定数字样本的值是否小于所存储的样本值，并且如果是，则统计模块520将数字样本值作为针对该段的最小样本值存储在存储器中。统计模块520可以被配置为针对一组有限的样本（例如，100个样本、1000个样本等）重复操作705-730，以获得该有限的样本组的最大和最小样本值。
此外，在操作735中，统计模块520可以被配置为从存储器获得最大和最小样本值，以使用最大和最小样本值来确定平均或平均数（或中间或“DC”）的样本值740 （并且将其存储回存储器中）。并且，在操作745中，统计模块520可以被配置成例如通过计算最大和最小样本值之间的差异来计算峰至峰（或“增益”）样本值750，并且存储在存储器中。因此，（统计模块510的）每个专用统计模块520计算（并存储）针对对应的段120（或A-D转换器150）的两个统计值，即DC和增益值。然而，一个或多个专用统计模块520（一般，统计模块510）可以被配置为确定针对一个或多个段120的各种不同的统计值（例如，中值、方差、标准偏差、和/或其他统计量）。
在一些实施例中，由统计模块510或520所使用的有限组中的样本数是可实时地配置的或者是基于系统500的应用的预定数，并且在系统操作期间保持固定。在其他实施例中，有限的样本组可以是“滚动”的样本组，以使得如果样本组被定义为具有P个样本（其中，P是正整数），则当生成或接收第（P+1）个样本时，该样本组中的第一个样本（或任何其他一个特定样本）被丢弃，以容纳第（P+1）个样本，因而保持样本组中的样本总数等于P。因此，统计模块520可以被配置成针对滚动样本组中的最后P个样本重复操作705-730，以获得该样本组的最大和最小样本值。在又其他实施例中，样本计数可以以小于1/（计数的样本数）的速率来重复，其中计数从针对最大和最小值的预定值开始，其可以是零。可以使用用以限定样本集的以上技术中的一个或多个，以使得输入幅度中的任何长期变化可以在统计数据内被追踪，因而获得。
针对每个段120的统计样本值（例如，DC和增益值）然后从统计模块510传递到校正模块530。在一些实施例中，校正模块530被配置为针对每个A-D转换器段120通过将（该段的）统计样本值与参考值进行比较来确定偏移值，并使用偏移值来校正该A-D段120的输出样本中的不平衡。（一个或多个）参考值可以是随机选择的A-D转换器段120（例如，参考段560）的所生成的（一个或多个）统计样本值。可选地，（一个或多个）参考值可以是来自所有的A-D转换器段120的所生成的统计值的最大（或最小）的（一个或多个）统计值，或者可以是与所生成的统计值无关联的预定值。图8是图示根据本文所公开的各种实施例的例如在系统500内与校正模块530关联地执行以在一个或多个段120的输出样本中应用不平衡校正的方法800的流程图。在方法800中，假定段120-1是参考段560，并且因此，针对段120-1所计算的统计样本值（即，DC 740和增益750值）被用作校正模块530中的参考值（即，“DC参考”和“增益参考”）。然而，如上文所讨论的，可以选择或确定其他参考段和/或参考值。
方法800可以开始于操作805处，其中，校正模块530可以例如从存储器接收参考段的参考值（DC参考和增益参考）。此外，校正模块530还可以接收由参考段560所生成的数据样本。类似地，校正模块530还可以接收针对段120-N的要被校正的数据样本、DC（或平均）样本值740和增益（或峰至峰）样本值750，其中N表示来自包括并且在2和K之间的范围的数（换句话说，段120-N是不同于参考段的K个A-D段120之一）。
此外，在操作810中，校正模块530可以将DC参考与段120-N的DC样本值740进行比较以获得DC校正偏移值812。例如，校正模块530可以被配置成通过从DC参考中减去DC样本值740来计算DC偏移812。在操作815中，校正模块530通过将DC偏移812应用于段120-N的数据样本而执行DC校正。例如，校正模块530可以将DC偏移812添加到数据样本值以利用参考值（即，DC参考）来使段120-N样本DC值规范化。
在操作820中，校正模块530可以将增益参考与段120-N的增益值750进行比较以获得增益校正偏移值822。在操作825中，校正模块530通过利用增益校正偏移822来使DC校正的数据样本规范化（根据操作815）而应用增益校正，并且因此生成段120-N的DC和增益校正的数据样本。
上述操作805-825可以被重复以校正（或规范化）段120的其余（不同于参考段）的一个或多个的数据样本。在操作830中，来自参考段和来自其他段120-2至120-K的（DC和增益）校正的数据样本被提供到样本交织器160。
交织器160可以被配置成对被提供到其的数字样本执行时间交织，并且利用经校正的样本来生成高采样率数字样本输出。可以在由校正模块530对数字样本进行校正之前（而不是之后，如所示的）执行此类时间交织（使用交织器160）。
图9-11图示了从针对以上所描述的方法700、800而执行的仿真获得的结果。仿真已经针对具有8个段、有效采样率3.2-GS/s、以及10位ENOB的其中高达5%的随机失配或不平衡被应用于其的时间交织A-D转换器而被执行。在仿真中，用来计算统计值的有限样本组包括4096个样本，尽管也可以使用更多或更少的样本。参照图9，曲线905图示了在不应用任何（DC或增益）不平衡校正技术的情况下针对10 MHz正弦波信号的时间交织A-D转换器的性能。如所示的，曲线905的不平滑指示重构的模拟信号（在将A-D转换器的数字输出转换为模拟之后获得的）包含时间交织错误（例如，由于段之间的DC和增益不平衡）。曲线910图示了DC和增益校正技术（如上所述）被实现在A-D转换器中的情况下针对相同的正弦波信号的A-D转换器的性能。如所示的，重构的模拟信号指示已校正时间交织错误。
图10和11呈现分别在不应用和应用本文所公开的校正技术的情况下表示频域中的（A-D转换器的）幅度分布的曲线1005和1105。如所示的，曲线1005包括指示输出中的时间交织错误的伪峰，而此类伪峰基本上不存在于曲线1105指示了使用校正技术对此类错误的校正。
为了清楚起见，在图1、5中未示出对于模拟到数字转换的技术或过程而言所需或相关的系统100、500的资源和/或组件。然而，那些资源、组件和/或模块（和由它们执行的功能）将由本领域普通技术人员理解为那些系统的部分。同样，系统100或系统500的一个或多个模块或组件（例如，统计模块510、520、校正模块530等）或另一个系统模块或组件可以与其连接的其他组件（图中未示出）可以包括一个或多个处理器和/或单独的存储器模块，以执行本文所描述的功能和过程。虽然图1和图5中的模块被示出为单独的组件或元件，但是在一个或多个实施例中，这些模块可以被组合成一个或多个设备、一个或多个软件程序、或者一个或多个芯片上的一个或多个电路。在一些实施例中，系统100或系统500的一些模块或组件可以是地理地远程地位于该系统的其余模块或组件的系统的部分。在此类情况下，被远程定位的模块的群组可以使用必要的接口和组件通过有线或无线网络（未示出）彼此操作连接。此类网络可以包括专用TCP/IP网络、因特网、或专用或共用的射频（RF）网络中的一个或多个。
在一些实施例中，系统100或系统500的一个或多个模块（例如，统计模块510、520、校正模块530等）被实现在一个或多个可编程设备中，诸如通用微处理器、数字信号处理器（DSP）、精简指令集计算机（RISC）、复杂指令集计算机（CISC）、现场可编程门阵列（FPGA）、专用集成电路（ASIC）、和/或其他，包括以上的组合。替代地或附加地，一个或多个系统模块可以被实现在存储在制造的物品上的软件（例如，软盘、CD、硬盘、闪存驱动器等）以使得通用处理器能够执行本文中所描述的特定功能、或硬件和软件的组合中。本文所描述的处理器或控制器可以是一个或多个微处理器或微控制器，诸如由加利福尼亚州圣克拉拉的英特尔公司做出的那些（尽管也可以使用其他供应商的）。在一个示例中，处理器或控制器可以形成电路板上的计算复杂（complex），并且可以包括一个或多个微处理器单元或能够执行例如时间交织和不平衡校正的模拟到数字转换的功能和方法的逻辑电路的任何其他组合。此外，微处理器单元和逻辑电路的此类组合可以被实现为单独的组件或可以被集成到单个平台上。
在一些实施例中，系统100、500内的一个或多个存储器模块属于以下类型的存储器中的一种或多种：静态随机存取存储器（SRAM）、突发SRAM或同步突发 SRAM（BSRAM）、动态随机存取存储器（DRAM）、快速页模式DRAM（FPM DRAM）、增强型DRAM（EDRAM）、扩展数据输出RAM（EDO RAM）、扩展数据输出DRAM（EDO DRAM）、突发扩展数据输出DRAM（BEDO DRAM）、增强型DRAM（EDRAM）、同步DRAM（SDRAM）、JEDECSRAM、PCIOO SDRAM、双数据速率SDRAM（DDRSDRAM）、增强型SDRAM（ESDRAM）、SyncLink DRAM（SLDRAM）、直接Rambus DRAM（DRDRAM）、铁电RAM（FRAM）、或者任何其他类型的存储器设备。
各种实施例在本文中被描述为包括特定的特征、结构或特性，但每个方面或实施例可以不必包括该特定的特征、结构或特性。此外，当特定的特征、结构或特性结合实施例来描述时，将理解的是，此类特征、结构或特性可以结合其他实施例被包括，无论是否明确描述。因此，可以在不偏离本文所描述的发明概念的范围或精神的情况下对本公开做出各种变化和修改。这样，说明书和附图应被视为仅仅是示例，并且仅由所附权利要求来确定本发明概念的范围。
Claims (35)
1.一种用于模拟到数字A-D转换器的装置，包括：
统计模块，其被配置为接收来自多个A-D转换器的数字样本，并使用从其接收到的一组数字样本来生成针对多个A-D转换器中的每个的统计样本值；以及
校正模块，其被配置为针对多个A-D转换器中的至少一个：
通过将所述多个A-D转换器中的至少一个的统计样本值与参考值进行比较来确定偏移值，并且
将所述偏移值应用于从所述多个A-D转换器中的至少一个接收到的数字样本，以生成经校正的数字样本。
2.如权利要求1所述的装置，还包括多个A-D转换器，每个A-D转换器被配置为生成数字样本。
3.如权利要求1所述的装置，其中统计模块包括多个专用统计模块，每个专用统计模块被配置成接收来自多个A-D转换器之一的数字样本，并生成针对对应的A-D转换器的统计样本值。
4.如权利要求1所述的装置，其中统计样本值包括该组数字样本的平均样本值。
5.如权利要求1所述的装置，其中统计样本值包括该组数字样本的最大样本值。
6.如权利要求5所述的装置，其中最大样本值包括峰至峰最大样本值。
7.如权利要求1所述的装置，还包括被配置为对从多个A-D转换器接收到的数字样本进行时间交织的样本交织器。
8.如权利要求7所述的装置，其中由样本交织器进行时间交织的数字样本包括与多个A-D转换器中的至少一个对应的经校正的数字样本。
9.如权利要求1所述的装置，其中所述参考值包括针对不同于所述多个A-D转换器中的至少一个的多个A-D转换器之一的统计值。
10.如权利要求9所述的装置，其中所述参考值包括来自与所述多个A-D转换器相关联的统计值的最大统计值。
11.如权利要求1所述的装置，其中，所述参考值是预定的。
12.如权利要求1所述的装置，其中，为了应用偏移值，校正模块被进一步配置为使用所述偏移值来使数字样本的值规范化。
13.如权利要求1所述的装置，其中，为了确定偏移值，校正模块被进一步配置为计算与多个A-D转换器中的至少一个相关联的统计样本值与所述参考值的差异。
14.如权利要求1所述的装置，其中该组数字样本中的样本数可动态配置。
15.如权利要求1所述的装置，其中该组数字样本中的样本数是预定的、恒定的、或两者兼具的。
16.如权利要求1所述的装置，其中该组数字样本通过将一个或多个新的数字样本添加到该组并且从该组移除与新的数字样本数一样多的现有样本来进行更新。
17.一种用于模拟到数字A-D转换器的方法，包括：
使用处理器，使用从多个A-D转换器中的每个接收到的一组数字样本来生成针对所述多个模拟到数字（A-D）转换器中的每个的统计样本值；
针对多个A-D转换器中的至少一个：
使用处理器，通过将与所述多个A-D转换器中的至少一个相关联的统计样本值与参考值进行比较来确定偏移值；以及
使用处理器来将偏移值应用于从所述多个A-D转换器中的至少一个接收到的数字样本，以生成经校正的数字样本。
18.如权利要求17所述的方法，其中统计样本值包括该组数字样本的平均样本值。
19.如权利要求17所述的方法，其中所述统计样本值包括该组数字样本的最大样本值。
20.如权利要求19所述的方法，其中最大样本值包括峰至峰最大样本值。
21.如权利要求17所述的方法，还包括对从多个A-D转换器接收到的数字样本进行时间交织。
22.如权利要求21所述的方法，其中由样本交织器进行时间交织的数字样本包括与多个A-D转换器中的至少一个对应的经校正的数字样本。
23.如权利要求17所述的方法，其中所述参考值包括与不同于所述多个A-D转换器中的至少一个的多个A-D转换器之一相关联的统计值。
24.如权利要求23所述的方法，其中所述参考值包括来自与所述多个A-D转换器相关联的统计值的最大统计值。
25.如权利要求17所述的方法，其中，所述参考值是预定的。
26.如权利要求17所述的方法，其中应用偏移值还包括使用所述偏移值来使数字样本的值规范化。
27.如权利要求17所述的方法，其中，确定所述偏移值还包括计算与多个A-D转换器中的至少一个相关联的统计样本值与所述参考值的差异。
28.一种用于模拟到数字A-D转换器的系统，包括：
多个A-D转换器，每个A-D转换器被配置为生成数字样本；
处理单元，被配置为：
接收来自多个模拟到数字（A-D）转换器的数字样本，
针对多个A-D转换器中的每个，使用来自从该A-D转换器接收到的数字样本的一组数字样本来生成统计样本值，以及
针对多个A-D转换器中的至少一个，
通过将针对多个A-D转换器中的至少一个的统计样本值与参考值进行比较来确定偏移值，并且
将所述偏移值应用于从多个A-D转换器中的至少一个接收到的数字样本，以生成经校正的数字样本；以及
样本交织器，其被配置为时间地交织从多个A-D转换器接收到的数字样本。
29.如权利要求28所述的系统，其中所述统计样本值包括该组数字样本的平均样本值。
30.如权利要求28所述的系统，其中所述统计样本值包括该组数字样本的最大样本值。
31.如权利要求30所述的系统，其中所述最大样本值包括该组数字样本的峰至峰样本值。
32.如权利要求28所述的系统，其中所述参考值包括针对不同于所述多个A-D转换器中的至少一个的多个A-D转换器之一的统计值。
33.如权利要求32所述的系统，其中所述参考值包括来自与多个A-D转换器相关联的统计值的最大统计值。
34.如权利要求28所述的系统，其中，为了确定偏移值，处理单元被进一步配置为计算与多个A-D转换器中的至少一个相关联的统计样本值与所述参考值的差异。
35.一种机器可读介质，其上面存储指令，所述指令在被执行时导致所述机器执行如权利要求17-27中任一项所述的方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/US2012/034237 WO2013158104A1 (en) | 2012-04-19 | 2012-04-19 | System, apparatus and method to improve analog-to-digital converter output |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104205644A CN104205644A (zh) | 2014-12-10 |
| CN104205644B true CN104205644B (zh) | 2018-05-15 |
Family
ID=49383873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201280071854.8A Expired - Fee Related CN104205644B (zh) | 2012-04-19 | 2012-04-19 | 用以改善模拟到数字转换器输出的系统、装置及方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9054720B2 (zh) |
| CN (1) | CN104205644B (zh) |
| DE (1) | DE112012006251T5 (zh) |
| WO (1) | WO2013158104A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102016119750B4 (de) * | 2015-10-26 | 2022-01-13 | Infineon Technologies Ag | Vorrichtungen und Verfahren zur Mehrkanalabtastung |
| US10659072B1 (en) | 2018-12-14 | 2020-05-19 | Intel Corporation | Time-interleaved analog-to-digital converter with calibration |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1750401A (zh) * | 2005-10-10 | 2006-03-22 | 东南大学 | 自校准多通道模数转换器 |
| CN102118167A (zh) * | 2010-04-09 | 2011-07-06 | 复旦大学 | 一种多通道模数转换器 |
| CN102386918A (zh) * | 2010-08-27 | 2012-03-21 | 英特希尔美国公司 | 多通道的时间交错adc中的减损校准 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1450490B1 (en) * | 2003-02-18 | 2006-08-02 | STMicroelectronics S.r.l. | An analog-to-digital converter with correction of offset errors |
| ATE395748T1 (de) | 2005-01-11 | 2008-05-15 | Anritsu Corp | Analog/digital-umsetzerbauelement des verbesserten zeitverschachtelungstyps und das bauelement verwendendes schnelles signalverarbeitungssystem |
| US7330140B2 (en) | 2005-07-01 | 2008-02-12 | Texas Instruments Incorporated | Interleaved analog to digital converter with compensation for parameter mismatch among individual converters |
| DE102006038031A1 (de) * | 2006-05-26 | 2007-11-29 | Rohde & Schwarz Gmbh & Co. Kg | Messvorrichtung und Messverfahren zum Messen der Hüllkurvenleistung und des Leistungsmittelwerts |
| WO2008072130A1 (en) * | 2006-12-14 | 2008-06-19 | Nxp B.V. | Data processing device comprising adc unit |
| US7839323B2 (en) * | 2008-12-29 | 2010-11-23 | Intersil Americas, Inc. | Error estimation and correction in a two-channel time-interleaved analog-to-digital converter |
| US8212697B2 (en) * | 2010-06-15 | 2012-07-03 | Csr Technology Inc. | Methods of and arrangements for offset compensation of an analog-to-digital converter |
-
2012
- 2012-04-19 DE DE201211006251 patent/DE112012006251T5/de not_active Withdrawn
- 2012-04-19 CN CN201280071854.8A patent/CN104205644B/zh not_active Expired - Fee Related
- 2012-04-19 US US13/976,329 patent/US9054720B2/en not_active Expired - Fee Related
- 2012-04-19 WO PCT/US2012/034237 patent/WO2013158104A1/en active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1750401A (zh) * | 2005-10-10 | 2006-03-22 | 东南大学 | 自校准多通道模数转换器 |
| CN102118167A (zh) * | 2010-04-09 | 2011-07-06 | 复旦大学 | 一种多通道模数转换器 |
| CN102386918A (zh) * | 2010-08-27 | 2012-03-21 | 英特希尔美国公司 | 多通道的时间交错adc中的减损校准 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2013158104A1 (en) | 2013-10-24 |
| US9054720B2 (en) | 2015-06-09 |
| CN104205644A (zh) | 2014-12-10 |
| DE112012006251T5 (de) | 2015-04-16 |
| US20140091955A1 (en) | 2014-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3021489B1 (en) | Methods and systems for reducing order-dependent mismatch errors in time-interleaved analog-to-digital converters | |
| US10840933B2 (en) | Multi-input data converters using code modulation | |
| US8144040B2 (en) | Randomization of sample window in calibration of time-interleaved analog to digital converter | |
| US7629905B2 (en) | Analog correction of a phase-mismatch in high-sample rate time-interleaved analog-to-digital converters | |
| US9369142B2 (en) | Multi-channel time-interleaved analog-to-digital converter | |
| CN109756226B (zh) | 参考dac的背景校准和adc中的量化非线性 | |
| CN101595643B (zh) | 数字模拟转换器和用于校准该数字模拟转换器的方法 | |
| CN103095299B (zh) | 权重的估计方法、装置及应用其的模拟数字转换器 | |
| US10312927B1 (en) | Calibration for time-interleaved analog-to-digital converters and signal generators therefor | |
| US9007251B2 (en) | Apparatus and method for converting an analog time domain signal into a digital frequency domain signal, and apparatus and method for converting an analog time domain signal into a digital time domain signal | |
| McDonnell et al. | Compensation and calibration techniques for current-steering DACs | |
| CN105743834A (zh) | 降低ofdm信号的峰均功率比 | |
| US20140376676A1 (en) | Methods, devices, and algorithms for the linearization of nonlinear time variant systems and the synchronization of a plurality of such systems | |
| US9331708B2 (en) | Estimation of imperfections of a time-interleaved analog-to-digital converter | |
| CN108432140B (zh) | 一种校正装置和方法 | |
| US20210083683A1 (en) | Track and hold circuits for high speed adcs | |
| Azarov et al. | AD systems for processing of low frequency signals based on self calibrate ADC and DAC with weight redundancy | |
| CN102668383A (zh) | 适用于多种标准，软件定义无线电和/或认知无线电所使用的并行模数转换器的模拟缺陷的校正方法 | |
| CN107210991A (zh) | 误差补偿直接数字调制设备 | |
| CN104205644B (zh) | 用以改善模拟到数字转换器输出的系统、装置及方法 | |
| Lin et al. | An 11b pipeline ADC with parallel-sampling technique for converting multi-carrier signals | |
| CN106301366B (zh) | 模拟至数字转换装置及相关的校准方法与校准模块 | |
| Ingels et al. | A 2× 14bit digital transmitter with memoryless current unit cells and integrated AM/PM calibration | |
| WO2005041417A2 (en) | Digital input signals constructor providing analog representation thereof | |
| Wang et al. | Estimation method for nonlinearity mismatch in time-interleaved analog-to-digital converters |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180515 Termination date: 20200419 |