CN102668383A - 适用于多种标准,软件定义无线电和/或认知无线电所使用的并行模数转换器的模拟缺陷的校正方法 - Google Patents
适用于多种标准,软件定义无线电和/或认知无线电所使用的并行模数转换器的模拟缺陷的校正方法 Download PDFInfo
- Publication number
- CN102668383A CN102668383A CN2010800447284A CN201080044728A CN102668383A CN 102668383 A CN102668383 A CN 102668383A CN 2010800447284 A CN2010800447284 A CN 2010800447284A CN 201080044728 A CN201080044728 A CN 201080044728A CN 102668383 A CN102668383 A CN 102668383A
- Authority
- CN
- China
- Prior art keywords
- passage
- imbalance
- gain
- numerical value
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/38—Calibration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1028—Calibration at two points of the transfer characteristic, i.e. by adjusting two reference values, e.g. offset and gain error
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/02—Delta modulation, i.e. one-bit differential modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
- H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/466—Multiplexed conversion systems
- H03M3/468—Interleaved, i.e. using multiple converters or converter parts for one channel, e.g. using Hadamard codes, pi-delta-sigma converters
- H03M3/47—Interleaved, i.e. using multiple converters or converter parts for one channel, e.g. using Hadamard codes, pi-delta-sigma converters using time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明涉及一种处理在模数转换器中的信号的方法,所述转换器包括多通道的时间交错模架构。根据本发明:数字滤波(H(z))施加于各个通道,用于至少预测转换器的失调误差,以及基于所预测的失调误差来补偿失调。优选地,有可能从现有通常用于滤波量化噪声数字滤波器(H(z))中获益,例如具有sigma/delta调节器的转换器中的梳状滤波器,以便预测失调。然后,应用相同的滤波来预测不同通道之间的增益差异。
Description
本发明涉及模数转换器输出信号的处理方法。
当今电信系统的发展趋势是增加服务和应用(多媒体,互联网、电视、GPS、WIFI应用、等)的集成,其中运用了多种不同的接收标准。除了标准的拓展,传输带宽的扩展也需要设计新的接收机,既能适用于不同的的标准,又能在较宽的带宽中工作。由于多种标准的功能性,特别有利于使用在线软件实现重构接收机的可能性,这类装置的专业术语称为“软件定义无线电”。此外,这样的接收机允许实施分析频带的状态、以便实现智能频谱管理。这称之为“认知无线电”。
为了实现这一目的,所接收到的信号必须在尽可能靠近天线处进行数字化,以便实现软件处理和智能频谱的管理。在这一方面,所提出的一种解决方法是采用时间交叉技术利用多通道架构的并行模数转换器。例如,4通道的系统采用新型sigma-delta调节器并具有合适的插值功能,它能够提供102dB的理想信噪比。在文献FR-08 58632和FR-08 53213中具体阐述该sigma-delta调节器。
然而,制造工艺所导致的不可避免的模拟误差(存在于在多通道架构的不同通道中的失调、增益差异)明显限制了这类转换器的预期性能。例如,具有非常小的失调(标准偏差为2×10-6)就会使得SNR比率降低30dB。也会观察到由于增益差异(标准偏差仅为0.1%)而使得信噪比降低30dB。
已经提出了多种不同的解决方案来校正这些误差。这些解决方案可以分为下列3种方法。
第一种方法包括消除各个通道的绝对误差。该项技术基于预测各个调节器的失调和增益数值,为了校正它们,通过将输出信号与预测增益的倒数相乘来校正增益以及通过减去预测失调来校正失调。为此目的已经提出了多种不同的方法。
文献“Calibration of parallel ∑Δ ADCs”(R.Batten,A.Eshraghi,T.Fiez,IEEE transactions on circuits and systems-II analog and digitalsignal processing,vol.49,no.6,June 2002,p.390-399)描述了第一种方法。
该方法包括使用数字sigma-delta调节器、设置在模拟调节器的上游、用于预测误差并对误差进行补偿。这样的该方法不能进行实时的执行校正。失调和增益的预测通过可采用数字调节器执行来实现,并将模拟调节器的输入端连接至地极接地或者连接一个恒定的参考电压。校正通过调整在数字调节器的回路中的数值来实现完成校正。数字调节器的序列量程必须高于模拟调节器的序列量程,以避免增加噪声的等级电平。这个这种解决方法在使用源头资源利用和消耗的功率消耗方面都的情况中不是最优化的,因为除了数字处理之外,它需要增加与模拟调节器相同数量的数字调节器。
第二种方法提出了实时失调校正,如文献“Digital offsetcompensation of time-interleaved ADC using random chopper sampling”(JE Eklund,F Gustafsson,IEEE ISCAS 2000,Geneva,Switzerland,May2000)所阐述的。
这种方法包括将各个调节器的输入信号与伪随机序列{+1,-1}相乘,以对其进行白操作。然后,在调节器的输出端,计算N个点的平均数值提供失调数值的预测。最后,从信号和相同伪随机序列相乘之前的信号中减去预测数值,从而获得有效的信号。第二类方法存在下列问题:
-与伪随机序列相乘出现在模拟域,这是非常不精确的;此外,该模拟乘法增加了对sigma-delta调节器第一级的限制,
-对调节器输入的信号进行白操作会增加噪声电平,并且当调节器具有较低量程以及环路中的模数转换器(ADC)具有较低比特数时,会增加调节器量化噪声锐度的复杂性;
-如果调节器信号转换函数(STF)的增益不等于1,则在输出端与相同序列的乘积就不允许恢复有效的信号;
-不可能校正在调节器的输入端与伪随机序列相乘之前引入接收链中的误差。
第三种方法专用于以非实时方式来校正高通sigma-delta调节器的绝对增益误差,由文献“Advantages of high-pass Δ∑ modulators ininterleaved Δ∑ analog to digital converter”(V.T.Nguyen;P.Loumeau;J.F.Naviner,Circuits and Systems,MWSCAS-2002(45th MidwestSymposium),Volume 1,4-7,Page(s):I-136-I-139,August 2002)提出。
该方法使用随机最小均方值算法,具有执行简单的优点,可用于预测各个通道增益的倒数。然而,这类方法的缺点是它一定是没有失调的应用;否则预测增益倒数中的误差就会非常高。因此,作为通常的规则,优选在低通调节器的情况中用于开始增益误差校正之前的失调校正。此外,这类方法需要获知时间交错架构对输入参考信号的理想响应,这表示了在实施过程中由于sigma-delta调节器的混沌行为而导致的难度。
第二种方法基于不同通道误差的均衡。
输出端出现频谱线性噪声是由于sigma-delta调节器的增益和失调误差之间的不匹配所引起的,第二类方法还针对均衡这些增益和失调的误差。
为了均衡所有通道的误差,文献EP1401105提出了一种包括使用附加模数转换器作为参考转换器的方法。这类附加转换器随后在校正过程中并联连接转换器,以便均衡转换器与参考转换器的失调和增益。尽管这种方法具有执行实时校正的优点,但是失调校正不是完善的,因为它不能避免增益误差的存在。此外,均衡增益误差的数字处理是相对复杂的。
为了避免增加附加转换器来执行实时的增益校正,已经提出将附加模数转换器替换为1比特的数模转换器、伪随机信号{+1,-1}发生器以及数字单元,其中嵌入用于均衡增益的最小均方值(LMS)算法,如文献:“A digital background calibration technique for time-interleavedanalog-to-digital converters”(D.Fu,K.C.Dyer,S.H.Lewis,P.J.Hurst,IEEE Journal of Solid-State Circuits,December 1998)所阐述的。
这类方法的缺点是处理在调节器的输入端执行,因此是在模拟域中,并且还不能消除失调。
第三种方法包括通过扩散在整个频率范围中由误差所形成频谱线功率来实现对增益和失调误差的白操作。为此目的,下列文献提出增加附加调节器,使得时间交错架构既具有随机通道选择技术又能确保时间交错的合适操作:详见“A comparative analysis of paralleldelta-sigma ADC architectures”(A.Eshraghi and T.Fiez,Circuits andSystems I:Regular Papers,IEEE Transactions on,vol.51,no.3,p.450-458,2004)。
然而,这类技术需要附加的调节器而使转换器承担额外的计算资源(也称之为“表面区域”)。此外,还导致所需要的SNR比率降低,因为在对增益和失调的误差进行白操作之后会增加噪声电平。
上述技术都不能满足在无需太多资源和不明显降低SNR比率的条件下对失调和增益的不匹配进行有效的校正。
本发明旨在改善这种状况。
本发明提出一种处理模数转换器的信号的方法,所述转换器包括多通道时间交错的架构,该方法应用于:
-各个通道的数字滤波,用于至少预测转换器的失调误差;以及
-以预测的失调误差为函数对失调进行补偿。
因此,本发明提出一种精确预测诸如失调和可能的增益差异之类缺陷的方法,以便达到对其进行有效校正的目的。下文的详细说明将呈现精确预测失调的主要优点。本发明还能显著减少由于模拟缺陷而引发的所有的不利影响。例如,非常小的失调(标准偏差为2×10-6)通常会使SNR比率降低30dB和/或经常观察到由于增益差异(在增益数值中,标准偏差仅为0.1%)使SNR比率下降30dB。本发明所提出的数字校正方法允许系统的一般SNR比率保持大于100dB(与没有SNR比率衰减的理想处理过程相比,大约下降2dB)。
在一个优选实施例中,本发明使用在每个通道中都具有sigma-delta调节器的多通道架构,尤其是将数字滤波应用于各个通道,使得:
-重构模数转换器所产生的有效信号;以及,
-预测失调误差。
如下文所述,通过选择性的数字低通滤波,可以较佳地实现失调误差的预测。例如,测试显示低通滤波的带宽(3dB带宽)等于0.0025*fe(其中fe是转换器的采样频率)。
优选地,对各个通道使用梳状滤波器的滤波。这得益于这类滤波器经常存在于具有时间交错架构的转换器中的优势,以便获得失调的精确预测来补偿失调。
所述失调补偿本身较佳包括下列步骤:
-将零信号作为输入施加于转换器,以获得仅作为输出的失调;
-使用数字滤波来预测各个通道的失调数值;以及,
-对各个通道失调的预测数值进行补偿。
在下文详细阐述的优选实施例中,以小于10-(0.3n+1.9)的精度来预测失调误差,其中n为转换器的分辨率,以比特数来表示。下文中的典型实施例已经证明,补偿该精度所预测的失调误差限制信噪比的损失小于3dB。
在一个优选实施例中,本发明还提供均衡转换器不同通道的增益。优选地,上述数字滤波也适用于在补偿失调之后来均衡多通道架构的不同通道之间的增益。
在一个实施例中,执行下列步骤:
-将相同的恒定信号施加于各个通道;
-采集输出信号,对应于该相同信号与专属于各个通道的增益乘积;
-将各个通道的结果与参考通道的结果作比较,以便预测各个通道相对于参考通道的增益归一化权重。
●μ是常数;
●fi[n]下列的乘积;
●参考通道和通道i的输出信号之间的差值与通道i输出信号符号;
●或通道i的输出信号与参考通道和通道i的输出信号之间差值的符号;
●或通道i输出信号与参考通道和通道i输出信号之间的差值;
●或通道i输出信号的符号与参考通道和通道i输出信号之间差值的符号。
对所述的处理,优选的处理遵循下列类型的关系式:
其中:yref[n]和yi[n]分别为参考通道和通道i的输出信号;标记sgn(x)表示实际数量x的符号。
在优选实施例中,以小于10-(0.34n-0.65)的精度来预测归一化权重,其中n为传感器的分辨率,以比特数来表示。上述常数μ优选选择用于优化迭代处理的收敛速率并且达到所述的精度。在下文所讨论的典型实施例中,可以发现常数μ的数值为1是令人满意的。
在处理过程中的迭代总数可选择为常数μ的函数。在上述典型实施例中,当数值μ=1时,数值优选为15至20之间。
在所述典型实施例中,基于上述精度权重(小于10-(0.34n-0.65))的增益均衡将信噪比的损失限制为小于3dB。
待预测的权重数值优选以n+1和n+4之间的比特数进行编码,其中n为传感器的分辨率,以比特数来表示,如下列参考图30至33的典型实施例所述。
于是,本发明提供下列优点:
-在数值域中,补偿各个调节器的失调数值,这不同于其它用于校正不同调节器的失调不匹配的解决方法;
-均衡与架构中的调节器相关的sigma-delta调节器的增益误差,并且不需要附加的调节器;
-无需参考信号;
-以较好的精度和非常短的收敛时间来预测和校正缺陷。
在一个实施例中,如下文所述,本发明仅需要为每个通道增加一个累加器(作为附加的),除了用于数字重构有效信号的现有物理资源之外。
实际上,在一个优选实施例中,失调数值的预测不需要任何额外的物理资源,除了在大多现有架构中已经提供的资源之外。如下文所述,本发明还使用数字滤波器,用于数字重构有效信号的数字滤波器通常是已经存在的。
此外,增益均衡既不需要参考信号也不需要附加调节器。实际上,在架构中的调节器优选用于作为其它调节器的参考调节器。
本发明背景所述的转换器可优选应用于重构无线电的应用,可以多个标准工作于多种应用(GSM、UMTS、WiMax或其它网络,或者其它GPS定位技术)以及认知无线电应用(OFDMA典型的带宽调制),且还可具有不同的工作带宽。也可用于其它需要增加转换器工作带宽的数据获取系统。
在本发明的另一目的中,模数转换器包括多通道的时间交错架构,所述转换器具体包括:
-在各个通道中的数字滤波器,用于至少预测转换器的失调误差;以及
-补偿失调的部件,用于基于预测失调误差的函数来补偿失调。
优选的,所述传感器还进一步包括用于均衡不同通道的增益的部件,以及用于预测在补偿失调之后多通道架构中的不同通道之间的增益均衡。
本发明还涉及一种计算机程序,其包括当处理器执行该程序时,尤其当本发明背景中的转换器执行该程序时,用于执行本发明方法的指令。
本发明的其它特征和优点将通过下文的详细阐述及其附图而变得更加明晰,附图包括:
图1示出了调节器具有增益和失调误差的时间交错架构;
图2示出了在理想情况下时间交错架构输出信号的频谱密度的实施例,其x轴的尺度是与采样频率Fe相关的对应频率(f=F/Fe);
图3示出了所有调节器都具有相同失调的时间交错架构输出信号的频谱密度;
图4示出了不匹配失调对输出有效信号频谱的影响(在本实施例中有4个通道);
图5示出了所有调节器都具有不同失调的输出信号的频谱密度;
图6示出了在信噪比中的变量,其为施加于时间交错架构各个通道的失调数值的标准偏差的函数;
图7示出了500次迭代所获取的信噪比(SNR)的直方图,随机失调的标准偏差为σO=2×10-6;
图8示出了SNR比率的变化,其为各个通道预测失调数值的精度的函数;
图9示出了转换器输出信号的频谱密度,其中各个通道都具有高斯随机失调和增益误差;
图10示出了DS调节器输出信号的频谱密度和梳状滤波器的频率响应RF;
图11a示出了失调预测误差,而图11b示出了在几个时钟周期(小于12个时钟周期)之后的误差的稳定性,以及图11c示出了在稳定化之后的误差波动(虽然大致为10-7);
图12示出了适用于不同迭代具有两个标准偏差σO=0.002和σO=0.2的预测测误差Er和Erm;
图13示出了具有未经补偿的失调误差的输出信号的频谱密度;
图14示出了在校正失调误差之后的输出信号的频谱密度,该实例相同于图13所示实例;
图15示出了不匹配增益对输出有效信号的频谱的影响;
图16示出了具有通道增益差异的输出信号的频谱密度;
图17a和17b(分别以概要和细节)示出了SNR比率中的变化,其为增益误差的标准偏差数值的函数;
图18示出了500次迭代所获得的SNR比率的直方图,随机增益的标准偏差为σg=10-4;
图19示出SNR比率中的变化,其为各个增益的预测增益数值的精度的函数;
图20示出了适用于在时间交错架构中不同通道的增益均衡的方框图;
图21a和21b示出的权重预测w2,其收敛步长μ具有不同的数值,在图21b中x轴的尺寸限制为0≤n≤100;
图22示出了权重预测w2中的误差变化,其收敛步长μ具有不同的数值;
图23示出了权重预测w2中的最大误差,其为步长μ的函数;
图24示出了权重预测w中的收敛,其为μ=1步长的时间函数;
图25示出了SNR比率的收敛,其为权重w的预测时间的函数;
图26示出了在增益误差均衡之后的输出信号的频谱密度;
图27示出了同时考虑增益和失调误差的输出信号的频谱的密度;
图28示出了当收敛步长μ=1时权重w随时间的收敛;
图29示出了在校正增益和失调误差后的输出信号的频谱密度;
图30示出了SNR的演变,其为量化权重数值w的比特数的函数;
图31示出了当μ=1时权重w随时间的收敛,其适用于数值Nbw的不同数值;
图32示出了权重数值w的预测误差,适用于数值Nbw的不同数值;
图33示出了由权重w均衡增益时的输出的频谱密度,适用于数值Nbw的不同数值;
图34示出根据本发明一实施例的方法的主要步骤;
图35示出了迭代次数Nth和Ndiff用于权重预测使用SD-LMS迭代处理的收敛,分别为两个连续预测的差异的理论计算和实际计算;
图36示出了采用滤波器所获得的收敛速率,其转换函数是(1-zLf)类型的,其中Lf=3。
首先,参考图1,图1示出了模数转换器的时间交错架构,其中:
-模拟多路解调器DEMUX将输入信号分配至M个相同并行的sigma-delta调节器(标记为∑Δ1,...,∑ΔM);
-序列N的插值器INT在信号的两个连续采样之间插入N-1个零;
-在各个通道i的sigma-delta调节器∑Δi形成量化噪声;
-数字滤波器H(z)消除有效带宽外的量化噪声;
-数字多路复用器MUX重构数字输出信号。
这样的架构具有4个重要的参数:
-所使用sigma-delta调节器的架构及其它们的序列(P);
-并行通道(M)的数量;
-插值率(N),
-调节器的工作频率(fop定义为等于(N/M).fe,其中fe为转换器的采样频率)。
多种模拟误差(各分量比率数值、放大器的有限增益中的误差或其它误差)会在该架构的制造过程中产生,并影响sigma-delta调节器,成为时间交错架构中的各个通道所输出信号中的电压失调和增益误差。
这种误差明显限制了并行时间交错架构的性能。实际上,在失调数值之间的不匹配是很明显的,在输出有效信号的频谱中,作为归一化频率的频谱线,其中k为整数。此外,电压失调,无论是在单一调节器中的还是在并行架构中的,都会模糊在空闲(null)频率上所存在的有效信息。即使所有调节器的电压失调都是一致的,该电压失调仍会引起转换器的信号噪声比(SNR)的显著衰减。
因此,提出精确地预测这些误差和校正这些误差,以便保持并行时间交错架构所必要的性能。为此目的,执行步骤为:
-补偿各个调节器所输出失调的数值;以及,
-均衡不同通道的增益。
作为一个单纯用于说明且非限制性的实施例,以下所讨论的并行架构具有4个通道,在调节器输入端的插值速率为80(N=80)。所使用的sigma-delta调节器的序列等于4(P=4)。所使用的数字滤波器H(z)为六阶梳状滤波器。输入信号为正弦信号,其归一化幅值为0.6以及归一化频率f0=0.02(因此绝对频率为0.02fe)。图2示出了在没有误差条件下输出有效信号SU的频谱密度。在这种理想情况中,预测的信噪比(SNR)等于102dB。
下文将阐述失调误差的影响。
在各个通道中,由sigma-delta调节器所引入的失调使得SNR比率严重衰减,并且限制时间交错的模数转换器的性能。为了说明这种影响,区分下列两种情况:
-所有调节器具有相同失调的情况;和,
-不同调节器具有不同失调的情况。
在第一种情况中,在一个模拟实例中,所引入的失调相对于参考电压的归一化数值等于4.11x 10-4。图3示出了所获得的输出信号的频谱密度且具有这类的误差。离散频谱线RP出现在与有效信号相同幅值的空闲无效频率上,并引起SNR比率衰减80dB。
所有通道具有相同的失调就不会在有效信号中引入任何的失真。然而,在空闲无效频率上的有用信息是错误的,这引入在转换器之后数字处理中的误差的主要源(例如,阈值、调制等)。
虽然第一情况不是非常现实的,这里只是呈现它的模拟,其显示失调补偿已经非常有效的,即使所有调节器的失调都是相同的。
第二种情况更为实际,各种不同的调节器具有不同的失调。在不同调节器的失调之间的不匹配反映为输出有效信号频谱中的谱线。这种现象在图4中显而易见,图的左侧为时域,而图的右侧为频域。在时间交错架构输出的周期复用将差分失调Oi所形成的周期信号加至有效信号上。该信号的周期为M(这里为M=4),其将频谱线引导在频率为的频域中(因此,在所述实施例中,4条线的间隔为fe/4,如图所示)。
图5示出了考虑差分失调的输出信号的频率密度,差分失调的归一化与参考电压有关,且由具有零均值和标准偏差为σO=2×10-6(N(0,σO))的高斯分布的随机信号所产生。这里仅示出前三条离散谱线:RP0(为空闲无效频率)、RP1(为fe/4频率)和RP2(为fe/2频率),第四条谱线为3fe/4频率。尤其是,可以观察到谱线幅值的变化是标准偏差σO通的函数。
该数值的标准偏差为2.10-6,如图5所示,SNR比率衰减十分明显,达到30dB量级。为了确定失调之间不匹配的量级大小,其允许保持所需的SNR比率,该SNR比率已经作为附加各个通道上的失调的标准偏差σO的函数进行计算。图6示出了所获取的结果。所获得的曲线显示该架构对失调误差非常敏感。量级为10-5的误差会引起SNR比率衰减50dB。
为了确定SNR比率的变化范围,执行迭代500次的Monte-Carlo模拟运算,同时考虑具有标准偏差为σO=2×10-6的高斯分布N(0,σO)的随机失调。为了阐述简洁,图7示出了SNR比率所获得数值的直方图。值得注意的是,SNR比率的平均衰减达到30dB,则标准偏差为4dB。
基于这些结果,可以发现失调的少量匹配误差就会使得所需要的SNR比率损失30dB。因此,优选补偿各个通道的失调,使得所需要的SNR比率尽可能的精确。为此目的,失调的数值必需精确的确定,然后从各个调节器的输出信号中减去。
在执行预测步骤前,第一优选是确定预测数值所需的精度。为此目的,通过将相应的误差引入下式所定义的失调预测数值来计算SNR比率:
预测_数值=理论_数值(1+ε)
式中:ε为失调的预测数值和理论数值之间的相对误差。
图8示出了SNR如何成为相关误差ε的函数。达到10-7量级的精度时出现稳定情况。于是,这样的精度优选用于确保失调补偿和保持时间交错架构所期待的理论SNR比率。
实际上,值得注意的是,如图8所示,当失调不匹配所产生的离散谱线的幅值减少到量化噪声的电平时,在达到饱和之前,SNR比率的演变基本上与精度函数成线性。
从中可以看到:在线性部分中,SNR比率和精度之间的关系可以以确定为SNR=20×k-36类型,使得失调预测的精度可以表示为:
比率作为转换器等效比特数量n的函数(转换器分辨度),SNR比率可由SNR=6.02n+1.76给定,失调的预测数值的精度可以表示为:
精度=10-k=10-(0.3+1.9)
在下列典型实施例中,转换器的分辨率例如等于16(n=16)。
下文将阐述本发明所提出的校正。
sigma-delta调节器输出的信号,考虑增益和失调的误差,可表示为
y[n]=(x(n-M)+(z-1NTF(z))*e[n])×g+O
其中:
-e[n]为量化噪声,是由模数转换器必然产生的;
-NTF(z)为噪声转换函数;
-O表示失调;
-g表示增益。
如果将调节器的输入接地,则输出信号表示为:
y[n]=((z-1NTF(z))*e[n])×g+O
因此,在没有有效信号的条件下,该问题就不会在不同调节器之间的增益不匹配所引起的输出频谱中产生谱线。图9示出了在输出端的频谱密度,其考虑了随机增益和失调误差,呈现高斯分布N(0.1%)。因此,线RP由于失调的不匹配而显示为不取决于有效信号。
调节器的输出信号包括失调和量化噪声,假设量化噪声为白噪声且经过调节器成形。基于调节器输出信号的失调数值的预测因此可由已知的预测器以下式所表示的最小均方值来执行:
标记因此表示为基于输出信号y(i)数值的数量Nech的失调的预测。该预测器的执行仅仅只需要一个累加器,用于累加Nech数值,且一旦该数量为2的幂,则移位操作就由数值Nech来划分。预测的数值的变化为:
一旦信号中呈现出的噪声功率非常之大,则数量Nech就必需足够高,以便在预测数值中达到10-7的精度。通过218个采样的模拟已经证明最大精度会达到5×10-6。
为了改善失调预测数值的精度,特定的优选实施例使用各个通道所有的梳状滤波器(通常专用于有效信号的数字重构),来减小信号中的噪声功率。图10示出了调节器输出信号的频谱密度DS和梳状滤波器的频率响应RF。值得注意的是,梳状滤波器允许获得在空闲无效频率上所发现的失调的数值,并且确保在信号中所存在且在最高率中发现的噪声(尤其是量化噪声)有显著的衰减。
为确定预测失调数值的精度,计算在梳状滤波器输出和失调的理论数值之间的误差。所获得的结果如图11a至11c所示。在至多10次简单操作(在所示实例中具体为6次)后,优选获得10-7的精度(图11c),因此,该操作对应于处理器的10个时钟周期(图11b示出了具有0≤n≤30的第一时钟周期)。这里所达到的精度足够保证较好的失调校正。为了进一步改善精度,也可能使用常规的最小均方值预测器以常数数值来掩蔽梳状滤波器输出端的噪声。
为了使得其它失调数值所获得的精度有效,在区间[0...20%]中改变标准偏差σO数值的同时,进行了其它一些模拟。对标准偏差σO的各个数值,使用500次迭代来执行Monte-Carlo模拟。对每次迭代,都进行下列计算:
-在理论失调和时间交错架构所有通道的梳状滤波器输出之间的最大误差Er,使得:
Er=max((失调i-滤波器_输出i)|i=1...M)
-在理论失调和使用最小均方值预测器所预测的失调之间的最大误差Erm,所述预测施加于在时间交错架构所有通道的梳状滤波器的输出:
图12示出了所获得的误差Er和Erm的数值的实例,分别具有标准偏差为σO=0.002(见图左侧)和σO=0.02(见图右侧),作为执行迭代数的函数。
该图示出:
-最小均方值预测器会少许改善精度:当Nech=100时,精度可从之前10-7量级变成为10-8量级,使得在精度中的改善最终只是稍微减小离散谱线的幅值;尤其是,当精度超出10-8,不能再希望获得SNR比率有很大的改善(如参考图8所述);
-实际上,预测误差不取决于失调的数值,而是取决于梳状滤波器的频率响应RF。
这些结果显示预测具有梳状滤波器的失调足以确保好的失调校正。为了说明这类预测的影响,在模拟中,将下列失调数值[-0.202;0.717;0.765;0.1832]x10-4加入时间交错架构的不同通道。
图13和14示出了输出信号的频谱密度,分别为各个通道的失调校正之前和之后。如图14所示,失调补偿允许离散频谱线RP的幅值有较大衰减,大致量化噪声的量级。因此,通过使用本发明的校正,可使SNR比率改善60dB。与理想的SNR比率相比,校正后所获得的SNR比率仅有约2dB的少许衰减。
因此,本发明的失调补偿技术具有下列优于现有技术的优点:
-它确保较好的精度,虽然sigma-delta调节器必然存在的增益误差,
-它不需要在已经专用于数字重构(尤其是梳状滤波器)之外附加任何物理资源,
-它的速度快并且对好的预测提供小于10个处理时钟周期的收敛性。
现在我们将阐述不同通道之间增益差异的校正。首先阐述这类差异的影响,也就是增益误差对时间交错结构的影响。
各个时间交错架构的各个通道i的各个调节器的输出增益gi的乘积等于有效信号与由不同增益gi所形成的周期M的周期信号的乘积,如图15所示(左侧是时域,右侧是频域)。时域所表示的周期信号的乘积,在频域中表示为有效信号的频谱与周期信号的频谱的卷积,其中周期信号包括在频率上的和Dirac峰值(其中k为整数),其幅值取决于不同通道所引入的所有增益gi。这个卷积表示在输出信号的频谱中有效信号在频率为上的频谱且具由周期信号的谱线增益权重的形式。
图16显示所输出的有效信号SU的谱密度,其具有各个通道所引入的增益gi(等于(1+εg),其中εg为具有零均值和标准偏差为σg=1%的高斯随机变量),其施加于有效信号的离散复制RP0、RP1和RP2,这是由于增益间的差异所引起的。值得注意的是,各个通道的理想增益误差为1%时,SNR比率衰减60dB。因此,提出对这些误差进行校正,以维持时间交错架构所需要的性能。
为了确定在通道之间最大的相对误差,以尽可能地避免SNR比率的衰减,SNR比率作为各个通道所附加增益误差的标准偏差的函数进行计算。所获得的结果如图17a(通过标准偏差的快速变化)和17b(通过标准偏差的较慢变化)所示。值得注意的是,图17b显示SNR比率保持随机误差,其标准偏差σg的数值小于10-5,这就解释了时间交错架构对增益不匹配误差的高度敏感性。较大的标准偏差误差,例如σg=10-4,就已经使得SNR衰减30dB。为了确定SNR比率的变化范围,进行500迭代的Monte Carlo模拟。图18示出了SNR比率所获得数值的直方图。很显然,SNR比率的平均衰减为30dB(甚至为82dB),标准偏差为4dB。
这些增益误差的优选校正是通过将各个通道的输出信号与等于增益逆变换的权重wi相乘来实现的。在处理这些误差的校正之前,优选确定权重wi所需的精度。为此目的,SNR比率通过对预测数值引入相对误差来进行计算,预测数值定义为:
预测_数值=理论_数值x(1+ε),
其中ε为权重的预测数值和理论数值之间的相对误差。
图19示出了SNR比率作为相对误差ε函数的变化。它显示了精度量级为10-6时优选保证增益误差有较好的校正以及能够维持时间交错架构具有理想的SNR比率。这里,在权重数值中的精度,通过转换器的常用分辨率n的函数而获得,表示为:
SNR=17.38xk+13.23
因此,增益预测的精度等于:
因为SNR比率取决于转换器等效比特(分辨率)的数量n,所以SNR比率由SNR=6.02n+1.76给出,并且预测增益误差的精度表示为:
精度=10-k=10-(0.35n-0.66)
为了校正在不同调节器增益之间差异的影响,提出了基于不同通道的增益均衡化理论的新技术。然而,它优选用于补偿上述的失调误差。这类技术与现有技术相比具有如下优点:
-不需要任何的参考信号;
-不需要任何的附加调节器;
-仅使用累加器和乘法器,除了已经用于重构有效信息的数字处理以外。
参考图20,优选执行下列步骤;
-连续输入信号Vin以相同的时间施加于所有的调节器:在所讨论的实例中,该恒定信号的幅值固定为数值其中Vref表示为电路的参考电压(也可以选择其它数值,只要满足所选择的幅值不会引起调节器的不稳定即可)。
-调节器的输出信号为恒定的信号,其为输入乘以调节器的增益gi加上所产生的量化噪声(调节器失调不会进入其中,因为假设它已经校正过);
-梳状滤波器H(z)允许各个通道输出恢复信号Vin×gi;
-采用最小均方值算法(或随机梯度)方法(标记为LMS)的处理用于权重wi不同数值的计算,以便均衡与参考通道相关的所有通道的增益。
在图20所示实施例中,选择第一通道作为参考通道,使得gi×wi=g1|i=2...2M
LMS算法及其变量,可简写为:
-SD-LMS用于符号数据LMS;
-SE-LMS用于符号误差LMS,
-SS-LMS用于符号数据符号误差LMS,
相比其它类型的预测计算,它在实施中提供较大的简便。
通过这些算法所给出的权重数值wi的预测可由下列递推关系式表示:
这4类算法都已进行了测试并且比较了预测数值的收敛时间及其精度。在下文中,仅显示了由SD-LMS算法所获得结果,用于解释本发明实施的工作原理以及性能评估。其它技术所获取的性能以下述总结表来阐述(表I)。
为了说明该实施例的工作原理,将增益[1,0113;1,0146;1.0029;0,9884]分别引入各个通道。
决定算法的收敛率和精度的一个参数是算法μ的步长。为了确定步长μ的最优数值,第二通道的权重w2通过步长μ的不同数值来预测。所获得的结果如图21a和21b所示。
很显然,步长μ的数值增加得越大,则预测的收敛率越大。然而,还可考虑预测数值的精度是步长μ的函数的效果。以步长μ的各个数值来计算在达到收敛之后的预测数值和理论数值之间的误差(w2g2-g1)。图22示出不同步长数值μ所获得的结果。
图23示出了误差作为步长μ的函数所获得的最大数值。步长μ的数值增加越大,则预测权重w2的预测数值误差就增加越大。收敛步长μ的最优选择,在本文所述实施例中为μ=1。这种选择还通过消除乘法操作来简化算法(否则通过其他的因子),同时保证预测精度具有5×10-7的较好量级,如图23所示。
图24示出了不同通道在权重数值预测中的变化(w2,w3,w4,为索引i=1的参考通道),使用具有步长μ=1的SD-LMS算法时,是计算操作数量的函数(因此为处理器计算时间的函数)。这样的收敛是快速的(在n=20处理器时钟周期结束)。实际上,将各个通道的权重数值与对应的增益数值相乘的结果等于对第一通道作为参考通道使用的增益数值:1.0113。
作为一变化例,可以通过计算SNR比率来预测收敛速率,所述收敛速率是时间函数的各个权重向量[w2,w3,w4]的预测输出。所获得的结果如图25所示。在n=20时钟周期后(n=16时已经满足)达到允许获得所需SNR比率的权重向量的较好预测。
图26示出了以20时钟周期后的预测权重来校正增益误差后的输出信号的频谱密度。显示了在离散谱线RP明显减少至量化噪声的量级,意味着SNR比率具有102dB。
下文将阐述本发明同时处理增益和失调匹配误差的实际情况。在这样的条件下,增益和失调的数值施加于各个通道,例如:
O=[-0.202;0.717;0.765;0.1832]×10-4
g=[1.0113;1.0146;1.0029;0.9884]
图27分别显示了考虑增益误差(RPG线)和失调误差(RPO线)的输出信号(具有有效信号SU)的频谱。这些误差的数值引起SNR比率总的衰减为75dB。
校正的第一步骤是补偿各个通道的失调。这有利于通过将差分调节器的输入接地来执行,以便能预测各个调节器的失调。在失调补偿之后,第二步骤包括将恒定电压施加于调节器的输入,以预测各个通道的权重数值,从而均衡与参考通道相关的所有通道的增益。在这个步骤中,使用LMS算法的权重向量的预测来考虑在校正各个通道之后的剩余失调,如图28所示。预测数值的最大误差为2×10-7。
图29示出了在失调校正和增益误差均衡之后的频谱密度。可观察到在离散线的显著衰减,其允许获得所需要的SNR比率。
在这类校正方法的实际操作中,优选确定存储权重数值w的缓冲器的大小,以及使用LMS算法架构中的不同计算步骤缓冲器的大小。为了确定缓冲器的最优大小,以优化计算资源和增益校正处理的速度,就需首先确定不影响性能的权重数值所需的比特数量。为此目的,计算输出的SNR比率,其为权重数值w的量化比特Nbw数量的函数,表述为:
wq为量化数值和为循环操作。
图30示出了输出的SNR比率,其为权重数值的量化比特数量的函数。以16比特来量化权重数值,这有利于保持需要的SNR比率。为了考虑在权重数值计算算法中的寄存器的有限大小,应用LMS算法的量化形式可获得:
Nbr表示了数字滤波器H(z)输出的二进制字的长度,在所述实例中,该长度为25bit。为了确定比特Nbw的最优数量,权重数值w由SD-LMS算法进行预测,同时考虑量化的效果。图31示出了预测在数量Nbw的不同数值(16,17,19和20)下随时间的变化。值得注意的是,权重数值w的量化不会影响收敛的速率。图32示出了数值Nbw对预测数值精度的影响,其显示了在待预测权重的预测数值和理论数值之间的差异是计算时间和数量Nbw的不同数值(16、17、18和20)的函数。
数量Nbw增加得越多,预测误差就减少得越多。因此,以20比特量化的权重数量保持精度为6×10-7量级,同时保持所需的性能。在实践中可以发现,最佳数量Nbw与转换器的分辨率有关(在文中表示为n且等于16)。其显示比特数量Nbw优选为在n和n+4之间,更佳在n+1和n+4之间。
为了示出数量Nbw的影响,图33示出了具有使用不同数量Nbw预测的权重数值w均衡增益的输出信号的频谱密度。数量Nbw增加得越多,离散线RPG的幅值就减少得越多,且能同时改善SNR比率。数量Nbw为20就能满足所需的SNR比率。
在最小均方值(LMS)族中使用其它类型算法的权重数值预测的结果如下列表I所示。该表具体显示了这些不同类型处理的物理资源及其收敛率。
表1:不同类型的最小均方值(LMS)算法所需的物理资源的汇总
虽然SE-LMS和SS-LMS算法执行起来比LMS和SD-LMS算法更简单,但它们具有更快的收敛时间。很显然,在物理复杂性和收敛时间之间较优的折衷是SD-LMS算法。与多通道时间交错转换器架构的通用结构相比,这类具有步长μ=1的算法不要乘法器以及只需一个累加器附加各个通道。
参照图34,其综合了本发明的一般处理。
处理从补偿失调COF开始,优选包括下列步骤:
-将零信号施加于转换器的输入,以在步骤S1中仅获得作为输出的失调;
-使用数字滤波H(z),以在步骤S2预测各个通道的失调数值;以及,
-补偿各个通道失调的预测数值,通过在步骤S3中使用补偿MC的方法。
所述处理继续均衡增益EG,其中:
-将相同恒定信号Vin施加于各个通道(步骤S4),
-对应相同信号与专属于各个通道的增益gi的乘积的输出信号在步骤S5中获得,并且,
-各个通道的乘积与参考通道的乘积相比较(步骤S6),以确定各个通道相对于参考通道的增益归一化权重wi的预测(步骤S7的)。
优选通过迭代处理方法来预测通道的权重,其使用最小均方值LMS(步骤58)以及优选使用时间交错架构各个通道仅需附加简单累加器的SD-LMS(参考图20中的LMS)。执行迭代处理,直至在两个连续迭代之间的权重差异小于所需的精度(测试T9的OK箭头)。然后,以预测权重wi的函数来均衡增益gi,(步骤S10)。
图34示出了本发明计算机程序的流程图的实例。
停止SD-LMS迭代处理(测试T9)的条件将在下文中阐述。理论上,当权重的预测数值和理论数值之间的差异小于所需的精度就应该停止。在这样的情况下,达到收敛。然而,不知道理论数值当连续权重预测之间的差异小于文中提出的所需精度时,停止迭代处理。通过具有(1-z-1)类型的滤波传递函数的SD-LMS算法(表示为)滤波预测数值来计算所述差异。实际上,滤波输出的前两个输出是不做考虑的,因为他们表示了滤波器的瞬时响应。图35示出了分别由理论计算和差异计算所获得的迭代Nth和Ndiff的数值,在该实例中,不同通道的增益数值进行300迭代的MonteCarlo模拟且标准偏差为σg=1%。值得注意的是,使用差异的计算表示了收敛时间与通过理论计算所获得的相一致。
还应该指出,在某些情况下,预测权重数值的变化可以不是单调的并通过一个稳定的区域,该区域可以在达到收敛之前停止执行LMS迭代。为了避免这样的情况,可以使用(1-zLf)类型的高阶滤波传递函数。图36示出了具有三阶滤波器(Lf=3)的收敛时间。值得注意的是,使用这类滤波器,与理论计算所获得的收敛相比较,可以确保在至多Lf个时钟周期之后达到收敛。
当然,本发明不限制于上述的实施例,可以有其它变化例。
例如,所提出的上述校正方法可以用于使用滤波器组的其它类型并行转换器架构,在文献FR-0854846作了具体阐述。
更普遍的是,上述讨论是用于预测失调和增益差异所使用的梳状滤波器。在上述的典型实施例中,可以使用选择性的低通滤波器。
上述讨论是使用sigma-delta调节器的时间交错架构。然而,本发发明当然可以应用于采用其它类型调节器的时间交错架构中。
Claims (20)
1.一种处理模数转换器中的信号的方法,所述转换器包括多通道的时间交错架构,并应用下列情况:
-各个通道中的数字滤波(H(z)),用于至少预测转换器的失调误差;以及,
-以预测失调误差的函数来补偿失调。
2.根据权利要求1所述的方法,其特征在于,所述转换器在各个通道中包括至少一个sigma-delta调节器,数字滤波(H(z))用于各个通道,以便:
-重构由模数转换器所产生的有效信号;
-预测失调误差。
3.根据权利要求1或2中任一项所述的方法,其特征在于,所述失调补偿包括步骤:
-将零信号施加于转换器的输入,以获得仅作为输出的失调(S1);
-使用数字滤波来预测各个通道的失调数值(S2);以及,
-补偿各个通道的失调预测数值(S3)。
4.根据上述权利要求中任一项所述的方法,其特征在于,所述失调误差的预测由可选择的数字低通滤波器来执行。
5.根据权利要求4所述的方法,其特征在于,所述滤波由各个通道中的梳状滤波器(H(z))来执行。
6.根据权利要求4或5所述的方法,其特征在于,所述失调误差以小于10-(0.3n+1.9)的精度进行预测,其中n为转换器的分辨率,以比特数来表示。
7.根据权利要求6所述的方法,其特征在于,所述精度所预测的失调误差的补偿限制信噪比的损耗小于3dB。
8.根据上述权利要求中任一项所述的方法,其特征在于,所述数字滤波在补偿失调(COF)之后还应用于均衡多通道架构中的不同通道之间的增益(EG)。
9.根据权利要求8所述的方法,其特征在于:
-相同恒定的信号施加于各个通道(S4);
-采集输出信号,其对应于所述相同信号与专属于各个通道的增益的乘积(S5);
-将各个通道的乘积与参考通道(S6)的乘积相比较,以预测(S7)与参考通道相关的各个通道的增益归一化权重。
10.根据权利要求9所述的方法,其特征在于,所述单一通道的权重预测通过使用最小均方值的迭代处理来执行(S8)。
12.根据权利要求11所述的方法,其特征在于,所述处理遵循下列类型的关系式:
其中:
-yref[n]和yi[n]分别为参考通道和通道i的输出信号;以及,
-标记sgn(x)表示实际数量x的符号。
13.根据权利要求8至12中任一项所述的方法,其特征在于,所述归一化权重以小于10-(0.34n-0.65)的精度进行预测,其中n为传感器的分辨率,以比特数来表示。
14.根据权利要求11或12所述的方法,与权利要求13结合,其特征在于,所述常数μ选择用于优化迭代处理的收敛率并且达到所述的精度。
15.根据权利要求11至14中任一项所述的方法,其特征在于,所述处理的总迭代次数选择作为常数μ的函数。
16.根据权利要求15所述的方法,其特征在于,所述基于达到精度的权重预测的增益均衡限制信噪比损耗小于3dB。
17.根据权利要求9至15中任一项所述的方法,其特征在于,所述待预测的权重数值以n+1和n+4之间的比特数来编码,其中n为转换器的分辨率,以比特数来表示。
18.数模转换器包括多通道的时间交错的架构,其特征在于,所述转换器包括:
-在各个通道中的数字滤波器(H(z)),用于至少预测转换器的失调误差;以及,
-用于以所预测的失调误差的函数来补偿失调的部件(MC)。
19.根据权利要求18所述的转换器,其特征在于,还进一步包括用于均衡不同通道(EG)的增益的部件,并且在补偿失调之后,所述数字滤波器还用于预测在多通道架构的不同通道之间的增益均衡。
20.计算机程序,包括用于在处理器执行该程序时可执行根据本发明权利要求1至17中任一项所述方法的指令。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0955351A FR2948835B1 (fr) | 2009-07-30 | 2009-07-30 | Correction des defauts analogiques dans des convertisseurs analogiques/numeriques paralleles, notamment pour des applications multistandards, radio logicielle et/ou radio-cognitive. |
FR0955351 | 2009-07-30 | ||
PCT/FR2010/051603 WO2011012812A2 (fr) | 2009-07-30 | 2010-07-28 | Correction des défauts analogiques dans des convertisseurs analogiques/numériques parallèles, notamment pour des applications multistandards, radio logicielle et/ou radio-cognitive |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102668383A true CN102668383A (zh) | 2012-09-12 |
Family
ID=42146689
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010800447284A Pending CN102668383A (zh) | 2009-07-30 | 2010-07-28 | 适用于多种标准,软件定义无线电和/或认知无线电所使用的并行模数转换器的模拟缺陷的校正方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US20120281784A1 (zh) |
EP (1) | EP2460275B1 (zh) |
JP (1) | JP2013500662A (zh) |
KR (1) | KR20120100888A (zh) |
CN (1) | CN102668383A (zh) |
FR (1) | FR2948835B1 (zh) |
WO (1) | WO2011012812A2 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104734711A (zh) * | 2015-03-20 | 2015-06-24 | 合肥工业大学 | 一种用于tiadc通道间增益误差的校准模块及其校准方法 |
CN110518910A (zh) * | 2019-09-02 | 2019-11-29 | 电子科技大学 | 一种基于任务调度的时间交织adc失配优化方法 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9077243B2 (en) * | 2012-01-31 | 2015-07-07 | Analog Devices, Inc. | Current-balancing in interleaved circuit phases using a parameter common to the phases |
US9379834B2 (en) * | 2012-05-01 | 2016-06-28 | Nearfield Systems Incorporated | Time space coherence interferometer |
US9065474B2 (en) * | 2013-05-17 | 2015-06-23 | Analog Devices, Inc. | Time-interleaved single input dual output sigma-delta modulator |
US9231608B1 (en) * | 2015-03-19 | 2016-01-05 | Teledyne Lecroy, Inc. | Method and apparatus for correction of time interleaved ADCs |
WO2017037880A1 (ja) * | 2015-09-01 | 2017-03-09 | 日本電気株式会社 | Δς変調器、送信機及び積分器 |
KR101691367B1 (ko) * | 2015-10-23 | 2016-12-30 | 조선대학교산학협력단 | M채널 TI-ADCs에서 미스매치에 대한 디지털 후면 교정 방법 및 그 장치 |
US10236905B1 (en) * | 2018-02-21 | 2019-03-19 | Analog Devices Global Unlimited Company | Time interleaved filtering in analog-to-digital converters |
US11558065B2 (en) * | 2021-01-26 | 2023-01-17 | Nxp B.V. | Reconfigurable analog to digital converter (ADC) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040247042A1 (en) * | 2001-11-12 | 2004-12-09 | Karl-Gosta Sahlman | Digital linearization circuit |
CN1593005A (zh) * | 2001-11-12 | 2005-03-09 | 艾利森电话股份有限公司 | 非线性建模方法 |
CN101023614A (zh) * | 2004-07-09 | 2007-08-22 | 电力波技术公司 | 在采用自适应预失真技术的通信系统中校正数字定时误差的系统和方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3214981B2 (ja) * | 1994-06-30 | 2001-10-02 | 旭化成マイクロシステム株式会社 | Agc機能付きデルタシグマ型a/d変換器 |
US6121910A (en) * | 1998-07-17 | 2000-09-19 | The Trustees Of Columbia University In The City Of New York | Frequency translating sigma-delta modulator |
JP2000174627A (ja) * | 1998-12-10 | 2000-06-23 | Toshiba Corp | シグマデルタ型a/d変換装置 |
JP3824912B2 (ja) * | 2001-11-26 | 2006-09-20 | シャープ株式会社 | デルタシグマ型adコンバータ |
EP1401105B1 (en) | 2002-09-17 | 2006-06-14 | Siemens Mobile Communications S.p.A. | Voltage offset compensation method for time-interleaved multi-path analog-to-digital sigma-delta converters and respective circuit |
US7142606B2 (en) * | 2002-09-27 | 2006-11-28 | Freescale Semiconductor, Inc. | Method and apparatus for shared processing a plurality of signals |
EP1450490B1 (en) * | 2003-02-18 | 2006-08-02 | STMicroelectronics S.r.l. | An analog-to-digital converter with correction of offset errors |
US6956517B1 (en) * | 2004-06-12 | 2005-10-18 | L-3 Integrated Systems Company | Systems and methods for multi-channel analog to digital conversion |
US7091894B2 (en) * | 2004-06-12 | 2006-08-15 | L-3 Integrated Systems Company | Systems and methods for analog to digital conversion |
US7193544B1 (en) * | 2004-09-08 | 2007-03-20 | Northrop Grumman Corporation | Parallel, adaptive delta sigma ADC |
TWI282216B (en) * | 2005-04-13 | 2007-06-01 | Realtek Semiconductor Corp | Correlation circuit for time-interleaved ADC and method thereof |
TWI330000B (en) * | 2006-07-27 | 2010-09-01 | Realtek Semiconductor Corp | A calibration apparatus for mismatches of time-interleaved analog-to-digital converter |
US7729445B2 (en) * | 2006-09-27 | 2010-06-01 | Intel Corporation | Digital outphasing transmitter architecture |
FR2931321B1 (fr) * | 2008-05-19 | 2010-12-03 | Groupe Ecoles Telecomm | Convertisseur sigma-delta |
-
2009
- 2009-07-30 FR FR0955351A patent/FR2948835B1/fr active Active
-
2010
- 2010-07-28 CN CN2010800447284A patent/CN102668383A/zh active Pending
- 2010-07-28 EP EP10754359.7A patent/EP2460275B1/fr not_active Not-in-force
- 2010-07-28 KR KR1020127005270A patent/KR20120100888A/ko not_active Application Discontinuation
- 2010-07-28 WO PCT/FR2010/051603 patent/WO2011012812A2/fr active Application Filing
- 2010-07-28 US US13/387,904 patent/US20120281784A1/en not_active Abandoned
- 2010-07-28 JP JP2012522227A patent/JP2013500662A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040247042A1 (en) * | 2001-11-12 | 2004-12-09 | Karl-Gosta Sahlman | Digital linearization circuit |
CN1593005A (zh) * | 2001-11-12 | 2005-03-09 | 艾利森电话股份有限公司 | 非线性建模方法 |
CN101023614A (zh) * | 2004-07-09 | 2007-08-22 | 电力波技术公司 | 在采用自适应预失真技术的通信系统中校正数字定时误差的系统和方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104734711A (zh) * | 2015-03-20 | 2015-06-24 | 合肥工业大学 | 一种用于tiadc通道间增益误差的校准模块及其校准方法 |
CN110518910A (zh) * | 2019-09-02 | 2019-11-29 | 电子科技大学 | 一种基于任务调度的时间交织adc失配优化方法 |
Also Published As
Publication number | Publication date |
---|---|
EP2460275B1 (fr) | 2014-09-10 |
WO2011012812A3 (fr) | 2011-04-21 |
EP2460275A2 (fr) | 2012-06-06 |
KR20120100888A (ko) | 2012-09-12 |
US20120281784A1 (en) | 2012-11-08 |
JP2013500662A (ja) | 2013-01-07 |
FR2948835B1 (fr) | 2017-02-10 |
FR2948835A1 (fr) | 2011-02-04 |
WO2011012812A2 (fr) | 2011-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102668383A (zh) | 适用于多种标准,软件定义无线电和/或认知无线电所使用的并行模数转换器的模拟缺陷的校正方法 | |
Tertinek et al. | Reconstruction of nonuniformly sampled bandlimited signals using a differentiator–multiplier cascade | |
US6894627B2 (en) | Increasing the SNR of successive approximation type ADCs without compromising throughput performance substantially | |
JP5735981B2 (ja) | 離散時間量子化信号の連続時間連続可変信号への変換 | |
Lim et al. | Time-interleaved analog-to-digital-converter compensation using multichannel filters | |
CN1333948A (zh) | 用于校准模数转换的方法和系统 | |
JP2014023164A (ja) | 時間インタリーブadcの不整合補正方法 | |
CN108347398B (zh) | 调制宽带转换器信号重构方法和装置 | |
CN108432140B (zh) | 一种校正装置和方法 | |
US9716514B2 (en) | Delta sigma modulator with modified DWA block | |
Abbaszadeh et al. | Digital background calibration algorithm and its FPGA implementation for timing mismatch correction of time-interleaved ADC | |
Yang et al. | Minimax and WLS designs of digital FIR filters using SOCP for aliasing errors reduction in BI-DAC | |
US9077363B2 (en) | Stochastic encoding in analog to digital conversion | |
Saponara et al. | Architectural exploration and design of time-interleaved SAR arrays for low-power and high speed A/D converters | |
Vogel et al. | Spectral shaping of timing mismatches in time-interleaved analog-to-digital converters | |
Beydoun et al. | Optimal digital reconstruction and calibration for multichannel Time Interleaved ΣΔ ADC based on Comb-filters | |
WO2005041417A2 (en) | Digital input signals constructor providing analog representation thereof | |
Beydoun et al. | A novel digital calibration technique for gain and offset mismatch in parallel TIΣΔ ADCs | |
Pillai et al. | Prefilter-based reconfigurable reconstructor for time-interleaved ADCs with missing samples | |
Vogel et al. | Behavioral Modelling of Time-Interleaved ADCs using Matlab | |
CN1326330C (zh) | 用于对模拟高频信号进行数字化的西格码-得尔塔调制器 | |
Liu et al. | Statistics-based correction method for sample-and-hold mismatch in 2-channel tiadcs | |
EP2503696A1 (en) | Time-interleaved analog-to-digital converter system | |
CN112422131B (zh) | 提高信号动态输入范围的数模转换器的动态误差消除方法 | |
Jridi | A subband FFT-based method for static errors compensation in time-interleaved ADCs |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20120912 |