JP2013500662A - 特にマルチスタンダードなソフトウェア無線、および／またはコグニティブ無線の使用のための並列アナログ−デジタル変換器中のアナログ欠陥の訂正方法 - Google Patents

Abstract

本発明は、時間インタリーブ・マルチチャネルアーキテクチャを有するアナログ-デジタル変換器の信号処理に関する。本発明によれば、デジタル・フィルタリング(H(z))は、少なくとも、変換器のオフセット誤差を推定するために各チャネルに適用されるとともに、オフセットに対する補償は、推定オフセット誤差に基づいて適用される。有利には、オフセットを推定するために、シグマ-デルタ変調器を有する変換器中のくし形フィルタのような、量子化ノイズをフィルタするために通常使われるデジタル・フィルタ(H(z))の存在から利益を得ることができる。同様のフィルタリングは、異なるチャネル間のゲイン差異を推定するためにも適用されうる。

Description

本発明は、アナログ-デジタル変換から発生する信号の処理に関する。

電気通信システムでの現在のトレンドは、様々な受信規格を利用するサービスおよびアプリケーションの高集積化(マルチメディア、インターネット、テレビ、GPS、WiFiアプリケーションなど)である。
規格の増加に加えて、伝送帯域幅の拡張は、広い帯域にわたって動作する一方で、異なる規格に適合する受信機を設計する必要性につながっている。マルチスタンダード(multi-standard)な機能性について、ソフトウェアを使用してオンラインに受信機を再構成することの可能性は、特に有益で、そのような装置のために「ソフトウェア無線」という用語を生じさせている。さらに、そのような受信機は、インテリジェントなスペクトル管理のために、周波数帯の状態のリアルタイム解析を可能にする。これは「コグニティブ無線」と呼ばれる。

そのような目的を達成するために、受信信号は、ソフトウェア処理およびインテリジェントなスペクトル管理を可能にするために、アンテナのできるだけ近くでデジタル化されなければならない。本明細書では、ある有望な解決策は、時間インタリーブ技術を使用して、マルチチャネル・アーキテクチャの並列アナログ-デジタル変換器を具備することである。例えば、適切な補間を行った革新的なシグマ-デルタ変調器(sigma-delta modulator)を使用する4チャネルを有するシステムは、102dBの理想的な信号対ノイズ比(SNR)を提供できる。そのようなシグマ-デルタ変調器は、文書FR-08 58632およびFR-08 53213中に特に記述されている。

しかしながら、製造工程に起因するアナログ誤差の不可避な存在(チャネル・アーキテクチャの様々なチャンネル中のオフセット差異、ゲイン差異の存在)は、この種の変換器に期待される性能(performance)をかなり制限する。例えば、非常に小さいオフセット(標準偏差が2×10^-6)に従って、SNR比(SNR ratio)は30dBずつ劣化する。ゲイン差によるSNR比の30dBの降下(drop)はまた、0.1%だけの標準偏差とともに観測される。

いくつかの解決策が、これらの誤差を訂正するために提案されている。これらの解決策は、3つの以下のアプローチのうちの1つに分類されうる。

最初のアプローチは、各チャンネル上の絶対誤差の除去から成る。この技術は、出力信号にゲインを訂正(correct)するために推定されたゲインの逆数を乗算し、かつオフセットを訂正するために推定されたオフセットを減算することによって、ゲインおよびオフセットを訂正するために、各変調器に対するオフセットおよびゲインを推定することに基づく。いくつかの方法が、これを達成するために提案されている。

第一の方法は、文献「Calibration of parallel ΣΔ ADCs」R. Batten, A. Eshraghi, T. Fiez著、IEEE transactions on circuits and systems-II analog and digital signal processing、第49巻、第6号、2002年6月、390-399頁、中に記述されている。

この方法は、誤差を推定するとともに誤差を補償するために、アナログ変調器の上流で、デジタル・シグマ-デルタ変調器を使用するステップから成る。この方法は、リアルタイムでの訂正を行なわない。オフセットとゲインの推定は、グランドあるいは一定の基準電圧にアナログ変調器の入力を接続して、デジタル変調器によって行われる。訂正は、デジタル変調器のリターンパス中で値を調整することによって行う。デジタル変調器のオーダは、ノイズレベルの増加を避けるために、アナログ変調器のオーダよりも高くなければならない。デジタル処理に加えて、アナログ変調器と同数のデジタル変調器を追加する必要があるため、この解決策は、使用リソースおよび消費電力の点で最適ではない。

第二の方法では、文献「Digital offset compensation of time-interleaved ADC using random chopper sampling」 JE Eklund, F Gustafsson著、IEEE ISCAS 2000、ジュネーブ、スイス、2000年5月、に記載されているように、リアルタイムのオフセット訂正が提案される。

この方法は、入力信号を白く(whiten)するために、疑似ランダムシーケンス｛+1,-1｝に各変調器の入力信号を乗算するステップから成る。その後、変調器の出口で、N点に対して平均値を計算するステップは、オフセット値の推定を提供する。最後に、推定された値は、有用な信号を得るために、同一の疑似ランダムシーケンスに信号を乗算する前に、信号から差し引かれる。この第二の方法は、以下の問題を有する。

-疑似ランダムシーケンスとの乗算は、アナログ領域中に発生し、あまり正確ではない。加えて、このアナログ乗算は、シグマ-デルタ変調器の第一ステージに制約を加える。
-変調器への入力において信号を白くすることは、より低いオーダのものであるとき、ノイズのレベルを上げるとともに、変調器によって量子化ノイズの形を複雑にし、かつループ中のアナログ-デジタル変換器(又はADC)は、ビット数が少ない。
-変調器の信号伝達関数(STF)のゲインが１と等しくない場合、出力での同一シーケンスの乗算は、有用な信号を回復することができない。
-変調器への入力における疑似ランダムシーケンスの乗算の前に、導入された受信チェーン中で誤差を訂正できない。

高域のシグマ-デルタ変調器中の絶対ゲイン誤差の訂正に専念する第三の方法は、非リアルタイムで、文献：「Advantages of high-pass ΔΣ modulators in interleaved ΔΣ analog to digital converter」 V.T. Nguyen, P. Loumeau, J.F. Naviner著、Circuits and Systems, MWSCAS-2002 (第45回 中西部シンポジウム(45th Midwest Symposium)) 第１巻、第４〜７巻、I-136〜I-139頁、2002年8月、中に提案されている。

この方法は、各チャネル上のゲインの逆数を推定するために、実装の簡潔性の利点を提供する確率的な最小二乗法アルゴリズムを使用する。しかしながら、この方法の欠点は、それがオフセットの存在なしに適用されなければならないということであり、そうでなければ、ゲインの逆数の推定における誤差は高すぎる。概して、したがってゲイン誤差訂正を始める前にオフセット訂正を適用することが、ローパス変調器の場合には望ましい。加えて、この方法には、入力基準信号への時間インタリーブ・アーキテクチャ(time-interleaved architecture)の理想的な応答を知ることが必要とされ、シグマ-デルタ変調器のカオス的振る舞いのために、実装の困難さを引き起こす。

第二のアプローチは、異なるチャネル上の誤差の等化(equalization)に基づく。

出力中のスペクトル線ノイズの出現が、シグマ-デルタ変調器のゲイン誤差およびオフセット誤差間のミスマッチ(mismatch)によるものであるとすれば、この第二のアプローチはまた、これらのゲイン誤差およびオフセット誤差を等化することを目標とする。

すべてのチャンネル上の誤差を等化するために、ドキュメントEP1401105は、基準変換器として補足的アナログ-デジタル変換器を使用するステップから成る方法を提案する。その後、この補足的変換器は、基準変換器のオフセットおよびゲインと、変換器のオフセットおよびゲインを等化するために、訂正段階(correction phase)の変換器と並列して接続される。この方法は、リアルタイムに訂正を行なうという利点があるが、オフセット訂正は、克服できないゲイン誤差の存在のために、完全になりえない。加えて、ゲイン誤差を等化するデジタル処理は、かなり複雑である。

リアルタイムにゲイン訂正を実行するために補足的変換器の追加を回避するために、補足的アナログ-デジタル変換器をシングルビットのデジタル-アナログ変換器、疑似ランダム信号｛+1,-1｝生成器、およびゲインの等化のために最小平均二乗(LMS)アルゴリズムが組み込まれているデジタルユニットに置き換えることが、文献：「A digital background calibration technique for time-interleaved analog-to-digital converters」 D. Fu, K.C. Dyer, S.H. Lewis, P.J. Hurst著、IEEE Journal of Solid-State Circuits、1998年12月、中に提案されている。

この方法の欠点は、処理が、変調器への入力、つまりアナログ領域で発生し、オフセットを推定できないことである。

第三のアプローチは、全周波数範囲にわたって、これらの誤差から発生するスペクトル線のエネルギを拡散することによって、ゲイン誤差およびオフセット誤差を白くするステップから成る。これを行うために、次の文献：「A comparative analysis of parallel delta-sigma ADC architectures」 A. Eshraghi および T. Fiez著、Circuits and Systems I: Regular Papers, IEEE Transactions on、第51巻、第3号、450-458頁、2004年、では、時間インタリーブ変換器の適切な動作を確保する一方で、ランダムチャネル選択の技術とともに時間インタリーブ・アーキテクチャに補足的変換器を追加することが提案される。

しかしながら、この技術は補足的変調器を要求することによって、変換器中に追加の計算リソース(または、必要な「表面積」と呼ぶ)を必要とする。さらに、ゲイン誤差およびオフセット誤差のホワイトニング(whitening)後のノイズレベルの増加のために、所望のSNR比の減少に帰着する。

上記の技術のどれも、あまりに多くの資源を要求せずに、かつSNR比を著しく下げることをせずに、オフセットおよびゲインの両方のミスマッチを効果的に訂正することに十分ではないと思われる。

本発明は、状況の改善を目的とする。
マルチチャネル時間インタリーブ・アーキテクチャを備えたアナログ-デジタル変換器中で信号を処理するための方法を提案する。
-変換器のオフセット誤差を少なくとも推定するために各チャネル中のデジタル・フィルタリング
-推定されたオフセット誤差の関数として、オフセットに対する補償
が適用される。

したがって、本発明は、それらを効果的に訂正する目的で、オフセット差異および場合によってはゲイン差異などの欠陥の正確な推定を提案する。オフセットの正確な推定の主な利点は、以下の詳細な説明に表示される。本発明は、アナログの欠陥に起因するすべての望ましくない影響をかなり低減することができる。たとえば、非常に小さなオフセット(2×10^-6の標準偏差)で、SNR比は通常30dBごとに劣化し、および/またはSNR比の30dBの降下は通常、ゲイン値中のわずか0.1％の標準偏差で、ゲイン差異に起因して観測される。本発明によって提案されるデジタル訂正は、100dB(SNR比の減衰なしの理想的な処理に比べ約2dBの減少である)を超えるシステムの一般的なSNR比を維持することができる。

有利な実施形態において、本発明は、各チャネルのシグマ-デルタ変調器を有するマルチチャネル・アーキテクチャを利用するとともに、特に、デジタル・フィルタリングは、次の両方のために、各チャネルに適用される。
-アナログ-デジタル変換器から発生する有用な信号を復元(reconstruct)する
-オフセット誤差を推定する

オフセット誤差の推定は、好ましくは、以下に示されるように、選択的なデジタル・ローパス・フィルタリングによって達成される。例えば、測定値は、ローパスフィルタの帯域幅(-3dB帯域幅)が、0.0025*f_e(ここで、f_eは、変換器のサンプリング周波数である)に等しい。

有利には、フィルタリングは、くし形フィルタによって各チャネルに適用される。このことは、オフセットを補償するためのオフセットの正確な推定を得るために、時間インタリーブ・アーキテクチャを有する変換器中のそのようなフィルタの通常の存在を活用する。

オフセット補償自体は、好ましくは、
-出力として単独でオフセットを取得するために、変換器への入力としてNULL信号を印加するステップ、
-各チャネルに対するオフセット値を推定するためにデジタル・フィルタリングを使用するステップ、
-各チャネル上のオフセットの推定値を補償するステップ
を有する。

以下に詳細に説明する好ましい実施形態では、オフセット誤差は、10^-(0.3n+1.9)未満の精度で推定される。ここで、nは前記変換器の分解能(ビット数)である。例示的な実施形態では、この精度で推定されたオフセット誤差の補償が、3dB未満に信号対ノイズ比の損失を制限することが以下に示される。

有利な実施形態において、本発明はさらに、変換器の異なるチャネル間のゲインを等化するステップを提供する。有利には、上記のデジタル・フィルタリングは、オフセットに対する訂正後、マルチチャネル・アーキテクチャの異なるチャネル間でのゲインを等化するように適用される。

一実施形態では、以下のステップが実行される。
-同一の一定信号が、各チャネルに印加され、
-出力信号は、この同じ信号と、各チャネルに固有のゲインとの積に対応して、収集される、
-各チャネルからの積は、基準チャネルに関するゲイン等化の重みを各チャネルについて推定するために、基準チャネルからの積と比較される

チャネルに対する重みの推定は、好ましくは、

の式関係で、最小平均二乗を使用して反復処理(iterative processing)を適用することによって行われる。
-ここで、

は、反復n+1およびnのそれぞれについての、チャネルiに対する重みの推定である
-μは、定数である
-f_i［n］は、
・基準チャネルおよびチャネルiからの出力信号の間の差分と、チャネルiからの出力信号の符号(sign)との積、
・または、チャネルiからの出力信号と、基準チャネルおよびチャネルiからの出力信号の間の差分の符号との積、
・チャネルiからの出力信号と、基準チャネルおよびチャネルiからの出力信号の間の差分との積、
・または、チャネルiからの出力信号の符号と、基準チャネルおよびチャネルiからの出力信号の間の差分の符号との積
である。

上述の処理の、有効な処理は、関係式

に従う。ここで、
-ｙ_ref[n]およびｙ_i[n]は、基準チャネルおよびチャネルiからのそれぞれの出力信号であり、
-表記sgn(x)は、実数xの符号を示す。

有効な実施形態では、等化重み(equalization weight)は、10^{-(0.34n-0.65)}未満の精度で推定される。ここで、nは、変換器の分解能(ビット数)である。上記定数μは、好ましくは反復処理の収束速度を最適化するように選択され、この精度を達成する。後述の典型的な実施形態では、定数μに対して１の値が、満足するように見出される。

処理の反復の全回数は、定数μの関数として選択される。上述の典型的な例では、有効な数は、μ=1に対して15と20の間である。

典型的な例では、10^{-(0.34n-0.65)}未満の、上述の精度への重みの推定に基づくゲイン等化は、3dB未満まで信号対ノイズ比の損失を制限する。

推定された重み値は、好ましくは、n+1とn+4の間のビット数で符号化される。ここで、nは変換器の分解能(ビット数)であり、図30から図33を参照して、以降に記載される典型例で見られる。

このような発明は、以降の利点を提供する。
-異なる変調器中でオフセットのミスマッチの効果を訂正する狙いだけの他の解決策とは違い、デジタル領域内の各変調器に対するオフセット値を補償し、
-追加の変調器を必要とせず、アーキテクチャ内で変調器に関連するシグマ-デルタ変換器のゲイン誤差を等化し、
-基準信号が不要であり、
-欠陥の推定および訂正に非常に短い収束時間で良好な精度を得る。

一実施形態では、以降に見られるように、本発明は、有効な信号のデジタル復元のために使用される外部の物理リソースに加えて、各チャネルに加えられる累算器(加算のため)のみを必要とする。

実際、有効な実施形態では、オフセット値の推定は、ほとんどの既存の構造体内で提供されるもの以上に、物理的なリソースを必要としない。以降に見られるように、本発明は、通常、有用な信号のデジタル復元のために既に存在しているデジタル・フィルタを使用する。

また、ゲイン等化は、基準信号または補足的な変調器のいずれかを必要としない。実際、アーキテクチャの変調器は、有利には、他の変調器の基準変調器として機能する。

本発明の意味での変換器は、有利には、マルチスタンダードおよび複数のアプリケーション(GSM(登録商標)、UMTS、WiMAXまたは他のネットワーク内、またはGPS測位システム内)で動作できる再構成可能な無線アプリケーション中と、異なる動作帯域幅を有するコグニティブ無線アプリケーション(一般にOFDMA広帯域変調)中とで使用できる。本発明は、変換器の動作帯域幅の増加を必要とする他のデータ取得システムでも使用できる。

本発明の別の目的では、アナログ-デジタル変換器は、マルチチャネル時間インタリーブ・アーキテクチャを有し、前記変換器は、特に、
-少なくとも変換器のオフセット誤差を推定するための各チャネル中のデジタル・フィルタ、および
-推定されたオフセット誤差の関数としてオフセットを補償するための手段
を有する。

有利には、変換器は、異なるチャネルのゲインの等化手段を追加的に有するとともに、デジタル・フィルタがまた、前記オフセットに対する補償の後に、前記マルチチャネル・アーキテクチャの異なるチャネルにわたって、ゲイン等化を推定するために、利用される。

本発明はまた、このプログラムが、プロセッサ、本発明の意味で特に変換器によって、実行されているとき、本発明の方法を実施するための命令を有するコンピュータプログラムに関連する。

本発明の他の特徴および利点は、以降の詳細な説明と添付の図面とから明らかになる。

変調器中でゲイン誤差およびオフセット誤差を有する時間インタリーブ・アーキテクチャを説明する図である。 サンプリング周波数Feに関連する相対度数(f=F/Fe)であるx軸上のスケールで、理想的なケースの時間インタリーブ・アーキテクチャからの出力信号のスペクトル密度の例を表す図である。 全ての変調器中で理想的なオフセットを有する時間インタリーブ・アーキテクチャからの出力信号のスペクトル密度を表す図である。 出力された(例示される例では４つのチャネルに対する)有用な信号のスペクトルについてのミスマッチなオフセットの影響を説明する図である。 全ての変調器中で異なるオフセットを有する出力信号のスペクトル密度を説明する図である。 時間インタリーブ・アーキテクチャのチャネルに適用されたオフセット値の標準偏差の関数として、信号対ノイズ比(SNR)の変化を説明する図である。 σ_Ｏ=2×10^-6であるランダムオフセットの標準偏差を有する、500反復で得られる信号対ノイズ比(SNR)のヒストグラムを示す図である。 各チャネルに対する推定されたオフセットの精度の関数として、SNR比の変化を示す図である。 各チャネルについてガウスランダムなオフセット誤差およびゲイン誤差を有する変換器からの出力信号のスペクトル密度を表す図である。 DS変調器およびくし形フィルタの周波数応答RFからの出力信号のスペクトル密度を表す図である。 (a)は、オフセット推定誤差を示す図であり、一方(b)は、少ないクロックサイクル(1ダース(dozen)未満)後の誤差の安定を示す図であり、(c)は、安定後の誤差(それでも約10^-7)の変化を表す図である。 異なる反復に対して、２つの標準偏差値σ_Ｏ=0.002およびσ_Ｏ=0.2である推定誤差E_rおよびE_rmを示す図である。 補償なしのオフセット誤差を有する出力信号のスペクトル密度を示す図である。 図１３と同じ例について、オフセット誤差の訂正後の出力信号のスペクトル密度を示す図である。 出力された有用な信号のスペクトル上のミスマッチなゲインの影響を示す図である。 チャネル中のゲイン差異を有する出力信号のスペクトル密度を示す図である。 ゲイン誤差の標準偏差値の関数として、SNR比の変化(概要)を示す図である。 ゲイン誤差の標準偏差値の関数として、SNR比の変化(詳細)を示す図である。 σ_g=10^-4であるランダムゲインの標準偏差を有する、500反復で得られるSNR比のヒストグラムを示す図である。 各チャネルに対する推定されたゲイン値の精度の関数として、SNR比の変化を示す図である。 時間インタリーブ・アーキテクチャ内の異なるチャネルに対するゲイン等化のブロック図である。 収束ステップサイズμに対して異なる値を有する重み推定w₂を示す図である。 x軸のスケールを0≦n≦100に制限した、収束ステップサイズμに対して異なる値を有する重み推定w₂を示す図である。 収束ステップサイズμに対して異なる値を有する重み推定w₂の誤差の変化を示す図である。 ステップサイズμの関数として、重み推定w₂で最大誤差を示す図である。 μ=1のようなステップサイズに対して時間の関数として重み推定wの収束を示す図である。 重み値wに対して推定時間の関数としてSNR比の収束を示す図である。 ゲイン誤差の等化の後、出力信号のスペクトル密度を示す図である。 ゲイン誤差およびオフセット誤差の両方を考慮した出力信号のスペクトル密度を示す図である。 収束ステップサイズμ=1に対して時間にわたって重みwの収束を示す図である。 ゲイン誤差およびオフセット誤差の訂正後、出力信号のスペクトル密度を示す図である。 重み値wを量子化するビット数の関数として、SNR比の変化(evolve)を示す図である。 数Nbwの異なる値に対してμ=1として時間にわたって、重みwの収束を示す図である。 数Nbwの異なる値に対して、重み値wに対する推定誤差を示す図である。 数Nbwの異なる値に対して、重みwによってゲインが等化されるとき、出力されるスペクトル密度を示す図である。 発明の一実施形態による方法のメインステップを示す図である。 理論計算および２つの連続する推定の差の計算の各々を用いて、重み推定のためにSD-LMS反復処理を使用する収束に対して、反復NthおよびNdiffの数を示す図である。 伝送関数が、Lf=3の場合のタイプ(1-z^Lf)であるフィルタで得られる収束速度を示す図である。

まず、アナログ-デジタル変換器の時間インタリーブ・アーキテクチャを表す図１を参照する。

-アナログ・デマルチプレクサDEMUXは、入力信号を、M個の同一の並列シグマ-デルタ変調器(ΣΔ₁,...,ΣΔ_Mと表記)に分配し、
-オーダNの補間器INTは、前記信号の２つの連続するサンプル間にN-1個の0を挿入し、
-各チャネルi中のシグマ-デルタ変調器ΣΔ_iは、量子化ノイズを形成し、
-デジタル・フィルタH(z)は、有効な帯域の外で量子化ノイズを推定し、
-デジタル・マルチプレクサMUXは、デジタル化した出力信号を復元する。

そのようなアーキテクチャは、４つの重要なパラメータを有する。
-使用されるシグマ-デルタ変調器のアーキテクチャおよびそのオーダ(P)
-並列チャネルの数(M)
-補間率(N)
-変調器の動作周波数((N/M).f_eに等しいと定義されるf_op、ここでf_eは、変換器のサンプリング周波数である)

個々のアナログ誤差(構成要素の規定値の誤差、増幅器の有限ゲイン、または他の誤差)、そのような構造の製造工程の間に導入される、時間インタリーブ・アーキテクチャ中の各チャネルから出力される信号中の電圧のオフセット誤差およびゲイン誤差として、シグマ-デルタ変調器に反映される。

このような誤差は、並列時間インタリーブ・アーキテクチャの性能をかなり制限する。実際には、オフセット値間のミスマッチは、正規化された周波数k/Mでのスペクトル線として出力される有用な信号のスペクトル中では、はっきりとしている。ここで、kは整数である。さらに、単一の変調器中または並列アーキテクチャ中のいずれかのオフセット電圧は、ヌル周波数に存在する有用な情報を不明瞭にし得る。すべての変調器に対して同一である場合でも、このオフセット電圧は、変換器の信号対ノイズ比(SNR)中で、かなりの降下を引き起こす。

さらに、ゲインミスマッチは、出力信号のスペクトル中で有用な信号の全てのk/M周波数の複製を作成する。有用な信号の望ましくない複製は、変換器からの出力においてSNR比中の降下を引き起こす。

したがって、並列時間インタリーブ・アーキテクチャの所望の性能を維持するために、これらの誤差を精密に推定するとともに訂正することが提案される。この目的のために、ステップは、
-各変調器からの出力におけるオフセット値に対して補償する、および
-異なるチャネルのゲインを等化する
ために処理される。

限定する目的でなく純粋に説明的な例として、変調器への入力時に補間率80(M=80)で４つのチャネル(M=4)を有する並列アーキテクチャの場合が以下に示される。使用されるシグマ-デルタ変調器のオーダは、4(P=4)に等しい。使用されるデジタル・フィルタH(z)は、6次のくし形フィルタである。入力信号は、0.6の正規化された振幅と、正規化された周波数f_ｏ=0.02(したがって、絶対値周波数は0.02f_e)を有する正弦波信号である。誤差のない状態での出力における有用な信号SUのスペクトル密度は、図２に示されている。この理想的なケースで推定される信号対ノイズ比(SNR)は、102dBに等しい。

オフセット誤差の影響は、以降に記載されている。
シグマ-デルタ変調器が、各チャネル中で誘発するオフセットは、SNR比中の強力な降下を引き起こすとともに、時間インタリーブ・アナログ-デジタル変換器の性能を制限する。この効果を説明するために、以下の２つのケースに分けられる。
-全ての変調器に対して同一のオフセットの場合
-様々な変調器に対して異なるオフセットの場合

第一の場合、基準電圧に関連する導入オフセットの正規化された値は、あるシミュレーション例では、4.11×10^-4に等しい。図３は、誤差のこの種類を用いて得られる出力信号のスペクトル密度を示す。寄生的なスペクトル線RPは、80dBのSNR比中で降下を誘発するとき、有用な信号として同じ振幅のヌル周波数で出現する。

チャネルの全てで同一のオフセットを有することは、有用な信号中で全く歪みを誘発しない。しかしながら、変換器に追随するデジタル処理中での誤差(しきい値、変調等について)の主要源を誘発するため、ヌル周波数での有用な情報は誤っている。

この第一のケースは、あまり現実的ではないが、そのシミュレーションは、オフセットが全ての変調器に対して同一である場合でさえ、オフセット補償が既に有用であることを示すために、ここに提示される。

オフセットが様々な変調器に対して異なる第二のケースは、より現実的である。異なる変調器のオフセット間のミスマッチは、出力される有用な信号のスペクトルのスペクトル線として反映されている。この現象は、時間領域(左側)と周波数領域(右側)において図4で明らかになる。時間インタリーブ・アーキテクチャからの出力での周期的多重化は、有用な信号に、異なるオフセットＯ_iによって形成された周期信号を追加する。この信号は、周波数

では周波数領域にスペクトル線を導入する期間M(ここでM=4)で周期的である(したがって、例示されているとおり、f_e/4ごとに離れた4本の線がある)。

図5は、ゼロ平均のガウス分布のランダム信号と標準偏差σ_Ｏ=2×10^-6((N(0,σ_Ｏ))とによって生成された、基準電圧を基準に正規化されている異なるオフセットを考慮した出力信号のスペクトル密度を示す。最初の３つの寄生的な線のみがここに表される。RP₀(ヌル周波数)、RP₁(周波数f_e/4)、およびRP₂(周波数f_e/2)、4番目の線は、周波数3f_e/4で見出される。特に、標準偏差σ_Ｏの関数である線の変動振幅が観測される。

2×10^-6のこの値の標準偏差とともに、SNR比の著しい降下(約30dB)を図５に既にみることができる。所望のSNR比を維持可能なオフセット間のミスマッチの大きさのオーダを決定するために、SNR比は、各チャネルに加えられるオフセットの標準偏差σ_Ｏの関数として計算されている。得られた結果が、図６に示されている。得られた曲線は、アーキテクチャが、オフセット誤差に対して非常に敏感であることを示している。約10^-5の誤差は、50dBのSNR比の降下を引き起こしうる。

標準偏差σ_Ｏ=2×10^-6でのガウス分布N(0,σ_Ｏ)のランダムオフセットを考慮する一方、SNR比の変化の範囲を決定するために、500反復の間実行するモンテカルロ・シミュレーションが行われた。純粋に例示目的のために、図7にSNR比に対して得られた値のヒストグラムを示す。4dBの標準偏差で30dBのSNR比の平均降下に留意してください。

これらの結果に基づいて、オフセットの間のわずかなマッチング誤差が、所望のSNR比からの30dBの損失につながりうることをみることができる。したがって、所望のSNR比に対して可能な限り正確に、各チャネル上のオフセットを補償することが望ましい。この目的のために、オフセットの値を正確に決定し、各変調器から出力される信号から、減算する必要がある。

推定段階に進む前に、まず推定値に対する所望の精度を決定することが好ましい。これを行うには、SNR比は、

によって定義されたオフセットの推定値に相対誤差を導入することによって計算される。ここで、εは、オフセットの推定値と理論値との間の相対誤差である。

図８は、どのようにSNR比が相対誤差εの関数として変化するかを示す。約10^-7の精度で始まる平坦域が表れる。そのような精度は、オフセット補償を確保するためと、時間インタリーブ・アーキテクチャから予想される理論上のSNR比を維持するためとに好適である。

実際には、オフセットのミスマッチによって生成された寄生線の振幅が量子化ノイズのレベルまで低下して飽和に達する前に、精度の関数として実質的に線形である、図8にSNR比の変化に留意してください。

このことから、線形部分では、SNR比と精度との間の関係は、式SNR=20×k-36で決定されうる。その結果、オフセット推定の精度は、

と記述される。SNR比は、変換器(変換器の分解能)の同等のビットの数nの関数として、SNR=6.02n+1.76によって与えられることを考えると、オフセットに対する推定値の精度は、precision=10^-k=10^-(0.3n+1.9)によって表される。以下に説明する例示的な実施形態では、変換器の分解能nは、例えば、16(n=16)に等しい。

本発明によって提案された訂正は、次のように記述できる。
ゲイン誤差とオフセット誤差とを考慮して、シグマ-デルタ変調器から出力される信号は、

として表される。ここで、
-e[n]は、アナログ-デジタル変換器によって必然的に生成される量子化ノイズであり、
-NTF(z)は、ノイズ伝達関数であり、
-Ｏは、オフセットを示し、
-gは、ゲインを示す。

変調器の入力が、グランドに接続されている場合、出力信号は、

として表されます。ゆえに、有用な信号が存在しない場合に、問題は、もはや異なる変調器間のゲインミスマッチに起因する出力スペクトルのスペクトル線を発生しない。図9は、ガウス分布N(0.1%)のランダムなゲイン誤差とオフセット誤差とを考慮した、出力でのスペクトル密度を示す。オフセットミスマッチに起因するRP線は、有用な信号とは独立に表れる。

変調器から出力される信号は、ホワイトノイズと仮定されるとともに、変調器によって形成されるオフセット＋量子化ノイズから構成される。したがって、変調器から出力される信号に基づくオフセット値の推定は、

と表される既知の推定法、最小二乗法によって行うことができる。したがって、表記

は、出力信号y(i)に対する値の個数Nechに基づいて、オフセットの推定を示す。この推定法の実装では、この数が2のべき乗である場合、数Nechで割るために、Nechデータとシフト操作とを加算する加算器のみを必要する。推定値の分散は、

で与えられる。

信号に存在するノイズ電力はかなり大きいので、数Nechは推定値で10^-7の精度を達成するために高くなければならない。達成される最大精度が5×10^-6であることが、2¹⁸のサンプルのシミュレーションによって検証されている。

オフセットの推定値の精度を向上させるために、特に有利な実施形態では、信号中に存在するノイズ電力を減少させるために、各チャネルに存在するくし形フィルタ(通常は有用な信号のデジタル復元専用)を使用する。図10は、変調器から出力される信号のスペクトル密度DSと、くし形フィルタの周波数応答RFとを示す。くし形フィルタは、ヌル周波数で見つけられるオフセットの値を取得し、かつ信号中に存在するとともに最高周波数中に見つけられるノイズの強い減衰(特に量子化ノイズ)を確保することができることに留意してください。

推定オフセット値の精度を決定するために、オフセットのくし形フィルタからの出力と理論値との誤差が計算されている。得られた結果は、図11の(a)から(c)に示されている。10^-7の精度は、プロセッサの10クロックサイクルだけに対応する(図11の(b)は、0≦n≦30の最初のクロックサイクルを示す)高々10のシンプルな動作(示される例では特に6つの動作)の後に、有利に達成される(図11の(c))。ここで達成した精度は、良好なオフセット訂正を確保にするために十分である。さらに精度を向上させるためには、くし形フィルタからの出力でノイズに埋もれた定数値の従来の最小二乗推定を使用することもできる。

他のオフセット値を用いて得られた精度を確認するために、間隔［0...20%］中で標準偏差σ_Ｏの値を変化させながら、他のシミュレーションが行われている。標準偏差σ_Ｏの各値に対して、モンテカルロ・シミュレーションは、500反復を使用して行われた。各反復に対し、以下が計算された。
-理論オフセットと、時間インタリーブ・アーキテクチャの全てのチャネル上のくし形フィルタからの出力との間の最大誤差E_r、つまり、

-理論オフセットと、時間インタリーブ・アーキテクチャの全てのチャネル上のくし形フィルタからの出力に適用された最小二乗推定を使用して推定されたオフセットとの間の最大誤差E_rm、つまり、

図12は、実装された反復数の関数として、標準偏差σ_Ｏ=0.002(図中左側)とσ_Ｏ=0.02(図中右側)で得られた誤差E_rおよびE_rmの値の例を示す。

この図は、
-最小二乗推定は、わずかに精度を改善する。Nech=100で、以前はオーダ10^-7の精度が、オーダ10^-8の精度になる。精度の改善は、最終的にわずかに寄生スペクトル線の振幅を減少させるだけであり、特に、10^-8の精度を超えて、SNR比の大幅な改善は、現実には期待できない(図8を参照して上記に示すように)。
-推定誤差は、実際にはオフセットの値に依存しないが、くし形フィルタの周波数応答RFには依存する。

これらの結果は、くし形フィルタを用いてオフセットを推定することは、良好なオフセット訂正を確保するために十分であることを示している。この推定の有効性を説明するために、次のオフセット値[-0.202； 0.717； 0.765； 0.1832]×10^-4が、シミュレーションにおける時間インタリーブ・アーキテクチャの異なるチャネルに追加された。

図13と図14は、各チャンネルのオフセット訂正の前後それぞれの出力信号のスペクトル密度を示す。図14に示されるように、オフセット訂正は、ほぼ量子化ノイズのレベルまで、寄生スペクトル線RPの振幅の急激な減少を達成できた。SNR比は、このように、本発明の意味での訂正を使用して60dBごとに改善される。理想的なSNR比に比べ、訂正後に得られたSNR比の2dBのわずかな減衰がある。

従って、本発明の意味でのオフセット補償技術は、従来の方法に比べて次の利点を提供する。
-シグマ-デルタ変調器では避けられないゲイン誤差の存在にもかかわらず、良好な精度を確保し、
-すでにデジタル復元に専用化されたリソース(特に、くし形フィルタ)とは別に、どんな追加の物理的なリソースも必要とせず、
-高速であり、プロセッサのクロックの10サイクル未満で良好な推定値への収束を提供する。

これから、異なるチャネル間のゲイン差の訂正について説明する。まず、そのような差異の影響を示し、言い換えると、時間インタリーブ構造上のゲイン誤差の影響を示す。

図15(左側に時間領域、および右側に周波数領域)に示すように、時間インタリーブ・アーキテクチャの各チャネルi上の各変調器からの出力のゲインg_iとの乗算は、異なるゲインg_iによって形成される周期Mの周期信号によって有用な信号の乗算に等しい。時間領域における周期信号とのこの乗算は、有用な信号のスペクトルと、異なるチャネルで導入されたすべてのゲインg_iに依存する振幅を有する周波数k/f_e(kは整数)でのディラックピークからなる周期信号のスペクトルとの間でコンボリューションすることにより、周波数領域で表現される。このコンボリューションは、周期信号のスペクトル線のゲインによって重み付けされた周波数

における有用な信号のスペクトルの複製の、出力信号のスペクトル中での、出現を意味する。

図16は、ゲインの差異によって、有用な信号の寄生複製(parasitic replica)RP0、RP1、RP2に適用され、各チャネル中に導入されたゲインg_i((1+εg)と等しい、ここでεgは、ゼロ平均と標準偏差σ_g=1%を有するガウス確率変数である)として、出力において有用な信号SUのスペクトル密度を示す。各チャネルに対する理想的なゲインの1%の誤差では、60dBのSNR比の降下がみられる。したがって、時間インタリーブ・アーキテクチャの期待される性能を維持するために、これらの誤差を訂正することが提案される。

SNR比の過剰な降下を回避するようにチャネル間の最大相対誤差を決定するために、SNR比は、各チャネルに追加されたゲイン誤差の標準偏差の関数として計算した。得られた結果を図17a(標準偏差の急速な変化)および17b(標準偏差の緩慢な変化)に示す。図17bでは、SNR比が、標準偏差σ_gの値が10^-5未満であるランダム誤差に対して維持されており、そのことはゲインミスマッチ誤差への時間インタリーブ・アーキテクチャの高感度を説明していることに留意してください。より大きな標準偏差の誤差は、例えばσ_g=10^-4、既にSNR比30dBの降下を引き起こす。SNR比の変化の範囲を決定するために、500反復のモンテカルロ・シミュレーションを行った。図18は、SNRの比に対して得られた値のヒストグラムを示す。4dBの標準偏差において、30dB(82dBまで)のSNR比の平均降下に留意ください。

これらのゲイン誤差の訂正は、好ましくはゲインw_i=1/g_iの逆数に等しい重みw_iに、各チャンネルからの出力信号を乗算することによって発生する。これらのエラーの訂正に進む前に、重みw_iに必要な精度を決定することが好ましい。この目的のために、SNRの比は、

で定義される推定値への相対誤差を導入することによって算出される。ここで、εは、重みw_iの推定値と理論値との間の相対誤差である。

図19は、相対誤差εの関数として、SNR比の変化を示している。
図19では、約10^-6の精度が、ゲイン誤差の良好な訂正を確保し、時間インタリーブ・アーキテクチャで予想されるほぼ理想的なSNR比を維持できるようにすることが望ましいことを示している。ここで再び、重みの値の精度は、変換器の一般的な分解能nの関数として、次のように得られる。

したがって、ゲイン推定の精度は、

に等しくなければならない。SNR比が、変換器の同等のビット数(分解能)nに依存するように、SNR比は、SNR=6.02n+1.76によって与えられ、推定ゲイン値の精度は、

で表される。

異なる変調器のゲイン間の差異の影響を訂正するために、新しい技術が、異なるチャネル間でのゲイン等化の原理に基づいて提案される。しかしながら、あらかじめオフセット誤差の訂正を適用することが望ましい。この手法は、他の従来技術に比べて次の利点を提示する。
-どんな基準信号も必要とせず、
-どんな補足的な変調器も必要とせず、
-有用な信号を復元するために既に存在しているデジタル処理に加えて、加算器と乗算器のみを使用する。

図20を参照して、好ましくは次の手順が実施される。
-連続的な入力信号V_inが同時に全ての変調器に印加される：この一定信号の振幅は、V_ref/2の値で説明した例では固定されている、ここで、V_refは、回路の基準電圧(他の値は、選択された振幅が変調器を不安定にしないことを条件に、選ばれうる)を示し、
-変調器からの出力信号は、変調器のゲインg_i＋形としてあらわれた量子化ノイズ(既に訂正されていることを前提としているため、変調器のオフセットがそれに入ることはない)乗算された入力である一定信号から形成されており、
-くし形フィルタH(z)は、各チャネルからの出力時に、信号V_in×g_iを回復でき、
-最小平均二乗アルゴリズム(又は確率勾配)を使用する処理、LMSと記載する、は、基準チャネルに関連する全てのチャネルに対して、ゲインを等化するように使用されるために重みw_iの異なる値を計算するように適合される。

図20の例では、最初のチャネルは、

のような、基準チャネルとして選択される。LMSアルゴリズムと、
-符号データLMSを表すSD-LMS
-符号誤差LMSを表すSE-LMS
-符号データ符号誤差LMSを表すSS-LMS
などそれらの省略形のような変化形とは、推定アルゴリズムの他の種類に比べて、実装時に多大な簡潔性を提供する。

これらのアルゴリズムによる重みの値w_iの推定は、次の漸化式によって決定される

アルゴリズムのこれらの4つの種類は、収束時間と推定値の精度に関し、テストおよび比較されている。以下では、SD-LMSアルゴリズムを用いて得られた結果だけが、動作原理を説明するとともに、本発明の実装の性能を推定するために提示されている。他の手法を用いて得られる性能は、以下の概略表(表１)に示されている。

この実装の動作原理を説明するために、ゲイン［1,0113 ; 1,0146 ; 1.0029 ; 0,9884］が、それぞれのチャネルに導入されている。

収束速度とアルゴリズムの精度を決定するパラメータの一つは、アルゴリズムのステップサイズμである。ステップサイズμの最適な値を決定するために、第二チャネルの重みw₂が、ステップサイズμと異なる値を用いて推定される。得られた結果は、図21aおよび21bに示されている。

ステップサイズμの値を増加させればさせるほど、推定の収束速度が上がることがわかる。しかしながら、ステップサイズμの関数として推定値の精度の挙動を考慮することも賢明である。ステップサイズμの各値に対して、推定値および理論値の誤差(w₂g₂-g₁)は、収束が達成された後に算出されている。得られた結果は、ステップサイズμの異なる値で、図22に示される。

図23は、ステップサイズμの関数として誤差に対して得られる最大値を示している。ステップサイズμの値が増加すればするほど、重みw₂の推定値に対する誤差は増加する。収束ステップサイズμの最適な選択は、ここに例示されているように、μ=1である。この選択はまた、図23に示すように、推定のための約5×10^-7の良好な精度を確保する一方、乗算動作を排除することによって(そうでなければ、それ以外の因数によって)、アルゴリズムを簡素化する。

図24は、ステップサイズμ=1でSD-LMSアルゴリズムを使用して、計算動作数の関数として(したがって、プロセッサの演算時間の関数として)、異なるチャネル(w₂、w₃、w₄、基準チャネルであるインデクスi=1のチャネル)に対して、重みの値の推定の変化を示している。収束は急速である(n=20プロセッサクロックサイクルの終了時点)。対応するゲイン値による各チャネルに対する重みの値を乗算した結果は、実際に基準チャネル1.0113として使用される第一チャネルに対するゲイン値に等しい。

変数として、時間の関数としての重みベクトル［w₂、w₃、w₄］の各推定を用いて出力されるSNR比を計算することによって、収束速度を推定することが可能である。得られた結果が図25に示されている。所望のSNR比を見つけることができる重みベクトルの良好な推定は、n=20クロックサイクル(n=16ですでに十分である)後に達成される。

図26は、20クロックサイクル後に推定された重みを持つゲイン誤差を訂正した後の出力信号のスペクトル密度を示している。量子化ノイズのレベルまで寄生線RPが明確に減少していることは明白であり、そのことは102dBのSNR比を意味する。

本発明の意味で、ゲインマッチング誤差およびオフセットマッチング誤差両方の同時処理を使用する実用的なケースが、以下に提示される。本明細書では、ゲインとオフセットの値は、次のように、各チャネルに追加される。

ゲイン誤差(RPG線)とオフセット誤差(RPO線)とを考慮した出力信号(有用な信号SUを含む)のスペクトル密度が、図27に表される。これらの誤差の値は、SNR比の75dBの合計降下を引き起こす。

訂正の最初の段階は、各チャンネル中のオフセットに対して補償することである。これは、好ましくは、これらの変調器の各々に対するオフセットを推定することができるようにするために、グランドに異なる変調器の入力を接続することによって発生する。オフセット補償した後、第二段階は、基準チャネルに関連する全てのチャンネルに対してゲインを等化できるように、各チャネルに対する重み値を推定するために変調器の入力に一定の電圧を印加することから成る。この段階では、LMSアルゴリズムを使用する重みベクトルの推定は、図28で表されるように、各チャネルの訂正後の残差オフセットを考慮している。推定値の最大誤差は、2×10^-7である。

図29は、オフセット訂正後およびゲイン誤差の等化後のスペクトル密度を示す。寄生線のかなりの減少が観測され、期待されるSNR比を取得できる。

この訂正法の実用的な実装では、LMSアルゴリズムのアーキテクチャの異なる計算ステップに対するバッファのサイズと同様に、重みの値wが格納されるバッファのサイズを決定することが有用である。計算資源とゲイン訂正処理の速度とを最適化するバッファの最適なサイズを決定するために、性能に影響を与えることなく、重みの値を量子化するために必要なビット数が最初に決定される。これを行うには、出力されるSNR比は、次の関係に従って、重み値wに対する量子化ビット数Nbwの関数として計算される。

ここで、w_qは、量子化された値であり、

は、丸め演算子である。

図30は、重み値に対する量子化ビット数の関数として出力されるSNR比を示す。16ビットで重み値wを量子化することで、所望のSNR比を維持するのに十分と思われる。重み値計算アルゴリズムのレジスタの有限の大きさを考慮するために、LMSアルゴリズムの量子化されたバージョンが、次式で与えられる。

演算子

は、Nbビットでの括弧間の値の量子化を表す。それは、

によって与えられる。Nbrは、説明の例では、25bitであるデジタル・フィルタH(z)からの出力でのバイナリワードの長さを示す。量子化の影響を考慮しながら、最適ビット数Nbwを決定するために、重み値wは、SD-LMSアルゴリズムによって推定される。図31は、数Nbwの異なる値(16、17、19と20)に対する経時的推定の変化を示す。重み値の量子化は、収束速度に影響を与えないことに留意してください。推定値の精度についての数Nbwの影響が、図32に示されており、計算時間nの関数および数Nbw(16、17、18および20)に対する関数として推定するために、重みの推定値と理論値との間の差異を示す。数Nbwが増加すればするほど、推定誤差は減少する。20ビットで重み値を量子化することは、約6×10^-7の精度を確保し、かつ所望の性能を維持するために十分であることがわかる。実際には、最適な数Nbwは、変換器の分解能(nと表記し、ここでは16に等しい)に関連していることがわかる。nとn+4の間であることが、好ましくはn+1とn+4の間であることが、ビット数Nbwに対して一般的に有利であると判明している。

数Nbwの効果を説明するために、図33に異なる数Nbwで推定された重み値wを使用して等化されたゲインを有する出力信号のスペクトル密度を示す。数Nbwが増加すればするほど、寄生線RPGの振幅が減少し、SNR比を改善する。数Nbwに対して20という値が、所望のSNR比を維持するのに十分である。

最小平均二乗(LMS)ファミリの中でアルゴリズムの他のタイプを使用して、重み値推定の結果が以下の表１に要約されている。

SE-LMSとSS-LMSアルゴリズムは、LMSとSD-LMSアルゴリズムよりも実装が容易であるが、それらはより多くの収束時間を有する。物理的な複雑性と収束時間の間に妥協点を提供するアルゴリズムは、SD-LMSアルゴリズムであると思われる。アルゴリズムのこのタイプは、ステップサイズμ=1で、乗算器を必要とせず、マルチチャンネル時間インタリーブ変換器アーキテクチャの従来構造に比べて、加算を実行するための1つの加算器のみが各チャネルに追加される。

次に本発明の意味での一般的な処理を要約しながら、図34を参照する。処理は、好ましくは、以下のステップを含むオフセット補償COFから始める。
-ステップS1では、出力としてオフセットのみを取得するために、変換器への入力としてヌル信号を印加し、
-S2のステップで、各チャンネルに対するオフセット値を推定するために、デジタル・フィルタリングH(z)を使用し、かつ
-ステップS3では、補償手段MCを利用することによって、各チャネルのオフセットの推定値を補償する。

処理は、ゲインの等化EGを続行し、ここで、
-同一の一定信号Vinが、各チャネルに印加され(ステップS4)、
-ステップS5で、この同じ信号と、各チャンネルに固有のゲインg_iとの積に対応する出力信号が得られ、かつ
-各チャンネルからの積は、基準チャネルからの積と比較され(ステップS6)、各チャネルに対して、基準チャネルからの相対ゲイン等化重みw_iの推定を決定する(ステップS7)。

チャネルに対する重みを推定することは、好ましくは、最小平均二乗法LMSを使用して(ステップS8)、かつ好ましくは、時間インタリーブ・アーキテクチャの各チャネル中で、単一の加算器(図20中の基準LMS)の追加だけを必要とするSD-LMSを使用して、処理を繰り返すことによって行われる。反復処理は、２つの連続した反復間の重みの差が、所望の精度未満になるまで実行される(OK矢印はテストT9を終了する)。その後、推定重みw_iの関数として、ゲインg_iの等化が実行される(ステップS10)。

図34は、本発明のコンピュータプログラムに対する一般的なフローチャートの一例を示す。

SD-LMS反復処理の停止条件(テストT9中)は、以下に指定される。理論的には、重み

の推定値と、理論値

との間の差が、要求精度より小さくなるときに、停止すべきである。このケースでは、収束は達成される。しかしながら、理論値

は、未知である。連続する重み推定の差

が、所望の精度未満になるときに、反復処理を停止することがここでは提案される。この差は、タイプ(1-z^-1)のフィルタ伝達関数によって、SD-LMSアルゴリズム(

と表記)を用いて推定値をフィルタリングすることによって計算される。実際には、このフィルタからの最初の2つの出力は、フィルタの過渡応答を表すので、考慮されない。図35は、本実施形態において標準偏差σ_g=1%での異なるチャネル中のゲイン値の300反復のモンテカルロ・シミュレーションに基づいて、理論計算と、その差の計算とを用いてそれぞれ得られた反復NthおよびNdiffの数を示す。差

を使用した計算は、理論計算によって得られた収束時間と同一の収束時間を提示していることに留意ください。

また、あるケースでは、推定重み値の変化は単調ではない場合があり、収束の達成前にLMSの反復の実行を停止する安定領域を通過する場合がある、ことが示されている。そのような状況を回避するために、タイプ(1-z^Lf)の高次の伝達関数が使用される場合がある。図36には、3次のフィルタ(Lf=3)を用いた収束時間を示す。ここでは、そのようなフィルタを使用すると、理論計算によって得られた収束との比較において、高々Lfクロックサイクル後に、収束が確実であることに留意してくだい。

もちろん、本発明は、例として上記実施形態に限定されず、他の変形に適用される。

たとえば、上記提案の訂正方法は、特に文書FR-08 54846で説明したように、フィルタバンクを使用して並列変換器アーキテクチャの他のタイプに適用されてもよい。

より一般的に、オフセット差異およびゲイン差異を推定するためのくし形フィルタの使用が上述された。上述の例示的な実施形態では、選択的なローパスフィルタで十分である。

また、上述したことは、シグマ-デルタ変調器を使用した時間インタリーブ・アーキテクチャである。しかしながら、本発明はもちろん、変調器の他のタイプを使用した時間インタリーブ・アーキテクチャに適用できる。

DEMUX アナログ・デマルチプレクサ
MUX デジタル・マルチプレクサ

Claims (20)

1. マルチチャネル時間インタリーブ・アーキテクチャを有するアナログ・デジタル変換器中で、信号を処理するための方法であって、
   -少なくとも前記変換器のオフセット誤差を推定するために、各チャネル中でデジタル・フィルタリング(H(z))するステップと、
   -推定オフセット誤差の関数として、前記オフセットに対して補償するステップと
   を有することを特徴とする方法。
2. 前記変換器は、各チャネル中に少なくとも１のシグマ-デルタ変調器を有し、前記デジタル・フィルタリング(H(z))は、
   -アナログ・デジタル変換から発生する有用な信号を復元すること、および
   -前記オフセット誤差を推定すること
   の両方のために、各チャネルに適用されることを特徴とする請求項１に記載の方法。
3. オフセットの補償ステップは、
   -出力として、単独で前記オフセットを取得するために、前記変換器への入力としてヌル信号を印加するステップ(S1)と、
   -各チャネルに対するオフセット値を推定するために、前記デジタル・フィルタリングを使用するステップ(S2)と、
   -各チャネル上の前記オフセットの推定値に対して補償するステップ(S3)と、
   を有することを特徴とする請求項１または２のいずれか１項に記載の方法。
4. 前記オフセット誤差の推定は、選択的なデジタル・ローパス・フィルタリングによって実行されることを特徴とする請求項１から３のいずれか１項に記載の方法。
5. 前記フィルタリングは、各チャネル中のくし形フィルタ(H(z))によって適用されることを特徴とする請求項４に記載の方法。
6. 前記オフセット誤差は、10^-(0.3n+1.9)未満の精度で推定され、ここで、nは前記変換器の分解能(ビット数)である、ことを特徴とする請求項４または５のいずれか１項に記載の方法。
7. 前記精度で推定されたオフセット誤差の補償は、信号対ノイズ比の損失を3dB未満に制限することを特徴とする請求項６に記載の方法。
8. 前記デジタル・フィルタリングは、オフセットに対する補償(COF)の後、マルチチャネル・アーキテクチャの異なるチャネルにわたってゲインを等化する(EG)するために、追加的に適用されることを特徴とする請求項１から７のいずれか１項に記載の方法。
9. -同一の一定信号が、各チャネルに印加され(S4)、
   -前記同一の信号と各チャネルに固有のゲインとの積に対応する出力信号が収集され(S5)、
   -各チャネルからの積は、基準チャネルからの積と比較され(S6)、各チャネルに対して、前記基準チャネルに関連するゲイン等化重みを推定する(S7)
   ことを特徴とする請求項８に記載の方法。
10. チャネルに対する重み推定は、最小平均二乗法を使用する反復処理を適用することによって実行される(S8)、ことを特徴とする請求項９に記載の方法。
11. 前記処理は、
    の形式の関係に従い、ここで、
    は、反復n+1およびnに対して、それぞれ、チャネルiに対する重みの推定であり、
    -μは、定数であり、
    -f_i[n]は、
    ・基準チャネルおよびチャネルiからの出力信号間の差と、前記チャネルiからの出力信号の符号との積か、
    ・または、チャネルiからの出力信号と、基準チャネルおよびチャネルiからの出力信号間の差の符号との積か、
    ・または、チャネルiからの出力信号と、基準チャネルおよびチャネルiからの出力信号間の差との積か、
    ・または、チャネルiからの出力信号の符号と、基準チャネルおよびチャネルiからの出力信号間の差の符号との積
    であることを特徴とする請求項１０に記載の方法。
12. 前記処理は、
    の式関係に従い、ここで、
    -y_ref[n]およびy_i[n]は、基準チャネルおよびチャネルiからのそれぞれの出力信号であり、
    -表記sgn(x)は、実数xの符号を表す、
    ことを特徴とする請求項１１に記載の方法。
13. 前記等化重みは、10^{-(0.34n-0.65)}未満の精度で推定され、ここで、nは前記変換器の分解能(ビット数)である、ことを特徴とする請求項８から１２のいずれか１項に記載の方法。
14. 前記定数μは、反復処理の収束速度を最適化するとともに、前記精度を達成するために選択される、ことを特徴とする請求項１３と組み合わせで取られる、請求項１１または１２のいずれか１項に記載の方法。
15. 前記処理中の反復回数の合計は、前記定数μの関数として選択されることを特徴とする請求項１１から１４のいずれか１項に記載の方法。
16. 前記精度への重みの推定に基づくゲイン等化は、3dB未満まで信号対ノイズ比の損失を制限することを特徴とする請求項１５に記載の方法。
17. 推定されるための前記重み値は、n+1とn+4との間のビット数で符号化され、ここで、nは前記変換器の分解能(ビット数)である、ことを特徴とする請求項９から１５のいずれか１項に記載の方法。
18. マルチチャネル時間インタリーブ・アーキテクチャを有するアナログ-デジタル変換器であって、
    -少なくとも前記変換器のオフセット誤差に対する各チャネル(H(z))中のデジタル・フィルタと、
    -前記推定オフセット誤差の関数として、前記オフセットに対する補償手段(MC)と、
    を有することを特徴とする変換器。
19. 前記変換器は、異なるチャネルのゲインを等化する(EG)手段を追加的に有するとともに、前記デジタル・フィルタはまた、前記オフセットに対する補償の後に、前記マルチチャネル・アーキテクチャの異なるチャネルにわたってゲイン等化を推定するために利用されることを特徴とする請求項１８に記載の変換器。
20. このプログラムがプロセッサによって実行されるとき、請求項１から１７のいずれか１項に記載の方法を実行するための命令を有するコンピュータプログラム。