JPH0818457A

JPH0818457A - Ａｇｃ機能付きデルタシグマ型ａ／ｄ変換器

Info

Publication number: JPH0818457A
Application number: JP14917694A
Authority: JP
Inventors: Ichiro Fujimori; 一郎藤森
Original assignee: Asahi Kasei Microsystems Co Ltd; Asahi Kasei Microdevices Corp
Current assignee: Asahi Kasei Microsystems Co Ltd; Asahi Kasei Microdevices Corp
Priority date: 1994-06-30
Filing date: 1994-06-30
Publication date: 1996-01-19
Anticipated expiration: 2016-10-02
Also published as: JP3214981B2

Abstract

(57)【要約】【目的】ＡＧＣ出力レベルを正確に保持し、可変増幅
器のノイズの影響を軽減すると共に、振幅レベル検出に
必要なハイパスフィルタの回路規模を縮小することので
きる、ＡＧＣ機能付きのデルタシグマ型Ａ／Ｄ変換器を
提供する。【構成】デルタシグマ変調器３２は最終的に必要なＡ
／Ｄ変換出力のサンプリング周波数に比べて十分高い周
波数で可変増幅器の出力をオーバーサンプリングするの
で、パスバンドリップルの少ない簡単な折り返し防止フ
ィルタ３１を可変増幅器３０の後に挿入することが可能
である。従って、折り返しによる可変増幅器３０のノイ
ズの影響はなくなる。また折り返し防止フィルタ３１自
体のノイズも小さくなる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、デジタルオーディオ・
マルチメディア等の分野において、オーディオまたは音
声等のアナログ信号をデジタル信号に変換するためのＡ
ＧＣ（自動利得制御）機能付きＡ／Ｄ変換器に関し、さ
らに詳しくは、アナログ信号の信号振幅レベルが変化し
ても、デジタル信号が所定の信号振幅レベルを維持する
ＡＧＣ機能付きデルタシグマ型Ａ／Ｄ変換器に関する。

【０００２】

【従来の技術】従来方式１図１は、デジタルオーディオの分野で用いられている従
来のＡＧＣ機能付きＡ／Ｄ変換器の一例を示す。

【０００３】図１において、オーディオ入力信号は、外
部制御により増幅率が変化する可変増幅器１０で増幅さ
れ、その出力はハイパスフィルタ１１に入力される。ハ
イパスフィルタ１１は可変増幅器１０の出力信号に含ま
れるＤＣ成分を除去するためにあり、一般的に、カット
オフ周波数は１０Ｈｚ程度であって、容量と抵抗で構成
される１次のＣＲフィルタで実現される。

【０００４】ハイパスフィルタ１１の出力は、ピーク検
出器１２により最大振幅レベル（ピークレベル）が検出
される。検出されたピークレベルは、比較器１３によっ
て基準データと比較され、その比較結果に応じて可変増
幅器１０の増幅率を制御する。かかる構成により、ピー
クレベルが基準データと等しくなるように働くＡＧＣル
ープが作られる。このＡＧＣループにより、オーディオ
入力信号のＡＣ信号振幅レベルが変化しても、可変増幅
器１０からのＡＣ信号のピークレベルは所定のレベルに
保持される。この所定のレベルは、ＡＧＣ出力レベルと
呼ばれる。デジタルオーディオ用途では、信号のＡＣ成
分のみが重要となるので、このようなＡＧＣ方式が適し
ている。

【０００５】可変増幅器１０の出力は、ＡＧＣループ内
のハイパスフィルタ１１と共に、折り返し防止フィルタ
１４にも入力される。この折り返し防止フィルタ１４
は、Ａ／Ｄ変換をする前に可変増幅器１０の出力の信号
周波数成分を、Ａ／Ｄ変換器のサンプリング周波数（ｆ
ｓ）の半分以下に帯域制限するためにある。連続したア
ナログ信号をサンプリングする時に、ナイキストの定理
により、ｆｓ／２以上の周波数成分が全てＤＣとｆｓ／
２の間に現れる。これを折り返しと言う。折り返し防止
フィルタ１４は、この折り返しの影響をなくすためのロ
ーパスフィルタである。

【０００６】デジタルオーディオ用途では、ｆｓ＝４８
ｋＨｚに対して必要周波数帯域（パスバンド）は２０ｋ
Ｈｚ程度なので、折り返しを防止するためには、２０ｋ
Ｈｚと２４ｋＨｚとの間で急峻に利得が減衰するローパ
ス特性を持たなければならない。

【０００７】折り返し防止フィルタ１４の出力は、Ａ／
Ｄ変換器１５によりサンプリング周波数ｆｓのデジタル
出力（Ａ／Ｄ出力）に変換される。オーディオ用途で
は、１６ビット相当のダイナミックレンジが必要となる
ので、ここでは、１６ビットのＡ／Ｄ変換器が用いられ
ている。

【０００８】上記のように図１では、ＡＣ信号成分のピ
ークレベルをＡＧＣ出力レベルに保持した可変増幅器１
０の出力を、折り返し防止フィルタ１４で帯域制限し、
１６ビットのＡ／Ｄ変換器１５でデジタル信号に変換す
ることにより、ＡＧＣ機能付きＡ／Ｄ変換器を実現して
いる。

【０００９】しかし、この従来方式では、ピーク検出器
１２および比較器１３がアナログ回路で実現されること
から、検出結果および比較結果に誤差が生じ、ＡＧＣ出
力レベルがずれるという欠点がある。

【００１０】一般的なピーク検出器は、整流器と前回ま
でのピークレベルを保持するホールド回路とから構成さ
れる。

【００１１】また比較器には、ピークレベルと基準デー
タの大小を判断するアナログ式のコンパレータが用いら
れる。しかも、それぞれの回路はアナログ回路なので、
ノイズとオフセットの影響を受けることになる。

【００１２】従来方式２図２は、従来方式１の欠点を解決したＡＧＣ機能付きＡ
／Ｄ変換器の例を示す。従来方式１と比べて最も大きな
違いは、１６ビットＡ／Ｄ変換器２２がＡＧＣループ内
に位置することである。可変増幅器２１の出力は、１６
ビットのＡ／Ｄ変換器２２でｆｓ＝４８ｋＨｚの１６ビ
ットデジタル出力（Ａ／Ｄ出力）に変換されるので、ハ
イパスフィルタ２３とピーク検出器２４と比較器２５は
デジタル回路によって実現することが可能となる。

【００１３】よって、ピーク検出および基準データとの
比較は、従来方式１のようにアナログ的なノイズやオフ
セットの影響を受けない。その結果、ＡＧＣ出力レベル
の正確なＡＧＣ機能付きＡ／Ｄ変換器を実現することが
できる。

【００１４】従来方式１との他の違いとして、折り返し
防止フィルタ２０が可変増幅器２１の前に位置してい
る。従来方式１の説明で述べたように、折り返し防止に
必要なローパス特性は急峻である。一般的に、このよう
なローパスフィルタは、９次以上と次数が多くなり、か
つ、各次のＱ値が高くなる。従って、パスバンド内の、
周波数に対する利得変動（リップル）が（＋／−）０．
５ｄＢ程度と大きくなる。

【００１５】ＡＧＣループは、Ａ／Ｄ出力のピークレベ
ルをＡＧＣ出力レベルに維持するように働く。従って、
リップル特性の悪いローパスフィルタがＡＧＣループ内
に存在すると、オーディオ入力の主周波数成分が変化し
た時、すなわち、ピークレベルに最も影響する周波数が
変化した時に、リップル特性に応じて可変増幅器２１の
増幅率が変化することになる。

【００１６】このような増幅率の周波数依存性は、Ａ／
Ｄ出力では歪として現れる。この歪は、デジタルオーデ
ィオでは問題となる。そのために、図２の従来例では、
折り返し防止フィルタ２０は可変増幅器２１の前に位置
することになる。その結果、可変増幅器２１の出力はロ
ーパスされないので、可変増幅器２１が発生するノイズ
は全てｆｓ／２の周波数以下に折り返す。例えば、可変
増幅器２１のノイズ帯域がｆｓの５０倍とすると、ｆｓ
／２以下の帯域に存在する可変増幅器２１のノイズは、
従来方式１に比べて１００倍になる。

【００１７】可変増幅器２１が発生するノイズは増幅率
と共に増加するので、特にオーディオ入力の振幅レベル
が小さい時に、ノイズの影響はより顕著に現れる。この
ように、可変増幅器２１が発生するノイズの影響が大き
いと言うことが図２の方式の欠点の一つである。

【００１８】また、図２の方式と従来方式１の共通の欠
点として、折り返しを防止するローパスフィルタの次数
が多いために、回路規模が大きくなり、ローパスフィル
タ自体のノイズが大きいと言うことがある。さらに、多
次で且つ各次のＱ値が高いために、群遅延特性が悪いと
いうことが、共通の欠点としてある。

【００１９】図２の方式の他の欠点として、デジタル回
路で実現するハイパスフィルタ２３の回路規模が大きい
と言うことがある。ここで必要とされるフィルタは、カ
ットオフ周波数が１０Ｈｚで次数が１次から２次の簡単
なハイパス特性である。デジタル信号処理でフィルタを
実現するための基本回路として、乗算器とレジスタと演
算係数ＲＯＭが必要である。上記の簡単なハイパス特性
では、レジスタ数と演算係数ＲＯＭのワード数は少な
い。しかし、乗算器は小さくならない。

【００２０】乗算器の回路規模は、乗算するデータのビ
ット長で決まる。ここでは、Ａ／Ｄ変換器２２のＡ／Ｄ
出力と、ハイパスフィルタに必要な係数ＲＯＭのビット
長で決まる。係数ＲＯＭのビット長はカットオフ周波数
の精度に依存するが、Ａ／Ｄ出力は１６ビットと大きい
ので、乗算器は小さくならない。このように、ここで
は、ハイパスフィルタ２３を実現するためだけに、大規
模な乗算器を持つことになり、回路規模を考えると非効
率的である。

【００２１】

【発明が解決しようとする課題】上述のように、従来方
式１では、ＡＧＣ出力レベルを正確に制御することがで
きないという欠点があった。また、従来方式２では、可
変増幅器のノイズの影響を大きく受け、振幅レベル検出
に必要なハイパスフィルタの回路規模を小さくすること
ができないという欠点があった。

【００２２】よって、本発明の目的は、従来技術のかか
る欠点に鑑みて、ＡＧＣ出力レベルを正確に保持し、可
変増幅器のノイズの影響を軽減すると共に、振幅レベル
検出に必要なハイパスフィルタの回路規模を縮小するこ
とのできる、ＡＧＣ機能付きのデルタシグマ型Ａ／Ｄ変
換器を提供することにある。

【００２３】

【課題を解決するための手段】上述の目的を達成するた
めに、本発明は、アナログ入力信号の振幅レベルが変動
した際にも、Ａ／Ｄ変換出力信号の振幅を所定のレベル
に保持するＡＧＣ（自動利得制御）機能を有するＡ／Ｄ
変換器において、アナログ信号の入出力振幅比を可変設
定できる可変増幅器と、前記可変増幅器で増幅されたア
ナログ信号を、最終的に必要なサンプリング周波数より
も高い周波数でオーバーサンプリングし、１ビットまた
は多ビットの量子化データに変換するデルタシグマ変調
器と、前記量子化データを入力して、デシメーション処
理および周波数帯域制限処理を施し、最終的に必要なサ
ンプリング周波数および分解能のＡ／Ｄ変換出力に変換
するデジタルフィルタ部と、前記デジタルフィルタ部が
発生したデジタル信号の振幅レベルを検出するレベル検
出手段と、前記レベル検出手段の検出結果に応じて、前
記可変増幅器の入出力振幅比を設定するための増幅率を
制御する増幅率制御手段とを具備したものである。

【００２４】ここで、折り返し防止のために、ローパス
フィルタをデルタシグマ変調器と可変増幅器との間に挿
入することは好適である。この時、ローパスフィルタの
カットオフ周波数を、Ａ／Ｄ変換出力のサンプリング周
波数に応じて切り替えることも可能である。さらに、デ
ジタルフィルタ部がハイパスの信号周波数特性を有する
ことも好適である。

【００２５】また、デジタルフィルタ部が２段以上のフ
ィルタ段の従属接続で構成され、レベル検出手段の入力
となるデジタル信号を出力するフィルタ段と、Ａ／Ｄ変
換出力を出力するフィルタ段を異ならせることも可能で
ある。

【００２６】また、デルタシグマ変調器の入力振幅を、
ＡＧＣ機能付きデルタシグマ型Ａ／Ｄ変換器のフルスケ
ールアナログ入力レベルよりも大きく設定したリミッタ
レベル以下に振幅制限するリミッタ手段を有することも
可能である。

【００２７】また、増幅率制御手段が、レベル検出手段
の検出結果を基準デジタルデータと比較し、大小または
差を表すデジタル信号を出力する比較手段と、比較手段
の出力に依存したアナログレベルを発生するＤ／Ａ変換
部と、Ｄ／Ａ変換部の出力が変化する時定数を制御して
増幅率制御信号を発生するような時定数制御手段とで構
成され、可変増幅器の増幅率が、増幅率制御信号に応じ
て線形に変化する構成とすることも可能である。この場
合、時定数制御手段の時定数を、比較手段の出力に依存
して切り替えることも可能である。

【００２８】

【作用】

１）本発明に係るデルタシグマ型Ａ／Ｄ変換器によれ
ば、デルタシグマ変調器は最終的に必要なＡ／Ｄ変換出
力のサンプリング周波数に比べて十分高い周波数で可変
増幅器の出力をオーバーサンプリングするので、パスバ
ンドリップルの少ない簡単な折り返し防止フィルタを可
変増幅器の後に挿入することが可能である。従って、折
り返しによる可変増幅器のノイズの影響はなくなる。ま
た折り返し防止フィルタ自体のノイズも小さくなる。

【００２９】２）また本発明では、元々デジタルフィ
ルタ部は、デルタシグマ変調器が発生する高周波数域の
量子化ノイズを除去するために、急峻なローパスフィル
タ特性を有しているので、デジタル演算をするためのレ
ジスタ、乗算器、演算係数ＲＯＭなどの基本回路を備え
ている。よって、付加的なフィルタリング処理、例えば
ピーク検出のためのハイパスフィルタ処理を行うための
回路規模の増大は小さい。さらに、デジタルフィルタ部
を多段構成にすることにより、ＡＧＣ動作に影響を与え
ずに、付加的デジタル処理機能を小さい回路規模の増大
で実現することが可能である。

【００３０】３）さらに本発明によれば、デルタシグ
マ変調器の入力の振幅を制限することにより、可変増幅
器の入力振幅が急激に増大しても、デルタシグマ変調器
の安定性を保つことが可能である。

【００３１】４）さらに本発明によれば、ピークレベ
ルと基準データとの比較結果をＤ／Ａ変換し、Ｄ／Ａ変
換出力が変化する時定数を制御することにより、時間に
対して線形に可変増幅器の増幅率を変化させるので、増
幅率の変化が聴感上問題とならない。

【００３２】

【実施例】以下、図面を参照して、本発明の各実施例を
詳細に説明する。

【００３３】実施例１図３は、本発明をデジタルオーディオ用途に適用した一
実施例を示す。

【００３４】本実施例において、オーディオ入力信号は
可変増幅器３０で増幅され、折り返し防止フィルタ３１
に入力される。折り返し防止フィルタ３１の出力は、４
次のデルタシグマ変調器３２により、最終的なサンプリ
ング周波数（ｆｓ）＝４８ｋＨｚの６４倍のオーバーサ
ンプリング周波数（６４ｆｓ）でサンプリングされ、１
ビットの量子化データに変換される。

【００３５】第１のデジタルフィルタ３３は１ビットの
量子化データを２０ｋＨｚのパスバンドに帯域制限し、
ｆｓレートの１６ビットデジタル出力（Ａ／Ｄ出力）を
発生する。第２のデジタルフィルタ３４は、Ａ／Ｄ出力
のＤＣ成分を除去するために、カットオフ周波数＝１０
Ｈｚのハイパス特性を有する。

【００３６】ピーク検出器３５は、第２のデジタルフィ
ルタ３４の出力のピークレベルを検出する。比較器３６
は、ピークレベルと基準デジタルデータを比較し、比較
結果に応じて可変増幅器３０の増幅率を制御する。

【００３７】上記構成により、オーディオ入力を、２０
ｋＨｚパスバンドに帯域制限された４８ｋＨｚサンプリ
ングレートの１６ビットＡ／Ｄ出力に変換する。また、
ＡＧＣループはピーク検出器３５の出力と基準デジタル
データが等しくなるように働くので、オーディオ入力の
振幅レベルが変動してもＡ／Ｄ出力の振幅レベルが変動
しない、ＡＧＣ機能付きＡ／Ｄ変換器を実現することが
できる。

【００３８】図３に示した本実施例と従来方式２との根
本的な違いは、Ａ／Ｄ変換器がナイキストサンプリング
型ではなく、オーバーサンプリング型の一つであるデル
タシグマ型Ａ／Ｄ変換器であると言うことである。デル
タシグマ型のＡ／Ｄ変換方式は、微細化プロセスを用い
てＣＭＯＳＬＳＩ化する場合には、広いダイナミック
レンジを安価なコストで達成する方式として、近年、デ
ジタルオーディオ用途のＡ／Ｄ変換では主流となってい
る。

【００３９】ここでは、１６ビット分解能相当のダイナ
ミックレンジを実現するために、４次ノイズシェイピン
グ、６４倍オーバーサンプリングのデルタシグマ変調器
を用いている。また、回路はＣＭＯＳでの集積化が容易
なスイッチトキャパシタ回路で実現している。

【００４０】ＡＧＣループでは、ピーク検出器３５およ
び比較器３６はデジタル回路で実現されるので、従来方
式１とは違い、アナログ的なノイズやオフセットの影響
を受けずに、正確にＡＧＣ出力レベルを保持することが
できる。

【００４１】また、図３に示した本実施例と従来方式２
との他の違いとして、可変増幅器３０の後に折り返し防
止フィルタ３１を位置できることがある。デルタシグマ
変調器３２は６４ｆｓでオーバーサンプリングするの
で、折り返し防止フィルタ３１はパスバンド周波数と
（６４ｆｓ−パスバンド周波数）との間、すなわち２０
ｋＨｚと３．０５２ＭＨｚとの間で減衰するローパス特
性であれば良い。また、２０ｋＨｚ以上の必要のない周
波数成分は第１のデジタルフィルタ３３で除去されるの
で、カットオフ周波数はパスバンドから十分離すことが
可能である。

【００４２】従って、折り返し防止フィルタ３１は、カ
ットオフ周波数が５０ｋＨｚ程度の１次のフィルタで十
分である。ここでは、最も簡単で回路規模の小さい、抵
抗と容量の１次のＲＣフィルタを用いている。１次のＲ
Ｃフィルタにはパスバンドリップルが存在しないので、
ＡＧＣループ内に位置しても、従来方式２で記述した歪
の原因にはならない。

【００４３】また、カットオフ周波数はパスバンドに比
べて十分に高く、２０ｋＨｚ近傍の利得のドループがな
いので、ＡＧＣ出力レベルのパスバンド内での周波数依
存性を完全になくすことができる。

【００４４】このように、デルタシグマ変調器３２がオ
ーバーサンプリングすることによって、リップル特性の
良い利得のドループも問題とならない折り返し防止フィ
ルタ３１を、可変増幅器３０とデルタシグマ変調器３２
の間に挿入することが可能となる。

【００４５】その結果、折り返しによる可変増幅器３０
のノイズの影響は排除することができる。また、ここで
用いるＲＣフィルタは回路規模が小さく、自身もノイズ
源とはならない。さらに、折り返し防止フィルタ３１を
挿入しなくても、従来方式２に比べて可変増幅器３０の
ノイズの影響は小さい。デルタシグマ変調器３２は６４
ｆｓでオーバーサンプリングするので、この場合、可変
増幅器３０のノイズは３２ｆｓ＝１．５３６ＭＨｚ以下
に折り返す。これはパスバンド内のノイズを考えた時
に、従来技術２に比べて約１／３２である。

【００４６】上述のように、図３に示した本実施例と従
来方式２との大きな違いとして、Ａ／Ｄ変換がデルタシ
グマ変調器とデジタルフィルタ部を用いて行われると言
うことが挙げられる。ここでは、デジタルフィルタ部は
第１のデジタルフィルタ３３と第２のデジタルフィルタ
３４の２段構成になっている。第１のデジタルフィルタ
３３は、デルタシグマ変調器３２の出力する６４ｆｓの
量子化データに含まれるパスバンド外の量子化ノイズを
除去し、ｆｓにデシメーションされた１６ビットのＡ／
Ｄ出力を発生する。第２のデジタルフィルタ３４は、第
２のデジタルフィルタ３３の出力のうちＤＣ成分を除去
するカットオフ周波数１０Ｈｚのハイパスフィルタであ
る。ここでは、ハイパスフィルタはピーク検出器３５だ
けのために必要なので、デジタルフィルタ部を２段構成
にし、１段目の第１のデジタルフィルタ３３の出力をＡ
／Ｄ出力としている。

【００４７】第１のデジタルフィルタ３３は、急峻なロ
ーパス特性を実現するために、ＦＩＲ型デジタルフィル
タで構成され、大規模なレジスタと演算係数ＲＯＭと乗
算器を有している。第２のデジタルフィルタ３４は、１
次のＩＩＲ型デジタルフィルタ構成なので、演算係数Ｒ
ＯＭとレジスタはわずかで済む。また、第２のデジタル
フィルタ３４は、乗算器を第１のデジタルフィルタ３３
と時分割で兼用することができる。さらに、演算係数Ｒ
ＯＭに関しては、ＲＯＭ制御部を兼用している。このよ
うに、図３の構成では、ピーク検出に必要なハイパスフ
ィルタを実現するための回路規模の増加は、従来方式２
の場合に比べて小さくて済む。

【００４８】上述のように、図３のような実施例を構成
することにより、可変増幅器ノイズの折り返しの影響が
排除された、そして、ピークレベル検出に必要なハイパ
スフィルタの回路規模が小さい、デジタルオーディオ用
ＡＧＣ機能付きＡ／Ｄ変換器の実現が可能である。

【００４９】なお、本実施例では、４次ノイズシェイピ
ング、１ビット量子化のデルタシグマ変調器を用いた
が、他のノイズシェピング次数や、多ビット量子化のデ
ルタシグマ変調器でも、本発明の実施が可能である。ま
た本実施例では、デジタル信号の振幅レベルを検出する
のに、ピークレベルを検出する方法を用いたが、実効値
検出等、他の検出手段でも差し支えない。

【００５０】実施例２図４は、マルチメディア用パーソナルコンピュータで用
いられる、マイクからの音声入力を対象としたＡＧＣ機
能付きＡ／Ｄ変換器をＬＳＩ化するのに好適な、本発明
の一実施例を示す。

【００５１】図４において、マイクからの音声入力（マ
イク入力）信号は、外部電圧制御により増幅率が変化す
る可変増幅器４０で増幅される。可変増幅器４０の出力
は、リミッタ回路４１において振幅が制限され、折り返
し防止フィルタ４２に入力される。

【００５２】折り返し防止フィルタ４２の出力は、４次
のデルタシグマ変調器４３において、最終的に必要なデ
ジタル出力（Ａ／Ｄ出力）のサンプリング周波数（ｆ
ｓ）の６４倍（６４ｆｓ）でオーバーサンプリングさ
れ、６４ｆｓレートの１ビット量子化データに変換され
る。

【００５３】第１のデジタルフィルタ４４は、１ビット
量子化データを、８分の１の周波数（８ｆｓ）にデシメ
ーションされた１８ビットのデジタル信号に変換する。
第２のデジタルフィルタ４５はハイパス特性を有し、第
１のデジタルフィルタ４４の出力のＤＣ成分を除去した
８ｆｓレートの１８ビットデジタル信号を発生する。第
２のデジタルフィルタ４５の出力は、ピーク検出器４７
および第３のデジタルフィルタ４６の両方に入力され
る。

【００５４】第３のデジタルフィルタ４６は、入力信号
をｆｓの１０分の４（０．４ｆｓ）のパスバンドに帯域
制限し、さらに８分の１にデシメーションして、ｆｓレ
ートの１６ビットＡ／Ｄ出力に変換する。また、第３の
デジタルフィルタ４６は外部制御の減衰量制御信号によ
り、信号振幅の減衰量が変化する減衰器機能を有する。

【００５５】ピーク検出器４７は、第２のデジタルフィ
ルタ４５の出力振幅のピークレベルを検出する。

【００５６】比較器４８はピークレベルと基準デジタル
データを比較し、大小を１ビットの極性データとして出
力する。

【００５７】１ビットＤ／Ａ変換器４９は、比較器４８
の出力の極性データに応じて２つのアナログ電圧の何れ
かを出力する。この１ビットＤ／Ａ変換器４９の出力
は、抵抗と容量からなる時定数回路５０に入力され、変
化するスピードが制御される。可変増幅器４０の増幅率
は、時定数回路５０の出力電圧に応じて変化する。

【００５８】上記構成により、マイク入力を、０．４ｆ
ｓに帯域制限されたｆｓレートの１６ビットＡ／Ｄ出力
に変換し、第３のデジタルフィルタ４６の出力に発生す
るＡ／Ｄ変換器を実現している。また、第２のデジタル
フィルタ４５の出力が、ピーク検出器４７、比較器４
８、１ビットＤ／Ａ変換器４９および時定数回路５０を
介して、可変増幅器４０の増幅率を制御するＡＧＣルー
プが構成されているので、マイク入力の振幅レベルが変
動してもＡ／Ｄ出力の振幅レベルが変動しないＡＧＣ機
能付きのＡ／Ｄ変換器を実現している。

【００５９】図４は、実施例１で説明した、本発明の利
点を生かした構成になっている。さらに、マルチメディ
ア用途を考慮して、実施例１とは異なるいくつかの工夫
がなされている。以下、それぞれの工夫および利点に関
して詳述していく。

【００６０】マルチメディア用途とオーディオ用途で
は、ＡＧＣレンジに大きな違いがある。ＡＧＣレンジと
は、Ａ／Ｄ出力の振幅レベルをＡＧＣ出力レベルに保つ
必要のある入力振幅レベルの最小と最大の比で、オーデ
ィオ用途では１０ｄＢから２０ｄＢ、マルチメディア用
途では３０ｄＢから４０ｄＢである。

【００６１】図５に、図４に示したＡＧＣ機能付きＡ／
Ｄ変換器のＤＣ入出力特性を示す。この図５は、ＡＧＣ
ループが、マイク入力の振幅が１０ｍＶｐｐから３２０
ｍＶｐｐの範囲で、Ａ／Ｄ出力の振幅をＡＧＣ出力レベ
ルに保持するように働くことを示している。Ａ／Ｄ出力
は実際にはデジタルコードであるが、フルスケールデジ
タル出力を２．８Ｖｐｐとして、デジタルコードを正規
化している。

【００６２】ここでは、ＡＧＣ出力レベルは２Ｖｐｐで
あり、フルスケール電圧より約３ｄＢ低いレベルに設定
している。

【００６３】可変増幅器４０の最大／最小の増幅率は４
６ｄＢ／１６ｄＢなので、ＡＧＣレンジは３０ｄＢであ
る。このように、マイク入力を対象としたマルチメディ
ア用途では、ＡＧＣレンジが広いので、本実施例れはい
くつかの工夫が施されている。

【００６４】その一つとして、可変増幅器４０に外部制
御電圧に応じて線形に増幅率が変化する電圧制御型可変
増幅器（ＶＧＡ）を用いている。一般的に、デジタル的
にピーク検出を行って増幅率を制御する場合は、抵抗等
の切り替えによるいくつかの増幅率設定から、デジタル
的に増幅率を選択する方式が用いられる。

【００６５】しかし、ＡＧＣレンジが広い場合には、増
幅率の切り替え時に聴感上問題とならない程度に、増幅
率の設定の間隔を小さくするためには、回路規模が大き
くなってしまう。ＶＧＡでは、外部制御電圧（ＶＧＡ制
御電圧）が線形に変化すれば、増幅率は線形に変化する
ので、聴感上問題にならない。

【００６６】ＶＧＡ制御電圧を線形に変化させる方法は
下記で詳述する。ここではＶＧＡを用いたが、電流制御
等他の線形に増幅率を制御する手段でも良い。

【００６７】二つ目の工夫として、可変増幅器４０の後
にリミッタ回路４１を挿入している。ＡＧＣレンジが広
いと言うことは、マイク入力の振幅レベルが最小の時
は、可変増幅器４０の増幅率が大きく維持されているこ
とを意味している。

【００６８】図５では、マイク入力が１０ｍＶｐｐ以下
で増幅率は最大の４６ｄＢである。増幅率が大きい状態
でマイク入力振幅が急激に大きくなると、デルタシグマ
変調器４３の入力振幅も急激に増大する。一般的に、２
次以上のデルタシグマ変調器は条件付きの安定で、限ら
れた入力範囲でしか安定動作を維持できない。

【００６９】従って、入力が急激に増大すると、ＡＧＣ
ループの働きで増幅率が小さくなる前に、デルタシグマ
変調器４３が不安定動作状態に入り、発振やＳ／Ｎの劣
化などの不具合が生じる。不安定動作を防ぐためには、
デルタシグマ変調器４３の入力の振幅を制限するリミッ
タ回路４１の挿入が有効である。

【００７０】マイク入力の振幅が急激に増大した後に、
増幅率が減少するまでの期間は、Ａ／Ｄ変換動作として
は、Ａ／Ｄ出力がフルスケールデジタル出力であれば良
い。従って、リミッタ回路４１のリミッタレベルが、フ
ルスケールデジタル出力に対応するフルスケール電圧
（＋／−）１．４Ｖよりも大きければ、Ａ／Ｄ変換の動
作に影響を与えずに、デルタシグマ変調器４３の安定性
を保つことができる。ここでは、リミッタレベルは（＋
／−）１．５Ｖにしている。

【００７１】図４では、リミッタ回路４１は可変増幅器
４０と折り返し防止フィルタ４２の間に位置している
が、デルタシグマ変調器４３の入力振幅を制限できれば
他の位置でも良い。また、可変増幅器４０や折り返し防
止フィルタ４２がリミッタ機能を備えることも可能であ
る。さらに、フルスケール電圧をＬＳＩの電源電圧に近
いレベルにし、電源電圧により、可変増幅器４０で自然
に振幅が制限されるようにすることも可能である。

【００７２】マルチメディア用途のオーディオ用途との
他の違いとして、ｆｓが固定でないと言うことが挙げら
れる。オーディオ用途では、ｆｓは４８ｋＨｚまたは４
４．１ｋＨｚのどちらかに固定であるが、マルチメディ
ア用途では、５．５ｋＨｚから４４．１ｋＨｚの間で変
化する。

【００７３】デジタルフィルタやデルタシグマ変調器
は、サンプリング動作を行う標本化回路なので、信号周
波数特性はｆｓに連動して変化する。しかし、線形回路
である折り返し防止フィルタのカットオフ周波数は、抵
抗や容量等の線形素子で決まるので、ｆｓと連動しな
い。この問題を解決するために、折り返し防止フィルタ
４２は抵抗Ｒ１と容量Ｃ１による一次のＲＣフィルタと
し、Ｃ１はＬＳＩの外部に接続する。上記カットオフ周
波数ｆｃは、

【００７４】

【数１】ｆｃ＝１／（２π・Ｒ１・Ｃ１） …（１）で与えられる。従って、Ｃ１を外部で変えることにより
自由にカットオフ周波数を制御できるので、ｆｓが変化
しても可変増幅器４０のノイズの折り返しの影響を有効
になくすことができる。ここでは、カットオフ周波数を
決める線形素子を外部接続にすることにより可変可能と
したが、他に、ｆｓの変化をＬＳＩ内部で自動的に検出
して、カットオフ周波数を切り替えることも可能であ
る。

【００７５】本実施例では、デジタルフィルタ部は３段
構成に成っている。先に述べた実施例１との違いは、パ
スバンドに帯域制限するフィルタリングと、デシメーシ
ョンを行うデジタルフィルタ処理が第１のデジタルフィ
ルタ４４と第３のデジタルフィルタ４６の２段に分かれ
ていることである。

【００７６】マルチメディア用途では、マイク入力の他
に、ＣＤＲＯＭやＦＭ音源など様々な入力媒体が存在す
る。そのため、様々な媒体からの信号をミキシングする
ことを考慮して、それぞれの媒体からの信号の減衰量を
独立に制御する必要がある。これは、マイク信号を入力
とするＡＧＣ機能付きＡ／Ｄ変換器では、ＡＧＣループ
とは独立して動作する減衰器機能の必要性を意味してい
る。

【００７７】ここでは、フィルタリングおよびデシメー
ション処理を２段で行い、前段の第１のデジタルフィル
タ４４のみをＡＧＣループ内に位置させ、後段の第３の
デジタルフィルタ４６に減衰器機能を持たせている。こ
の構成により、ＡＧＣループの動作に影響を与えず、Ａ
／Ｄ出力の減衰量を制御できる。第３のデジタルフィル
タ４６での減衰器機能は、デジタル演算に用いられる係
数ＲＯＭを可変にすることにより実現できる。

【００７８】従って、回路規模の増加は、Ａ／Ｄ変換器
と独立して減衰器を持つ場合に比べて小さくなる。例え
ば、６ｄＢステップで減衰量を制御する場合には、係数
ＲＯＭのビットシフトだけで済む。このように、本発明
を利用すると、元々デジタル演算を行うデジタルフィル
タが存在するので、マルチメディア用途に必要な減衰器
機能を付加することによる回路規模の増大は、従来技術
に比べて小さくなる。

【００７９】また、図４のようなデジタルフィルタ部の
多段構成により、ピーク検出器４７の周波数特性もキャ
ンセルすることも可能である。ピーク検出器４７の周波
数特性と理想特性の差を第１のデジタルフィルタ４４が
補正し、第３のデジタルフィルタ４６がその補正分を打
ち消せば、Ａ／Ｄ出力にも、ＡＧＣループ動作にも、ピ
ーク検出器４７の周波数特性は影響しない。このデジタ
ル処理の付加は、第１のデジタルフィルタ４４と第３の
デジタルフィルタ４６の係数ＲＯＭの変更だけなので、
回路規模は増加しない。

【００８０】前述の説明では、線形に変化する電圧でＶ
ＧＡを制御すれば、増幅率の変化は聴感上問題とならな
いと述べた。本実施例では、このようなＶＧＡ制御電圧
を、小さい回路規模で発生するために、１ビットＤ／Ａ
変換器４９と時定数回路５０との組み合わせを用いてい
る。

【００８１】１ビットＤ／Ａ変換器４９は、比較器４８
の出力の１ビットの極性データに応じて、２つのスイッ
チを切り替えて、ＶｄａまたはＧＮＤどちらかのアナロ
グ電圧を出力する。このままでは、１ビットＤ／Ａ変換
器４９の出力は方形波である。そこで、時定数回路５０
を介し、時間的な変化を決められた時定数の過渡応答に
制限して、ＶＧＡ制御電圧としている。時定数回路５０
は、２つの抵抗Ｒ１０，Ｒ１１と容量Ｃ１０とで構成さ
れている。時定数は抵抗と容量の積なので、Ｖｄａ方向
に変化する時はＲ１０とＣ１０、ＧＮＤ方向に変化する
時はＲ１１とＣ１０で決まる。

【００８２】この時定数が十分大きければ（一般的に２
０ｍｓｅｃ以上）、ＶＧＡ制御電圧の変化による増幅率
の変化は聴感上問題とならない。１ビットＤ／Ａ変換器
４９の変換周期は１／８ｆｓで、上記時定数に比べて十
分小さい。従って、マイク入力の振幅が一定の場合、Ｖ
ＧＡ制御電圧は、ＡＧＣ出力レベルを維持するための増
幅率に対応する制御電圧を中心として、極小振幅ののこ
ぎり波となる。また、マイク入力の振幅が変化した場
合、ＶＧＡ制御電圧は時定数回路５０の時定数で滑らか
に変化する。

【００８３】このように、図４の構成により、デジタル
処理でピークレベルと基準デジタルデータの比較を行っ
ても、時間に対して線形に変化するＶＧＡ制御電圧を発
生することが可能になる。ここでは、回路規模を小さく
するために、１ビット出力の比較器４８と１ビットＤ／
Ａ変換器４９を用いたが、多ビット出力の比較器と多ビ
ットのＤ／Ａ変換器でも同じ効果が得られる。

【００８４】マルチメディア用途を対象とした場合に必
要な他の工夫として、時定数回路５０のＲ１０とＲ１１
を別の抵抗値にして、比較器４８の出力の極性データに
応じて時定数を変えている。これは、マイク入力の振幅
が急激に増大した時と、振幅が急激に減少した時とで、
可変増幅器４０の増幅率が変化する時定数を切り替える
ことを目的としている。

【００８５】入力振幅が急激に増大して、増幅率を小さ
くするようにＡＧＣループが働く状態をアタック状態と
言い、入力振幅が急激に減少して、増幅率を大きくする
ようにＡＧＣループが働く状態をディケイ状態と言う。
マイクの音声入力を対象とした時、ＡＧＣ動作が聴感上
不自然とならないためには、一般的に、ディケイ状態は
アタック状態に比べて、増幅率が変化する時定数を１０
倍以上大きくする必要がある。そのために本実施例で
は、Ｒ１０とＲ１１をそれぞれ４７０キロオームと４７
キロオームにしている。Ｃ１０は共通で１μＦなので、
ディケイ状態の時定数Ｔｄｃｙは、

【００８６】

【数２】Ｔｄｃｙ＝Ｒ１０・Ｃ１０＝４７０［ｍｓｅｃ］ …（２）で与えられ、アタック状態の時定数Ｔａｔｋは、

【００８７】

【数３】Ｔａｔｋ＝Ｒ１１・Ｃ１０＝４７［ｍｓｅｃ］ …（３）で与えられ、ＴｄｃｙはＴａｔｋの１０倍になってい
る。

【００８８】図６は、ディケイ状態でのトランジェント
動作を示す（但し、描画技術のうえから、包絡線のみを
示し、信号部分については省略してある。）。マイク入
力の周波数は１ｋＨｚで、振幅が３２０ｍＶｐｐから１
０ｍＶｐｐに急激に減少した場合のＡ／Ｄ出力を示す。
図６でも、図５と同じように、Ａ／Ｄ出力のデジタルコ
ードとしてフルスケール電圧を２．８Ｖｐｐとして正規
化している。ディケイ状態では比較器４８の極性データ
“０”が連続するので、ＶＧＡ制御電圧が変化する時定
数はＴｄｃｙに固定される。

【００８９】図６の状態では、増幅率はＡＧＣレンジの
端から端まで変化することになるので、Ａ／Ｄ出力の振
幅がＡＧＣレベル（２Ｖｐｐ）の１０％から９０％まで
変化する時間は、

【００９０】

【数４】Ｔｄｃｙ・（ｌｎ０．９−ｌｎ０．１）＝１．０３［ｓｅｃ］ …（４）で与えられる。

【００９１】図７は、アタック状態でのトランジェント
動作を示す（但し、図６と同じく包絡線のみを示し、細
かな信号部分については省略してある。）。ここでもマ
イク入力周波数は同じく１ｋＨｚであり、振幅が１０ｍ
Ｖｐｐから３２０ｍＶｐｐに急激に増大した場合を示
す。この場合は、ＶＧＡ制御電圧が変化する時定数はＴ
ａｔｋに固定である。増幅率が小さくなるまでの期間
は、Ａ／Ｄ出力の振幅はフルスケール電圧に制限され
る。このように、本実施例で用いたＶＧＡ制御電圧の発
生方法を用いれば、２種類の抵抗を切り替えるだけで、
簡単にアタック状態とディケイ状態での時定数を変える
ことが可能である。

【００９２】

【発明の効果】以上説明したとおり本発明によれば、従
来技術では実現できなかった、ＡＧＣ出力レベルを正確
に制御し、なおかつ、可変増幅器のノイズの影響を軽減
することが可能になる。

【００９３】また、ピーク検出のハイパスフィルタ等の
デジタル演算処理を付加するための回路規模の増大は、
従来技術に比べて小さくなる。

【００９４】さらに、ＡＧＣレンジが広い場合でも、聴
感上問題とならないように可変増幅器の増幅率を制御す
ることが可能になる。

【図面の簡単な説明】

【図１】従来から知られているデジタルオーディオ用Ａ
ＧＣ機能付きＡ／Ｄ変換器（従来方式１）を示すブロッ
ク図である。

【図２】従来から知られているデジタルオーディオ用Ａ
ＧＣ機能付きＡ／Ｄ変換器（従来方式２）を示すブロッ
ク図である。

【図３】本発明の一実施例によるデジタルオーディオ用
ＡＧＣ機能付きデルタシグマ型Ａ／Ｄ変換器を示すブロ
ック図である。

【図４】本発明のその他の実施例によるマルチメディア
用ＡＧＣ機能付きデルタシグマ型Ａ／Ｄ変換器を示すブ
ロック図である。

【図５】図４におけるＤＣ入出力特性を示した線図であ
る。

【図６】図４におけるディケイ状態でのトランジェント
動作を示す線図である。

【図７】図４におけるアタック状態でのトランジェント
動作を示す線図である。

【符号の説明】

３０可変増幅器３１折り返しフィルタ３２ ΔΣ変調器３３，３４デジタルフィルタ３５ピーク検出器３６比較器

Claims

【特許請求の範囲】

【請求項１】アナログ入力信号の振幅レベルが変動し
た際にも、Ａ／Ｄ変換出力信号の振幅を所定のレベルに
保持するＡＧＣ（自動利得制御）機能を有するＡ／Ｄ変
換器において、アナログ信号の入出力振幅比を可変設定できる可変増幅
器と、前記可変増幅器で増幅されたアナログ信号を、最終的に
必要なサンプリング周波数よりも高い周波数でオーバー
サンプリングし、１ビットまたは多ビットの量子化デー
タに変換するデルタシグマ変調器と、前記量子化データを入力して、デシメーション処理およ
び周波数帯域制限処理を施し、最終的に必要なサンプリ
ング周波数および分解能のＡ／Ｄ変換出力に変換するデ
ジタルフィルタ部と、前記デジタルフィルタ部が発生したデジタル信号の振幅
レベルを検出するレベル検出手段と、前記レベル検出手段の検出結果に応じて、前記可変増幅
器の入出力振幅比を設定するための増幅率を制御する増
幅率制御手段とを具備したことを特徴とするＡＧＣ機能
付きデルタシグマ型Ａ／Ｄ変換器。
【請求項２】前記デジタルフィルタ部がハイパスの信
号周波数特性を有することを特徴とする請求項１に記載
のＡＧＣ機能付きデルタシグマ型Ａ／Ｄ変換器。
【請求項３】折り返し防止のために、ローパスフィル
タを、前記デルタシグマ変調器と前記可変増幅器との間
に挿入することを特徴とする請求項１に記載のＡＧＣ機
能付きデルタシグマ型Ａ／Ｄ変換器。
【請求項４】前記ローパスフィルタのカットオフ周波
数を、前記Ａ／Ｄ変換出力のサンプリング周波数に応じ
て切り替える手段を有することを特徴とする請求項３に
記載のＡＧＣ機能付きデルタシグマ型Ａ／Ｄ変換器。
【請求項５】前記デジタルフィルタ部が２段以上のフ
ィルタ段の従属接続で構成され、前記レベル検出手段の
入力となるデジタル信号を出力するフィルタ段と、前記
Ａ／Ｄ変換出力を出力するフィルタ段とが異なることを
特徴とする請求項１に記載のＡＧＣ機能付きデルタシグ
マ型Ａ／Ｄ変換器。
【請求項６】前記デルタシグマ変調器の入力振幅を、
当該ＡＧＣ機能付きデルタシグマ型Ａ／Ｄ変換器のフル
スケールアナログ入力レベルよりも大きく設定したリミ
ッタレベル以下に、振幅制限するリミッタ手段を有する
ことを特徴とする請求項１に記載のＡＧＣ機能付きデル
タシグマ型Ａ／Ｄ変換器。
【請求項７】前記増幅率制御手段が、前記レベル検出手段の検出結果を基準デジタルデータと
比較し、大小または差を表すデジタル信号を出力する比
較手段と、前記比較手段の出力に依存したアナログレベルを発生す
るＤ／Ａ変換部と、前記Ｄ／Ａ変換部の出力が変化する時、定数を制御して
増幅率制御信号を発生する時定数制御手段とで構成さ
れ、前記可変増幅器の増幅率が、前記増幅率制御信号に応じ
て線形に変化することを特徴とする請求項１に記載のＡ
ＧＣ機能付きデルタシグマ型Ａ／Ｄ変換器。
【請求項８】前記時定数制御手段の時定数を、前記比
較手段の出力に依存して切り替えることを特徴とする請
求項７に記載のＡＧＣ機能付きデルタシグマ型Ａ／Ｄ変
換器。