JP2006523414A - クリップ検出と信号変調システム及び方法 - Google Patents

クリップ検出と信号変調システム及び方法 Download PDF

Info

Publication number
JP2006523414A
JP2006523414A JP2006507396A JP2006507396A JP2006523414A JP 2006523414 A JP2006523414 A JP 2006523414A JP 2006507396 A JP2006507396 A JP 2006507396A JP 2006507396 A JP2006507396 A JP 2006507396A JP 2006523414 A JP2006523414 A JP 2006523414A
Authority
JP
Japan
Prior art keywords
signal
acoustic signal
acoustic
clipping
detector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006507396A
Other languages
English (en)
Other versions
JP4617298B2 (ja
Inventor
アンデルセン,ジャック,ビイ.
ハンド,ラリー,イー.
テーラー,ウィルソン,イー.
Original Assignee
ディー2オーディオ コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ディー2オーディオ コーポレイション filed Critical ディー2オーディオ コーポレイション
Publication of JP2006523414A publication Critical patent/JP2006523414A/ja
Application granted granted Critical
Publication of JP4617298B2 publication Critical patent/JP4617298B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52Circuit arrangements for protecting such amplifiers
    • H03F1/523Circuit arrangements for protecting such amplifiers for amplifiers using field-effect devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217Class D power amplifiers; Switching amplifiers
    • H03F3/2171Class D power amplifiers; Switching amplifiers with field-effect devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217Class D power amplifiers; Switching amplifiers
    • H03F3/2175Class D power amplifiers; Switching amplifiers using analogue-digital or digital-analogue conversion
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/002Control of digital or coded signals
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G7/00Volume compression or expansion in amplifiers
    • H03G7/007Volume compression or expansion in amplifiers of digital or coded signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0016Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/005Correction by an elastic buffer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Amplifiers (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Abstract

音響信号のクリッピング状態を検出し、その信号をクリッピング状態を低減するように処理するシステム及び方法。一実施例では、システムは、ノイズ波形器、変調器、出力ステージ、及びその他の部品を具える。検出器は、ノイズ波形器のクリッピングを検出し、信号プロセッサは、検出器から受信したフィードバックに基づいてノイズ波形器への音響信号入力を処理する。信号プロセッサは、検出器で検出した様々な状態に応じて様々な方法で入力音響信号を変形するように機能する。フィルタが、信号プロセッサに提供される前に検出器の出力につながるフィルタに含まれていてもよい。フラグ回路がフィルタと信号プロセッサに接続されていてもよく、信号プロセッサがフラグ回路をリセットする前に出力信号を表明する。

Description

発明の背景
パルス幅変調あるいはD級信号増幅技術は長年存在するが、スイッチドモード電源(SMPS)の増加に伴っていっそうポピュラーになってきている。この技術が現れてから、信号増幅アプリケーションにPWM技術を適用することへの関心が高まってきた。これは、少なくとも部分的に、昔の(リニアなAB級)電力出力トポロジィに代わるD級電力出力トポロジィの使用を通じて認識することができるかなりの効率改善の結果である。
信号増幅アプリケーションを開発する初期の試みは、初期のSMPSで用いられていた増幅と同じアプローチを用いていた。特に、これらの試みはアナログ変調スキームに用いられ、性能が大変低いアプリケーションであった。これらのアプリケーションは非常に複雑であって、実装にコストがかかるものであった。その結果、これらの解決法は広く受け入れられなかった。このため従来のD級アナログ実装技術は、昔のAB級増幅器に代わる主流の増幅器アプリケーションにならなかった。
近年、デジタルPWM変調スキームが浮上してきた。これらのスキームはシグマ−デルタ変調技術を用いて、より新しいデジタルD級の実装に用いるPWM信号を発生する。しかしながら、これらのデジタルPWMスキームは、PWM変調器を増幅器ソリューション全体に一体化することに対する主バリアをわずかにオフセットするだけである。したがってD級技術はいまだに、昔のAB級増幅器に代わって主流のアプリケーションになることができない。
現在のPWM増幅システムの問題点の一つは、最適なパフォーマンスを実現するように音響信号の処理を制御することが容易でないことである。この問題は図1を用いて説明することができる。図1は従来のデジタルPWM増幅チャネルの基本的構成部品のいくつかを示すブロック図である。図に示すように、増幅チャネル100の構成部品は、ノイズ波形器110と、変調器120と、出力ステージ130を具える。
高精度PCM音響データ(通常、16またはそれ以上のビット幅)がノイズ波形器110に入力され、量子化される。通常、このデータは5−10ビットのオーダに量子化される。量子化されたノイズ波形器110の出力は、ついで変調器120に入力され、PCMデータをパルス幅変調(PWM)データに変える。通常、変調器120で生成されたデータは、ハイサイド信号とローサイド信号を具える。これらの信号は出力ステージ130のハイサイドFETとローサイドFET(電界効果トランジスタ)をドライブするのに用いられ、増幅されたPWM信号を生成する。出力ステージ130に提供された信号は、通常はローパスフィルタを通って高周波ノイズを除去する。
図2を参照すると、従来技術によるノイズ波形器の構成を示す機能ブロック図が示されている。図から、ノイズ波形器110が、量子化器210とフィルタ220からなることがわかる。フィルタデータと組み合わせたPCM音響データでなる入力データストリームがフィルタで生成される。フィルタ220の転送機能は、音響バンド内の量子化器210で生成されるノイズを低減して周波数のより高いノイズを増幅するために、入力データストリームと出力データストリーム間の差をろ波するように設計されている。量子化器210は、データを出力値の分散数にマッピングすることによって組み合わされたデータを処理するように設計されている。量子化器210は、これによって丸め機能(受信したPCMデータを最も近い量子化値に丸める)とクリッピング機能(受信した量子化レンジ外のPCMデータを表し得る最大値または最小値のいずれかにマッピングする)を実行する。
量子化器210への入力が値の量子化レンジを超えると、量子化器210がそのデータをクリップする。その結果、量子化器210の出力は、通常のアナログ増幅器のクリッピングと同様であり、信号のピークが除去される。これによって、データで表わされる音響信号が歪み、可聴アーティファクトが発生する。量子化器210が受信する信号のクリッピングでも同様に量子化エラーが生じる。量子化エラーは、量子化器210への入力と量子化器210からの出力間の差である。量子化エラーは、量子化器210が信号をクリップすると増加する。量子化エラーによって、ノイズ波形器が不安定なものになったり、その他の所望しない音響効果が生じる。
従来は、ノイズ波形器の信号のクリッピングによって生じる問題に対しては、量子化器から切り離したクリッピング回路を用いて、ノイズ波形器に入力する前に入力信号をクリップするようにしていた。このクリッピング回路は、ノイズ波形器内の量子化器がクリップするレベルより低レベルで信号をクリップするように構成されている。この構成は、量子化器によってクリッピングする結果として生じる量子化エラーの問題を緩和するものの、クリッピングによる信号の歪を低減するものではなく、クリッピング回路が量子化器より低いレベルで信号をクリップするので、むしろこの問題を悪化させてしまう。別の言い方をすると、クリッピング回路の使用は、必要以上に出力最大レンジ(変調指数)を制限するという望ましくない効果を生じる。
発明の概要
上述した問題の一またはそれ以上を本発明の様々な実施例によって解決することができる。広くいえば、本発明は音響信号内のクリッピング状態を検出し、その信号を処理してクリッピング状態を低減するシステムと方法を具える。
本発明の一実施例は、従来のシステムのいくつかの問題を低減するシステムに関し、入力音響信号を固定レベルでクリッピングする代わりに、入力音響信号を可変マナーで処理するようにしている。例えば、入力音響信号はある時点でクリップされ、その他の時点では、入力音響信号が圧縮され、更に別の時点では、入力音響信号がまったく変調されないようにする。
一の実施例は、音響信号のクリッピング状態を検出するように構成された検出器と、この検出器からのフィードバック信号を受信するように接続された信号プロセッサを具え、この信号プロセッサが、検出器から受信したフィードバック信号に応じて音響信号を変調するように構成されているシステムを具える。一の実施例では、このシステムが、ノイズ波形器と、変調器と出力ステージと、いくつかの追加部品を具える。これらの部品は、ノイズ波形器でのクリッピングを検出する検出器と、この検出器から受信したフィードバックに基づいてノイズ波形器への音響信号入力を処理する信号プロセッサを具える。信号プロセッサは、検出器で検出された様々な状態に応じて、様々な方法で入力音響信号を変調するよう機能する。
一の実施例では、このシステムは、この情報がフィードバックとして信号プロセッサに提供される前に検出器の出力をろ波するフィルタを具える。フィードバックのフィルタリングは、音響信号のクリッピングが時々生じるだけであれば、信号プロセッサが音響信号を変調させないようにするが、音響信号のクリッピングがより頻繁に生じるのであれば、信号プロセッサに音響信号の変調を行わせることになる。一の実施例では、このシステムは、フィルタと信号プロセッサ間に接続したフラグ回路を具える。フラグ回路は、フィルタからろ波したフィードバック信号を受信して、ろ波したフィードバック信号が表明されるときに信号プロセッサへ提供される出力信号を表明するように構成されている。フラグ回路で生成される出力信号は、信号プロセッサがフラグ回路をリセットするまで表明され続ける。このことは、単に信号をろ波するより、よりいっそう安定したフィードバック信号を信号プロセッサに提供することになる。
一の代替の実施例は、音響信号のクリッピング状態を検出して、このクリッピング状態の検出に応じて音響信号を変調するステップを具える方法に関する。上述した実施例と同様に、クリッピング状態とクリッピング状態の検出への応答は、実施例ごとに異なる。一の実施例では、この方法をデジタル音響増幅器用のサンプルレートコンバータに実装することができる。
様々な追加の実施例も可能である。
本発明の様々な変形例や代替例が示されており、その特定の実施例が図面および明細書に例として記載されている。図面および詳細な説明は、本発明をここに述べた特定の実施例に限定する意図ではない。この開示は、請求の範囲に規定されている本発明の範囲に入るすべての変形例、均等物及び代替例をカバーするものである。
実施例の詳細な説明
本発明の一又はそれ以上の実施例を以下に述べる。これらの実施例および下記のその他の実施例は例示であり、限定することなく本発明を明確にするためのものである。
ここに述べるように、本発明の実施例は、音響信号のクリッピング状態を検出して、その信号を処理してクリッピング状態を低減するシステムと方法を具える。
本発明の一実施例は、従来のシステムのいくつかの問題点を低減するシステムであり、ここでは、入力音響信号を固定レベルでクリッピングする代わりに、入力音響信号を様々な態度で処理する。例えば、入力音響信号は何回かクリップされ、その他の時は入力信号が圧縮され、更にその他の時には入力信号はまったく変調されなくてもよい。一の実施例では、このシステムが、ノイズ波形器と、変調器と、出力ステージと、いくつかの追加の部品を具える。これらの部品は、ノイズ波形器でのクリッピングを検出する検出器と、この検出器から受信したフィードバックに基づいてノイズ波形器への音響信号入力を処理する信号プロセッサを具える。信号プロセッサは、検出器で検出した様々な状態に応じて様々な方法で入力音響信号を変調するよう機能する。
一の実施例では、本システムは、この情報がフィードバックとして信号プロセッサに提供される前に検出器の出力をろ波するフィルタを具える。フィードバックのろ波は、音響信号が時折生じるのみである場合には信号プロセッサが音響信号を変調しないように働き、音響信号のクリッピングがより頻繁に生じる場合は信号プロセッサに音響信号を変調させるように働く。一の実施例では、システムがフィルタと信号プロセッサの間に接続されたフラグ回路を具える。このフラグ回路は、フィルタからろ波されたフィードバック信号を受信して、ろ波されたフィードバック信号が表明されたときに信号プロセッサに提供される出力信号を表明するように構成されている。フラグ回路で生成された出力信号は、信号プロセッサがフラグ回路をリセットするまで表明され続ける。これによって、単に信号をろ波するより、いっそう安定したフィードバック信号を信号プロセッサに提供する。
様々な代替の実施例を以下に述べ、更なる別の実施例を本発明の技術分野における当業者に明らかにする。
図3を参照すると、一の実施例にかかるデジタル音響増幅チャネルの一部を示す機能ブロック図が記載されている。この実施例では、PCMデジタル音響信号がクリップ防止ユニット310に入力される。クリップ防止ユニット310は、フィードバックがノイズ波形器320から取り出されるかどうかに基づいて入力音響信号を処理したり、しなかったりする。音響信号はノイズ波形器320で量子化された後、変調器330に提供され、この変調器が音響信号を一対のパルス幅変調信号に変換する。これらの信号は、出力ステージ340に提供され、このステージでPWM音響信号を発生する。
図3に示すように、音響信号は、変調パルスコード、あるいはPCM信号の形でシステムに提供される。パルスコード変調は、アナログデータを符号化するためのスキームである。PCM信号はバイナリ信号である。すなわち、アナログ波形がどんなに複雑であっても、ロジック1(ハイ)とロジック0(ロー)で表される二つの状態があるだけである。PCMスキームを用いて、音響データを含むアナログデータの全波形をデジタル化することができる。
アナログ波形からPCM音響ストリームを得るために、アナログ信号の振幅が規則的な時間インターバルでサンプリングされる。このサンプリングレートは、アナログ波形の最大周波数の数倍である。各サンプリング時におけるアナログ信号の瞬間的な振幅は、特別なあらかじめ決められた一セットのレベルに最も近いものに丸めることによって量子化される。このレベル数は、2のべき数であり、サンプリングされた振幅は、2乗したべき数に対応する一セットのバイナリ数(ビット)であらわされる。例えば、アナログ信号が64(2)レベルに量子化されると、各サンプルは一セットの6ビットで表される。アナログ信号が1024(210)レベルに量子化されると、各サンプルは一セットの10ビットで表される。
PCM音響データは、信号プロセッサ310で処理され、ノイズ波形器320に送られる。ノイズ波形器320は、量子化器321とフィルタ322を具える。PCM音響データは、通常16ビットまたはそれ以上に量子化された高精度データである。量子化器321の目的は、音響データをより少ないビット数に量子化することである。通常、量子化器321は5ビット〜10ビットの音響データを生成する。フィルタ322の目的は、量子化器321で生じたノイズを音響バンドの外へシフトすることである。言い換えると、フィルタ322は、音響バンド内のノイズを低減し、音響バンド外のノイズを増幅する。このことは、ノイズ波形器320への音響信号入力と量子化器321による音響信号出力の差を取って、結果として生じた差信号をろ波し、これを量子化器321に入力する前に音響信号に加えることによって行われる。
音響データを再量子化するプロセスにおいて、量子化器321は、データを丸めるとともに、データを潜在的にクリップする。丸めは、入力音響データがもともと量子化されているレベルが、量子化器321がデータを再量子化するレベルに合わないために生じる。クリッピングは、入力音響データが量子化器321の出力に表すことのできるレンジ外にある値を含むことがあるので、その場合に生じる。このレンジ外にある値は、量子化器の出力を表す最大値あるいは最小値のいずれかにマッピングされる。
入力音響信号が量子化器321のレンジを越えると、量子化器321は信号をクリップする。言い換えると、信号からピークが除去される。このクリッピングは、通常のアナログ増幅器のクリッピングと同様である。信号からピークを除去すると信号が歪み、この信号の歪が実質的に十分であれば、この信号は可聴である。上述したとおり、信号のクリッピングは、量子化エラー(量子化器321への入力と量子化器の出力の差)を増やすものでもある。量子化エラーが大きすぎると、ノイズ波形器が不安定になることがある。
したがって、量子化器321の動作はアルゴリズム上以下のように表すことができる。
(in > max)であれば
out = max
さもなければ、(in < min)であれば
out = min
さもなければ
out = delta*round (in/delta)
ここで用いられているように、「in」は入力音響信号であり、「out」は出力音響信号、「max」は量子化器321で生成された信号の最大出力レベル、「min」は量子化信号の最小出力レベル、「delta」は量子化のステップサイズであり、「round」はその丸めた入力を最短積分値に戻す機能である。「max」と「min」は、「delta」の積である。量子化の後、「out」は[min; max]レンジ内の(max-min)/delta+1のありうる値のうちのいずれかと仮定することができる。量子化器321の範囲(「min」と「max」の値)を規定する最大値は、変調器330で発生する最小及び最大パルス幅を決定する。通常、所定の実装内の出力ステージ340のドライバとFETsによって操作することができるこれらの値は、最小及び最大パルス幅に合うように設定されている。
量子化器321で発生する信号は、ノイズ波形器320で出力され、変調器330に提供される。変調器330は再量子化したPCMデータをパルス幅変調(PWM)データに変える。言い換えれば、PCMデータストリームの音響データサンプルに対応する各ビットセットがサンプルに比例する幅のパルスに変換される。変調器330の場合、二つの出力信号が生成される。これらの信号は、互いに反転していることを除いて同じである。本実施例では、出力ステージ340が二つの電界効果トランジスタ(FETs)を具える。変調器330で生成される各信号は、出力ステージ340の一方を駆動するのに使用される。一の実施例では、変調器330で生成された出力信号の各々がローバスフィルタにかけられ、高周波ノイズを除去する。
この明細書が非常に単純化された記載であることは当業者には明らかである。通常、補間と補正がPCMデータに実行され、データがノイズ波形器に入力する前のパルス幅変調プロセスにおいて非線形性を補正する。更に、ノイズ波形器の出力は、通常、出力ステージの保護とエッジの置き換えを支援するために処理される。出力ステージは、ハーフブリッジN+N FET構造など、様々な構成のものをいくつ有していてもよい。代替の構造では、NまたはP型FETs、フルブリッジ構造、その他を使用することができる。その他のノイズ波形器の構成も用いることができる。このような変形例の多くは、本発明の開示を読めば、本発明の技術分野の当業者には明らかである。
一の実施例では、ノイズ波形器320、変調器330、および出力ステージ340は、図1について上述した従来のシステム100の対応する部品と同じである。したがって、ノイズ波形器320は、16ビット信号であるPCM音響信号を受信し、この信号をより少ないビット数に量子化する。
図3に示すシステムは、クリップ防止ユニット310を使用している点で図1に示すシステムと異なる。クリップ防止ユニット310は、入力音響信号を固定レベルで単にクリップするのではなく、図1について上述した問題点を緩和する必要に応じて入力クリップをクリップするか、さもなければ音響信号を変調する。言い換えれば、クリップ防止ユニット310が動作する態様は、音響信号自体に応じたものである。入力音響信号が比較的低い変調指数を有しており、ノイズ波形器320で量子化されうる信号範囲を超えるピークを含んでいない場合は、クリップ防止ユニット310は、ノイズ波形器320に信号を提供する前は、入力音響信号をまったく変調しない。一方、入力音響信号が比較的高い変調指数を有しており、ノイズ波形器320の量子化器321にクリップされるようなピークを有する場合は、クリップ防止ユニット310はノイズ波形器320に変調した信号を提供する前に音響信号を有意に変調することができる。入力音響信号が中間の変調指数を有する場合は、クリップ防止ユニット310は、場合によって音響信号を部分的に変調するように機能し、その他は変調せずに残すようにすることができる。
図4を参照すると、一の実施例にかかるクリップ検出器と信号プロセッサの使用を表す機能ブロック図が示されている。この実施例では、クリップ防止ユニット410が、クリップ検出器411と信号プロセッサ412を具えている。PCM音響信号が信号プロセッサ412に入力され、このプロセッサがクリップ検出器411から受信したフィードバックに応じて信号を処理し、この処理した信号をノイズ波形器420に送る。ノイズ波形器420はこの信号を量子化して、変調器430に送り、変調器430は出力ステージ440をドライブする一対の信号を提供する。
本実施例では、クリップ検出器411が、ノイズ波形器420の量子化器421へ入力されるものと同じ信号を受信する。クリップ検出器411は、この入力信号を量子化器421と平行して処理し、信号プロセッサ411が入力PCM音響データを変調すべきことを表わす条件を検出する。一の実施例では、この条件は、単に、量子化器421が信号をクリップすることなく再量子化できる音響信号が範囲をこえることであってもよい。言い換えれば、クリップ検出器411が、量子化器421内のクリッピングを検出する。クリップ検出器411の動作は、アルゴリズムの形で以下のように記載することができる。
(in > maxclip)であれば
clip = true
さもなければ、(in < minclip)であれば
clip = true
さもなければ
clip = false
ここで用いられているように、「in」は量子化器への入力であり、「maxclip」と「minclip」は、クリッピングが生じ始めるスレッシュホールドレベルであり、クリップ検出器411の出力である信号「clip」は、入力(「in」)が許可レンジ[minclip;maxclip]外にあるときは「true」にセットされ、その他のときは「false」になる。
通常、「maxclip」と「minclip」は、任意に設定することができる。好ましい実施例では、minclipが量子化器の最小クリッピングスレッシュホールド(上述した量子化器のアルゴリズムの記載では「min」とされている)に設定されており、maxclipは 量子化器の最大クリッピングスレッシュホールド(上述した量子化器のアルゴリズムの記載では「max」とされている)に設定されている。これによって、量子化とクリップ検出を組み合わせた効果的な実装が可能となる。
(in > max)であれば
out = max
clip = true
さもなければ、(in < min)であれば
out = min
clip = true
さもなければ
out = delta*round(in/delta)
clip = false
上述のアルゴリズムに記載した実施例では、量子化器への信号入力の単純なクリッピングに基づいて出力信号を表明する(すなわち、クリッピングが発生するときにいつも出力信号が表明される)一方、代替の実施例は、より複雑な検出スキームを実装することもできる。例えば、特定の条件セットを検出したときに出力信号を表明するか、あるいは、量子化器内に不安定性をもたらすようなタイプのクリッピングを検出した時に表明するようにしてもよい。このようなクリッピング条件は、クリップ検出器411で検出することができ、クリップ検出器411によって発生した対応する出力信号の表明の基礎となる。
クリップ検出器411で発生する出力信号(「clip」)は、ノイズ波形器420の前にある信号プロセッサ412へフィードバックとして提供される。信号プロセッサ412の目的は、ノイズ波形器420へ入力される音響信号の範囲を制限することであり、固定レベルで信号を単純にクリッピングすること以上に「知的」な態様でこれを行うものではない。一の実施例では、信号プロセッサ412が圧縮器リミッタとして作用するように構成されている。この実施例では、信号プロセッサ412がノイズ波形器420で生じるであろうクリッピングを防止する、または最低限にするために、音響信号の少なくとも一部を圧縮するように構成されている。多くの場合、これを実装するのは容易である。なぜなら、本発明が実装される増幅器は、この機能を実行するために信号プロセッサ412が使用することができる圧縮器リミッタ回路をすでに持っているからである。
信号プロセッサ412で実行することができる圧縮器リミッタ機能は、図5に示されている。図5は、信号プロセッサ412の入力音響信号に対する応答を示す図である。信号プロセッサ412の応答が曲線510で示されている。応答曲線510は、3つのセグメントを有している。第1のセグメントは、0から第1スレッシュホールド505(出力レベル501に対応する)の範囲内にある入力に対応する。このレンジの入力音響レベルは、1:1の比率でリニアに出力している。言い換えれば、出力が入力に等しい。入力が第1スレッシュホールド505から第2スレッシュホールド506間のレンジにある場合は、出力が圧縮される。別の言い方をすれば、出力レベルが入力レベルより低いが、クリップされない。出力レベルは、応答カーブ510の第1セグメントから上に向けて延びている点線で表される1:1の出力から下がる。最終的に、第2スレッシュホールド506以上の入力レベルが、最大出力レベル502でクリップされる。
図5に示されている圧縮器リミッタ機能は、信号プロセッサ412の応答の変形の一つである。この応答は、代替的に、追加の応答セグメントや、滑らかな応答曲線、あるいはその他の変形を有するというように、できるだけシンプルなクリップ機能とすることができるし、あるいは、より複雑なものであってもよい。この応答機能は、クリップ検出器411(または、いかに詳述するようなクリップフィルタ、クリップフラグ回路など)から受信したフィードバックに応じて変化するものであってもよい。
信号プロセッサ412は、上述した挿間およびPWM直線性補正ブロックなどの増幅チャネルのその他の様々な機能ブロックの前、間、あるいは後ろに配置することができる。また、信号プロセッサ412は、様々な方法で実装することができる。例えば、信号プロセッサ412を論理ゲートを用いたハードウエアに実装することができる。代替的に、信号プロセッサをデジタル増幅器に通常すでに存在する、プログラム可能なデジタル信号プロセッサ(DSP)上で稼動するソフトウエアに実装するといった、よりシンプルでフレキシブルな解決法も可能である。
図6を参照すると、代替の実施例にかかるクリップ検出器、フィルタ、および信号プロセッサを使用した機能ブロック図が示されている。本実施例では、クリップ防止ユニット610が、クリップ検出器611、クリップフィルタ613、および信号プロセッサ612を具える。PCM音響信号は、信号プロセッサ612に入力され、このプロセッサが受信したフィードバックに基づいて信号を処理する。しかしながら、本実施例では、フィードバックがフィルタ613を介してクリップ検出器611から受信される。信号プロセッサ612は、処理した信号をノイズ波形器620に送り、この波形器が信号を量子化して変調器630に送る。変調器630は、出力ステージ640を駆動する一対の信号を提供する。
本実施例では、クリップ検出器611がノイズ波形器620の量子化器621へ入力する信号を受信して、この信号を量子化器621と平行して処理する。クリップ検出器621は、信号プロセッサ611が入力PCM音響データを変調して対応する信号を生成すべきであることを表すクリップ条件を検出する。この信号は、クリップフィルタ613に提供される。クリップフィルタ613でろ波された後、この信号はフィードバックとして信号プロセッサ612に送られ、プロセッサはこのフィードバックによって表示された入力音響信号を変調することができる。信号プロセッサ612による音響信号の変調は、上述したとおり、受信したフィードバックに応じて変化する。
入力レベルが高いときは、ノイズ波形器620の量子化器621は、場合によって音響信号をクリップするだけである。これは、例えば、信号を形成するノイズがあるため、又は、短く、高い入力スパイクがあるためである。設計によっては、ノイズ波形器620は、不安定になることなくこれらのわずかなスパイクのクリッピングを操作することができる。この結果、このような場合に入力を圧縮することは、出力信号を不必要に限定することになる。したがって、クリップフィルタ613は、単一発生または「クリップ検出」のショートバーストをろ波し、これらが信号プロセッサによる入力信号の変形をトリガしないようにすることができる。
一の実施例では、クリップフィルタ613の好適な実装をカウンタを用いて行うことができる。カウンタは、上述したように、以下のアルゴリズムの記載において実装することができる。
(clip == true)であれば
(clipcnt == clipmax)であれば
clipcnt = clipcnt
clipfiltered = true
さもなければ
clipcnt = clipcnt +1
clipfiltered = false
さもなければ
clipcnt = 0
clipfiltered = false
ここに用いられているとおり、「clip」は、クリップ検出器611からの出力である。内部状態可変「clipcnt」が、連続的な活性「clip」入力の数をカウントする。「clipcnt」は、処理が開始する前に0に初期化される。「clipcnt」が「clipmax」の値に達すると、カウンタが係数を停止し、「clipfiltered」出力を「true」にセットする。「clipfiltered」は、入力「clip」が不活性になるまで、アクティブのままである。これによって、「clipcnt」が0にリセットされる。
クリップフィルタが様々な方法で実装できることは、当業者には自明である。様々な実装は、ハードウエア、ソフトウエア、またはこれらの組み合わせによって行うことができる。これらの実装は、IIR、FIR、多数決、アップダウンカウント、などのいろいろなアルゴリズムを用いることができる。クリップフィルタ613を固定したハードウエアに実装する場合、リミット「clipmax」をプログラム可能として、この値を回路の個人的アプリケーション用に調節可能にすることは利点がある。
図7を参照すると、別の代替の実施例にかかるクリップ検出器、クリップフィルタ、クリップフラグ、および信号プロセッサを使用した機能ブロック図が示されている。本実施例では、クリップ防止ユニット710は、クリップ検出器711、クリップフィルタ713、クリップフラグ回路714、および信号プロセッサ712を具える。その他の実施例と同様に、PCM音響信号が信号プロセッサ712に入力され、受信したフィードバックに応じて信号を処理する。しかしながら、この実施例では、フィードバックはクリップフラグ回路714を介して、クリップ検出器711とクリップフィルタ713から受信される。信号プロセッサ712は、ノイズ波形器720に処理した信号を送り、ここで、この信号を量子化して変調器730に送る。変調器730は、出力ステージ740を駆動する一対の信号を提供する。
本実施例では、クリップ検出器711は、ノイズ波形器720の量子化器721へ入力される信号を受信して、この信号を量子化器721と平行して処理する。クリップ検出器721はクリップ状態を検出し、クリップフィルタ7113に提供される対応する信号を生成する。クリップフィルタ713でろ波された後、この信号はクリップフラグ回路714に送られる。クリップフィルタ713から受信したろ波信号が表明されると(信号プロセッサ712への音響信号入力を変調すべきである旨を表示)、クリップフラグ回路714が出力信号を表明し、クリップフラグ回路714が信号プロセッサ712でリセットされるまで、この信号を保持する。クリップフラグ回路714で発生した出力信号は、フィードバックとして信号プロセッサ712へ提供される。信号プロセッサ712は、このフィードバックによって表示された入力音響信号を可変に変調することができる。
クリップフラグ回路の使用は、いくつかの実施例、特にソフトウエアに基づく実施例において有益である。クリップフラグ回路714はクリップフィルタ713(またはクリップ検出器711)と信号プロセッサ712の間に挿入してもよく、あるいはこれらの部品の一つの中に組み込むようにしてもよい。クリップフラグ回路714の目的は、入力音響信号が一回クリップされる、あるいはクリップフィルタをトリガするのに十分に長くクリップされたという情報を保存するためのものである。信号プロセッサ712がフラグ回路714の表明に基づいて(表明に応じて)動作したら、フラグ回路714に対して「clear」信号を活性化して、フラグをクリアする。デジタル信号プロセッサのソフトウエアに実装する場合、クリップフラグ回路714の出力はポーリング、あるいは、割り込みを使用して処理することができる。
情報と信号が、様々な技術と技法を用いて表すことができることは当業者には自明である。例えば、データ、指示、コマンド、情報、信号、ビット、シンボル、および上記記載を通じて引用されているクリップは、電圧、電流、電磁波、磁界または粒子、光学フィールドまたは粒子、あるいはこれらの組み合わせによって表わすことができる。情報と信号は、ワイヤ、金属トレース、通路、光学ファイバなど、あらゆる好適な転送媒体を用いて開示されているシステムの部品間で通信することができる。
当業者は、更に、様々な論理ブロック、モジュール、回路、およびここに開示した実施例に関して述べたアルゴリズムステップが、電子ハードウエア、コンピュータソフトウエア、あるいは両者の組み合わせとして実装できることは自明である。このハードウエアとソフトウエアの互換性を明らかにするために、様々な部材、ブロック、モジュール、回路およびステップが、一般的な機能性の意味で記載されている。このような機能性をハードウエアとして実装するか、ソフトウエアとして実装するかは、システム全体にかかるアプリケーションとデザインの制限による。当業者は、記載されている機能を様々な方法で各特定のアプリケーションに実装することができるが、このような実装の決定が、本発明の範囲から離れているものと解するべきではない。
ここに開示した実施例に関連して述べた様々な論理ブロック、モジュール、回路は、一般的な目的のプロセッサ、デジタル信号プロセッサ(DSPs)、あるいはその他の論理装置、特定用途向集積回路(ASICs)、フィールドプログラム可能なゲートアレイ(FPGAs)、分散ゲートあるいはトランジスタロジック、分散ハードウエアコンポネント、あるいはここに述べた機能を実行するように設計されたこれらの組み合わせを用いて実装あるいは実行することができる。一般的な目的のプロセッサは、従来のプロセッサ、コントローラ、マイクロコントローラ、状態マシーンなどのいずれであってもよい。プロセッサは、計算装置の組み合わせ、すなわち、DSPとマイクロプロセッサの組み合わせ、複数のマイクロプロセッサ、DSPコアとともに動作する一又はそれ以上のマイクロプロセッサ、あるいはその他のこのような構成、として実装してもよい。
ここに開示した実施例に関連して述べた方法あるいはアルゴリズムのステップは、ハードウエア、ソフトウエア、あるいはプロセッサで実行するファームウエアモジュール、あるいはこれらの組み合わせによって直接的に実施することもできる。ソフトウエアモジュールは、RAMメモリ、フラッシュメモリ、ROMメモリ、EPROMメモリ、EEPROMメモリ、レジスタ、ハードディスク、消去可能なディスク、CD−ROM、あるいはこの分野で知られているその他のすべての形の保存媒体に存在する。具体的な保存媒体は、プロセッサがその保存媒体から情報を読み、その保存媒体へ情報を書き込むことができるようにプロセッサに接続されている。代替的に、保存媒体がプロセッサに一体化していてもよい。プロセッサと保存媒体は、ASICに存在していてもよい。ASICは、ユーザのターミナルに存在していてもよい。代替として、プロセッサと保存媒体がユーザのターミナル内に分散コンポネントとして存在していてもよい。
開示されている実施例の上記記載は、当業者が本発明を作成して使用できるように提供されている。これらの実施例の様々な変形例は、当業者には容易であり、ここで提起されている一般的な原理は、本発明の精神あるいは範囲から外れることなく他の実施例に適用することができる。したがって、本発明はここに示す実施例に限定されるものではなく、ここに述べた原理と新規な特徴に最も広い範囲で合致するものである。
本発明が提供する受益と利点は、特別な実施例に関連させて上述した。これらの受益と利点、およびこれを発生させるあるいはより一層表明する、すべての要素と限定は、一部の又はすべての請求項の臨界的な、必須の、あるいは本質的な特徴と解されるものではない。ここに用いる、「具える」の用語またはこの変形は、この用語に続く要素や限定を非排他的に含むものとして解釈するように使用されている。したがって、システム、方法、あるいは要素セットを具えるその他の実施例は、これらの要素のみに限定されない。また、請求項に記載の実施例に明白に挙げられている、あるいはこれらに固有のその他の要素を含んでいてもよい。
本発明は特定の実施例を参照して述べられているが、実施例は図に示しただけであり、本発明の範囲をこれらの実施例に限定するものではないと理解すべきである。上述した実施例の様々な変形例、変更例、追加および改良が可能である。本発明の範囲内にあるこれらの変形例、変更例、追加及び改良は、以下の請求の範囲に詳細を示す。
本発明のその他の目的と利点は、詳細な説明を読んで、添付図面を参照することで明らかになる。
図1は、従来のデジタルPWM増幅チャネルの基本部品のいくつかを示すブロック図である。 図2は、従来のノイズ波形器の構造を示す機能ブロック図である。 図3は、一の実施例によるデジタル音響増幅チャネルの一部を示す機能ブロック図である。 図4は、一実施例におけるクリップ検出器と信号プロセッサの使用を示すブロック図である。 図5は、一実施例にかかる入力信号に対する信号プロセッサの応答を示す図である。 図6は、代替の実施例にかかるクリップ検出器、フィルタ、および信号プロセッサの使用を示す機能ブロック図である。 図7は、更なる代替の実施例にかかるクリップ検出器、クリップフィルタ、クリップフラグおよび信号プロセッサの使用を示す図である。

Claims (24)

  1. 音響信号のクリッピング状態を検出するように構成した検出器と;
    前記検出器からフィードバック信号を受信するように接続された信号プロセッサと;を具え、
    前記信号プロセッサが前記検出器から受信したフィードバック信号に応じて前記音響信号を変形するように構成されていることを特徴とするシステム。
  2. 請求項1に記載のシステムにおいて、前記信号プロセッサによる前記音響信号の変形が可変であることを特徴とするシステム。
  3. 請求項1に記載のシステムが更に、ノイズ波形器を具え、前記検出器が当該ノイズ波形器に接続されており、前記ノイズ波形器の音響信号のクリッピング状態を検出するように構成されていることを特徴とするシステム。
  4. 請求項3に記載のシステムにおいて、前記システムがデジタル音響増幅器の一又はそれ以上の部品を具えることを特徴とするシステム。
  5. 請求項1に記載のシステムにおいて、前記信号プロセッサが前記音響信号をクリッピングすることによって前記音響信号を変形するように構成されていることを特徴とするシステム。
  6. 請求項1に記載のシステムにおいて、前記信号プロセッサが、前記音響信号を圧縮することによって前記音響信号を変形するように構成されていることを特徴とするシステム。
  7. 請求項6に記載のシステムにおいて、前記信号プロセッサが、前記音響信号のスレッシュホールドレベルを超える一部のみを圧縮することによって前記音響信号を変形するように構成されていることを特徴とするシステム。
  8. 請求項1に記載のシステムが更に、前記検出器と前記信号プロセッサとの間に接続されたフィルタを具え、当該フィルタが前記検出器のフィードバック信号を変形するように構成されていることを特徴とするシステム。
  9. 請求項8に記載のシステムにおいて、前記クリップフィルタが、各クロック検出器の出力信号が表明される各クロックサイクルに対してインクリメントし、前記クリップ検出器の出力信号が表明されない各クロックサイクルでリセットされるカウンタを具えることを特徴とするシステム。
  10. 請求項9に記載のシステムにおいて、前記クリップフィルタが、前記カウンタがスレッシュホールドレベルに達すると前記ろ波された出力信号を表明するように構成されていることを特徴とするシステム。
  11. 請求項8に記載のシステムが更に、前記フィルタと前記信号プロセッサ間に接続されたフラグ回路を具え、前記フラグ回路がろ波されたフィードバック信号を受信し、このろ波されたフィードバック信号が表明されているときは前記フラグ回路が前記信号プロセッサでリセットされるまで前記ろ波されたフィードバック信号を表明状態に保持することを特徴とするシステム。
  12. 請求項1に記載のシステムにおいて、前記クリッピング状態が前記音響信号を端にクリッピングすることを具えることを特徴とするシステム。
  13. 音響信号のクリッピング状態を検出するステップと;
    前記クリッピング状態の検出に応じて音響信号を変形するステップを具えることを特徴とする方法。
  14. 請求項13に記載の方法において、音響信号の変形が、音響信号を可変状態で変更するステップを具えることを特徴とする方法。
  15. 請求項13に記載の方法において、前記音響信号におけるクリッピング状態の検出ステップが、ノイズ波形器の音響信号のクリッピング状態を検出するステップを具えることを特徴とする方法。
  16. 請求項15に記載の方法において、前記ノイズ波形器による音響信号出力がデジタル音響増幅器で増幅されることを特徴とする方法。
  17. 請求項13に記載の方法において、前記音響信号を変形するステップが、前記音響信号をクリップするステップを具えることを特徴とする方法。
  18. 請求項13に記載の方法において、前記音響信号を変形するステップが、前記音響信号を圧縮するステップを具えることを特徴とする方法。
  19. 請求項18に記載の方法において、前記音響信号を変形するステップが、スレッシュホールドレベルを超えた前記音響信号の一部のみを圧縮するステップを具えることを特徴とする方法。
  20. 請求項13に記載の方法が更に、検出したクリッピング状態に応じたフィードバック信号をフィルタリングするステップを具え、前記クリッピング状態の検出に応じて前記音響信号を変形するステップが、前記ろ波したフィードバック信号に応じて前記音響信号を変更するステップを具えることを特徴とする方法。
  21. 請求項20に記載の方法において、前記フィードバック信号をろ波するステップが、前記フィードバック信号の表明に応じてカウンタをインクリメントするステップと、前記フィードバック信号の表明に応じて前記カウンタをリセットするステップを具えることを特徴とする方法。
  22. 請求項21に記載の方法において、前記フィードバック信号をろ波するステップが更に、前記カウンタがスレッシュホールドレベルに達したときに前記ろ波したフィードバック信号を表明するステップを具えることを特徴とする方法。
  23. 請求項20に記載の方法が更に、前記ろ波したフィードバック信号が表明された場合に、前記ろ波したフィードバック信号に応じて前記音響信号が変更されるまで前記ろ波したフィードバック信号の表明を保持するステップを具えることを特徴とする方法。
  24. 請求項13に記載の方法において、前記クリッピング状態が前記音響信号の単純なクリッピングを具えることを特徴とする方法。
JP2006507396A 2003-03-21 2004-03-19 クリップ検出と信号変調システム及び方法 Expired - Fee Related JP4617298B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US45641403P 2003-03-21 2003-03-21
US46977003P 2003-05-12 2003-05-12
PCT/US2004/008534 WO2004086616A2 (en) 2003-03-21 2004-03-19 Clip detection in pwm amplifier

Publications (2)

Publication Number Publication Date
JP2006523414A true JP2006523414A (ja) 2006-10-12
JP4617298B2 JP4617298B2 (ja) 2011-01-19

Family

ID=33101242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006507396A Expired - Fee Related JP4617298B2 (ja) 2003-03-21 2004-03-19 クリップ検出と信号変調システム及び方法

Country Status (5)

Country Link
EP (1) EP1606884A2 (ja)
JP (1) JP4617298B2 (ja)
CN (1) CN1894855B (ja)
HK (1) HK1094626A1 (ja)
WO (1) WO2004086616A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009239504A (ja) * 2008-03-26 2009-10-15 Yamaha Corp 自励式d級増幅器のクリップ検出回路

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4618017B2 (ja) * 2004-07-02 2011-01-26 ヤマハ株式会社 パルス幅変調増幅器のクリップ抑止回路
US7286010B2 (en) 2006-01-26 2007-10-23 D2Audio Corporation Systems and methods for over-current protection
CN103955784B (zh) * 2014-04-01 2016-09-14 南京航空航天大学 基于数据采集协处理器的制造车间个人电子看板系统
EP3281293B1 (en) 2015-04-09 2019-02-13 Icepower A/S Duty cycle clipper
CN107221335B (zh) * 2017-05-27 2020-07-14 大连理工大学 一种监控音频信号的数字化装置和方法
CN109766889B (zh) * 2018-11-19 2021-04-09 浙江众合科技股份有限公司 基于曲线拟合的轨道图像识别后处理方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03265309A (ja) * 1990-03-15 1991-11-26 Sony Corp データ圧縮符号化装置
JPH07307994A (ja) * 1994-05-11 1995-11-21 Sharp Corp スピーカー駆動装置
JPH0818457A (ja) * 1994-06-30 1996-01-19 Asahi Kasei Micro Syst Kk Agc機能付きデルタシグマ型a/d変換器
JP2000022544A (ja) * 1998-07-01 2000-01-21 Mitsubishi Electric Corp D/a変換装置
US6157331A (en) * 1998-10-01 2000-12-05 Tritech Microelectronics, Ltd. Sigma delta modulator with automatic saturation detection and recovery
JP2002151975A (ja) * 2000-11-15 2002-05-24 Yamaha Corp ディジタルオーディオアンプ
US20020085725A1 (en) * 1999-11-29 2002-07-04 Bizjak Karl M. System output control method and apparatus
JP2003152543A (ja) * 2001-11-16 2003-05-23 Yokogawa Electric Corp アナログデジタル変換器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6122331A (en) * 1999-06-14 2000-09-19 Atmel Corporation Digital automatic gain control
WO2001026222A1 (en) * 1999-10-01 2001-04-12 Smith Carroll W Dynamic closed-loop audio amplifier system
US6577737B1 (en) * 2000-02-17 2003-06-10 Visteon Global Technologies, Inc. Method of detecting a DC offset in an automotive audio system

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03265309A (ja) * 1990-03-15 1991-11-26 Sony Corp データ圧縮符号化装置
JPH07307994A (ja) * 1994-05-11 1995-11-21 Sharp Corp スピーカー駆動装置
JPH0818457A (ja) * 1994-06-30 1996-01-19 Asahi Kasei Micro Syst Kk Agc機能付きデルタシグマ型a/d変換器
JP2000022544A (ja) * 1998-07-01 2000-01-21 Mitsubishi Electric Corp D/a変換装置
US6157331A (en) * 1998-10-01 2000-12-05 Tritech Microelectronics, Ltd. Sigma delta modulator with automatic saturation detection and recovery
US20020085725A1 (en) * 1999-11-29 2002-07-04 Bizjak Karl M. System output control method and apparatus
JP2002151975A (ja) * 2000-11-15 2002-05-24 Yamaha Corp ディジタルオーディオアンプ
JP2003152543A (ja) * 2001-11-16 2003-05-23 Yokogawa Electric Corp アナログデジタル変換器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009239504A (ja) * 2008-03-26 2009-10-15 Yamaha Corp 自励式d級増幅器のクリップ検出回路

Also Published As

Publication number Publication date
WO2004086616A2 (en) 2004-10-07
CN1894855A (zh) 2007-01-10
EP1606884A2 (en) 2005-12-21
JP4617298B2 (ja) 2011-01-19
WO2004086616A3 (en) 2004-11-25
HK1094626A1 (en) 2007-04-04
CN1894855B (zh) 2011-06-15

Similar Documents

Publication Publication Date Title
US7590251B2 (en) Clip detection in PWM amplifier
US8437478B2 (en) Systems and methods for improved over-current clipping
US8829990B2 (en) Attenuating non-linear noise in an amplifier with alternating DC-offset correction
US20110170709A1 (en) Systems and methods to reduce idle channel current and noise floor in a pwm amplifier
JP5161792B2 (ja) 過電流保護のためのシステム及び方法
US8324969B2 (en) Delta-sigma modulator approach to increased amplifier gain resolution
US9019012B2 (en) Amplifier circuit with offset control
JP4617298B2 (ja) クリップ検出と信号変調システム及び方法
JP3214981B2 (ja) Agc機能付きデルタシグマ型a/d変換器
US7724082B2 (en) Method and apparatus for pulse width modulation in a switching amplifier
JP4618017B2 (ja) パルス幅変調増幅器のクリップ抑止回路
JP4675138B2 (ja) スイッチング増幅器
JP2005223667A (ja) オーディオ信号増幅方法および装置
US20130093489A1 (en) Signal converter equipped with overvoltage protection mechanism
CN102122918A (zh) 减小pwm放大器中空闲信道电流和噪声最低值的系统和方法
JP4620043B2 (ja) 音響増幅器回路の保護システム及び方法
US8035446B1 (en) Natural sampling for a digital Class-D power amplifier
US20040122544A1 (en) Delta-sigma modulator, method of switching delta-sigma modulator, and digital amplifier
EP2555423B1 (en) Digital amplifier
JP3885911B2 (ja) D/a変換器
JP3047368B2 (ja) A/dコンバータ回路
US20080005215A1 (en) System and method for reducing click using signal averaging on a high order modulator output
JP2003273740A (ja) D/a変換装置
JP2004104492A (ja) 増幅装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090113

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090410

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090513

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100310

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100928

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101025

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees