JP2009239504A - 自励式ｄ級増幅器のクリップ検出回路 - Google Patents

Abstract

【課題】簡易な回路構成で、自励式Ｄ級電力増幅器におけるクリップ発生を検出できるようにしたクリップ検出回路を提供する。
【解決手段】クリップ検出部は、増幅器のスイッチ回路から出力されたＰＷＭ信号がハイサイドのときに充電されるコンデンサ２４を含む正側パルス幅計測部２０と、該正側パルス幅計測部２０の出力電圧Ｖｐと閾値電圧Ｖｔｐを比較する正側クリップ検出信号発生部（コンパレータ）２１と、前記ＰＷＭ信号がローサイドのときに充電されるコンデンサ３４を含む負側パルス幅計測部３０と、該負側パルス幅計測部３０の出力電圧Ｖｍと閾値電圧Ｖｔｍを比較する負側クリップ検出信号発生部（コンパレータ）３１とから構成される。閾値電圧Ｖｔｐ，Ｖｔｍは、増幅器に入力されたアナログ音響信号のレベルがゼロのときの前記パルス幅変調信号の自励発振周波数の周期の１０倍〜５０倍の範囲内の所定時間に設定される。
【選択図】図２

Description

この発明は、増幅器のクリップを検出するクリップ検出回路に関し、詳しくは、自励式Ｄ級増幅器に適用されるクリップ検出回路である。

自励式Ｄ級増幅器は、入力されたアナログ音響信号をパルス幅変調して電力増幅する装置である。従来の自励式Ｄ級増幅器として、例えば、積分回路と、比較器と、スイッチ回路と、ローパスフィルタとを有し、ローパスフィルタの出力を比較器の入力へ帰還する第１の帰還回路と、ローパスフィルタの出力を積分器の入力へ帰還する第２の帰還回路とを備えた自励式Ｄ級増幅器があった（下記特許文献１を参照）。この特許文献１に開示された自励式Ｄ級増幅器において、第１の帰還回路が主に自励発振周波数を決定し、第２の帰還回路が増幅器全体のゲインと周波数特性とを決定しており、これら第１及び第２の帰還回路の２つの帰還回路を設けることにより電源電圧の変動による影響及び歪み成分を抑制することができた。
特公昭６１-０２１００７号公報

音響信号の増幅器においては、電力増幅後の信号に「クリップ(歪み)」が生じるという問題がある。「クリップ」とは、入力された音響信号のレベルが大き過ぎて、増幅後の信号のレベルが増幅に用いる電源電圧よりも大きくなってしまう場合に、該電力増幅後の信号（出力信号）の波形の上下ピークが電源電圧に制限されて該波形の上下ピークがつぶれた形になる（出力信号が電源電圧近辺で“はりつく”）現象である。クリップが発生すると、例えば、スピーカから出力される音響信号の音質が劣化し、聴覚上不快な音を発する危険が生じる等の不都合があった。

Ｄ級増幅器に適用するクリップ防止技術として、例えば、パルス幅変調を行う比較器から出力されたパルス幅変調信号（ＰＷＭ信号）に基づき、該パルス幅変調においてクリップの発生を検出し、クリップが検出された時に比較器の前段に設けられた積分手段の積分定数を通常時よりも低い次数の定数に切り替える技術（下記特許文献２を参照）や、入力信号として許容する最大レベルを電源電圧に基づき決定し、入力された音響信号が該決定した最大レベルより大きい場合に該入力された音響信号のレベルを減衰させる制御を行う技術（下記特許文献３を参照）などがあった。
特開２００６−５０５８９号公報 特開２００６−１８０１９９号公報

上記特許文献２には、クリップの発生を判定する構成として、パルス幅変調に利用される三角波の周期と、パルス幅変調結果の信号（ＰＷＭ信号）のパルス幅の比較に基づき、クリップの発生を判定する構成が開示されている。しかし、このクリップ判定のための構成は、三角波を発生するためのクロック源を有する「他励式Ｄ級増幅器」に適用することを前提としており、クロック源を持たない自励式Ｄ級増幅器に適用することができなかった。

また、上記特許文献３に記載の技術では、電源電圧の検出処理や、該検出した電源電圧に基づく最大レベルを決定する処理、更には、該決定した最大レベルと入力信号のレベルとの比較処理など、種々の演算処理が必要となる。したがって、それら演算を行うための構成、すなわち、信号処理装置（ＤＳＰ）やＡＤコンバータなどの部品を登載しなければならず、装置構成が複雑になってしまう。必ずしもＤＳＰを登載しているとは限らないオーディオ用アンプ等の増幅器に、クリップ検出のためにＤＳＰやＡＤコンバータ等を登載することは、コストや回路規模等の観点から不合理である。

また、上記特許文献１には、自励式Ｄ級増幅器の問題点として、出力レベルの変化によりＰＷＭ信号のデューティー比が変化するとともに、自励発振周波数が変化してしまうという問題があること、また、自励式Ｄ級増幅器が上記特性を持つことから、出力レベルが上昇すると、自励発振周波数が低下してしまい、出力レベルにクリップが発生するほどレベルが上昇した状態では、出力レベルのピークにおいては、自励発振周波数がゼロ（直流）にまで低下してしまうという問題があることが、指摘されている。そして、特許文献１には、その問題の解決策として、入力段の積分器の出力レベルを制限することで、自励発振周波数の変動範囲を制限するという発想を提案している。しかし、ここには、自励発振周波数の下限の判断基準、言い換えればクリップ発生を判断するための基準が示されていなかった。また、該判断を行うための具体的な回路構成も記載されていなかった。

この発明は、上記の点に鑑みてなされたもので、簡易な回路構成で、自励式Ｄ級電力増幅器におけるクリップ発生を検出できるようにした自励式Ｄ級電力増幅器のクリップ検出回路を提供することを目的とする。

この発明は、入力信号をパルス幅変調してパルス幅変調信号を生成し、このパルス幅変調信号をスイッチング増幅して出力信号を得る自励式Ｄ級増幅器において、該出力信号がクリップ又はそれに近い状態になったことを検出するためのクリップ検出回路であって、前記自励式Ｄ級増幅器のいずれかのステージから取り出されたパルス幅変調信号が入力され、該入力されたパルス幅変調信号がハイサイド及びローサイドの少なくともいずれか一方から他方に反転するまでの時間を計測する計測手段と、前記計測手段により計測された時間が所定の閾値を超えたときに、クリップの発生を示すクリップ検出信号を発生する発生手段であって、前記所定の閾値が、前記入力信号のレベルがゼロときの前記パルス幅変調信号の自励発振周波数の周期の１０倍〜５０倍の範囲内の所定時間に設定されている発生手段とを備えるクリップ検出回路である。

上記構成によれば、クリップ検出回路は、計測手段により自励式Ｄ級増幅器のいずれかのステージから取り出されたパルス幅変調信号がハイサイド及びローサイドの少なくともいずれか一方から他方に反転するまでの時間を計測し、該計測手段により計測された時間が、入力信号のレベルがゼロのときのパルス幅変調信号の自励発振周波数の周期の１０倍〜５０倍の範囲内の所定時間（所定の閾値）を超えたときに、発生手段によりクリップ検出信号が発生される。すなわち、クリップ検出回路は、入力されたパルス幅変調信号においてハイサイド又はローサイドの一方のパルスが継続する期間が、増幅器に入力信号のレベルがゼロのときの前記パルス幅変調信号の自励発振周波数の周期の１０倍〜５０倍の範囲内の所定時間を越えたときに、出力信号にクリップが発生したか、又は出力信号がクリップに近い状態になったという判断を行う。

また、この発明の自励式Ｄ級増幅器のクリップ検出回路は、前記発生手段において、前記所定の閾値が、入力信号のレベルがゼロのときの前記パルス幅変調信号の自励発振周波数の周期の１０倍以上であり、且つ、５０μ秒以下の所定時間に設定されるよう構成することができる。

上記構成によれば、クリップ検出回路は、パルス幅変調信号がハイサイド及びローサイドの少なくともいずれか一方から他方に反転するまでの時間が、入力信号のレベルがゼロのときの前記パルス幅変調信号の自励発振周波数の周期の１０倍以上であり、且つ、５０μ秒以下の範囲内の所定時間を越えたときに、出力信号にクリップが発生したか、又は出力信号がクリップに近い状態になったという判断を行う。

また、この発明の自励式Ｄ級増幅器のクリップ検出回路において、前記計測手段は、パルス幅変調信号がハイサイド及びローサイドの少なくともいずれか一方から他方に反転するまで期間、所定の充電電圧で充電されるコンデンサを含み、該コンデンサの端子間電圧を出力する計測手段であり、前記発生手段は、前記計測手段の出力電圧と、前記所定の閾値に対応する閾値電圧を比較するコンパレータを含み、該比較結果に基づき前記クリップ検出信号を発生する発生手段であってよい。

上記構成によれば、計測手段を、パルス幅変調信号がハイサイド及びローサイドの少なくともいずれか一方から他方に反転するまで期間、所定の充電電圧で充電されるコンデンサを含む充電回路により構成することができ、また、発生手段を、計測手段の出力電圧と、前記所定の閾値に対応する閾値電圧を比較するコンパレータを含む電圧比較回路により構成することができる。ハイサイド又はローサイドの一方のパルスが継続する期間は、計測手段のコンデンサが充電され、ハイサイド又はローサイドの一方のパルスが継続する期間が所定の閾値を越えると、該計測手段の出力電圧は前記閾値電圧を超え、発生手段はクリップ検出信号を発生する。

また、この発明の自励式Ｄ級増幅器のクリップ検出回路は、前記スイッチング増幅の後段から、前記クリップ検出回路に入力される前記を取り出すよう構成することができる。

この発明に係るクリップ検出回路によれば、自励式Ｄ級増幅器において、入力信号のレベルがゼロのときのパルス幅変調信号の自励発振周波数の周期の１０倍〜５０倍の範囲内の所定時間（所定の閾値）を判断基準として、該増幅器の出力信号におけるクリップ又はそれに近い状態を検出する。ここで、入力信号のレベルがゼロのときの自励発振周波数とは自励発振周波数の変動範囲の上限であり、また、自励発振周波数の変動範囲の下限は、前記クリップを検出するための判断基準である所定の閾値の設定によって規定される。この自励発振周波数の変動範囲は、自励式Ｄ級増幅器の入力信号のダイナミックレンジに対応する。したがって、この発明に従い、入力信号のレベルがゼロのときの自励発振周波数の周期の１０倍〜５０倍の範囲内の所定時間を、クリップ検出回路の閾値として設定することにより、自励式Ｄ級増幅器に対する入力信号の十分なダイナミックレンジを確保しつつ、過大な入力をクリップ又はそれに近い状態として検出することができるようになるという優れた効果を奏する。

また、クリップ検出を判断するための閾値の条件を更に限定すると、入力信号のレベルがゼロのときの自励発振周波数の周期の１０倍以上であり、且つ、５０μ秒以下の所定時間を該閾値として設定することにより、上記の効果に加えて、自励発振周波数が可聴帯域に下降することを防止することができるという優れた効果を奏する。

また、計測手段がコンデンサを含む充電回路によって構成され、発生手段がコンパレータを含む比較回路によって構成されることで、コンデンサの充電時定数、および充電電圧、並びに、コンパレータの閾値電圧の組み合わせにより前記閾値を決定することができ、非常に簡易な回路構成でクリップ検出回路を実現することができるようになるという優れた効果を奏する。

また、クリップ検出回路に入力される前記パルス幅変調信号をスイッチング増幅の後段から取り出すよう構成することで、自励発振周波数に与える悪影響が殆どないという優れた効果を奏する。

以下、この発明の一実施例について図面を参照して詳細に説明する。

図１は、この発明にかかるクリップ検出回路を適用した自励式Ｄ級増幅器の構成例の概要を示すブロック図である。図１において、Ｄ級増幅器は、入力段増幅器１と、コンパレータ２と、スイッチ回路３と、ローパスフィルタ４と、該ローパスフィルタ４の出力をコンパレータ２へ負帰還する第１帰還回路５と、ローパスフィルタ４の出力を入力段増幅器１へ負帰還する第２帰還回路６と、クリップ検出部７と、コンプレッサ８とを含んで構成される。

クリップ検出部７は、自励式Ｄ級増幅器のクリップを検出するためのクリップ検出回路である。クリップ検出部７は、スイッチ回路３の後段から取り出したパルス幅変調信号がハイサイド及びローサイドの少なくともいずれか一方から他方に反転するまでの時間を計測し、該計測された時間が所定の閾値を超えたときに、クリップの発生を示すクリップ検出パルス信号を出力する。この発明は、詳しくは後述する通り、クリップ検出部７を充電時定数や電圧比較など簡単な回路により構成したことに特徴があり、また、該クリップ検出部７におけるクリップ発生の判断基準となる閾値の設定に特徴がある。

符号１〜６の部分が自励式Ｄ級増幅器の主たる構成要素である。Ｄ級増幅器の動作の要点は、入力端子１０から入力されたアナログ音響信号（入力信号）をコンパレータ２でパルス幅変調信号に変換し、該パルス幅変調信号によりスイッチ回路３をオン／オフ制御し、スイッチ回路３から出力されたＰＷＭ信号をローパスフィルタ４でアナログ音響信号に復調し、該ローパスフィルタ４から出力されるアナログ音響信号（出力信号）を、例えばスピーカ等の負荷へ出力することにある。

入力段増幅器１は、差動アンプ９と、差動アンプ９の出力端子と負入力端子の間に挿入されたコンデンサＣ１により構成される。差動アンプ９の正入力端子には、入力段増幅器１の前段に挿入されたコンプレッサ８の出力端子が接続され、差動アンプ９の負入力端子は、第２帰還回路６を介してローパスフィルタ４の出力端子に接続される。

入力段増幅器１から出力される入力段出力信号（入力信号）は、コンパレータ２の正入力端子に入力される。また、コンパレータ２の負入力端子には、第１の帰還回路５を介して、ローパスフィルタ４の出力から取り出した帰還信号が入力される。コンパレータ２は、正入力端子から入力された入力段増幅器１の入力段出力信号と、負入力端子から入力された帰還信号を比較して、比較結果に基づくパルス幅変調信号（ＰＷＭ信号）を生成する。コンパレータ２は、入力段出力信号が帰還信号より大きい期間ではハイサイド（正の電圧値）のパルスを出力し、入力段出力信号が帰還信号より小さい期間ではローサイド（負の電圧値）のパルスを出力する。コンパレータ２により入力信号をＰＷＭ信号に変換することで、入力信号の振幅が表すレベル情報は、ＰＷＭ信号のパルス幅が表す時間情報に変換される。

なお、コンパレータ２は、出力端子の信号を正入力端子に帰還する（正帰還をかける）ことにより、ヒステリシス特性を有するヒステリシスコンパレータとして構成される。したがって、コンパレータ２から出力されるＰＷＭ信号のパルスが正から負へ反転する場合の電圧値と、同パルスが負から正へ反転する場合の電圧値とに、オフセットΔだけ電圧差が生じる。具体的には、例えば、コンパレータ２からハイサイドのパルス（正の電圧値）が出力されている状態を仮定すると、その状態では入力信号＞帰還信号である。その状態から、負入力端子の帰還信号の電圧値が徐々に増加すると、負入力端子の帰還信号の電圧値が或る値を超えた時点で、コンパレータ２から出力されるＰＷＭ信号は、ローサイドのパルスに反転する。その後、負入力端子の帰還信号の電圧値が徐々に減少すると、負入力端子の帰還信号の電圧値が或る値よりも下がった時点で、このコンパレータ２の出力がハイサイドのパルスに反転する。この時点で（ＰＷＭ信号がローサイドからハイサイドに反転した時）の帰還信号の電圧値は、先に、ＰＷＭ信号がハイサイドからローサイドに反転した時点での電圧値よりも、オフセットΔだけ下がった値となる。このことにより、ノイズなどのわずかの電圧差によってコンパレータ２の出力信号が反転してしまうことによって出力が不安定になることを防ぐことができるのは、周知の通りである。

コンパレータ２から出力されたＰＷＭ信号はスイッチ回路３に入力される。出力段のスイッチ回路３は、プッシュプル構成の２つのスイッチング素子と、この段に電源電圧を供給する図示外の正電源及び負電源を含んで構成される。スイッチング素子は、一般的にトランジスタ又はＦＥＴにより構成される。スイッチ回路３は、入力されたＰＷＭ信号のパルス幅に応じたインターバルで２つのスイッチング素子を交互にオン・オフすることで、電源が供給する電力を用いて電力増幅されたＰＷＭ信号を出力する。

スイッチ回路３の後段には、インダクタＬ１及びコンデンサＣ２からなるローパスフィルタ（ＬＣフィルタ）４が接続されており、スイッチ回路３から出力されたＰＷＭ信号は該ローパスフィルタ４に入力される。ローパスフィルタ４は、スイッチ回路３から出力された電力増幅後のＰＷＭ信号の高域成分を除去して、該ＰＷＭ信号からアナログ音響信号を復調する。増幅器の入力信号のレベルがゼロのときには、ＰＷＭ信号のデューティー比（１周期に対するパルス幅の比）が５０％となり、ローパスフィルタ４の出力信号のレベルもゼロである。増幅器に音響信号が入力されると、入力された音響信号のレベルに応じてＰＷＭ信号のパルス幅が変化し、その結果、ローパスフィルタ４の出力信号のレベルも該パルス幅の時間に比例して変化する。ＰＷＭ信号の１周期に対してハイサイドのパルス幅が長ければローパスフィルタ４の出力信号は正側に振幅し、また、ＰＷＭ信号の１周期に対してローサイドのパルス幅が長ければ、ローパスフィルタ４の出力信号は負側に振幅する。ローパスフィルタ４の出力信号（アナログ音響信号）は、出力端子１１に接続された例えばスピーカ等の負荷へ出力される。

ローパスフィルタ４の出力信号は、第１帰還回路５を介して、コンパレータ２の負入力端子に入力される。第１帰還回路５は、抵抗Ｒ１及びコンデンサＣ３からなる遅延回路により構成される。第１帰還回路５は、コンパレータ２において自励発振方式でＰＷＭ変調を行うための負帰還として機能する。第１帰還回路５が持つ時間遅れによりＰＷＭ信号の自励発振周波数が決定される。

また、ローパスフィルタ４の出力信号は、第２帰還回路６を介して、差動アンプ９の負入力端子に入力される。第２帰還回路６は、抵抗Ｒ２，Ｒ３により構成される。すなわち、差動アンプ９の負入力端子には、スピーカ出力信号（ローパスフィルタ４の出力信号）とアースを抵抗Ｒ２，Ｒ３で分圧した電圧が入力される。第２帰還回路６により、入力段増幅器１から帰還回路５，６を含めたＤ級増幅器全体のゲインと周波数特性とが決定される。この第２帰還回路６は、スピーカへの出力電圧を、差動アンプ９の正入力端子への入力電圧に比例させるための負帰還として機能する。

なお、上記の入力段増幅器１、コンパレータ２、スイッチ回路３、ローパスフィルタ４、第１帰還回路５及び第２帰還回路６からなる自励式Ｄ級増幅器の構成は、従来から知られる構成であって、例えば、前記特許文献１等に開示されたものである。

図１の自励式Ｄ級増幅器において、入力段増幅器１の前段にはコンプレッサ８が挿入されている。コンプレッサ８は、入力された音響信号のダイナミックレンジを抑制する回路であって、入力された音響信号のレベルを、動的に変化するカレントゲインに基づいて、調整する効果（ゲイン減衰効果）を果たす。

コンプレッサ８は、一例として、ゲインパラメータ、スレッショルドパラメータ、レシオパラメータ、アタックパラメータ、およびリリースパラメータの５種類のパラメータを持つ。ゲインパラメータは、コンプレッサ８から出力される信号レベルのゲイン減衰効果が行われていない場合のコンプレッサ８のゲイン値を示すパラメータである。スレッショルドパラメータは、コンプレッサ８によるゲイン減衰効果を掛け始める閾値となるレベルを示すパラメータである。レシオパラメータは、前記閾値を超えた入力信号のレベルに対して施すゲイン減衰の割合を示すパラメータである。アタックパラメータは、入力信号のレベルが前記閾値を越えてからどのくらいの時間遅れでゲイン減衰効果を開始するかを示すパラメータである。また、リリースパラメータは、入力信号のレベルが前記閾値よりも小さくなった時点からどのくらいの時間遅れでゲイン減衰効果を終了させるかを示すパラメータである。

コンプレッサ８は、通常時（ゲイン減衰効果をかけていないとき）には、入力された音響信号のレベルを、ゲインパラメータの設定値に応じたカレントゲインで増幅する。入力信号のレベルがスレッショルドパラメータの値（閾値）を越えた場合には、該レベルが該閾値を越えた量にレシオパラメータの設定値を乗じた分だけカレントゲインの値が減衰されることにより、コンプレッサ８の出力信号のレベルが抑制される。入力信号のレベルが閾値を越えてから、カレントゲインにその超えた量に応じたゲイン減衰効果が生じるまでの反応速度はアタックパラメータの設定値に応じる。また、入力信号のレベルが前記閾値よりも小さくなったら、ゲイン減衰効果を終了して、上記通常時の動作に復帰する。レベルが閾値以下に下がってから、カレントゲインのゲイン減衰効果を終了する（ゲインパラメータに応じた通常のゲインに復帰する）までの反応速度はリリースパラメータの設定値に応じる。なお、一般的な、コンプレッサ８のパラメータ設定によれば、アタックパラメータの設定値はリリースパラメータの設定値よりも大きい値に設定される。

図１の自励式Ｄ級増幅器に備わるコンプレッサ８は、上記の一般的な動作に加えて、クリップ検出部７からクリップ検出パルス信号が入力されたときに、該クリップ検出パルス信号のパルス幅が表す時間長に応じてカレントゲインの値を減衰させる制御を行う。すなわち、コンプレッサ８は、クリップ検出部７によりクリップ発生が検出されたときに、入力段で信号のレベルを低減させることで出力段に発生するクリップを抑制する機能を果たす。具体的には、クリップ検出パルス信号がクリップの発生を示している間、所定の第１レートでコンプレッサのカレントゲインを減衰させ、クリップの発生なしを示している間、第１レートより遅い所定の第２レートでカレントゲインを通常のゲイン（ゲインパラメータの値）に復帰させる。この第１レートは、上述したアタックレートと同じであってよく、また、第２レートは、上述したリリースレートと同じであってよい。

図２はクリップ検出部７の詳細な構成の一例を示すブロック図である。クリップ検出部７は、大別して、正側パルス幅計測部２０と、該正側パルス幅計測部２０の計測結果に基づきクリップの発生を検出して正側クリップ検出信号を出力する正側クリップ検出信号発生部２１と、負側パルス幅計測部３０と、該負側パルス幅計測部３０の計測結果に基づきクリップの発生を検出して負側クリップ検出信号を出力する負側クリップ検出信号発生部３１とを含む。

前記図１に示す通り、この実施例では、クリップ検出部７に入力する信号の取り出しポイントはスイッチ回路３の出力点（ローパスフィルタ４の直前）である。クリップ検出部７の入力端子４０には、スイッチ回路３から出力されたＰＷＭ信号が入力される。自励式Ｄ級増幅器では、クリップ検出部７に入力する信号の取り出しポイントによっては、信号を取り出すことによってその箇所での遅延時間に影響を与えてしまい、そのことにより自励発振周波数が変化してしまう恐れがある。この実施例のように、ローパスフィルタ４の直前から信号を取り出す構成は、自励発振周波数に与える悪影響が少ないという点で好ましい。

正側パルス幅計測部２０は、第１ダイオード２２と、第１トランジスタ２３と、第１コンデンサ２４と、プルアップ抵抗Ｒ７を介して接続された負電源２５を含んで構成され、クリップ検出部７に入力されたＰＷＭ信号（スイッチ回路３の出力信号）のハイサイドのパルス（正の電圧値）のパルス幅を計測する。ＰＷＭ信号の入力端子４０は、抵抗Ｒ４を介して第１ダイオード２２のアノード端子に接続されており、該第１ダイオード２２のカソード端子は基準電圧（０Ｖ）となるグラウンドに接続される。この第１ダイオード２２はＰＷＭ信号のローサイドのパルス（負の電圧値）を抽出する回路を構成する。

第１トランジスタ２３はＰＮＰ型トランジスタで構成されている。第１トランジスタ２３のベース端子はベース抵抗Ｒ５を介して前記ダイオード２２のアノード端子に接続されており、該ベース端子からＰＷＭ信号のローサイドのパルスが入力される。また、第１トランジスタ２３のコレクタ端子は負電源２５の電源ラインに接続されており、トランジスタ２３のエミッタ端子はグラウンドに接続される。第１トランジスタ２３は、ＰＷＭ信号に応じてオン・オフが切り替わるスイッチ素子であって、第１ダイオード２２で抽出されたローサイドパルスがベース端子に入力されているときにオン状態となり、ＰＷＭ信号がハイサイドのパルスのときにはオフ状態である。

第１コンデンサ２４は、第１トランジスタ２３のコレクタ‐エミッタ間に挿入されており、一方の端子はグラウンドに接続され、もう一方の端子は負電源２５の電源ラインに接続される。この第１コンデンサ２４に並列に抵抗Ｒ６が接続される。負電源２５は第１コンデンサ２４に対する充電電圧を供給している。第１コンデンサ２４の端子間電圧Ｖｐは、第１コンデンサ２４が負電源２５によって充電される時間の長さに応じて、グラウンドレベル（０Ｖ）から負電源２５が供給する所定の負電圧値の範囲で変化する。この端子間電圧Ｖｐは、正側パルス幅計測部２０の出力電圧（抵抗Ｒ６の端子間電圧）に相当する。

正側クリップ検出信号発生部２１は、第１コンデンサ２４の後段に接続されたコンパレータにより構成される。コンパレータ２１の負入力端子は接続点Ｐで第１コンデンサ２４と接続され、該負入力端子には接続点Ｐから取り出された出力電圧Ｖｐが入力される。また、コンパレータ２１の正入力端子には所定の閾値電圧Ｖｔｐが入力される。閾値電圧Ｖｔｐは、図示外の負電源から与えられる所定のレベルの負電圧であって、クリップ発生を判断する基準となる閾値を決める１要素である。コンパレータ２１は、負入力端子から入力された出力電圧Ｖｐと、正入力端子から入力された閾値電圧Ｖｔｐを比較して、比較結果に応じたパルス信号を出力する。すなわち、出力電圧Ｖｐが閾値電圧Ｖｔｐよりも低いとき（絶対値Ｖｐが絶対値Ｖｔｐよりも大きいとき）には、ＰＷＭ信号のハイサイドのパルスにおけるクリップの発生を検出したものと判断して、正側クリップ検出信号に相当するハイサイドのパルス（２進数で表現すると「１」）を出力する。一方、出力電圧Ｖｐが閾値電圧Ｖｔｐよりも高いとき（絶対値Ｖｐが絶対値Ｖｔｐよりも小さいとき）には、ローサイドのパルス（２進数で表現すると「０」）を出力する。

負側パルス幅計測部３０は、第２ダイオード３２と、第２トランジスタ３３と、第２コンデンサ３４と、プルアップ抵抗Ｒ１１を介して接続された正電源３５を含んで構成され、クリップ検出部７に入力されたＰＷＭ信号（スイッチ回路３の出力信号）のローサイドのパルス（負の電圧値）のパルス幅を計測する。ＰＷＭ信号の入力端子４０は、抵抗Ｒ８を介して第２ダイオード３２のカソード端子に接続され、該第２ダイオード３２のアノード端子はグラウンドに接続される。第２ダイオード３２はＰＷＭ信号のハイサイドのパルス（正の電圧値）を抽出する回路を構成する。

第２トランジスタ３３はＮＰＮ型トランジスタで構成されている。第１トランジスタ２３のベース端子はベース抵抗Ｒ９を介して前記ダイオード２２のカソード端子に接続されており、該ベース端子からＰＷＭ信号のハイサイドのパルスが入力される。また、第２トランジスタ３３のコレクタ端子は正電源３５の電源ラインに接続されており、第２トランジスタ３３のエミッタ端子はグラウンドに接続される。第２トランジスタ３３は、ＰＷＭ信号に応じてオン・オフが切り替わるスイッチ素子であって、第２ダイオード３２で抽出されたハイサイドパルスがベース端子に入力されているときにオン状態となり、ＰＷＭ信号がローサイドのパルスの状態ではオフ状態である。

第２コンデンサ３４は、第２トランジスタ３３のコレクタ‐エミッタ間に挿入されており、一方の端子はラウンドに接続され、もう一方の端子は正電源３５の電源ラインに接続される。この第２コンデンサ３４に並列に抵抗Ｒ１０が接続される。正電源３５は第２コンデンサ３４に対する充電電圧を供給している。第２コンデンサ３４の端子間電圧Ｖｍは、第２コンデンサ３４が正電源３５によって充電される時間の長さに応じて、グラウンドレベル（０Ｖ）から正電源３５が供給する所定の正電圧値の範囲で変化する。この端子間電圧Ｖｍは、負側パルス幅計測部３０の出力電圧（抵抗Ｒ１０の端子間電圧）に相当する。

負側クリップ検出信号発生部３１は、第２コンデンサ３４の後段に接続されたコンパレータにより構成される。コンパレータ３１の正入力端子は接続点Ｍで第２コンデンサ３３と接続され、該正入力端子には接続点Ｍから取り出された出力電圧Ｖｍが入力される。また、コンパレータ３１の負入力端子には所定の閾値電圧Ｖｔｍが入力される。閾値電圧Ｖｔｍは、図示外の正電源から与えられる所定のレベルの正電圧であって、クリップ発生を判断する基準となる閾値を決める１要素である。コンパレータ３１は、正入力端子から入力された出力電圧Ｖｍと、負入力端子から入力された閾値電圧Ｖｔｍを比較して、比較結果に応じたパルス信号を出力する。すなわち、出力電圧Ｖｍが閾値電圧Ｖｔｍよりも高いとき（絶対値Ｖｍが絶対値Ｖｔｍよりも大きいとき）には、ＰＷＭ信号のローサイドのパルスにおけるクリップの発生を検出したものと判断して、負側クリップ検出信号に相当するハイサイドのパルス（２進数で表現すると「１」）を出力する。一方、出力電圧Ｖｍが閾値電圧Ｖｔｍよりも低いとき（絶対値Ｖｍが絶対値Ｖｔｍよりも小さいとき）には、ローサイドのパルス（２進数で表現すると「０」）を出力する。

コンパレータ２１及びコンパレータ３１の各出力端子は、オア回路４１の２つの入力端子のそれぞれに接続される。オア回路４１は、コンパレータ２１又はコンパレータ３１のいずれか一方の出力が「１」である期間、クリップ検出パルス信号に該当する電圧値（２進数で表現すると「１」）をコンプレッサ８（図１参照）に出力し、それ以外の場合は２進数で表現すると「０」に該当する電圧値を出力する。

上記構成からなるクリップ検出部７において、入力されたＰＷＭ信号がハイサイドのときには、第２トランジスタ３３がオンになり、第１トランジスタ２３はオフになる。この状態で、正側パルス幅計測部２０の第１コンデンサ２４は、負電源２５が供給する負電源電圧により充電される。第１コンデンサ２４は、ＰＷＭ信号のハイサイドのパルスが立ち上がってから該パルスがローサイドに反転するまでの期間、負電源２５により充電される。よって、ＰＷＭ信号のハイサイドのパルスが持続する期間は、第１コンデンサ２４の端子間電圧である出力電圧Ｖｐのレベルは負側に低下する（出力電圧Ｖｐの絶対値が上昇する）。ＰＷＭ信号のハイサイドのパルスが持続する期間が或る一定時間以上続くと、出力電圧Ｖｐは閾値電圧Ｖｔｐよりも低くなる（絶対値Ｖｐが絶対値Ｖｔｐを越える）。したがって、閾値電圧Ｖｔｐに対応する或る一定時間以上、ＰＷＭ信号のハイサイドのパルスが継続すると、コンパレータ２１（正側クリップ検出信号発生部）は、ハイサイドのパルス（２進数で表現すると「１」）を出力する。一方、この状態では、第２コンデンサ３４の電位はグラウンドと等しいので、接続点Ｍの出力電圧Ｖｍはグラウンドのレベル（０Ｖ）である。

また、入力されたＰＷＭ信号がローサイドのときには、第１トランジスタ２３がオンになり、第２のトランジスタ３３はオフになる。この状態では、負側パルス幅計測部３０の第２コンデンサ３４は、正電源３５が供給する正電源電圧により充電される。第２コンデンサ３４は、ＰＷＭ信号のローサイドのパルスが立り下がってから該パルスがハイサイドに反転するまでの期間、正電源３５により充電される。よって、ＰＷＭ信号のローサイドのパルスが持続する期間は、第２コンデンサ３４の端子間電圧である出力電圧Ｖｍのレベルは正側に上昇する（出力電圧Ｖｍの絶対値が上昇する）。ＰＷＭ信号のローサイドのパルスが持続する期間が或る一定時間以上続くと、出力電圧Ｖｍは閾値電圧Ｖｔｍよりも高くなる（絶対値Ｖｍが絶対値Ｖｔｐを越える）。したがって、閾値電圧Ｖｔｍに対応する或る一定時間以上、ＰＷＭ信号のローサイドのパルスが継続すると、コンパレータ３１（負側クリップ検出信号発生部）は、ハイサイドの電圧値（２進数で表現すると「１」）を出力する。一方、この状態では、第１コンデンサ２４の電位はグラウンドと等しいので、出力点ｐの出力電圧Ｖｐはグラウンドのレベル（０Ｖ）である。

スイッチ回路３から出力されるＰＷＭ信号のハイ又はローのパルスが「一定時間」以上継続している間、正側クリップ検出信号発生部（コンパレータ）２１又は負側クリップ検出信号発生部（コンパレータ）３１が「１」を出力するので、オア回路４１は前記ＰＷＭ信号のハイ又はローのパルスが「一定時間」以上継続している間は、クリップ検出パルス信号（２進数で表現すると「１」）をコンプレッサ８に出力する。コンプレッサ８は、クリップ検出部７からクリップ検出パルス信号が入力されている間、カレントゲインを減衰させる制御を行うことで、入力信号のレベルを減少させる。クリップ検出パルス信号のパルス幅が表す時間が長いほど（つまり、スピーカ出力信号のレベルが大きいほど）、コンプレッサ８はカレントゲインを大きく減衰させる。

また、ＰＷＭ信号にクリップが発生しない通常の状態では、正側クリップ検出信号発生部（コンパレータ）２１に入力される出力電圧Ｖｐが閾値Ｖｔｐよりも低下する前に、ＰＷＭ信号のパルスがハイサイドからローサイドに反転し、また、負側クリップ検出信号発生部（コンパレータ）３１に入力される出力電圧Ｖｍの絶対値が閾値Ｖｔｍを越える前にローサイドからハイサイドに反転するので、正側クリップ検出信号発生部（コンパレータ）２１又は負側クリップ検出信号発生部（コンパレータ）３１のいずれの出力もローサイドのままである。したがって、オア回路４１は「０」を出力する。

このクリップ検出部７において、クリップ発生を検出する判断基準となる「一定時間」は、コンデンサ２４，３４が持つ充電時定数と、電源２５，３５の供給する充電電圧と、閾値電圧Ｖｔｐ，Ｖｔｍの組み合わせで決まる。クリップ発生判断基準の「一定時間」は、スイッチ回路３から出力されるＰＷＭ信号のハイサイド、及びローサイドの少なくとも一方がどのくらいの時間持続した場合に、クリップ又はそれに近い状態が発生するのかを判断する指標である。

図１の自励式Ｄ級増幅器では、自励発振周波数はスピーカ出力信号（音響信号）の電圧値に依存している。すなわち、自励式Ｄ級増幅器に入力された音響信号のレベルの変化によってスイッチ回路３から出力されるＰＷＭ信号のデューティーサイクルが変化すると、自励発振周波数も変化する。スピーカ出力信号のレベルが上昇すると自励発振周波数が低下してしまい、該スピーカ出力信号にクリップが発生する状態では、発振周波数はゼロ（直流）に近づいてしまう。つまり、クリップが発生する状態（音響信号のレベルが過大な状態）とは、自励式Ｄ級増幅器の入力信号のダイナミックレンジの上限であり、また、別の観点からすれば、自励発振周波数が許容される変動範囲の下限にまで低下している状態である。また、自励式Ｄ級増幅器において、入力信号のレベルがゼロのときの自励発振周波数は、数百ｋＨｚ〜数ＭＨｚという高い周波数である。上記より、自励発振周波数の変動範囲が、自励式Ｄ級増幅器の入力信号のダイナミックレンジに対応していることが理解できる。

この発明のクリップ検出部７は、上記のような特性を持つ自励式Ｄ級増幅器において、自励式Ｄ級増幅器の入力信号のダイナミックレンジを十分確保できるようクリップ検出部７にクリップ発生判断基準となる閾値（「一定時間」）を設定することを１つの特徴としている。実験の結果、この入力信号のダイナミックレンジを十分確保するという要求を満たすクリップ発生判断基準の閾値には、増幅器に入力された音響信号のレベルがゼロのときの自励発振周波数の周期の１０〜３０倍程度の時間が適しているということがわかった。ここで、上記条件により規定される自励発振周波数の変動範囲は、前述の通り、自励式Ｄ級増幅器の入力信号のダイナミックレンジに対応しており、この条件ならば入力信号のダイナミックレンジを十分確保できる。この条件に従う閾値は２５μ秒〜７５μ秒である。ダイナミックレンジを大きく取るという観点からすれば、音響信号のレベルがゼロのときの自励発振周波数の周期に対する倍率を上記条件よりも更に大きくとり、前記自励発振周波数の周期の５０倍程度の時間をクリップ発生判断基準の閾値として設定することが可能であろう。すなわち、クリップ検出部７においてクリップ発生判断基準となる閾値が、音響信号のレベルがゼロのときの自励発振周波数の周期の１０〜５０倍の範囲内の所定時間になるように、クリップ検出部７の充電時定数、充電電圧、および閾値電圧の組み合わせが決定される。

ところで、クリップ発生判断基準の閾値を５０μ秒より長く設定すると、図１の自励式Ｄ級増幅器においては、自励発振周波数の下限が人間の可聴帯域（可聴帯域の上限は概ね１５ｋＨｚ〜２０ｋＨｚ程度）内に降りてきてしまう危険性が生じるという問題がある。この点に鑑みて、よりこの好ましくは、クリップ発生判断基準の閾値は、入力信号のレベルがゼロのときの自励発振周波数の周期の１０倍以上、且つ、５０μ秒以下の範囲内のいずれかの時間に設定するのがよいといえる。より安全性を高めるには、可聴帯域の上限との間にマージンを確保して、２５μ秒〜３０μ秒の範囲内の時間を、閾値に設定するのがよい。「一定時間」を３０μ秒に設定した場合、自励発振周波数の変動範囲の下限は３３ｋＨｚとなるので、自励発振周波数の下限が人間の可聴帯域に下がってくる危険性はない。また、この条件であれば、入力信号のレベルがゼロのときの自励発振周波数の周期の１０倍以上を確保しているので、入力信号のダイナミックレンジも確保できている。

図３はクリップ検出部７の動作とコンプレッサ８の動作を説明するための波形図である。同図において、ａは増幅器から出力される出力信号（アナログ音響信号）、ｂはスイッチ回路３から出力されるＰＷＭ信号、ｃは第１コンデンサ２４の端子間電圧（出力電圧）Ｖｐ、ｄは第２コンデンサ３４の端子間電圧（出力電圧）Ｖｍ、ｅはクリップ検出パルス信号（クリップ検出部７の出力信号）である。また、ｆは増幅器に入力される入力信号（アナログ音響信号）である。ｂで示すＰＷＭ信号は、音響信号（符号ａ及びｆ）のレベルが正又は負に大きいほどパルス幅が広くなり、音響信号のレベルがゼロに近いほどパルス幅が密になる。また、図３の波形では、ｅで示すクリップ検出パルス信号は、ローサイドの立下りパルス（負の電圧値）が、クリップ発生を示す信号（２進数で表現すると「１」）であり、ハイサイドのパルス（正の電圧値）が２進数で表現すると「０」に相当するものである。

図３において、例えば、スピーカ出力信号ａの正側のレベルにクリップが生じている箇所（符号４２で示す箇所）がある。ＰＷＭ信号ｂのハイサイドのパルス幅が広がるにつれて、符号ｃで示す出力電圧Ｖｐが負側に増加する様子が見て取れる。ＰＷＭ信号ｂのハイサイドのパルス幅が前記クリップ発生判断の閾値（「一定時間」）を越えると、出力電圧Ｖｐは閾値電圧Ｖｔｐを越えて、ｅで示すクリップ検出パルス信号の立下りパルス（２進数で表現すると「１」）が出力する。ＰＷＭ信号ｂのハイサイドのパルス幅が前記閾値を越えている期間は、クリップ検出パルス信号のローサイドのパルスの出力が持続するので、コンプレッサ８は入力信号ｆに対するカレントゲインを減衰する制御を行う。この状態からＰＷＭ信号ｂの立ち下りパルスが入ると、出力電圧Ｖｐはゼロになるので、クリップ検出パルス信号ｅはハイサイドのパルスに反転する。このとき、コンプレッサ８は、該クリップ検出パルス信号ｅに基づくカレントゲインの減衰制御を停止して、通常のゲイン（ゲインパラメータの値に応じたカレントゲイン）に復帰する制御を行う。

また、スピーカ出力信号ａの負側のレベルにクリップが生じている箇所（例えば、符号４３で示す箇所）では、ＰＷＭ信号ｂのローサイドのパルス幅が広がるにつれて、符号ｄで示す出力電圧Ｖｍが正側に増加する。ＰＷＭ信号ｂのローサイドのパルス幅が前記「一定時間」を越えると、出力電圧Ｖｍが閾値電圧Ｖｔｍを越えて、ｅで示すクリップ検出パルス信号の立下りパルスが出力する。ＰＷＭ信号ｂのローサイドのパルス幅が前記「一定時間」を越えている期間は、クリップ検出パルス信号のローサイドのパルスの出力が持続するので、コンプレッサ８は入力信号ｆに対するカレントゲインを減衰する制御を行う。この状態からＰＷＭ信号ｂの立ち上がりパルスが入ると、出力電圧Ｖｍはゼロになるので、クリップ検出パルス信号ｅはハイサイドのパルスに反転する。このとき、コンプレッサ８は、該クリップ検出パルス信号ｅに基づくカレントゲインの減衰制御を停止して、通常のゲインに復帰する制御を行う。

上記のクリップ検出に応じたコンプレッサ８によるカレントゲインの減衰制御の結果、入力信号ｆのレベルが抑制され、出力段のスピーカ出力信号ａのクリップが是正された様子が図３の符号４４，４５の箇所に現れている。スピーカ出力信号ａにクリップが発生しない状態（通常の状態）では、出力電圧Ｖｔｐ，Ｖｔｍのいずれもが閾値電圧Ｖｔｐ，Ｖｔｍを越えないうちに、ＰＷＭ信号ｂのパルスが反転するので、クリップ検出パルス信号ｅはハイサイド（２進数で表現すると「１」）である。

以上説明したとおり、この実施例のクリップ検出部７によれば、コンデンサ２４，３４が持つ充電時定数や、電圧比較を行うコンパレータ２１，３１などからなる簡単な回路構成により、自励式Ｄ級増幅器が扱う音響信号のレベルが過大に上昇することによって発生するクリップを検出することができる。クリップ検出部７がクリップ発生を判断するために用いる閾値を、入力信号のレベルがゼロのときの自励発振周波数の周期の１０〜５０倍の範囲内のいずれかの所定時間に設定することにより、自励式Ｄ級増幅器が扱う音響信号のダイナミックレンジを充分に確保することができる。更に、クリップ発生を判断するための閾値を、入力信号のレベルがゼロのときの自励発振周波数の周期の１０〜５０倍の範囲内のうちの５０μ秒以下の値、つまり、自励発振周波数の周期の１０倍以上かつ５０μ秒以下の値に設定することにより、上記の効果に加えて、音響信号のレベルが過大に上昇したときに、自励発振周波数が可聴帯域にまで下りて来ることを防止することができる。また、図１の自励式Ｄ級増幅器の構成によれば、クリップ検出部７に入力するＰＷＭ信号の取り出しポイントはスイッチ回路３の出力点（ローパスフィルタ４の直前）である。このように、クリップ検出部７への入力信号を自励式Ｄ級増幅器の出力段から取り出す構成は、ＰＷＭ信号を取り出すことによる自励発振周波数に対する悪影響が少ないという点で好ましい。

上記図２においては、クリップ検出部７の正側パルス幅計測部２０が負電源２５で構成される例を示したが、正側パルス幅計測部２０は正電源で構成することもできる。図４は、正側パルス幅計測部２０を正電源で構成した場合の構成例である。図４に示す通り、ＰＷＭ信号の入力端子４０とＮＰＮ型トランジスタ５１のベース端子の間に、ダイオード５０が挿入され、該ダイオード５０のカソード端子に入力端子４０が接続され、また該ダイオード５０のアノード端子はグラウンドに接続されるので、トランジスタ５１のベース端子にはＰＷＭ信号のハイサイドのパルスが入力される。また、トランジスタ５１のコレクタ端子は正電源５２の電源ラインに接続されており、トランジスタ５１のエミッタ端子はグラウンドに接続される。トランジスタ５１のコレクタ端子には別のＮＰＮ型トランジスタ５３のベース端子が接続される。トランジスタ５３のコレクタ端子は正電源５４の電源ラインに接続され、そのエミッタ端子はグラウンドに接続される。トランジスタ５３のコレクタ‐エミッタ間にはコンデンサ５５が挿入されており、該コンデンサ５５に並列に抵抗Ｒ１２が接続される。コンパレータ５６の正入力端子にはコンデンサ５５の端子間電圧に対応する出力電圧Ｖｐが入力され、コンパレータ５６の負入力端子には閾値電圧Ｖｔｐが入力される。閾値電圧Ｖｔｐは所定の正電圧値である。

図４の構成によれば、ＰＷＭ信号のハイサイドのパルスが入力されたとき、トランジスタ５１がオン状態となる。このとき、正電源５２の電流は、トランジスタ５１のコレクタ‐エミッタ間に流れ、トランジスタ５３のベース端子には流れない。よって、後段のトランジスタ５３はオフ状態になる。したがって、トランジスタ５３がオフ状態のとき（つまりＰＷＭ信号のパルスがハイサイドの期間）、コンデンサ５５は正電源５４が供給する正電圧により充電され、ＰＷＭ信号のハイサイドのパルスが閾値電圧Ｖｔｐに対応する一定時間以上継続した場合に、コンパレータ５６は、正側クリップ発生を検出したことを表すクリップ検出信号に相当するハイサイドの電圧値を出力する。

また、上記実施例においては、ＰＷＭ信号の正負両側（ハイサイドとローサイド）でパルス幅を計測し、正負両側でクリップを検出する構成を示したが、音響信号は定常状態ではハイサイドとローサイドとが対称になっている場合が多いので、ハイサイド、およびローサイドのいずれか一方側だけで、パルス幅を計測してクリップを検出するよう構成してもよい。

また、上記実施例においては、クリップ検出部７から出力されるクリップ検出パルス信号の１つの利用例として、クリップ検出パルス信号をコンプレッサ８に入力し、該クリップ検出パルス信号に応じてコンプレッサ８が音響信号のレベルを減衰する例を説明したが、クリップ検出パルス信号の利用形態は、上記に限らない。例えば、クリップ検出パルス信号に応じてユーザに対してクリップ発生を知らせるＬＥＤランプをクリップ検出パルス信号に応じて点灯するように構成してもよいし、或いは、別の例としては、自励式Ｄ級増幅器をマイコン制御するよう構成し、クリップ検出パルス信号によって通知されたクリップ発生状況を、マイコンが動作ログに記録するよう構成してもよい。

また、この発明のクリップ検出部７を適用する自励式Ｄ級増幅器の構成は図１に示す構成に限らず、従来から知られる適宜の構成であってよい。クリップ検出部７を適用する自励式Ｄ級増幅器の別の構成例としては、例えば、特開２００３−１０１３５７に示された構成や、あるいは 特開２００３−１１５７３０に示された構成や，あるいは特開２００５−１２３９４９に示された構成などがある。自励式Ｄ級増幅器は、基本的には、積分器、コンパレータ、出力段（スイッチ回路）、およびローパスフィルタで構成され、ここに自励するための帰還回路を有するものである。上記実施例に示す自励式Ｄ級増幅器の構成では、スイッチ回路３及びローパスフィルタ４が第１帰還回路５に含まれる構成を示したが、自励式Ｄ級増幅器の構成は、ローパスフィルタ４、又は出力段（スイッチ回路３）が帰還回路に含まれない場合もある。

なお、上記実施例においては、この発明に係るクリップ検出部７を利用して自励式Ｄ級増幅器のクリップ状態の検出を行うことに主眼を置いて説明した。つまり、クリップ検出部７に設定するクリップ発生判断の閾値となる「一定時間」(充電時定数、充電電圧、および閾値電圧)は、増幅器のクリップ又はそれに近い状態を検出すること、及び増幅器の入力信号のダイナミックレンジを確保することを目的として、設定された。しかし、この発明に係るクリップ検出部７は、上記自励式Ｄ級増幅器のクリップ状態又はそれに近い状態を検出するために利用されることに限らず、閾値となる「一定時間」を可変することにより、或る出力レベルを閾値（スレッショルド）として動作するリミッター又はコンプレッサ（レベル抑制機能を持つエフェクタ）のスレッショルド検出として使用することもできる。

なお、上記実施例では、クリップ検出パルス信号が出力されたときにコンプレッサ８においてゲイン値を減衰させる制御は、クリップ検出パルス信号に応じてカレントゲインを直接制御するように構成されていたが、カレントゲインを直接制御する代わりに、クリップ検出パルス信号に応じてコンプレッサ８の閾値を制御するように構成してもよい。具体的には、クリップ検出パルス信号がクリップの発生を示している間、所定の第１レートでコンプレッサ８の閾値をスレッショルドパラメータに応じた値から低い値に移動させ、クリップの発生なしを示している間、第１レートより遅い所定の第２レートで閾値をスレッショルドパラメータに応じた値に復帰させるとよい。この閾値の制御でも、クリップを抑制する機能を果たすことができる。

この発明の一実施例に係るクリップ検出部を適用した自励式Ｄ級増幅器の構成例を示すブロック図。 図１のクリップ検出部の詳細な構成の一例を示すブロック図。 クリップ検出部の動作を説明するための波形図。 図２のクリップ検出部の別の構成例を説明するブロック図。

符号の説明

１ 積分器、２ コンパレータ、３ スイッチ回路、４ ローパスフィルタ、５ 第１帰還回路、６ 第２帰還回路、７ クリップ検出部、８ コンプレッサ、９ 差動アンプ、１０ 出力端子、２０ 正側パルス幅計測部、２１ 正側クリップ検出信号発生部（コンパレータ）、２２ ダイオード、２３ トランジスタ、２４ コンデンサ、２５ 負電源、３０ 負側パルス幅計測部、３１ 負側クリップ検出信号発生部（コンパレータ）、３２ ダイオード、３３ トランジスタ、３４ コンデンサ、３５ 正電源



4

Claims (4)

1. 入力信号をパルス幅変調してパルス幅変調信号を生成し、このパルス幅変調信号をスイッチング増幅して出力信号を得る自励式Ｄ級増幅器において、該出力信号がクリップ又はそれに近い状態になったことを検出するためのクリップ検出回路であって、
   前記自励式Ｄ級増幅器のいずれかのステージから取り出されたパルス幅変調信号が入力され、該入力されたパルス幅変調信号がハイサイド及びローサイドの少なくともいずれか一方から他方に反転するまでの時間を計測する計測手段と、
   前記計測手段により計測された時間が所定の閾値を超えたときに、クリップの発生を示すクリップ検出信号を発生する発生手段であって、前記所定の閾値が、前記入力信号のレベルがゼロのときの前記パルス幅変調信号の自励発振周波数の周期の１０倍〜５０倍の範囲内の所定時間に設定されている発生手段と
   を備えることを特徴とする自励式Ｄ級増幅器のクリップ検出回路。
2. 前記発生手段において、前記所定の閾値は、入力信号のレベルがゼロのときの前記パルス幅変調信号の自励発振周波数の周期の１０倍以上であり、且つ、５０μ秒以下の所定時間に設定されることを特徴とする請求項１に記載の自励式Ｄ級増幅器のクリップ検出回路。
3. 前記計測手段は、パルス幅変調信号がハイサイド及びローサイドの少なくともいずれか一方から他方に反転するまで期間、所定の充電電圧で充電されるコンデンサを含み、該コンデンサの端子間電圧を出力する計測手段であって、
   前記発生手段は、前記計測手段の出力電圧と、前記所定の閾値に対応する閾値電圧を比較するコンパレータを含み、該比較結果に基づき前記クリップ検出信号を発生する発生手段であることを特徴とする請求項１又は２に記載の自励式Ｄ級増幅器のクリップ検出回路。
4. 前記スイッチング増幅の後段から、前記クリップ検出回路に入力される前記パルス幅変調信号を取り出すことを特徴とする請求項１乃至３のいずれかに記載の自励式Ｄ級増幅器のクリップ検出回路。

Images