JP2022047255A

JP2022047255A - クリップ検出回路

Info

Publication number: JP2022047255A
Application number: JP2020153062A
Authority: JP
Inventors: 貴之滝田; Takayuki Takita
Original assignee: Toshiba Corp; Toshiba Electronic Devices and Storage Corp
Current assignee: Toshiba Corp; Toshiba Electronic Devices and Storage Corp
Priority date: 2020-09-11
Filing date: 2020-09-11
Publication date: 2022-03-24
Anticipated expiration: 2040-09-11
Also published as: US20220085783A1; JP7332557B2; US11736082B2

Abstract

【課題】入力信号の周波数に依存せず、クリップ判定を迅速に行うことが出来るクリップ検出回路を提供すること。【解決手段】一つの実施形態によれば、クリップ検出回路は、入力信号のゼロクロス点を検知してゼロクロス信号を出力するゼロクロス検知回路と、前記入力信号をＰＷＭ信号に変換して出力する出力回路と、前記出力回路の出力がクリップした状態を検知してクリップ検知信号を出力するクリップ検知回路と、前記出力回路の出力がクリップした状態のクリップ時間が、前記ゼロクロス信号が出力された時点から前記クリップ検知信号が出力される時点までの非クリップ時間に対して予め設定したしきい値の条件を満たす状態になった場合にクリップ状態であると判定する制御回路と、を具備する。【選択図】図１

Description

本実施形態は、クリップ検出回路に関する。

従来、入力信号をＰＷＭ（ＰｕｌｓｅＷｉｄｔｈＭｏｄｕｌａｔｉｏｎ）信号に変換して増幅する増幅回路の技術が開示されている。かかる増幅回路において入力信号のレベルが大きすぎると、出力信号のピーク値、または、ボトム値が固定値にはりつく、所謂、クリップ状態となる。クリップ状態になると出力信号に歪が生じる。

クリップ状態が一定の時間以上継続した場合に、クリップ状態であると判定する試みが成されている。このようにクリップ状態を判定する場合、入力信号の周波数が低い場合には低い歪率でクリップ判定が行われるが、高い周波数の場合には、高い歪率でクリップ判定が行われる。すなわち、クリップ判定に周波数依存性が生じ、クリップ判定のしきい値にバラツキが生じる。また、クリップ判定する為の時間の経過を待つ必要が有る。入力信号の周波数に依存しないクリップ判定を迅速に行うことが出来るクリップ検出回路が望まれる。

特開２００９－２３９５０４号公報

一つの実施形態は、入力信号の周波数に依存せず、クリップ判定を迅速に行うことが出来るクリップ検出回路を提供することを目的とする。

一つの実施形態によれば、クリップ検出回路は、入力信号のゼロクロス点を検知してゼロクロス信号を出力するゼロクロス検知回路と、前記入力信号をＰＷＭ信号に変換して出力する出力回路と、前記出力回路の出力がクリップした状態を検知してクリップ検知信号を出力するクリップ検知回路と、前記出力回路の出力がクリップした状態のクリップ時間が、前記ゼロクロス信号が出力された時点から前記クリップ検知信号が出力される時点までの非クリップ時間に対して予め設定したしきい値の条件を満たす状態になった場合にクリップ状態であると判定する制御回路と、を具備する。

第１の実施形態のクリップ検出回路の構成を示す図。第１の実施形態のクリップ検出回路の動作を説明する為のタイミングチャート。しきい値の設定方法について説明する為の図。クリップ判定の方法を説明する為のフローチャート。第２の実施形態のクリップ検出回路を示す図。第３の実施形態のクリップ検出回路の構成を示す図。第４の実施形態のクリップ検出回路の構成を示す図。

以下に添付図面を参照して、実施形態にかかるクリップ検出回路を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。

（第１の実施形態）
図１は、第１の実施形態のクリップ検出回路の構成を示す図である。本実施形態のクリップ検出回路は、ゼロクロス検知回路１５と、ロジック回路部３０と、Ｄ級アンプ５０と、クリップ検知回路６０を有する。ロジック回路部３０は、非クリップ時間カウンタ３２、クリップ時間カウンタ３３、制御回路３４を有する。

ゼロクロス検知回路１５は、入力端１０に供給されるアナログの入力信号ＡＳｉｎのゼロクロス点を検知する。入力信号ＡＳｉｎは、例えば、オーディオ信号である。具体的には、ゼロクロス検知回路１５は、入力信号ＡＳｉｎが基準レベルを中心にして上下に変化するゼロクロス点を検知してＨレベルのゼロクロス検知信号ＺＣＤＥＴを出力する。例えば、ゼロクロス検知回路１５は、入力信号ＡＳｉｎを所定の基準レベルと比較する比較回路（図示せず）と、比較回路の出力が反転した時にゼロクロス検知信号ＺＣＤＥＴを出力する信号生成回路（図示せず）を有する。尚、図１は、入力信号ＡＳｉｎが単相の場合を示す。入力信号ＡＳｉｎが差動入力信号の場合には、差動入力信号が反転入力端と非反転入力端に供給される比較回路を設ける構成により、ゼロクロス点を検知することが出来る。

入力信号ＡＳｉｎは、Ｄ級アンプ５０に供給される。Ｄ級アンプ５０は、クロック生成回路４０から供給される基準クロック信号ＲＥＦＣＬＫに応答して鋸波（図示せず）を生成する。Ｄ級アンプ５０は、鋸波と入力信号ＡＳｉｎに応答して、ＰＷＭ出力信号ＰＷＭｏｕｔを生成して出力する。

ＰＷＭ出力信号ＰＷＭｏｕｔは、フィルタ回路７０に供給される。フィルタ回路７０は、インダクタＬとコンデンサＣを有する。フィルタ回路７０は、ＰＷＭ出力信号ＰＷＭｏｕｔのオンデューティに応じて振幅が変化する出力信号Ｓｏｕｔを出力端２０に供給する。出力端２０は、例えば、スピーカ（図示せず）に接続される。

ＰＷＭ出力信号ＰＷＭｏｕｔは、入力信号ＡＳｉｎの振幅が生成される鋸波の振幅より大きくなると、Ｈレベル、または、Ｌレベルに固定され、クリップ状態となる。クリップ検知回路６０は、ＰＷＭ出力信号ＰＷＭｏｕｔがクリップ状態になったことを検知してクリップ検知信号ＣＤＥＴを出力する。

ゼロクロス検知信号ＺＣＤＥＴは、非クリップ時間カウンタ３２に供給される。非クリップ時間カウンタ３２は、ゼロクロス検知信号ＺＣＤＥＴが供給されてからクリップ検知信号ＣＤＥＴが供給されるまでの間、基準クロック信号ＲＥＦＣＬＫによってカウントして、非クリップ時間ＮＣＣＮＴを計測する。

クリップ時間カウンタ３３は、クリップ検知回路６０がクリップ検知信号ＣＤＥＴを出力している間の基準クロック信号ＲＥＲＦＣＬＫによってカウントしてクリップ時間ＣＣＮＴを計測する。

制御回路３４は、クリップ時間ＣＣＮＴがしきい値の条件を満たす状態になった場合に、クリップ状態であると判定して、クリップ判定信号ＣＤＥＴｏｕｔを検知出力端８０から出力する。しきい値の条件は、クリップ時間ＣＣＮＴと非クリップ時間ＮＣＣＮＴとの比によって設定される。クリップ判定を、クリップ時間ＣＣＮＴの継続時間ではなく、クリップ時間ＣＣＮＴと非クリップ時間ＮＣＣＮＴの比に基づくクリップ判定しきい値ＣＬＩＰ＿ＴＨによって判定することにより、入力信号の周波数に依存しないクリップ判定が可能となる。しきい値の設定の仕方については、後述する。

尚、非クリップ時間カウンタ３２、及びクリップ時間カウンタ３３に供給される基準クロック信号は、Ｄ級アンプ５０に供給される基準クロック信号とは別個に用意しても良い。例えば、非クリップ時間カウンタ３２、及びクリップ時間カウンタ３３に供給される基準クロック信号の周波数をＤ級アンプ５０に供給される基準クロック信号の周波数よりも高くする。これにより、非クリップ時間カウンタ３２、及びクリップ時間カウンタ３３による同じ時間内のカウント数が増える為、クリップ時間ＣＣＮＴ及び非クリップ時間ＮＣＣＮＴの計測の精度を高めることが出来る。

図２は、第１の実施形態のクリップ検出回路の動作を説明するためのタイミングチャートである。最上段は、入力信号ＡＳｉｎを示す。次段は、ゼロクロス検知信号ＺＣＤＥＴを示す。次段は、基準クロック信号ＲＥＦＣＬＫを示す。基準クロック信号ＲＥＦＣＬＫは、Ｄ級アンプ５０、非クリップ時間カウンタ３２、クリップ時間カウンタ３３に供給される。次段は、ＰＷＭ出力信号ＰＷＭｏｕｔを示す。ＰＷＭ出力信号ＰＷＭｏｕｔのオンデューティは、入力信号ＡＳｉｎの振幅に応じて変化する。次段は、出力信号Ｓｏｕｔを示す。出力信号Ｓｏｕｔは、ＰＷＭ出力信号ＰＷＭｏｕｔがフィルタ回路７０によるフィルタリングによって生成された信号である。

次段は、クリップ検知信号ＣＤＥＴを示す。次段は、非クリップ時間ＮＣＣＮＴの計測の様子を示す。非クリップ時間カウンタ３２は、ゼロクロス検知信号ＺＣＤＥＴに応答して、クリップ検出信号ＣＤＥＴの立上りまでカウントする。図示の例では、基準クロック信号ＲＥＦＣＬＫを「４」までカウントし、カウント数「４」をホールドしている状態を示す。

次段は、クリップ時間ＣＣＮＴの計測の様子を示す。クリップ時間カウンタ３３は、クリップ検知信号ＣＤＥＴの立上りに応答して、クロック検知信号ＣＤＥＴの立下りまでカウントする。図示の例では、基準クロック信号ＲＥＦＣＬＫを「Ｃ」までカウントした状態を示す。

最下段は、クリップ判定信号ＣＤＥＴｏｕｔを示す。図示の例では、クリップ時間ＣＣＮＴがしきい値の関係を満たす状態になったタイミングｔ１０でクリップ判定信号ＣＤＥＴｏｕｔが出力された状態を示す。クリップ判定信号ＣＤＥＴｏｕｔは、クリップ検知信号ＣＤＥＴがＨレベルの期間に対応した期間においてＨレベルを維持する。尚、クリップ判定信号ＣＤＥＴｏｕｔは、クリップと判定した結果を知らせる出力信号で有る為、Ｈレベルの期間は、クリップ検知信号ＣＤＥＴのＨレベルの期間と同じでなくても良い。

図３は、しきい値の設定方法について説明する為の図である。図３は、出力信号Ｓｏｕｔについて、ゼロクロス点のタイミングｔ０、ｔ３、クリップ状態となるタイミングｔ１、クリップ状態が解除されるタイミングｔ２を示す。タイミングｔ１０は、制御回路３４が、クリップと判定してクリップ判定信号ＣＤＥＴｏｕｔを出力するタイミングである。

出力信号Ｓｏｕｔの半サイクルは、非クリップ時間ＮＣＣＮＴの２倍の時間と、クリップ時間ＣＣＮＴを加算した時間を想定して設定する。設定した出力信号Ｓｏｕｔの半サイクルを用いて、非クリップ時間ＮＣＣＮＴとクリップ時間ＣＣＮＴで示される次式（１）で示す指標αを設定する。負の半サイクルにおいても同様である。

式（１）は、出力信号Ｓｏｕｔの半サイクルとクリップ時間ＣＣＮＴの比を示す。クリップ時間ＣＣＮＴは、出力信号Ｓｏｕｔに歪を生じさせる。従って、ターゲットとする歪率と式（１）で示す指標αを対応付けて、指標αを任意に設定することが出来る。

式（１）を変換すると、クリップ時間ＣＣＮＴと非クリップ時間ＮＣＣＮＴの比で示される次式（２）が得られる。

式（２）で示す２α／１－αを、クリップ比ＣＬＩＰ＿ＲＡＴＩＯと定義し、左辺をクリップ判定しきい値ＣＬＩＰ＿ＴＨとして表現すると式（３）が得られる。
ＣＬＩＰ＿ＴＨ＝ＣＬＩＰ＿ＲＡＴＩＯ×ＮＣＣＮＴ・・・（３）

すなわち、非クリップ時間ＮＣＣＮＴとクリップ比ＣＬＩＰ＿ＲＡＴＩＯによってクリップ判定しきい値ＣＬＩＰ＿ＴＨが設定される。従って、指標αをターゲットとする歪率と対応付けて設定することによって、クリップ比ＣＬＩＰ＿ＲＡＴＩＯを歪率に対応付けることが出来る。さらに、クリップ判定しきい値ＣＬＩＰ＿ＴＨをターゲットとする歪率に対応付けて設定することが出来る。

オーディオ信号場合、周波数の依存性がない出力信号Ｓｏｕｔの歪の度合いを示す全高調波歪が増幅回路の性能を示す指標として使用される。従って、クリップ比ＣＬＩＰ＿ＲＡＴＩＯを全高調波歪率と対応づけることで、所望の全高調波歪率とする指標として、クリップ判定しきい値ＣＬＩＰ＿ＴＨを定義することが出来る。

例えば、所望する全高調波歪率とクリップ比ＣＬＩＰ＿ＲＡＴＩＯを対応付けた変換テーブル（図示せず）を設ける。制御回路３４は、この対応付けがおこなわれた変換テーブルのデータと非クリップ時間ＮＣＣＮＴの計測時間を比較する。制御回路３４は、クリップ時間カウンタ３３の計測値が、式（３）のクリップ判定しきい値ＣＬＩＰ＿ＴＨの条件を満たす状態になった時にクリップ判定信号ＣＤＥＴｏｕｔを出力する。

制御回路３４は、クリップ時間カウンタ３３が、クリップ判定しきい値ＣＬＩＰ＿ＴＨを満たすクリップ時間ＣＣＮＴになったタイミングｔ１０で、クリップと判定する。すなわち、クリップ時間ＣＣＮＴがクリップ判定しきい値ＣＬＩＰ＿ＴＨの条件を満たす状態になった場合にクリップであると判定する為、クリップ時間ＣＣＮＴの全期間についての計測を行わずにクリップ判定を行うことが出来る。この為、クリップ判定を迅速に行うことが出来る。

クリップ時間ＣＣＮＴと非クリップ時間ＮＣＣＮＴは、同一歪率を想定して入力信号ＡＳｉｎの周波数が変動した場合には同じ様に変化する。すなわち、非クリップ時間ＮＣＣＮＴが長くなった場合には、クリップ時間ＣＣＮＴも長くなる。従って、クリップ時間ＣＣＮＴと非クリップ時間ＮＣＣＮＴとの比によってクリップ判定しきい値ＣＬＩＰ＿ＴＨを設定することにより、入力信号の周波数に依存しないクリップ判定を行うことが出来る。

図４は、クリップ判定の方法を説明する為のフローチャートである。既述した第１の実施形態のクリップ検出回路において実施される。入力信号を受信する（Ｓ１０）。入力信号は、例えば、アナログ信号である。入力信号のゼロクロスを検出した場合（Ｓ１１：Ｙｅｓ）には、非クリップ時間ＮＣＣＮＴのカウンタをリセットしてから（Ｓ１２）、カウントアップを開始する（Ｓ１３）。入力信号のゼロクロスを検出しない場合（Ｓ１１：Ｎｏ）には、ゼロクロスの検出動作を継続する。

出力信号のクリップ状態を検出する（Ｓ１４）。ＰＷＭ出力信号ＰＷＭｏｕｔがクリップ状態になったことを検出する（Ｓ１４：Ｙｅｓ）と、クリップ時間ＣＣＮＴのカウンタをリセットしてから、カウントアップを開始する（Ｓ１５）。ＰＷＭ出力信号ＰＷＭｏｕｔのクリップ状態を検出しない場合（Ｓ１４：Ｎｏ）には、クリップ状態が検出される迄、非クリップ時間ＮＣＣＮＴのカウントを継続する。

クリップ時間ＣＣＮＴと非クリップ時間ＮＣＣＮＴの比がクリップ判定しきい値ＣＬＩＰ＿ＴＨの条件を満たした場合（Ｓ１６：Ｙｅｓ）には、クリップ状態であると判定する（Ｓ１７）。すなわち、クリップ時間ＣＣＮＴが、式（３）で示すクリップ判定しきい値ＣＬＩＰ＿ＴＨ以上になった場合には、クリップ状態と判定する。クリップ判定しきい値ＣＬＩＰ＿ＴＨの条件を満たさない場合（Ｓ１６：Ｎｏ）には、クリップ状態ではないと判定する（Ｓ１８）。クリップ状態と判定した場合には、制御回路３４は、クリップ判定信号ＣＤＥＴｏｕｔを検知出力端８０に出力する。検知出力端８０に接続される外部回路（図示せず）が、クリップ判定信号ＣＤＥＴｏｕｔに応答して、例えば、入力端１０に供給される入力信号ＡＳｉｎの信号レベルを低下させる制御を行う。

図５は、第２の実施形態のクリップ検出回路を示す図である。第１の実施形態に対応する構成には、同一符号を付し、重複した記載は必要な場合にのみ行う。以降、同様である。本実施形態のクリップ検出回路は、入力端１０にデジタルの入力信号ＤＳｉｎが供給される場合の実施形態を示す。入力信号ＤＳｉｎは、例えば、２の補数で表現されたデジタル信号である。

ロジック回路部３０は、さらに信号処理回路３５を有する。信号処理回路３５は、入力信号ＤＳｉｎに対して、所定の処理を施す。例えば、信号処理回路３５は、デジタルフィルタ回路（図示せず）を備える。

信号処理回路３５の出力信号は、ＤＡ変換回路１００に供給される。ＤＡ変換回路１００は、信号処理回路３５から出力されるデジタル信号をアナログ信号に変換する。ＤＡ変換回路１００のアナログ出力信号は、ゼロクロス検知回路１５とＤ級アンプ５０に供給される。ゼロクロス検知回路１５は、アナログ出力信号のゼロクロス点を検知した場合には、Ｈレベルのゼロクロス検知信号ＺＣＤＥＴを非クリップ時間カウンタ３２に供給する。ゼロクロス検知信号ＺＣＤＥＴが供給された後の非クリップ時間カウンタ３２の動作、及び、アナログ出力信号が供給されたＤ級アンプ５０の動作は、第１の実施形態と同様である。

デジタル信号が入力端１０に供給される場合には、ＤＡ変換回路１００によってアナログ信号に変換し、そのアナログ信号のゼロクロス点を検出する。ゼロクロス検知に応答して非クリップ時間ＮＣＣＮＴを計測し、ＰＷＭ出力信号ＰＷＭｏｕｔのクリップ時間ＣＣＮＴが、クリップ判定しきい値ＣＬＩＰ＿ＴＨの条件を満たす状態になった場合にクリップ判定を行う構成とすることが出来る。クリップ時間ＣＣＮＴと非クリップ時間ＮＣＣＮＴとの比によって設定したクリップ判定しきい値ＣＬＩＰ＿ＴＨによってクリップ判定を行う制御で有る為、クリップ判定が入力信号ＤＳｉｎの周波数によって影響を受ける事態を回避することが出来る。

図６は、第３の実施形態のクリップ検出回路の構成を示す図である。入力端１０には、デジタルの入力信号ＤＳｉｎが供給される。入力信号ＤＳｉｎは、例えば、２の補数表現された信号フォーマットを有する。すなわち、デジタルの入力信号ＤＳｉｎは、最上位ビットＭＳＢが符号に応じて「０」、または「１」で表現される。

ロジック回路部３０は、符号反転検知回路３６と遅延時間調整回路３７を有する。符号反転検知回路３６は、入力信号ＤＳｉｎの最上位ビットＭＳＢの符号を検知することで、符号の反転を検知する。入力信号ＤＳｉｎの最上位ビットＭＳＢの符号の反転は、第１の実施形態における入力信号ＡＳｉｎのゼロクロス点に対応する。符号反転を検出することにより、入力信号ＤＳｉｎのゼロクロスを検知することが出来る。

符号反転検知回路３６は、入力信号ＤＳｉｎの符号反転を検知すると短いパルスのＨレベルのゼロクロス検知信号ＺＣＤＥＴを出力する。ゼロクロス検知信号ＺＣＤＥＴは、遅延時間調整回路３７に供給される。遅延時間調整回路３７は、所定の遅延時間の後に、ゼロクロス検知信号ＺＣＤＥＴを非クリップ時間カウンタ３２に供給する。クリップ判定は、ＰＷＭ出力信号ＰＷＭｏｕｔに実際にクリップが生じたタイミングで判定することが望ましい。ゼロクロス検知信号ＺＣＤＥＴが出力されるタイミングとＰＷＭ出力信号ＰＷＭｏｕｔが出力されるタイミングのズレを遅延時間調整回路３７によって補正することで、クリップ判定の精度を高めることが出来る。

図７は、第４の実施形態のクリップ検出回路の構成を示す図である。本実施形態は、クロック生成回路４０からのクロック信号に応答するカウンタクロック生成回路３８を有する。カウンタクロック生成回路３８は、非クリップ時間カウンタ３２、及びクリップ時間カウンタ３３に、非クリップ時間ＮＣＣＮＴとクリップ時間ＣＣＮＴをカウントする為のクロック信号を供給する。また、本実施形態は、信号処理回路３５の出力が供給されるＰＷＭ出力回路９０を有する。ＰＷＭ出力回路９０は、信号処理回路３５から供給されるデジタル信号に応じてオンデューティが調整されたＰＷＭ出力信号ＰＷＭｏｕｔを出力する。信号処理回路３５からの出力信号をそのまま利用してＰＷＭ出力信号ＰＷＭｏｕｔを出力する構成とすることで、クリップ検出回路の構成を簡素化することが出来る。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１５ゼロクロス検知回路、３０ロジック回路部、３２非クリップ時間カウンタ、３３クリップ時間カウンタ、３４制御回路、３６符号反転検知回路、４０クロック生成回路、５０Ｄ級アンプ、６０クリップ検知回路、７０フィルタ回路、８０検知出力端、１００ＤＡ変換回路。

Claims

入力信号のゼロクロス点を検知してゼロクロス信号を出力するゼロクロス検知回路と、
前記入力信号をＰＷＭ信号に変換して出力する出力回路と、
前記出力回路の出力がクリップした状態を検知してクリップ検知信号を出力するクリップ検知回路と、
前記出力回路の出力がクリップした状態のクリップ時間が、前記ゼロクロス信号が出力された時点から前記クリップ検知信号が出力される時点までの非クリップ時間に対して予め設定したしきい値の条件を満たす状態になった場合にクリップ状態であると判定する制御回路と、
を具備することを特徴とするクリップ検出回路。
前記出力回路は、
前記入力信号に応答して前記ＰＷＭ信号を出力するＤ級アンプであることを特徴とする請求項１に記載のクリップ検出回路。
前記ゼロクロス信号と基準クロック信号に応答して前記非クリップ時間を計測する第１のカウンタと、
前記クリップ検知信号と前記基準クロック信号に応答して前記クリップ時間を計測する第２のカウントと、
を具備することを特徴とする請求項２に記載のクリップ検出回路。
前記しきい値の条件は、
前記非クリップ時間に対する前記クリップ時間の比によって設定することを特徴とする請求項１から３のいずれか一項に記載のクリップ検出回路。
前記入力信号はデジタル信号であり、
前記デジタル信号をアナログ信号に変換して出力するＤＡ変換回路を備え、
前記ゼロクロス検知回路は、
前記ＤＡ変換回路の出力のゼロクロス点を検知することを特徴とする請求項１から４のいずれか一項に記載のクリップ検出回路。
前記入力信号は、２の補数表現された信号フォーマットを有するデジタル信号で有り、
前記ゼロクロス検知回路は、前記入力信号の符号を示すデータが反転したことを検知する符号反転検知回路を具備することを特徴とする請求項１から４のいずれか一項に記載のクリップ検出回路。