JP4620043B2 - 音響増幅器回路の保護システム及び方法 - Google Patents

音響増幅器回路の保護システム及び方法 Download PDF

Info

Publication number
JP4620043B2
JP4620043B2 JP2006507403A JP2006507403A JP4620043B2 JP 4620043 B2 JP4620043 B2 JP 4620043B2 JP 2006507403 A JP2006507403 A JP 2006507403A JP 2006507403 A JP2006507403 A JP 2006507403A JP 4620043 B2 JP4620043 B2 JP 4620043B2
Authority
JP
Japan
Prior art keywords
output stage
signal
controller
threshold
shoot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006507403A
Other languages
English (en)
Other versions
JP2006521067A (ja
Inventor
コスト,マイケル,エイ.
アンデルセン,ジャック,ビイ.
Original Assignee
ディー2オーディオ コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ディー2オーディオ コーポレイション filed Critical ディー2オーディオ コーポレイション
Publication of JP2006521067A publication Critical patent/JP2006521067A/ja
Application granted granted Critical
Publication of JP4620043B2 publication Critical patent/JP4620043B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52Circuit arrangements for protecting such amplifiers
    • H03F1/523Circuit arrangements for protecting such amplifiers for amplifiers using field-effect devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217Class D power amplifiers; Switching amplifiers
    • H03F3/2171Class D power amplifiers; Switching amplifiers with field-effect devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217Class D power amplifiers; Switching amplifiers
    • H03F3/2175Class D power amplifiers; Switching amplifiers using analogue-digital or digital-analogue conversion
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G7/00Volume compression or expansion in amplifiers
    • H03G7/007Volume compression or expansion in amplifiers of digital or coded signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0016Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/005Correction by an elastic buffer
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/331Sigma delta modulation being used in an amplifying circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/342Pulse code modulation being used in an amplifying circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/351Pulse width modulation being used in an amplifying circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Fittings On The Vehicle Exterior For Carrying Loads, And Devices For Holding Or Mounting Articles (AREA)

Description

発明の背景
発明の属する技術分野
本発明は、一般的に音響増幅器システムに関し、特に、デジタル増幅器システムにおける様々な潜在的な停電状態を検出し、検出した停電状態に対してプログラム可能な応答を提供するシステム及び方法に関する。
関連技術
パルス幅変調あるいはD級信号増幅技術は長年存在するが、スイッチドモード電源(SMPS)の増加に伴っていっそうポピュラーになってきている。この技術が現れてから、信号増幅アプリケーションにPWM技術を適用することへの関心が高まってきた。これは、少なくとも部分的に、昔の(リニアなAB級)電力出力トポロジィに代わるD級電力出力トポロジィの使用を通じて認識することができるかなりの効率改善の結果である。
信号増幅アプリケーションを開発する初期の試みは、初期のSMPSで用いられていた増幅と同じアプローチを用いていた。特に、これらの試みはアナログ変調スキームに用いられ、性能が大変低いアプリケーションであった。これらのアプリケーションは非常に複雑であって、実装にコストがかかるものであった。その結果、これらの解決法は広く受け入れられなかった。このため従来のD級アナログ実装技術は、昔のAB級増幅器に代わる主流の増幅器アプリケーションにならなかった。
近年、デジタルPWM変調スキームが浮上してきた。これらのスキームはシグマ−デルタ変調技術を用いて、より新しいデジタルD級の実装に用いるPWM信号を発生する。しかしながら、これらのデジタルPWMスキームは、PWM変調器を増幅器ソリューション全体に一体化することに対する主バリアをわずかにオフセットするだけである。したがってD級技術はいまだに、昔のAB級増幅器に代わって主流のアプリケーションになることができない。
問題点の一つは、従来のPWM増幅器回路の保護手段は有効でなく、あるいは効率がよくない点である。PWM増幅器は高電流と高電圧を扱うので、増幅器が突発的に壊れる危険がある。例えば、増幅器は、オーバーヒートして回路が焼けるまで駆動することがある。
現在の保護スキームは、伝統的なアナログベースの回路を使用したものである。これらの回路にはいくつもの短絡がある。例えば、従来の保護回路は実験的環境内で特徴付けられ、調整されたものである。保護回路の設計がいったん終了してしまうと、特定の増幅器内の回路を調整することは不可能である。製造誤差があるため、回路の実際の動作は増幅器ごとにかなり異なっている。設計において時定数メカニズムを設けるRC回路は、特に設計誤差に弱い。したがって、この回路はある装置では意図したように動作するが、別の装置では停電状態への応答の開始が早すぎるかまたは遅すぎるかのどちらかである。
従来の保護回路の別の欠点は、特定の停電状態に対する応答が固定されていることである。通常、この応答は、停電状態を検出した時に増幅器を単に遮断するだけである。この応答は増幅器の過電流(増幅器の回路を破壊することがある)などの状態には適当であるが、温度が若干上昇しているが、システムに直ちにダメージを与えないといった状態には適当でない。
従来の保護スキームの更なる別の欠点は、通常、各々の潜在的な停電状態を操作するのに別の回路を必要とする点である。別の回路を必要とするということは、システム設計全体の複雑さが増し、結果的に部品の故障、消費電力、熱ビルトアップ、その他といった、関連する問題が生じる可能性が増える。
これらの欠点のないデジタルPWM増幅器システム用の保護スキームの提供が望まれる。
発明の概要
上述した問題点の一又はそれ以上を本発明の様々な実施例によって解決することができる。広く言うと、本発明はデジタル音響増幅システムにおける停電イベントの保護を提供するシステム及び方法に関する。
本発明の一の実施例は、デジタル増幅器コントローラと、当該コントローラに接続され、このコントローラからの音響信号を受信するように構成された増幅器出力ステージと、当該出力ステージに接続された一又はそれ以上のセンサと、当該一又はそれ以上のセンサからセンサ信号を受信するように接続された一又はそれ以上のローパスフィルタとを有するシステムを具える。ローパスフィルタは、センサ信号をろ波し、前記コントローラにろ波したセンサ信号を提供するように構成されている。このコントローラは、ろ波センサ信号に対してプログラム可能な応答を提供する。この応答は、まったく動作しないから、音響信号の増幅を限定する、システムを遮断するまでの範囲にわたっていてもよい。
一の実施例では、上述のシステムはパルス幅変調(PWM)増幅システムに実装されている。本システムは、過電流状態、過温度状態、及びシュートスルー状態を含む停電状態を検出することができる。本システムは、ハイサイドとローサイドの信号遅延を自動的にキャリブレートして、ハイサイドとローサイドのパルス間のデッドタイムを最適化し、シュートスルーを最小限にするように構成されている。システム内のローパスフィルタは、バイナリ保護信号からのビットを蓄積するように構成されているアキュムレータを具えていてもよい。これらの保護信号は、センサ信号レベルを基準レベルと比較して、センサ信号が各々のスレッシュホールド以上であるか以下であるかに応じて、ハイ信号あるいはロー信号を生成するコンパレータによって生成するようにしてもよい。アキュムレータは、デジタル信号プロセッサ(DSP)などのプロセッサに一体化して、コントローラ機能を提供するようにしてもよい。
本発明のその他の実施例は、音響増幅器出力ステージの状態を検出するステップと、この検出した状態に対応するセンサ出力信号を提供するステップと、センサ出力信号を低域ろ波してろ波センサ信号を生成するステップと、音響増幅器コントローラへこのろ波センサ信号を提供するステップと、ろ波センサ信号にプログラム可能な応答を提供するステップとを具える方法である。この方法は、上述したようなシステムに実装することができる。
様々な追加の実施例も可能である。
本発明の様々な実施例は、従来技術を超えるいくつもの利点を提供するものである。例えば、プログラム可能なアキュムレータ内で保護信号の低域ろ波を実行することによって、アキュムレータのローパスフィルタとしての動作を、製造後に容易に変更することができる。したがって従来の保護機構に内在する変化性を防止することができる。更に、ろ波された保護情報がプログラム可能なコントローラに与えられるので、コントローラは、従来技術にあるように単一の応答(すなわち、システムの遮断)に限定されることなく、検出されるかもしれない様々な異なる停電状態に対してプログラム可能な応答を提供することができる。更に、いろいろな実施例で使用されているデジタル保護機構の実装が、シュートスルー電流を最小限にして増幅器の性能を最適化する信号遅れの自動キャリブレーションなどの機能を可能にする。更なる利点が本発明の分野の当業者に明らかになるであろう。
本発明は、様々な変形例および代替があるが、特定の実施例が図面および詳細な説明の例として示されている。しかしながら、図面および詳細な説明は、本発明をここに述べた特定の実施例に限定するものではない。この開示は、限定ではなく請求の範囲に規定された本発明の範囲内に入るすべての変形例、均等物および代替例をカバーするものである。
詳細な説明
本発明の一又はそれ以上の実施例を以下に述べる。以下に述べる3つの実施例とその他のすべての実施例は具体例であり、限定ではなく本発明を明確化するためのものである。
ここに述べるように、本発明の様々な実施例は、デジタル音響増幅システムにおける停電イベントを保護するシステム及び方法を具える。本発明の一の実施例は、デジタルパルス幅変調(PWM)増幅システム用の保護サブシステムを具えており、停電状態センサからの信号が量子化され、低域ろ波され、この信号への適切な応答を決定する処理が行われる。各々の信号及び対応する停電状態への応答は、プログラム可能であり、動作しないから、増幅レベルを低減させる、システムを遮断するまでの範囲にあってもよい。
一実施例において、デジタルPWM増幅システムは、音響信号と同様に停電状態信号を処理するデジタル信号プロセッサ(DSP)を用いて実装されている。各停電状態信号は、共通保護ロジックで処理される前に別のローパスフィルタを通過する。このローパスフィルタは、対応するデジタル停電状態信号が1であるか0であるかに基づいて、カウントアップ、あるいはカウントダウンするアキュムレータとして実装されている。各アキュムレータは対応するスレッシュホールドを具えており、アキュムレータの計数がこのスレッシュホールドを越えると、停電イベントが生じ、対応する応答がトリガされる。上述したとおり、これらの応答はプログラム可能である。
一の実施例では、本システムは、過電流状態、過温度状態、およびシュートスルー状態を保護するように構成されている。別々のセンサ部品と対応するコンパレータを用いて、これらの各状態を検出し、対応する出力信号を生成する。この信号は、この信号を低域ろ波するように動作する対応するアキュムレータを介して処理される。このろ波された信号は、DSP内の共通ロジックで処理されて、この信号で表される状態に対するプログラムされた応答を生成する。
図1を参照すると、本発明の一実施例にかかるPWM増幅システムを記載した機能ブロック図が示されている。図に示すように、PWM増幅システム100は、内部プロセッサ110と、デルタ−シグマコンバータ120と、PCM−PWM変調器130と、ドライバ150と、出力ステージ160と、出力フィルタ170と、センササブシステム180を具える。デルタ−シグマコンバータ120と、PCM−PWM変調器130は、D級変調器140を構成している。
まずデジタル音響信号が内部プロセッサ110に入力される。内部プロセッサ110は、このデジタル音響信号に音響処理を行う。内部プロセッサ110は、この信号に、検出したシステムの停電状態に応じた信号の変調を含む、様々なタイプの処理を行ってもよい。このことについては、以下でより詳細に述べる。処理を行ったデジタル音響信号は、ついで、D級変調器140によって1−ビットデジタルデータストリームに変換される。この1−ビットデータストリームは、出力ステージ160の上側スイッチと下側スイッチをドライブする信号を使用するドライバ150に出力される二つの制御信号によって特徴付けられ、出力ステージ160によって生成される信号は、次いで出力フィルタで処理される。フィルタ170の出力信号は、スピーカシステム(図示せず)をドライブするのに使用することができる。
出力ステージ160は、通常、システムの停電の原因になる高電圧と高電流を処理する。本発明の保護システムは、出力ステージ160にしっかり接続されているセンササブシステム180を組み込んでいる。一の実施例では、センササブシステム180は、システム内の各音響増幅チャネル用に温度センサと電流センサを両方具えており、したがって、過電流状態、過温度状態、およびシュートスルー状態を含む潜在的な停電状態を検出することができる。
図2を参照すると、一実施例にかかる出力ステージとセンササブシステムの相互関係が示されている。明確にする目的で、この図は、出力ステージとセンササブシステムの主な部品のみを示している。
図2において、出力ステージの部品は、主に、ハイサイドFET210と、ローサイドFET211と、インダクタ215と、コンデンサ216で構成されている。上述したように、ドライバ回路は、ハイサイド信号とローサイド信号を出力ステージに提供する。ハイサイド信号はFET210をドライブし、ローサイド信号はFET211をドライブする。ハイサイド信号とローサイド信号は、FET210と211を交互にオンオフして、VlとVh間で変調される単一の信号を発生する。この信号は、出力信号として出力される前に、インダクタ215とコンデンサ216によってろ波される。
図2に示すセンササブシステムは、抵抗220と230、熱ダイオード240、250と、対応するコンパレータ221、231、241および251で構成されている。各回路部品−コンパレータ対(例えば、抵抗220とコンパレータ221)は、対応する停電条件に関連する保護信号を生成する。「停電条件」は、ここでは、一般的に停電を起こすかもしれない、継続的にモニタされている状態という意味に用いられる。例えば、FETsに流れる過剰な量の電流は、本開示の目的の停電状態である。この保護信号が、以下に詳細に説明する保護システムに提供される。保護システムは、信号を処理して停電条件が応答を保障しているかどうかを決定し、必要な場合に適当な応答を提供する。
各回路部品−コンパレータ対の動作は、比較的直接的である。例えば、抵抗220とコンパレータ221を考えると、ハイサイドFET210を流れる電流は、抵抗220にも流れる。したがって、電圧が抵抗220に現れ、この電圧は、FET210を流れる電流に比例している。コンパレータ221は、抵抗220の電圧(アナログ信号)を基準値と比較して、相応のバイナリ保護信号を生成する。抵抗220の電圧が基準値より低い場合は、保護信号はロー(バイナリ0)である。抵抗220の電圧が基準値より高い場合は、ほぼ信号はハイ(バイナリ1)になる。コンパレータ231の抵抗230に関連する動作は、FET210に代わってFET211に流れる電流を測定する点を除いて同じである。電流は、別の実施例では例えば、ホール効果センサ、トランス、といった別の方法で測定することもできる。
熱ダイオード−コンパレータ対の動作は、熱ダイオードの機能以外は(抵抗と比較して)、抵抗−コンパレータ対の動作と同じである。熱ダイオード240とコンパレータ241を考慮すると、熱ダイオード240は両者の間で最も良好な熱コンタクトをとるために、FET210にできるだけ近づけて配置される。したがって、熱ダイオード240はFET210の温度に追従する。所定の温度範囲内では、熱ダイオード240の電圧は、温度変化に対してリニアに変化する。(コンパレータ241は、熱ダイオード240の電圧を測定できるようにするために、熱ダイオード240とその他の回路部品に電位を与える回路を有すると仮定する。)コンパレータ241は、熱ダイオード240の電圧を基準値と比較して、相当の保護信号を生成する。熱ダイオード240の電圧が基準値より低い場合は保護信号がローであり、電圧が基準値より高い場合は、保護信号はハイである。コンパレータ251と熱ダイオード250は、FET210に代わってFET211の温度を測定すること以外は、同じように動作する。
別の実施例では温度を別の方法で検出することができる。例えば、温度検知抵抗や、温度検知集積回路を使用することができる。また、その他の実施例では、温度を間接的に検出するようにしている。例えば、出力ステージのトランジスタを温度を拡散させるためにヒートシンクに接続して、センサをトランジスタに直接接続するのではなく、出力ステージのヒートシンクに接続するようにすることができる。更なる変形も可能である。
上述したとおり、本発明の一実施例はシュートスルー電流を検出するように構成されている。通常、FET210と211の一方のみがいつでもターンオンされて、電流が一方のFET、あるいは他方のFETに流れるが、両方には流れないようになっている。シュートスルーはFETsが同時にターンオンされた状態であり、両方のFETに電流が流れてしまう。通常、この電流は一方のFETを流れる電流よりかなり大きい。シュートスルーは、増幅器の消費電力が劇的に上がることを含めて、いくつかの理由で望ましくない。
シュートスルーは過電流状態を検出するのに使用されるのと同じ抵抗−コンパレータ対を用いて検出することができる。一の実施例では、シュートスルーに応じた電流スパイクを単一の抵抗−コンパレータ対を用いて検出する。代替の実施例では、ハイサイドとローサイドの抵抗−コンパレータ対をシュートスルーの検出に用いることができる。一の実施例では、FETsを流れる電流の情報を用いて、ハイサイドとローサイドの信号のタイミングを調整して過剰なシュートスルー電流を除去するようにしている。
図3を参照すると、一の実施例による別のシステムに対する出力ステージとセンササブシステムの相互接続を示す機能ブロック図である。この実施例では、音響信号源310からの音響データがPWM増幅器のDSPコア320へ入力される。音響データは、DSPコア320で処理されて、PWMコントローラ330に提供される。PWMコントローラ330は、ハイサイドとローサイドの信号を出力して出力ステージ340のFETsを駆動する。通常、このFETsは、PWMコントローラ330によって直接的にではなく、ドライバ部品を使用して駆動されるが、図3では単純化するためにドライバを示していない。
センササブシステム(図2で説明した抵抗、熱ダイオード、コンパレータを含む)は、出力ステージに接続されており、その動作においてフィードバックを提供する。各コンパレータの出力が保護システム360に送られる。保護システム360は、これらの入力を処理し、停電が生じたあるいは、生じようとしたことを信号が表示しているか否かを決定する。保護システム360は、次いで、適宜の応答を生成して、この応答システムを遮断することができる、あるいは、その動作を調整して停電イベントを避けることができるDSPコア320及び/又はPWMコントローラ330に送信する。
図4を参照すると、一実施例にかかる保護システム360の部品を示す機能ブロック図が示されている。ここに示されている部品は、単一の保護チャネルに対応する。すなわち、上述したコンパレータのうちの一つから信号が取られており、この信号が停電が差し迫っていることを表示するものであるかどうかを決定するための処理が行われる。保護システム360は複数保護チャネルを操作するように構成されている。これらのチャネルのいずれかで検出された停電状態に対応する応答が保護システムによって発生する。
図4に示すように、一のコンパレータから未処理の保護信号が受信され、極性訂正ユニット410に入力される。極性訂正ユニット410は、いくつかの保護信号をアクティブハイとし、その他の保護信号をアクティブローすることが所望される場合に、未処理の保護信号をハイからローに、あるいはローからハイに変換するのに使用することができる。極性訂正信号がアキュムレータ420に提供される。アキュムレータ420はローパスフィルタとして作用する。アキュムレータ420のフィルタ特性は、例えば、アキュムレータのサンプルレートと、応答がトリガされるアキュムレータのスレッシュホールドレベルなどによって決定される。これについては、以下により詳細に説明する。アキュムレータ420の出力が保護応答選択ユニット430に提供される。保護応答選択ユニット430は、アキュムレータ420から受信した信号に適したの応答を選択する。この応答は「わずかの動作をするあるいはまったく動作しない」から、「思い切った動作をする」までの範囲にあってもよい。例えば保護応答選択ユニットは単にステータス情報を提供するだけでもよく、あるいは、DSPコアに割り込みを提供するものであってもよく、PWM増幅器を全く割り込みするものであってもよい。保護システムの部品は保護制御サブシステム440によって制御される。
一の実施例では、PWM保護サブシステムは各保護チャネルについて10ビットのアキュムレータ(アキュムレーションカウンタ)を有する。アキュムレーションカウンタは、ローパスフィルタとして機能し、プログラム可能なアキュムレーションスレッシュホールドに達したときに潜在的な停電イベントを表示する信号を生成する。本実施例には8ビットデバイダが設けられており、アキュムレーションカウンタの入力のサンプリングレートを効果的に低減する。各アキュムレーションカウンタはPWMコントローラに提供される出力を生成して、受信した信号に応じた適宜の動作がなされるようにしている。出力はポーリングされたレジスタビット、割り込み、遮断またはその他のタイプの信号として提供することもできる。
上述したとおり、アキュムレーションカウンタはセンササブシステムのコンパレータから受信した未処理の保護信号に対するローパスフィルタとして機能する。一実施例では、アキュムレーションカウンタはスレッシュホールド値Xと最大値2Xを有する。アキュムレーションカウンタへ入力する保護信号が0であれば、カウンタはデクリメントされる。保護信号が1の場合は、カウンタはインクリメントされる。アキュムレーションカウンタのサンプル期間は上述したデバイダの使用によって制御される。カウンタの値がXより小さい場合は、アキュムレーションカウンタの出力は表明されない(例えば、ローである)。カウンタの値がXであるか、あるいはXを超える場合は、スペキュレーションカウンタの出力が表明され(例えば、ハイ)、潜在的な停電に関連する条件が検出されたことを表示する。
Xの値は、アキュムレータの時定数に等しい。例えば、Xの値が大きい場合、アキュムレータがその入力への応答をトリガするのに長時間がかかる。一方、Xの値が小さい場合、アキュムレータが応答をトリガするのにかかる時間は短い。一の実施例では、Xはプログラム可能な値であり、アキュムレータはその入力に非常にすばやく対応するあるいは非常にゆっくりと対応するようにプログラムすることができる。アキュムレータの動作は、アキュムレータが一方のあるいは両方の限度において飽和しているか否かなどの他のファクタの影響を受ける。ここで用いられる「飽和」は、アキュムレータがその上限に達しているときを意味し、リミットをこえたインクリメント/デクリメントやリセットではなく、そのリミットを維持する。アキュムレータはアキュムレータをクリアにする又は既知の状態にリセットするための入力を有していてもよい。
様々な保護チャネル用のアキュムレータの出力は各停電条件に好適な保護アルゴリズムを実行するソフトウエアによって操作される。一の実施例で過温度、過電流、シュートスルー状態を操作するのに用いられているアルゴリズムは以下に述べるとおりである。
一実施例では、システムは、各音響チャネルごとに一の過温度チャネルを具えるように構成されている。過温度チャネルは熱センサと、上述したバイナリ出力信号を生成する対応するコンパレータを具える。アキュムレータは数ミリ秒の時定数を有するコンパレータのバイナリ出力を蓄積するようにプログラムされている。このシステムはアキュムレータがそのスレッシュホールド値(最大値の50%)に達するときに、スティッキィビットをセットする。このスティッキィビットの目的は、この状態への応答の発生を制御するアルゴリズムによって過温度状態の表示が認識できるようになるまで、過温度の表示を確実に維持することである。ソフトウエアがこのスティッキィビットを検出した後、アキュムレータとスティッキィビットをクリアにする。下記のルーチンで例示されたソフトウエアが、バックグラウンドシステムを維持する間、定期的に稼動する。
Figure 0004620043
このアルゴリズムで使用されているとおり、errorBitSet()は、アキュムレータの出力が0から1に移るとき(すなわちスレッシュホールドに達するとき)、1であり、エラーロジック状態ビットに応じて、アキュムレータの出力が1を保つときに1である。C_ERROR_INCおよびC_ERROR_DECは、それぞれエラーインクリメント値及びデクリメント値である。エラーの数が再決定された数(C_SHUTDOWN)に達したら、増幅器がshutdown_pwm()機能によって遮断される。attenuate_output()機能はコンプレッサ/リミッタを保証し、clearErrorBit()機能がアキュムレータをクリアにする。
コンプレッサ/リミッタは、所定の入力信号レベルに対応して出力信号のレベルを低減させるのに使用される。コンプレッサ/リミッタは、様々な方法で実装することができる。一の実施例では、コンプレッサ/リミッタは、スレッシュホールド値より低い値を有する信号には影響しないが、スレッシュホールドより高い信号を圧縮する。圧縮のタイプが、図5の曲線510、520、530によって示されている。図5では、入力信号の値を水平軸にとり、出力信号の値を縦軸にとっている。本システムの様々な増幅レベルに曲線が対応している。曲線510は、スレッシュホールドI1より小さい入力信号について1:1の増幅にほぼ対応し、スレッシュホールドI1以上の増幅は約1:01に減少し、これによって、出力スレッシュホールドOtを超える出力信号部分を圧縮する。曲線520は、1:08の増幅に対応し、曲線530はスレッシュホールドI1以下の入力信号について1:06の増幅に対応する。I1以上の増幅は約1:01に低減され、これによって出力信号のスレッシュホールドOtを超える部分を圧縮する。
一の実施例では、本システムは音響チャネルごとに過電流チャネルを有するように構成されている。過電流チャネルは、このチャネルのアキュムレータに提供されるバイナリ保護信号を生成する抵抗とこれに対応するコンパレータを有する。アキュムレータは、100nsから1μsまでのレンジ内の時定数を有するコンパレータの入力を蓄積するようにプログラムされている。アキュムレータがスレッシュホールド値に達すると、スティッキィビットがセットされ、メッセージがPWMコントローラに転送される。一実施例において、このメッセージは音響出力に与えられている電力を低減するためのものである。アキュムレータはソフトウエアによってはクリアにされない。その代わり、システムは、アキュムレータの時定数によって決定されるのと同様に、過電流状態がある時間に減少するまで、少ない電力で稼動し続ける。別の実施例では、PWMコントローラへのメッセージは音響出力への電力を遮断するためにある。このメカニズムは、ハードウエア、ソフトウエアあるいはこれらの組み合わせに実装されていてもよい。この場合に用いることができる具体的なソフトウエアのアルゴリズムを下記に示す。
Figure 0004620043
このアルゴリズムで用いられている機能は、一般的に、上述した過温度の保護に関するアルゴリズムに用いられているものと同じである。主な違いは、停電状態がソフトウエアで検出された後にアキュムレータがクリアにならない点と、時定数が過電流保護の場合よりかなり小さいことである。
一実施例では、システムは各音響チャネルにつき一のシュートスルーチャネルを具えるように構成されている。上述したとおり、PWM増幅システムの一実施例では、出力ステージでハイサイドとローサイドのFETsをターンオンするハイサイドパルスとローサイドパルスを発生する。ハイサイドパルスとローサイドパルスのタイミングは、両パルス間に多かれ少なかれオーバーラップが生じるように調整することができる。パルスがオーバーラップする場合、ハイサイドFETとローサイドFETの双方がターンオンされ、電流が二つのFETsに急激に流れる。この電流は、「シュートスルー」電流として知られている。一方、ハイサイドおよびローサイドパルスがオーバーラップしない場合は、FETsのうちの一方が、他方がターンオンする前にターンオフされる。したがって、両FETsがオフになる期間があり、わずかの電流がFETsを流れるか、あるいは全く電流が流れない。この期間は「デッドタイム」として知られている。
本実施例においては、音響チャネルが通常の動作を開始する前にシュートスルーキャリブレーションが実行される。キャリブレーションは、シュートスルー電流のため多大な電力が無駄にならないばかりでなくパルス間のデッドタイムから多大なひずみが生じない、ハイサイドのパルスとローサイドのパルス間の相対的なタイミングで実行される。ハイサイドパルスとローサイドパルス間のデッドタイムを所定の最大値(パルスが所定の値だけオーバーラップするように設定する)に設定し、このデッドタイムをシュートスルーがスレッシュホールドレベルで生じるまで徐々に減らしてゆく(パルス間のタイミングを調整する)ことによってキャリブレーションが実行される。ついで、このシステムはハイサイド信号とローサイド信号間の相対的な遅れをシュートスルー状態が生じるオーバーラップから「バックオフ」させて再度調整する。この「バッキングオフ」は、オーバーラップを所定の値だけ減らす(すなわち、ハイサイド信号とローサイド信号間のデッドタイムを増やす)ことによって行われる。シュートスルーキャリブレーションの具体的なアルゴリズムを下記に示す。
Figure 0004620043
このアルゴリズムで使用されているように、setMaxDeadtime()機能は、ハイサイド信号の遅延とローサイド信号の遅延をハイサイドパルスとローサイドパルス間のデッドタイムが所定の最大値になるようにセットする。shortenDeadtime()機能は、デッドタイムをインクリメントに減らし、一方、expandDeadtime()機能は、デッドタイムを所定の値だけ増やす。
情報と信号が、様々な技術と技法を用いて表すことができることは当業者には自明である。例えば、データ、指示、コマンド、情報、信号、ビット、シンボル、および上記記載を通じて引用されているクリップは、電圧、電流、電磁波、磁界または粒子、光学フィールドまたは粒子、あるいはこれらの組み合わせによって表わすことができる。情報と信号は、ワイヤ、金属トレース、通路、光学ファイバなど、あらゆる好適な転送媒体を用いて開示されているシステムの部品間で通信することができる。
当業者は、更に、様々な論理ブロック、モジュール、回路、およびここに開示した実施例に関して述べたアルゴリズムステップが、電子ハードウエア、コンピュータソフトウエア、あるいは両者の組み合わせとして実装できることは自明である。このハードウエアとソフトウエアの互換性を明らかにするために、様々な部材、ブロック、モジュール、回路およびステップが、一般的な機能性の意味で記載されている。このような機能性をハードウエアとして実装するか、ソフトウエアとして実装するかは、システム全体にかかるアプリケーションとデザインの制限による。当業者は、記載されている機能を様々な方法で各特定のアプリケーションに実装することができるが、このような実装の決定が、本発明の範囲から離れているものと解するべきではない。
ここに開示した実施例に関連して述べた様々な論理ブロック、モジュール、回路は、一般的な目的のプロセッサ、デジタル信号プロセッサ(DSPs)、あるいはその他の論理装置、特定用途向集積回路(ASICs)、フィールドプログラム可能なゲートアレイ(FPGAs)、分散ゲートあるいはトランジスタロジック、分散ハードウエアコンポネント、あるいはここに述べた機能を実行するように設計されたこれらの組み合わせを用いて実装あるいは実行することができる。一般的な目的のプロセッサは、従来のプロセッサ、コントローラ、マイクロコントローラ、状態マシーンなどのいずれであってもよい。プロセッサは、計算装置の組み合わせ、すなわち、DSPとマイクロプロセッサの組み合わせ、複数のマイクロプロセッサ、DSPコアとともに動作する一又はそれ以上のマイクロプロセッサ、あるいはその他のこのような構成、として実装してもよい。
ここに開示した実施例に関連して述べた方法あるいはアルゴリズムのステップは、ハードウエア、ソフトウエア、あるいはプロセッサで実行するファームウエアモジュール、あるいはこれらの組み合わせによって直接的に実施することもできる。ソフトウエアモジュールは、RAMメモリ、フラッシュメモリ、ROMメモリ、EPROMメモリ、EEPROMメモリ、レジスタ、ハードディスク、消去可能なディスク、CD−ROM、あるいはこの分野で知られているその他のすべての形の保存媒体に存在する。具体的な保存媒体は、プロセッサがその保存媒体から情報を読み、その保存媒体へ情報を書き込むことができるようにプロセッサに接続されている。代替的に、保存媒体がプロセッサに一体化していてもよい。プロセッサと保存媒体は、ASICに存在していてもよい。ASICは、ユーザのターミナルに存在していてもよい。代替として、プロセッサと保存媒体がユーザのターミナル内に分散コンポネントとして存在していてもよい。
開示されている実施例の上記記載は、当業者が本発明を作成して使用できるように提供されている。これらの実施例の様々な変形例は、当業者には容易であり、ここで提起されている一般的な原理は、本発明の精神あるいは範囲から外れることなく他の実施例に適用することができる。したがって、本発明はここに示す実施例に限定されるものではなく、ここに述べた原理と新規な特徴に最も広い範囲で合致するものである。
本発明が提供する受益と利点は、特別な実施例に関連させて上述した。これらの受益と利点、およびこれを発生させるあるいはより一層表明する、すべての要素と限定は、一部の又はすべての請求項の臨界的な、必須の、あるいは本質的な特徴と解されるものではない。ここに用いる、「具える」の用語またはこの変形は、この用語に続く要素や限定を非排他的に含むものとして解釈するように使用されている。したがって、システム、方法、あるいは要素セットを具えるその他の実施例は、これらの要素のみに限定されない。また、請求項に記載の実施例に明白に挙げられている、あるいはこれらに固有のその他の要素を含んでいてもよい。
本発明は特定の実施例を参照して述べられているが、実施例は図に示しただけであり、本発明の範囲をこれらの実施例に限定するものではないと理解すべきである。上述した実施例の様々な変形例、変更例、追加および改良が可能である。本発明の範囲内にあるこれらの変形例、変更例、追加及び改良は、以下の請求の範囲に詳細を示す。
本発明のその他の目的と利点が、以下の詳細な説明と添付の図面を参照にして明らかになる。
図1は、一実施例によるPWM増幅システムを示す機能ブロック図である。 図2は、一実施例による出力ステージとセンササブシステムの相互関係を示す図である。 図3は、一実施例による出力ステージとセンササブシステムの他のシステムコンポネントへの相互接続を示す機能ブロック図である。 図4は、一実施例による保護システムのコンポネントを示す機能ブロック図である。 図5は、一実施例による増幅器による音響信号の圧縮を示す図である。

Claims (14)

  1. デジタル増幅器コントローラと;
    前記コントローラに接続され、このコントローラからの音響信号を受信するように構成された増幅器出力ステージと、
    前記出力ステージに接続された複数のセンサと、
    複数のコンパレータであって、各々が前記センサのうちの一つからの出力を、対応するコンパレータのスレッシュホールドと比較し、前記コンパレータのスレッシュホールドを超えたかどうかを示すバイナリ保護信号を生成するように構成された複数のコンパレータと、
    複数のアキュムレータであって、各々が前記コンパレータのうちの対応する一つから前記バイナリ保護信号を受信し、受信した前記バイナリ保護信号が前記コンパレータのスレッシュホールドを超えたことを示す場合に対応するカウントをインクリメントし、前記受信したバイナリ保護信号が前記コンパレータのスレッシュホールドを超えないことを示す場合に前記対応するカウントをデクリメントし、前記対応するカウントが対応するアキュムレータのスレッシュホールドを超える場合に、過電流状態、過温度状態、及びシュートスルー電流状態のうちの少なくとも1つを示す信号を出力する複数のアキュムレータとを具え、
    前記増幅器出力ステージが少なくとも二つのトランジスタを具えており、
    前記コントローラが前記アキュムレータによって出力されている、過電流状態、過温度状態、及びシュートスルー電流状態のうちの少なくとも1つを示す前記信号に基づいて複数の異なるプログラム可能な応答のうちの一つを選択するように構成されており、
    前記複数の異なるプログラム可能な応答が、
    前記増幅器出力ステージの前記トランジスタのいずれもターンオフを生じさせることなく、前記音響信号の少なくとも一部分を圧縮すること、
    及び、
    前記増幅器出力ステージの前記トランジスタのいずれもターンオフを生じさせることなく、ハイサイド信号とローサイド信号間の相対的な遅れを調整すること、
    のうちの1又はそれ以上を含むことを特徴とするシステム。
  2. 請求項1に記載のシステムにおいて、
    前記コントローラがパルス幅変調(PWM)コントローラを具え、前記出力ステージがPWM出力ステージを具え;
    前記一又はそれ以上のセンサが少なくとも電流センサと温度センサとを具え;
    前記コントローラが、前記電流センサに関連する前記アキュムレータの出力に依存して、前記出力ステージにおける過電流状態を検出するように構成され;
    前記コントローラが、前記温度センサに関連する前記アキュムレータの出力に依存して、前記出力ステージにおける過温度状態を検出するように構成されることを特徴とするシステム。
  3. 請求項1に記載のシステムにおいて、前記コントローラがパルス幅変調(PWM)コントローラを具え、前記出力ステージがPWM出力ステージを具えることを特徴とするシステム。
  4. 請求項3に記載のシステムにおいて、一又はそれ以上の前記センサが少なくとも一の電流センサを具え、前記コントローラがシュートスルー電流を最小限にすべくハイサイド信号とローサイド信号間の遅れを調整することによって、前記シュートスルー電流状態の検出に応答するよう構成されていることを特徴とするシステム。
  5. 請求項1に記載のシステムにおいて、一又はそれ以上の前記センサが少なくとも一の電流センサを具えることを特徴とするシステム。
  6. 請求項1に記載のシステムにおいて、一又はそれ以上の前記センサが少なくとも一の温度センサを具えることを特徴とするシステム。
  7. 請求項1に記載のシステムにおいて、前記アキュムレータのスレッシュホールドがプログラム可能であることを特徴とするシステム。
  8. 請求項1に記載のシステムにおいて、前記コントローラが別個の前記アキュムレータから、過電流状態、過温度状態、及びシュートスルー電流状態を示す別個の信号を受信し、当該信号の各々に対する応答を提供するように構成されていることを特徴とするシステム。
  9. 音響増幅出力ステージを具えるシステムを用いるための方法であって、当該方法が、
    受信した音響信号に依存して、前記音響増幅出力ステージを駆動するステップと、
    センサを用いて、少なくとも二つのトランジスタを具える前記音響増幅出力ステージの状態を検知するステップと
    前記センサの出力を第一のスレッシュホールドと比較して、当該第一のスレッシュホールドを超えたかどうかを示すバイナリ保護信号を生成するステップと;
    前記バイナリ保護信号が前記第一のスレッシュホールドを超えたことを示す場合にカウントをインクリメントするステップと;
    前記バイナリ保護信号が前記第一のスレッシュホールドを超えないことを示す場合に前記カウントをデクリメントするステップと;
    前記カウントが第二のスレッシュホールドを超える場合に、過電流状態、過温度状態、及びシュートスルー電流状態のうちの少なくとも1つを示す信号を生成するステップと;
    前記過電流状態、過温度状態、及びシュートスルー電流状態のうちの少なくとも1つを示す信号に依存して、複数の異なるプログラム可能な応答のうちの一つを実行するステップと;を具え、前記実行された応答は、
    前記増幅器出力ステージの前記トランジスタのいずれもターンオフを生じさせることなく、前記音響信号の少なくとも一部分を圧縮するステップと、
    前記増幅器出力ステージの前記トランジスタのいずれもターンオフを生じさせることなく、ハイサイド信号とローサイド信号間の相対的な遅れを調整するステップと、
    のうちの1又はそれ以上を具えることを特徴とする方法。
  10. 請求項に記載の方法において、前記音響増幅出力ステージがパルス幅変調(PWM)出力ステージを具え、前記出力ステージの状態を検知するステップが前記出力ステージのシュートスルー電流状態を検出するために、前記出力ステージのトランジスタを流れる電流を検出するステップを具えることを特徴とする方法。
  11. 請求項10に記載の方法において、前記出力ステージへのハイサイド信号入力とローサイド信号入力間の相対的な遅れが、ショートスルー電流状態を示す信号が生成されるのに応答して、シュートスルーを最小限にするように調整されることを特徴とする方法。
  12. 請求項11に記載の方法において、前記音響増幅出力ステージがパルス幅変調(PWM)出力ステージを具え、前記出力ステージの状態を検知するステップが前記出力ステージのトランジスタの温度を検出するステップを具えることを特徴とする方法。
  13. 請求項11に記載の方法において、前記音響増幅出力ステージがパルス幅変調(PWM)出力ステージを具え、前記出力ステージの状態を検知するステップが前記出力ステージのヒートシンクの温度を検出するステップを具えることを特徴とする方法。
  14. 請求項11に記載の方法が更に、前記第二のスレッシュホールドを変更するステップを具えることを特徴とする方法。
JP2006507403A 2003-03-21 2004-03-19 音響増幅器回路の保護システム及び方法 Expired - Fee Related JP4620043B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US45642703P 2003-03-21 2003-03-21
US46977603P 2003-05-12 2003-05-12
PCT/US2004/008546 WO2004086609A1 (en) 2003-03-21 2004-03-19 Systems and methods for protection of audio amplifier circuits

Publications (2)

Publication Number Publication Date
JP2006521067A JP2006521067A (ja) 2006-09-14
JP4620043B2 true JP4620043B2 (ja) 2011-01-26

Family

ID=33101245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006507403A Expired - Fee Related JP4620043B2 (ja) 2003-03-21 2004-03-19 音響増幅器回路の保護システム及び方法

Country Status (5)

Country Link
EP (1) EP1606875B1 (ja)
JP (1) JP4620043B2 (ja)
AT (1) ATE396536T1 (ja)
DE (1) DE602004013940D1 (ja)
WO (1) WO2004086609A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2421648B (en) * 2004-12-23 2009-01-07 Zetex Plc Amplifier fault detection circuit
US8482346B2 (en) * 2010-06-14 2013-07-09 Harman International Industries, Incorporated High efficiency balanced output amplifier system
WO2016198443A1 (en) * 2015-06-09 2016-12-15 Icepower A/S Fast temperature protection of a switching device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6229389B1 (en) * 1998-11-18 2001-05-08 Intersil Corporation Class D modulator with peak current limit and load impedance sensing circuits
US6529073B1 (en) * 1999-05-06 2003-03-04 Lord Corporation Active control system and amplifiers including damping loops and power supplies with over-voltage protection pre-regulators
GB2351620A (en) * 1999-07-01 2001-01-03 Semelab Plc Triangle wave generator, current sensor, class D power amplifier, anti-hiss circuit and loudspeaker protection circuit
US6498531B1 (en) * 2000-08-14 2002-12-24 Spectron Digital class-D audio amplifier
AU1366501A (en) * 1999-09-23 2001-04-24 Audiologic, Incorporated Adaptive dead time control for pushing-pull switching circuits
US6496060B2 (en) * 2000-06-15 2002-12-17 Nikon Corporation Hybridized, high performance PWM amplifier
JP2002158543A (ja) * 2000-11-17 2002-05-31 Sony Corp デジタルパワーアンプ
JP2002171140A (ja) * 2000-12-01 2002-06-14 Mitsubishi Electric Corp オーディオ信号増幅出力回路
JP2002280843A (ja) * 2001-03-21 2002-09-27 Pioneer Electronic Corp 電力増幅装置
JP2002344254A (ja) * 2001-05-14 2002-11-29 Kenwood Corp 複数の電子回路ユニットの接続制御装置
JP3774385B2 (ja) * 2001-07-26 2006-05-10 株式会社デノン 増幅器の保護回路

Also Published As

Publication number Publication date
EP1606875B1 (en) 2008-05-21
JP2006521067A (ja) 2006-09-14
WO2004086609A1 (en) 2004-10-07
DE602004013940D1 (de) 2008-07-03
EP1606875A1 (en) 2005-12-21
ATE396536T1 (de) 2008-06-15

Similar Documents

Publication Publication Date Title
US7706545B2 (en) Systems and methods for protection of audio amplifier circuits
USRE44525E1 (en) Systems and methods for over-current protection
US8437478B2 (en) Systems and methods for improved over-current clipping
US7590251B2 (en) Clip detection in PWM amplifier
US8447050B2 (en) Thermal feedback for switch mode amplification
US20110170709A1 (en) Systems and methods to reduce idle channel current and noise floor in a pwm amplifier
JP2009219348A (ja) 電流を調整するための監視及び制御回路
WO2008019122A2 (en) Startup and shutdown click noise elimination for class d amplifier
US7394315B2 (en) Gate driver for Class D audio amplifier with adaptive dV/dt control
JP4620043B2 (ja) 音響増幅器回路の保護システム及び方法
JP7152642B2 (ja) デューティサイクル制御を備えるd級アンプ
JP4617298B2 (ja) クリップ検出と信号変調システム及び方法
US20060226799A1 (en) Motor unit including a controller that protects a motor of the motor unit from burnout
CN100483932C (zh) 用于保护音频放大器电路的系统和方法
CN210829821U (zh) 一种控制高性能大功率功放散热风扇的电路
US7436256B2 (en) Systems and methods for maintaining minimum pulse width during shutdown
JP2006100918A (ja) パルス幅変調増幅装置
JP2005217694A (ja) パルス幅変調増幅装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081118

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090217

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090224

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090317

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090325

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090417

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090515

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100401

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101012

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101027

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees