JP2004104492A - 増幅装置 - Google Patents
増幅装置 Download PDFInfo
- Publication number
- JP2004104492A JP2004104492A JP2002264160A JP2002264160A JP2004104492A JP 2004104492 A JP2004104492 A JP 2004104492A JP 2002264160 A JP2002264160 A JP 2002264160A JP 2002264160 A JP2002264160 A JP 2002264160A JP 2004104492 A JP2004104492 A JP 2004104492A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output terminal
- noise
- delay
- schmitt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【課題】増幅回路のしきい値近傍で増幅された入力信号のノイズを除去する増幅装置を提供する。
【解決手段】シュミット回路9の次段に、遅延回路13,19とAND回路15,21からなる2個のノイズ除去回路11,17を従属接続させる。
【選択図】 図1
【解決手段】シュミット回路9の次段に、遅延回路13,19とAND回路15,21からなる2個のノイズ除去回路11,17を従属接続させる。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、小振幅・低周波数の信号を増幅する増幅装置に関する。
【0002】
【従来の技術】
従来増幅回路のみでは、小振幅・低周波数の入力信号を増幅する際、入力ノイズ,電源ノイズ,接地ノイズが増幅回路のしきい値付近で増幅される。これらノイズが増幅されと、後続の例えばカウンタは誤カウントし、正常動作しないという問題がある。
【0003】
そこで従来では、増幅回路の次段に、CRフィルタやシュミット回路を配置することで、それらノイズを除去する方法が取られてきた。
【0004】
【発明が解決しようとする課題】
しかしながら、半導体回路の微細化に伴ない、動作ノイズが増加するとともに動作感度が向上してきた。このため、従来の手法では、それらノイズを除去することがますます難しくなってきた。
【0005】
特に、CRフィルタの使用は、スルーレートを悪化させ、逆にノイズ誤動作が増加したり、最大動作周波数が制限されるなどの問題がある。そして、ノイズ除去にシュミット回路を使用した場合、シュミット幅以上のノイズは、除去できない。
【0006】
そこで本発明は、増幅回路のしきい値近傍で増幅された入力信号のノイズの除去が可能な増幅装置を提供することを目的とする。
【0007】
【課題を解決するための手段】
(第1の解決手段)
本発明の増幅装置は、
入力端子に接続された増幅回路と、
前記増幅回路の出力端に接続されたシュミット回路と、
前記シュミット回路の出力端に接続された第1の遅延回路と、
前記シュミット回路の出力端と前記第1の遅延回路の出力端が接続された第1のAND回路と、
前記第1のAND回路の出力端に接続された第2の遅延回路と、
前記第1のAND回路の出力端と前記第2の遅延回路の出力端に接続され、出力端が出力端子に接続された第2のAND回路と、を具備したことを特徴とする。
【0008】
(第2の解決手段)
本発明の増幅装置は、
入力端子に接続された増幅回路と、
前記増幅回路の出力端に接続されたシュミット回路と、
前記シュミット回路の出力端に接続された第1の遅延回路と、
前記シュミット回路の出力端と前記第1の遅延回路の出力端が接続された第1のOR回路と、
前記第1のOR回路の出力端に接続された第2の遅延回路と、
前記第1のOR回路の出力端と前記第2の遅延回路の出力端に接続され、出力端が出力端子に接続される第2のOR回路と、を具備したことを特徴とする。
【0009】
【発明の実施の形態】
図1に、本発明の増幅装置の構成を示す。そして、この増幅装置の動作波形図を図3に示す。
【0010】
入力端子1に、小振幅・低周波数の入力信号aが供給される。この入力端子1に、インバータ5と抵抗7からなる増幅回路3が接続されている。増幅回路3は、入力信号aを増幅する。この際、増幅回路3のしきい値付近のノイズも増幅した信号bとなる。
【0011】
増幅回路3の出力信号bは、シュミット回路9に供給される。出力信号bには、シュミット幅以上のノイズが含まれるので、シュミット回路9の出力には、ノイズパルスを含んだ信号cとなる。
【0012】
遅延回路13は、シュミット回路9の出力端に接続されている。ここでは、例えば図2に示すようにインバータ31を、遅延回路13(後述の遅延回路19も)として使用する。遅延回路13の遅延量は、従属接続するインバータ31の数で決まる。遅延回路13は、シュミット回路9からの信号cを所定量だけ遅延させた信号dを出力する。
【0013】
AND回路15は、シュミット回路9の出力端と遅延回路13の出力端に接続されている。このため、AND回路15は、シュミット回路9からの信号cと遅延回路13からの信号dのANDを取った信号eを出力する。このAND回路15と遅延回路13とで、1段目のノイズ除去回路11を構成する。このノイズ除去回路11だけでは、まだノイズパルスが残っている。
【0014】
遅延回路19は、AND回路15の出力端に接続されている。遅延回路19は、AND回路15からの信号eを所定量だけ遅延させた信号fを出力する。
【0015】
AND回路21は、AND回路15の出力端と遅延回路19の出力端に接続されている。このため、AND回路21は、AND回路15からの信号eと遅延回路19からの信号fのANDを取った信号gを、出力端子23に供給する。このAND回路21と遅延回路19とで、2段目のノイズ除去回路17を構成する。2段目の除去回路17の出力gを見ると、ノイズパルスが除去されているのが分かる。
【0016】
なお、2段のノイズ除去回路11と17でノイズが除去されているが、ノイズパルスが除去されない場合、更にノイズパルスが除去されるまでノイズ除去回路を従属させれば良い。
【0017】
次に、遅延回路とAND回路の組み合わせによるノイズ除去を説明する。回路例は、図1に示し、ノイズ除去タイミングは、図4に示す。但し、t2≧t1≧0の関係にある。
【0018】
1段目のノイズ除去回路11では、t2>d1の条件で、t1<d1のノイズパルスを除去する。(t1=Hパルス幅、t2=Lパルス幅、d1=1段目のノイズ除去回路11の遅延量)
2段目のノイズ除去回路17では、t2>d2−d1の条件で、t1<d2+d1のノイズパルスを除去する。(d2=2段目のノイズ除去回路17の遅延量)
なお図1の変形例として、図5に示す如くAND回路15,21の代わりに、OR回路15a,21aを使用しても良い。
【0019】
【発明の効果】
本発明の増幅装置によれば、増幅回路3のしきい値近傍で増幅された入力信号のノイズを除去できる。
【図面の簡単な説明】
【図1】本発明の増幅装置の構成を示すブロック図である。
【図2】遅延回路13,19の回路構成例を示す図である。
【図3】図1の増幅装置の動作波形図である。
【図4】図1の増幅装置のノイズ除去回路11と17のノイズ除去タイミング図である。
【図5】図1の増幅装置の変形例を示すブロック図である。
【符号の説明】
1・・入力端子、3・・増幅回路、9・・シュミット回路、11,17・・ノイズ除去回路、13,19・・遅延回路、15,21・・AND回路、15a,21a・・OR回路。
【発明の属する技術分野】
本発明は、小振幅・低周波数の信号を増幅する増幅装置に関する。
【0002】
【従来の技術】
従来増幅回路のみでは、小振幅・低周波数の入力信号を増幅する際、入力ノイズ,電源ノイズ,接地ノイズが増幅回路のしきい値付近で増幅される。これらノイズが増幅されと、後続の例えばカウンタは誤カウントし、正常動作しないという問題がある。
【0003】
そこで従来では、増幅回路の次段に、CRフィルタやシュミット回路を配置することで、それらノイズを除去する方法が取られてきた。
【0004】
【発明が解決しようとする課題】
しかしながら、半導体回路の微細化に伴ない、動作ノイズが増加するとともに動作感度が向上してきた。このため、従来の手法では、それらノイズを除去することがますます難しくなってきた。
【0005】
特に、CRフィルタの使用は、スルーレートを悪化させ、逆にノイズ誤動作が増加したり、最大動作周波数が制限されるなどの問題がある。そして、ノイズ除去にシュミット回路を使用した場合、シュミット幅以上のノイズは、除去できない。
【0006】
そこで本発明は、増幅回路のしきい値近傍で増幅された入力信号のノイズの除去が可能な増幅装置を提供することを目的とする。
【0007】
【課題を解決するための手段】
(第1の解決手段)
本発明の増幅装置は、
入力端子に接続された増幅回路と、
前記増幅回路の出力端に接続されたシュミット回路と、
前記シュミット回路の出力端に接続された第1の遅延回路と、
前記シュミット回路の出力端と前記第1の遅延回路の出力端が接続された第1のAND回路と、
前記第1のAND回路の出力端に接続された第2の遅延回路と、
前記第1のAND回路の出力端と前記第2の遅延回路の出力端に接続され、出力端が出力端子に接続された第2のAND回路と、を具備したことを特徴とする。
【0008】
(第2の解決手段)
本発明の増幅装置は、
入力端子に接続された増幅回路と、
前記増幅回路の出力端に接続されたシュミット回路と、
前記シュミット回路の出力端に接続された第1の遅延回路と、
前記シュミット回路の出力端と前記第1の遅延回路の出力端が接続された第1のOR回路と、
前記第1のOR回路の出力端に接続された第2の遅延回路と、
前記第1のOR回路の出力端と前記第2の遅延回路の出力端に接続され、出力端が出力端子に接続される第2のOR回路と、を具備したことを特徴とする。
【0009】
【発明の実施の形態】
図1に、本発明の増幅装置の構成を示す。そして、この増幅装置の動作波形図を図3に示す。
【0010】
入力端子1に、小振幅・低周波数の入力信号aが供給される。この入力端子1に、インバータ5と抵抗7からなる増幅回路3が接続されている。増幅回路3は、入力信号aを増幅する。この際、増幅回路3のしきい値付近のノイズも増幅した信号bとなる。
【0011】
増幅回路3の出力信号bは、シュミット回路9に供給される。出力信号bには、シュミット幅以上のノイズが含まれるので、シュミット回路9の出力には、ノイズパルスを含んだ信号cとなる。
【0012】
遅延回路13は、シュミット回路9の出力端に接続されている。ここでは、例えば図2に示すようにインバータ31を、遅延回路13(後述の遅延回路19も)として使用する。遅延回路13の遅延量は、従属接続するインバータ31の数で決まる。遅延回路13は、シュミット回路9からの信号cを所定量だけ遅延させた信号dを出力する。
【0013】
AND回路15は、シュミット回路9の出力端と遅延回路13の出力端に接続されている。このため、AND回路15は、シュミット回路9からの信号cと遅延回路13からの信号dのANDを取った信号eを出力する。このAND回路15と遅延回路13とで、1段目のノイズ除去回路11を構成する。このノイズ除去回路11だけでは、まだノイズパルスが残っている。
【0014】
遅延回路19は、AND回路15の出力端に接続されている。遅延回路19は、AND回路15からの信号eを所定量だけ遅延させた信号fを出力する。
【0015】
AND回路21は、AND回路15の出力端と遅延回路19の出力端に接続されている。このため、AND回路21は、AND回路15からの信号eと遅延回路19からの信号fのANDを取った信号gを、出力端子23に供給する。このAND回路21と遅延回路19とで、2段目のノイズ除去回路17を構成する。2段目の除去回路17の出力gを見ると、ノイズパルスが除去されているのが分かる。
【0016】
なお、2段のノイズ除去回路11と17でノイズが除去されているが、ノイズパルスが除去されない場合、更にノイズパルスが除去されるまでノイズ除去回路を従属させれば良い。
【0017】
次に、遅延回路とAND回路の組み合わせによるノイズ除去を説明する。回路例は、図1に示し、ノイズ除去タイミングは、図4に示す。但し、t2≧t1≧0の関係にある。
【0018】
1段目のノイズ除去回路11では、t2>d1の条件で、t1<d1のノイズパルスを除去する。(t1=Hパルス幅、t2=Lパルス幅、d1=1段目のノイズ除去回路11の遅延量)
2段目のノイズ除去回路17では、t2>d2−d1の条件で、t1<d2+d1のノイズパルスを除去する。(d2=2段目のノイズ除去回路17の遅延量)
なお図1の変形例として、図5に示す如くAND回路15,21の代わりに、OR回路15a,21aを使用しても良い。
【0019】
【発明の効果】
本発明の増幅装置によれば、増幅回路3のしきい値近傍で増幅された入力信号のノイズを除去できる。
【図面の簡単な説明】
【図1】本発明の増幅装置の構成を示すブロック図である。
【図2】遅延回路13,19の回路構成例を示す図である。
【図3】図1の増幅装置の動作波形図である。
【図4】図1の増幅装置のノイズ除去回路11と17のノイズ除去タイミング図である。
【図5】図1の増幅装置の変形例を示すブロック図である。
【符号の説明】
1・・入力端子、3・・増幅回路、9・・シュミット回路、11,17・・ノイズ除去回路、13,19・・遅延回路、15,21・・AND回路、15a,21a・・OR回路。
Claims (2)
- 入力端子に接続された増幅回路と、
前記増幅回路の出力端に接続されたシュミット回路と、
前記シュミット回路の出力端に接続された第1の遅延回路と、
前記シュミット回路の出力端と前記第1の遅延回路の出力端が接続された第1のAND回路と、
前記第1のAND回路の出力端に接続された第2の遅延回路と、
前記第1のAND回路の出力端と前記第2の遅延回路の出力端に接続され、出力端が出力端子に接続された第2のAND回路と、を具備したことを特徴とする増幅装置。 - 入力端子に接続された増幅回路と、
前記増幅回路の出力端に接続されたシュミット回路と、
前記シュミット回路の出力端に接続された第1の遅延回路と、
前記シュミット回路の出力端と前記第1の遅延回路の出力端が接続された第1のOR回路と、
前記第1のOR回路の出力端に接続された第2の遅延回路と、
前記第1のOR回路の出力端と前記第2の遅延回路の出力端に接続され、出力端が出力端子に接続される第2のOR回路と、を具備したことを特徴とする増幅装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002264160A JP2004104492A (ja) | 2002-09-10 | 2002-09-10 | 増幅装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002264160A JP2004104492A (ja) | 2002-09-10 | 2002-09-10 | 増幅装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004104492A true JP2004104492A (ja) | 2004-04-02 |
Family
ID=32263677
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002264160A Pending JP2004104492A (ja) | 2002-09-10 | 2002-09-10 | 増幅装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004104492A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008536572A (ja) * | 2005-04-15 | 2008-09-11 | アイビー バイオメディカル システムズ, インコーポレイテッド | 耐磁場性増幅器および同左を使用する無線トランシーバ |
-
2002
- 2002-09-10 JP JP2002264160A patent/JP2004104492A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008536572A (ja) * | 2005-04-15 | 2008-09-11 | アイビー バイオメディカル システムズ, インコーポレイテッド | 耐磁場性増幅器および同左を使用する無線トランシーバ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI336555B (en) | Switching audio power amplifier with de-noise function | |
US8742841B2 (en) | PWM re-clocking scheme to reject accumulated asynchronous jitter | |
US7142050B2 (en) | Recovery from clipping events in a class D amplifier | |
JP4455647B2 (ja) | オーディオ信号増幅回路およびそれを用いた電子機器 | |
CN107834985B (zh) | D级放大电路、其控制方法、音频输出装置、电子设备 | |
JP2007174669A (ja) | 差動クロック信号のデューティサイクル歪みを補正する回路および方法 | |
JP2007049690A (ja) | D級増幅器 | |
JP2011066558A (ja) | D級増幅器 | |
JP5541114B2 (ja) | 電力増幅器とそれを用いたmmic | |
JP2006050589A (ja) | パルス幅変調増幅器のクリップ抑止回路 | |
US10476455B1 (en) | Apparatus and method of suppressing transient noise during transition for class-D amplifier system having one or more pulse width modulator output paths | |
TW200950316A (en) | Audio amplifier | |
JP3526850B2 (ja) | 音声出力装置 | |
TWI525607B (zh) | 音訊播放裝置及爆音消除方法 | |
JP2004104492A (ja) | 増幅装置 | |
JP4967257B2 (ja) | デジタルアンプ方法及びデジタルアンプ回路 | |
US20070188221A1 (en) | Digital amplifier apparatus and method of resetting a digital amplifier apparatus | |
US20210367566A1 (en) | Audio amplifier having idle mode | |
JP4885835B2 (ja) | Δς変調装置、δς変調の停止方法、プログラム、および、記録媒体 | |
US20080088370A1 (en) | Method, apparatus and system for reducing noise from an amplifier | |
JP3921428B2 (ja) | オーディオ信号雑音除去装置 | |
EP1646153A4 (en) | ACTIVATION SIGNAL TRANSMISSION CIRCUIT | |
US6925115B1 (en) | Apparatus and method for safely handling asychronous shutdown of pulsewidth modulated output | |
US20190181819A1 (en) | Automatic gain control apparatus and automatic gain control method | |
JP2004120468A (ja) | インプットイコライザ |