JP2014023164A - 時間インタリーブadcの不整合補正方法 - Google Patents

時間インタリーブadcの不整合補正方法 Download PDF

Info

Publication number
JP2014023164A
JP2014023164A JP2013152964A JP2013152964A JP2014023164A JP 2014023164 A JP2014023164 A JP 2014023164A JP 2013152964 A JP2013152964 A JP 2013152964A JP 2013152964 A JP2013152964 A JP 2013152964A JP 2014023164 A JP2014023164 A JP 2014023164A
Authority
JP
Japan
Prior art keywords
frequency
matrix
tiadc
fir
correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013152964A
Other languages
English (en)
Other versions
JP6508665B2 (ja
Inventor
Hovakimyan Karen
カレン・ホヴァキミャン
Hojabri Pirooz
ピルーズ・ホジャブリ
Masood Yousefi
マスード・ユーセフィ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tektronix Inc
Original Assignee
Tektronix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tektronix Inc filed Critical Tektronix Inc
Publication of JP2014023164A publication Critical patent/JP2014023164A/ja
Application granted granted Critical
Publication of JP6508665B2 publication Critical patent/JP6508665B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/50Analogue/digital converters with intermediate conversion to time interval
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0626Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by filtering
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00Networks using digital techniques
    • H03H17/02Frequency selective networks
    • H03H17/06Non-recursive filters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0612Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic over the full range of the converter, e.g. for correcting differential non-linearity
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2218/00Indexing scheme relating to details of digital filters
    • H03H2218/06Multiple-input, multiple-output [MIMO]; Multiple-input, single-output [MISO]
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/1205Multiplexed conversion systems
    • H03M1/121Interleaved, i.e. using multiple converters or converter parts for one channel
    • H03M1/1215Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Complex Calculations (AREA)

Abstract

【課題】時間インターリーブADCチャンネル間の不整合を補正する。
【解決手段】複数M個の並列時間インタリーブ(TI)アナログ・デジタル・コンバータ(ADC)チャンネルで共通入力信号を受ける。複数のFIRフィルタを有し、複数M個の並列TIADCチャンネル間の帯域幅不整合を補正する複数入力及び複数出力の有限インパルス応答(FIR)フィルタ構造を決定する。そして、複数M個の並列TIADCチャンネルに対応するTIデータを有する共通出力信号を供給する。
【選択図】図2

Description

本発明は、概して言えば、複数のアナログ・デジタル・コンバータ(ADC)に関し、特に、時間インタリーブされたADC出力間の不整合の補正に関する。
本願は、2012年7月23日に出願された「時間インタリーブADC不整合補正」と題する米国仮特許出願番号第61/674,511号に基づく優先権を主張するものである。
例えば、米国特許第7541958号に開示されているような、特にデータの複数フレームを対象として、周波数領域において補正を実施する技術が現在知られている。現在の別技術では、線形M周期型システムがM×M行列によって周波数領域で表される。このとき、Mは、時間インタリーブされたADCチャンネルの個数である。このような表現を得るため、M個の別々の正規化周波数f,f+1/M,…,f+(M−1)/Mのセット(set:集合、組、グループ)が考えられる。複素指数関数は、これら周波数と共に、線形の周期的変換(linear periodic transformations)の下で不変な固有空間(eigen-space)を構成する(例えば、R.Shenoy, D.Burnside, T.Parks, "Linear Periodic システムs and Multirate フィルタ Design," IEEE Transactions on Signal Processing, vol. 42, no. 9、2242〜2256頁, 1994年及びM. Vetterli, "A Theory of Multirate フィルタ Banks," IEEE Transactions on Acoustics, Speech, and Signal Processing, Vols. ASSP-35, no. 3, 356〜372頁、1987年3月を参照)。言い換えると、同じ固有空間から得られる複素指数関数の重み付けした合計に対する時間インタリーブ・アナログ・デジタル・コンバータ(TIADC)システムの応答は、同じ複数の周波数における同じ複素指数関数の重み付けした合計である。この原理は、複素指数関数の代わりに正弦波に関して用いることができる。米国特許第7541958号における実数正弦波に対応する周波数のセット(set:組、グループ)は、相互エイリアス周波数の集合(Family of Mutual Alias Frequencies:FMAF)と呼ばれる。FMAF周波数は、次の表記法を用いて定義できる。Fs:TIADCの合成サンプリング・レート、M:時間インタリーブADCチャンネルの個数、P:Mの整数倍で、周波数グリッド(grid:格子)を次の数式1に従って定める。
Figure 2014023164
すると、k番目の(k=1,…,P/M−1)FMAF内のi番目の周波数インデックス(i=0,1,…,M−1)が、次の数式2で定義できる。
Figure 2014023164
同じk番目のFMAFから生じる周波数を有するTIADC入力信号は、個々のADCの出力におけるDFT(離散フーリエ変換)がk番目のビンにおいて単発(周波数が単一)のスペクトラム・トーン(spectral tone)を有するという特徴がある。
周波数領域における補正は、次のような行列の乗算によって行える。なお、(cor)は、correction=補正を意味する。
Figure 2014023164
ここでhkは、m番目のADC出力におけるk番目周波数ビンにおけるDFTを表すm番目の成分hk(m)を有するベクトルを表し、hk (cor)は、補正後の対応するベクトルを表し、そして、(Hk−1は、m番ADCにおけるk番ビン中でのDFT演算毎の校正段階で、k番FMAFのi番周波数を有する単発トーン(周波数が単一のトーン)が校正に用いられたときに得られるHk(m,i)成分を有する行列の逆行列を表す。図1は、数式3に従った周波数領域補正の例を示している。
その他の技術は、時間領域での実施に向けたもので、連続的なデータでの応用に適している(米国特許第8009070号参照)。これには、L×Lの大きさの逆行列が必要で、ここでLは有限インパルス応答(FIR)フィルタ・タップの個数を表す。
米国特許第7541958号明細書 米国特許第8009070号明細書
TIADC構造は、入力信号スペクトラムの大きさ及び位相に周波数依存の変化を生じさせるために、入力信号スペクトラムを歪ませることがある。また、TIチャンネル間の利得及び位相不整合が原因でエイリアス・スプリアス(疑似信号)を生じさせることがある。アプリケーションによっては、スプリアス・フリー・ダイナミック・レンジ(SFDR)値を改善し、システムが不整合なし(ミスマッチ・フリー)に見えるように、理想的なサンプラと一致する信号スペクトラムを回復させるか、不整合スプリアスのみを除去したいことがある。そこで、TIADCのチャンネル間の不整合を除去するための、設計の容易な方法が望まれている。
本発明による実施形態は、一般に、時間インターリーブ・アナログ・デジタル・コンバータ(TIADC)システムの周波数に依存した不整合の補正についての時間領域処理に関する。時間領域補正は、周波数領域補正行列を基礎にして求められ、従来の時間領域補正にかかる有限インパルス応答(FIR)フィルタ設計に比較して、その複雑さを大幅に低減させることができる。
本発明の目的、効果及び他の新規な点は、以下の詳細な説明を添付の特許請求の範囲及び図面とともに読むことによって明らかとなろう。
図1は、周波数領域補正の従来の実施形態の例のブロック図である。 図2は、本発明の実施形態の一例による時間インターリーブ・アナログ・デジタル・コンバータ(TIADC)システムの機能ブロック図である。 図3は、本発明の実施形態の一例による補正アルゴリズムの時間領域実現構造のブロック図である。 図4は、本発明の実施形態によって補正した後と、補正前のスペクトラムの例を示す図である。 図5は、本発明の実施形態による有限インパルス応答(FIR)フィルタ補正係数の例を示した図である。
図2は、本発明の実施形態の一例による時間インターリーブ・アナログ・デジタル・コンバータ(TIADC)システム200のモデルの機能ブロック図である。この例では、M個の時間インターリーブADCチャンネルがあり、これらにインデックスm=0,1,…,M−1が付いている。m番ADCは、その入力信号を時系列ステップ「nMT+mT」においてサンプリングする。これらサンプルは、DSP補正ブロック202において補正されるが、詳しくは図3を参照して以下で説明する。補正が必要なのは、ADCチャンネルが、線形歪み及び不整合をサンプルに生じさせてしまうためである。
TIADCの入力端子における共通信号u(t)のフーリエ変換U(f)と、m番ADCの周波数応答Gm (C)(f)(サンプリング・ポイントまで)から、次の数式が生じる。
Figure 2014023164
ここで、Hm (C)(f)は、m番ADCでサンプリングする前の対応するアナログ信号のフーリエ変換である。Gm (C)(f)、m=0,1,…,M−1であり、よって、Hm (C)(f)は、周波数依存の利得不整合を含むだけでなく、時間インターリーブ(TI)構造のタイミングの不正確さが原因の位相不整合も含んでいる。
m番TIチャンネル出力における離散時間信号h(n)のフーリエ変換は、次の数式で与えられる。
Figure 2014023164
TIADC構造は、入力信号スペクトラムの大きさ及び位相に周波数依存の変化を生じさせるために、入力信号スペクトラムを歪ませることがある。また、TIチャンネル間の利得及び位相不整合が原因でエイリアス・スプリアス(疑似信号)を生じさせることがある。アプリケーションによっては、スプリアス・フリー・ダイナミック・レンジ(SFDR)値を改善し、システムが不整合なし(ミスマッチ・フリー)に見えるように、理想的なサンプラと一致する信号スペクトラムを回復させるか、不整合スプリアスのみを除去したいとユーザが考えることがある。
TIADC不整合補正アルゴリズムのアプリケーションでは、TIADCの入力端子における信号がリアル(real:実数成分)でF/2(合成サンプリング・レートFの半分)に帯域が制限されていることが、一般には前提となっている。校正段階では、FMAFの周波数を有する正弦波がシーケンシャル(順次)に印加され、対応するTIADC出力は、離散フーリエ変換(DFT)で処理されるようにしても良い。
続いて、そのDFTの結果は、所望の結果に対して比較されるようにしても良い。この所望の結果は、不整合や他の線形歪みがない場合に期待されるDFT値である。この比較に基づき、周波数領域補正係数の2次元配列が計算される。こうした配列には、TIADC周波数領域出力について、その不整合を補償するために乗算する必要のある行列を含んでいても良い。本発明による実施形態は、概して言えば、少なくとも一部は周波数補正行列に基いて、FIRフィルタを設計するための技術を提供するものである。
周波数領域における補正行列を見つけるため、k=1,…,P/M−1に関して数式2で与えられるFMAFの周波数のセット(set:集合、グループ)を、DC(k=0)とナイキスト周波数(k=P/M)に対応する周波数のグループまでも含むように拡張するようにしても良い。k番FMAFの周波数インデックスは、次の行列のk番列(column:縦の行)中にあり、M=4及びP=32の場合の例は次の通りである。
Figure 2014023164
この例では、第1列(k=0)は、周波数0、F/4、F/4、F/2に対応する。これら周波数のそれぞれをTIADCの入力端子に印加すると、個々のADC出力端子に、ゼロ周波数(=DC)におけるスペクトラム線という結果が得られるはずである。
関連する複数の単発トーン(例えば、行列の複数の列)が周波数インデックスp(k)(i=0,1,…,M−1)で印加されると、対応するDFTの結果がk番ビンhki(このベクトルのm番成分hki(m)は、m番ADC出力のk番ビンDFTである)に得られ、次に示すように、これら列ベクトルから行列が形成される。
Figure 2014023164
対応する所望値の行列は、詳しくは後述ように、次のように形成できる。なお、式中の(des)は、desired=所望を意味する。
Figure 2014023164
周波数領域補正行列Qは、次の数式を満たす。
Figure 2014023164
従って、Qは、次のように求められる。このとき、全ての行列は、M×Mの大きさがある。
Figure 2014023164
この例では、インデックス行列P中の第1列(k=0)及び最後の列(k=P/M)が、2回繰り返すインデックスを有する。同じ周波数を2回印加すると、H中に2つ同一の列が得られる。また、これら2つの列は、実数値のベクトルh0, i(DC)及びhP/M, i(ナイキスト周波数)という結果となり、これは、印加された複数の単発トーンの複素振幅に関する情報が失われることを意味することに注意すべきでる。しかし、これら2つの問題(Hの単一性と、情報喪失)は、もし周波数インデックスが繰り返すなら、同じ正弦波の90度シフトしたものを用いることで解決できる。この処理は、例えば、周波数インデックス行列Pの他の列についてなど、関心のある全ての周波数ビンに関して繰り返しても良い。
完全な等化が必要な状況では、ある所望値、例えば、ベクトルhk,i (des)は、歪みの無い値の遅延したものであっても良い。周波数fpで振幅A=aeの正弦波でTIADCシステムを刺激すると、m番ADC出力におけるスペクトラムは、次のようになる。なお、δ(x)は、デルタ関数であり、F=1/Tである。
Figure 2014023164
連続的なスペクトラムをDFTに置き換えるため、整数P(例えば、周波数グリッドを特定する)が選択され、DFTが各ADC出力の複数の周波数ビンにおいて、次のように計算される。
Figure 2014023164
もし複数の単発トーンがTIADCの入力端子に、次の数式13に示す複数の周波数で順次印加されると、
Figure 2014023164
数式11に基いて、m番ADCの出力端子におけるDFTは、次のように与えられる。
Figure 2014023164
m,i=0,1,…,M−1;k=0,1,…,P/Mについて、次のよう定義される。
Figure 2014023164
数式15を用いて、m番ADC出力における周波数インデックスp(k)の単発トーン(例えば、無歪みTIADCシステムの入力端子に印加する場合)についてのDFTは、次のようになる。なお、数式中の「Real」は、実数成分を意味する(以下も同じ)。
Figure 2014023164
Figure 2014023164
Figure 2014023164
ここで()Tは、転置行列を意味する。
遅延無歪み値のベクトルを形成するため、i=0,1,…,M−1;k=0,1,…,P/Mと、ある遅延量Δ(ここでΔはサンプリング時間Tを単位として特定される遅延量)に関する遅延因子(factor)が次のように定義される。
Figure 2014023164
従って、
Figure 2014023164
校正に関する完全に等化な大きさ及び位相情報のために、所望ベクトルhk,i (des)を形成する複数の単発トーンが一般には必要とされる(例えば、数式20、19、18及び16を参照)。TI不整合スプリアス(疑似信号)だけ補正するのに更に実用的な状況においては、複数のTIADCのいずれかを基準に選択し、この基準ADCに対して不整合を補正すれば、そうした大きさ及び位相情報は必要ない。もし第1ADC(m=0)を基準に選択すると、
Figure 2014023164
ここでH0,i(k)は、周波数インデックスp(k)を有する単発トーンが印加されたときの第1基準ADC出力におけるk番ビン中のDFTである。因子Em,i(k)は、数式15で定義され、m番ADC出力における所望値が第1(m=0)基準ADC出力に比較してmTだけ遅延することを考慮している。この場合も同様に、数式19で定義される遅延因子を全てのADCの所望出力に適用できる。
FIRフィルタは、補正アルゴリズムの時間領域実施形態に関する周波数領域補正行列Q毎に設計しても良い。FIRフィルタは、k=0,1,…,P/MとなるQの各インデックス対(l,m)毎に設計しても良い(例えば、数式12に従った第1ナイキスト・ゾーン周波数グリッド。なお、第1ナイキスト・ゾーンは、ナイキスト周波数の半分以下の範囲)。FIRフィルタは、P/M+1個のポイントで特定される次の周波数応答サンプルのセット(set:集合、グループ)が既知であるとして設計される。
Figure 2014023164
これは、全ての対(l,m)に関して行っても良く、これは、結局のところ、QのサイズがM×M(l,m=0,1,…,M−1)なので、MFIRフィルタが得られる。全てMFIRフィルタで設計されたら、M×Mの補正行列フィルタC(z)は、Cl,m(z)である(l,m)番成分(entry:行列の成分)を用いて形成され、複数の係数を有する(l,m)番フィルタの伝達関数は、次のようになる。
Figure 2014023164
FIRフィルタの設計では、各(l,m)番フィルタ(l,m=0,1,…,M−1)は、対応するFIRフィルタの実際の周波数応答サンプル間の重み付け2乗誤差(weighted squared error:WSE)が最小となるように設計されるが、そのMFIRフィルタの設計は、次のようになる。
Figure 2014023164
ここで、特定の周波数応答サンプルql,m(k),k=0,1,…,P/Mは、数式22によって第1ナイキスト・ゾーンに与えられる。各対(l,m),(l,m=0,1,…,M−1)について、対応するFIR Cl,m(n),n=0,1,…,N−1が、WSEを最小にすることによって求められるが、WSEは次式によって与えられる。
Figure 2014023164
ここでβ(k)は、k番周波数ビンに関する重み付け因子(factor)であり、全てのFIR(例えば、全ての対(l,m)対)について同一である。もし必要であれば最後の制限を取り除いても良く、β(k)は、βl,m(k)に入れ替えても良い。
ベクトル及び行列表記を導入することによって、重み付き最小2乗誤差や何らかの最小化方法(例えば、正規方程式、微分法、2乗の完全化(completion of squares)など)がフィルタ係数cl,m(n),n=0,1,…,N−1を求めるのに利用できるので、数式25の最小化が再度定式化できる。次式は、DFT形式行列Wである。
Figure 2014023164
そして、重み付け行列Bは、次の通りである。
Figure 2014023164
よって、対応するFIRフィルタ係数(ここでは、列ベクトルcl,mで表される)は、次のように示される。ここで、()は、複素共役転置行列を表す。
Figure 2014023164
数式28を証明するため、インデックス対(l,m)を、FIRフィルタ係数cl,m(n),n=0,1,…,N−1(ここでNは、FIRフィルタの長さで、必ずしも全てのMFIRフィルタと同じではない)から除外しても良く、また、インデックス(l,m)を数式22及び25から除外しても良い。所望周波数応答は、サンプルq(k),k=0,1,…,P/M及び最小2乗誤差εで表される。数式28を証明するのに、微分法を用いても良い。εをFIRフィルタ係数cの関数と考え、数式25を用いると、次のようになる。
Figure 2014023164
ここで、wは、数式26中の行列Wのk番行を表している。cを求めるために、勾配ベクトル(gradient vector)をゼロとみなすと、ある代数演算を適用した後、数式28が得られる。
FIRフィルタ係数を求める上述の手続きは、MFIRを求めるために、M回繰り返しても良い(例えば、周波数応答ベクトルql,m毎に1つのFIRcl,mなど)。
数式28で逆行列にする必要のある行列は、実数のN×N行列(ここでNは、FIRフィルタの長さを表している)であり、測定値ql,mに依存しないことに注意すべきである。よって、この行列の複数の値は、予め計算し、記憶しておくことができる。また、重み付け因子行列β(k)に関するある合理的な選択では、この行列の(r,t)番成分に関して対角になるのは、Real[Σk P = / 0 Mβ(k)ej2πk(r-t)/(2N/M)]であるので、cl,mの計算において行列を逆行列にする必要もないし、行列を(Real[W*BW])−1で乗算する必要もないことにも注意すべきである(Realは実数成分を意味する)。例えば、もしkが偶数ならβ(k)=0で、その他ならβ(k)=1というのが、その場合である。こうしたβの選択は、DC、ナイキスト周波数、校正周波数における回避すべき非線形歪みが原因の高調波の場合に合理的である。よって、行列の逆行列は、数式10によるM×Mの大きさの周波数補正行列を求める場合においてのみ必要である。
図3は、本発明の実施形態による補正アルゴリズムの時間領域実現構造202の例を示している。この例では、M=4の場合を示しているが、当業者であれば、Mが他の値である場合にも一般化できるであろう。時間領域実現構造202は、例えば、デジタル・シグナル・プロセッサ(DSP)内で実現されるが、他の演算機能を有するデバイスでも当然に実現可能である。
実施形態に従った代表的な行列フィルタC(z)には、M個の入力ストリームHm(z),m=0,1,…,M−1(例えば、M個のADC出力に対応している)があり、次式に従うM個の出力ストリームHl cor,l=0,1,…,M−1を生成する。
Figure 2014023164
この行列フィルタC(z)は、F/Mのレートで動作し、Fレートで周期的に時間で変化するフィルタの多相時間不変を実現するものと考えることができる。時間インターリーブ不整合が無ければ、C(z)の行列成分は、一般に間引き時間不変フィルタのM位相を表し、行列は次の構造を有する(M=4の場合)。
Figure 2014023164
図4は、本発明の実施形態によって補正した後と、補正前のスペクトラムの例を示す図である。この例では、M=4,F=25GS/s(サンプリング周波数F=25ギガ・サンプル毎秒)、Ftest=10GHzである。不整合スプリアスは、(例えば、DSP補正ブロックの入力端子における)−40dBから、(例えば、DSP補正ブロックの出力端子における)−100dBへと改善している。つまり、TIADCチャンネル間の不整合が原因の時間インタリーブ(TI)スプリアス(疑似信号)は、補正後に、60dB以上改善している。一方でメイン・トーン(main tone)は、補正の前後でほぼそのままである。
図5は、本発明の実施形態による有限インパルス応答(FIR)フィルタ補正係数の例を示した図である。この例では、第1列には、「c00」と呼ぶFIR中の1つの重要タップのみがあり、「c01」「c02」「c03」と呼ぶFIRに関するタップの値は全て無視できる。これは、第1TIADCに対して補正した結果である。この場合、12個のFIRフィルタで十分なので、16個のFIRフィルタを全て実装する必要はない。
以下は、本発明の実施形態又はその一部分を実現するのに適した装置の簡単で一般的な説明である。本願で用いてきた用語「装置」は、一緒に動作する装置又はデバイスに通信可能に結合された単一の装置又はシステムを広く含むことを意図している。代表的な装置には、パソコン、ワークステーション、サーバ、ポータブル・コンピュータ、ハンドヘルド・デバイス、タブレット・デバイスのようなコンピュータ装置が含まれる。
典型的には、装置にシステム・バスがあり、これにプロセッサ、メモリ(例えば、RAM、ROM、その他の状態保持メディア)、記憶デバイス、ビデオ・インターフェース、入出力インターフェース・ポートが取り付けられる。また、装置は、プログラマブル又はノンプログラマブルのロジック・デバイス、ASIC、エンベッディッド・コンピュータ、スマート・カードのようなコントローラが実装される。装置は、少なくとも一部分が、従来の入力デバイス(例えば、キーボード、マウスなど)からの入力によって制御されると共に、他の装置、仮想現実(VR)環境、バイオメトリック・フィードバック、その他の入力信号から受ける指示によっても制御される。
装置は、ネットワーク・インターフェース、モデム、その他の通信接続手段などを介して、1つ以上の遠隔装置への接続を利用しても良い。装置は、イントラネット、インターネット、LANのような物理的又は論理的なネットワークによって相互に接続するようにしても良い。当業者であれば、ネットワーク通信には、無線周波数(RF)、衛星、マイクロウェーブ、IEEE545.11、Bluetooth(登録商標)、光学、赤外線、ケーブル、レーザといった有線や無線の短距離又は長距離キャリアやプロトコルを利用できることが理解できよう。
本発明による実施形態は、装置がアクセスしたときに、装置がタスクを実行するか又はデータ形式又は低レベルのハードウェア・コンテキストを定義する、関数、プロシージャ(手続き)、データ構造、アプリケーション・プログラム、命令などの関連するデータで記述できる。関連データは、例えば、揮発性又は不揮発性メモリ(例えば、RAMやROM)などの記憶デバイスやこれに関連する記憶メディア中に蓄積できるが、これには、ハードディスク・ドライブ(HDD)、フレキシブル・ディスク(FD)、光ディスク、フラッシュ・メモリ、メモリ・カード、DVD、バイオロジカル・ストレージなどの有形の物理的記憶媒体が含まれる。
関連データは、物理的又は論理的なネットワークを含む伝送環境を通じて、パケット、シリアル・データ、パラレル・データ、伝播信号などの形態で配信でき、また、圧縮又は暗号化形式でも利用できる。関連データは、分散した環境においても利用でき、装置がアクセス可能なローカル又は遠隔の場所に記憶するようにしても良い。
図示した実施形態を参照しながら本発明の原理を説明してきたが、説明した実施形態に対して、本発明の原理から離れることなく種々の変更を施したり、所望の形態に組み替えても良いことが理解できるであろう。上述の説明は、特定の実施形態に絞って行っているが、他の形態も考えられる。特に、「本発明の実施形態による」などの表現を本願では用いているが、こうした言い回しは、概して基準となる実施形態となりうる可能性があること意味にしているのであって、本発明がこうした特定の実施形態の構成に限定されることを意図するものではない。本願で用いたように、こうした用語は、他の実施形態へと組み替え可能な同じ又は異なる実施形態にも言及するものである。
従って、上述した実施形態の多種多様な置き換えという観点から、本願の詳細な説明と、これに伴う図面等は、単に説明に都合によるものに過ぎず、本発明の範囲を限定すると考えるべきではない。
ここで、本願のより具体的な概念の例を以下に挙げる。
本発明の概念1は、演算機能を有するコンピュータの如き装置で実行される方法であって、
複数M個の並列時間インタリーブ(TI)アナログ・デジタル・コンバータ(ADC)チャンネルで共通入力信号を受けるステップと、
複数のFIRフィルタを有し、上記複数M個の並列TIADCチャンネル間の帯域幅不整合を補正する複数入力及び複数出力の有限インパルス応答(FIR)フィルタ構造を決定するステップと、
上記複数M個の並列TIADCチャンネルに対応するTIデータを有する共通出力信号を供給するステップと
を具えている。
本発明の概念2は、上記概念1による装置で実行される方法であって、
M×Mの大きさの行列を逆行列にするステップを有する上記複数のFIRフィルタに関する複数のFIRフィルタ係数を求めるステップを更に具え、
上記Mが上記TIADCチャンネルの個数を表し、上記Mより高い順序の逆行列を必要としないことを特徴としている。
本発明の概念3は、上記概念2による装置で実行される方法であって、
上記複数のFIRフィルタ中のFIRフィルタの個数がMによって定められ、
上記複数のFIRフィルタ係数を求めるステップが、
FIRフィルタ周波数応答と所望周波数応答間の重み付き最小2乗誤差を上記数式25に従って最小化するステップを更に有している。
なお、cl,m(n)は、インデックス(l,m),l,m=0,1,…,M−1を有するFIRのn番係数を表し、ql,m(k)は、その対応するFIRの所望周波数応答を表し、1/Pは周波数グリッドを特定し、k番周波数ビンに関するβ(k)は重み付け因子(factor:ファクタ)であって、全てのFIR(全(l,m)対)に関して同一である。
本発明の概念4は、上記概念3による装置で実行される方法であって、複数の重み付け因子が必ずしも同一でない場合に、β(k)をβl,m(k)で置き換えることを特徴としている。
本発明の概念5は、上記概念3による装置で実行される方法であって、対応する上記FIRフィルタ係数(列ベクトルcl,mで表される)が、上記数式28で表されることを特徴としている。なお、このとき、対角行列Bがβ(k)成分から形成され、ql,mがql,m(k)成分から形成される列ベクトルであり、Wが上記数式26で定義されるDFT形式行列であることを特徴としている。
6は、上記概念3による装置で実行される方法であって、M個のFIR(ql,m(k))の所望周波数応答が、次のステップ(1)、(2)及び(3)から求められる。
(1)線形周期変換で不変な周波数セット(周波数の集合)に関する周波数補正行列を形成するステップ。
(2)複数周波数の異なるセットに関する周波数補正行列を第3次元を用いて積み重ねることによって3次元配列を形成するステップ。
(3)上記3次元配列の上記第3次元に沿って所望周波数応答を選択するステップ。
本発明の概念7は、上記概念6による装置で実行される方法であって、校正段階を更に具え、上記校正段階が、
線形周期変換で不変な上記周波数セットから生じる複数の単発トーンのセットを伝送し、上記TIADCの出力端子で対応する離散フーリエ変換(DFT)を測定するステップと、
所望DFTのセットを形成するステップと、
測定されたDFTを所望DFTに変換する周波数補正行列を求めるステップと、
上記周波数補正行列からFIR係数を求めるステップとを有している。
本発明の概念8は、上記概念7による装置で実行される方法であって、上記所望DFTセットは、不整合無しTIADC出力信号の遅延したもののDFTを含むことを特徴としている。
本発明の概念9は、上記概念7による装置で実行される方法であって、上記TIADC出力端子における所望DFTの行列を上記数式8に従って形成するステップを更に具えている。このとき、ベクトルhk,i (des)は、周波数インデックスpi(k)を用いた信号をΔだけ遅延させる上記数式19の遅延因子と上記数式18を参照し、上記数式20に従って定義される。なお、上記数式18の左辺は、i番目の無歪みADC出力におけるk番ビンにおけるDFTを表しており、また、上記数式18の右辺の各要素は、上記数式16及び15に示されている。
本発明の概念10は、上記概念9による装置で実行される方法であって、第1ADC(m=0)を基準として選択して、上記数式21に従うとすることを特徴としており、このとき、H0,i(k)が、周波数インデックスp(k)を有する単発トーンが印加されたときの第1基準ADC出力におけるk番ビン中のDFTを表している。
本発明の概念11は、上記概念7による装置で実行される方法であって、所望DFTであるH (des)と測定したDFTであるHを用いて上記数式10を利用することにより、FIR係数を定めるための周波数補正行列Qを求めるステップを更に具えている。
本発明の概念12は、上記概念11による装置で実行される方法であって、上記TIADCの個々のチャンネル出力においてDC周波数成分及びナキスト周波数成分となる周波数を繰り返すステップを更に具えている。
本発明の概念13は、上記概念12による装置で実行される方法であって、繰り返す周波数トーンの90度シフトしたものを伝送するステップを更に具えている。
本発明の概念14は、上記概念11による装置で実行される方法であって、上記周波数補正行列Qのl,m番成分であるql,m(k)を用いてパラメータkで特徴づけられる異なる周波数セットに関する上記周波数補正行列QからFIR係数を求めるステップを更に具えている。
200 時間インターリーブ・アナログ・デジタル・コンバータ・システム
220 DSP補正ブロック

Claims (1)

  1. 複数M個の並列時間インタリーブ(TI)アナログ・デジタル・コンバータ(ADC)チャンネルで共通入力信号を受けるステップと、
    複数のFIRフィルタを有し、上記複数M個の並列TIADCチャンネル間の帯域幅不整合を補正する複数入力及び複数出力の有限インパルス応答(FIR)フィルタ構造を決定するステップと、
    上記複数M個の並列TIADCチャンネルに対応するTIデータを有する共通出力信号を供給するステップと
    を具える時間インタリーブADCの不整合補正方法。
JP2013152964A 2012-07-23 2013-07-23 時間インタリーブadcの不整合補正方法 Active JP6508665B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201261674511P 2012-07-23 2012-07-23
US61/674,511 2012-07-23
US13/684,031 2012-11-21
US13/684,031 US8698659B2 (en) 2012-07-23 2012-11-21 Time interleaved analog to digital converter mismatch correction

Publications (2)

Publication Number Publication Date
JP2014023164A true JP2014023164A (ja) 2014-02-03
JP6508665B2 JP6508665B2 (ja) 2019-05-08

Family

ID=48193153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013152964A Active JP6508665B2 (ja) 2012-07-23 2013-07-23 時間インタリーブadcの不整合補正方法

Country Status (4)

Country Link
US (1) US8698659B2 (ja)
EP (1) EP2690787B1 (ja)
JP (1) JP6508665B2 (ja)
CN (1) CN103580693B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015231239A (ja) * 2014-06-06 2015-12-21 アイメック・ヴェーゼットウェーImec Vzw A/d変換器における帯域幅不整合推定のための方法及び回路
KR20160075921A (ko) * 2014-12-19 2016-06-30 한국표준과학연구원 다중 채널 아날로그-디지털 변환기의 채널 응답 측정 방법 및 채널 왜곡 보상 방법

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7993551B1 (en) * 2008-12-01 2011-08-09 Honda Motor Co., Ltd. Bypass cooling reduction on high pressure die cast machines
TWI517590B (zh) * 2013-06-18 2016-01-11 瑞昱半導體股份有限公司 估算時間交錯類比數位轉換器中第一、第二類比數位轉換器之間之取樣延遲誤差的方法與裝置
DE102014200914B4 (de) * 2014-01-20 2021-06-24 Rohde & Schwarz GmbH & Co. Kommanditgesellschaft Verfahren und System zur Kompensation von Fehlanpassungen zwischen zeitlich versetzt zueinander abtastenden Analog-Digital-Wandlern
US9477386B2 (en) * 2014-04-21 2016-10-25 National Instruments Corporation Systems and methods for high throughput signal processing using interleaved data converters
US9143147B1 (en) * 2014-07-03 2015-09-22 Keysight Technologies, Inc. Calibration of inter-slice gain and offset errors in time-interleaved analog-to- digital converter
US9385737B1 (en) * 2014-12-11 2016-07-05 Maxin Integrated Products, Inc. Adaptive correction of interleaving errors in time-interleaved analog-to-digital converters
US9654133B2 (en) * 2014-12-17 2017-05-16 Analog Devices, Inc. Microprocessor-assisted calibration for analog-to-digital converter
US9319058B1 (en) 2015-02-10 2016-04-19 Maxim Integrated Products, Inc. Interleaving error correction and adaptive sample frequency hopping for time-interleaved analog-to-digital converters
CN106257300B (zh) * 2015-06-19 2021-08-06 特克特朗尼克公司 一种测试和测量仪器和用于确定补偿值的方法
CN108432140B (zh) * 2015-12-31 2020-12-22 华为技术有限公司 一种校正装置和方法
US10431065B2 (en) * 2016-02-05 2019-10-01 Leola Brantley Security and tracking systems and associated methods
CN106330185B (zh) * 2016-08-25 2019-04-05 电子科技大学 一种基于极值函数的采样时间失配校正方法
CN107359877B (zh) * 2017-06-28 2020-07-10 中国工程物理研究院电子工程研究所 超宽带信号的时间交织采样adc全数字盲补偿方法
US10135475B1 (en) * 2017-10-11 2018-11-20 The Boeing Company Dynamic low-latency processing circuits using interleaving
CN108132383B (zh) * 2017-12-26 2020-12-29 哈尔滨工业大学 一种时间交错的多谐波信号欠采样方法
CN108736891B (zh) * 2018-04-16 2021-09-17 佛山市顺德区中山大学研究院 一种iq和tiadc失配校正系统及方法
US10340933B1 (en) * 2018-07-23 2019-07-02 Tektonix, Inc. Time interleaved digital-to-analog converter correction
CN110212889B (zh) * 2019-05-29 2020-11-13 北京机电工程研究所 一种数字信号采样装置及方法
US10749541B1 (en) 2020-01-07 2020-08-18 Guzik Technical Enterprises Time interleaved analog to digital converter with digital equalization and a reduced number of multipliers
US11621718B2 (en) * 2020-10-28 2023-04-04 Mediatek Singapore Pte. Ltd. Analog-to-digital converter system using reference analog-to-digital converter with sampling point shifting and associated calibration method
EP4033667A1 (en) 2021-01-22 2022-07-27 Rohde & Schwarz GmbH & Co. KG Phase-shifted sampling module and method for determining filter coefficients
US11700008B2 (en) 2021-01-22 2023-07-11 Rohde & Schwarz Gmbh & Co. Kg Phase-shifted sampling module and method for determining filter coefficients
CN115459770B (zh) * 2022-09-19 2024-04-16 中国电子科技集团公司第十四研究所 一种多通道时间交织adc采样时间失配的校正方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246910A (ja) * 2001-02-20 2002-08-30 Advantest Corp インターリーブad変換方式波形ディジタイザ装置
JP2004328436A (ja) * 2003-04-25 2004-11-18 Anritsu Corp A/d変換装置
JP2005348156A (ja) * 2004-06-03 2005-12-15 Nec Electronics Corp 受信装置及びアナログ・ディジタル変換装置
US20080158029A1 (en) * 2006-12-30 2008-07-03 Fang Xu Efficient, selective error reduction for parallel, time-interleaved analog-to-digital converter
JP2008312211A (ja) * 2007-06-15 2008-12-25 Solarflare Communication Inc アナログ信号処理システム、並列アナログ/デジタルコンバータシステム、および不整合除去方法
JP2010140489A (ja) * 2008-12-15 2010-06-24 Medison Co Ltd データ処理システムおよび方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7138933B2 (en) * 2005-04-26 2006-11-21 Analog Devices, Inc. Time-interleaved signal converter systems with reduced timing skews
US7227479B1 (en) * 2005-12-22 2007-06-05 Lucent Technologies Inc. Digital background calibration for time-interlaced analog-to-digital converters
US7541958B2 (en) 2006-12-30 2009-06-02 Teradyne, Inc. Error reduction for parallel, time-interleaved analog-to-digital converter
US7978104B2 (en) * 2007-06-21 2011-07-12 Signal Processing Devices Sweden Ab Compensation of mismatch errors in a time-interleaved analog-to-digital converter
WO2008156400A1 (en) 2007-06-21 2008-12-24 Signal Processing Devices Sweden Ab Compensation of mismatch errors in a time-interleaved analog-to-digital converter
CN101656538B (zh) * 2009-08-21 2011-11-23 北京大学深圳研究生院 一种基于拉格朗日插值的时间交替模拟数字转换系统时间失配实时补偿方法
CN101888247B (zh) * 2010-07-02 2013-04-03 北京工业大学 时间交替模数转换器失配误差的自适应校准装置
CN102075464A (zh) * 2011-01-18 2011-05-25 电子科技大学 Tiadc系统通道误差的联合估计及实时校正方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246910A (ja) * 2001-02-20 2002-08-30 Advantest Corp インターリーブad変換方式波形ディジタイザ装置
JP2004328436A (ja) * 2003-04-25 2004-11-18 Anritsu Corp A/d変換装置
JP2005348156A (ja) * 2004-06-03 2005-12-15 Nec Electronics Corp 受信装置及びアナログ・ディジタル変換装置
US20080158029A1 (en) * 2006-12-30 2008-07-03 Fang Xu Efficient, selective error reduction for parallel, time-interleaved analog-to-digital converter
JP2008312211A (ja) * 2007-06-15 2008-12-25 Solarflare Communication Inc アナログ信号処理システム、並列アナログ/デジタルコンバータシステム、および不整合除去方法
JP2010140489A (ja) * 2008-12-15 2010-06-24 Medison Co Ltd データ処理システムおよび方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015231239A (ja) * 2014-06-06 2015-12-21 アイメック・ヴェーゼットウェーImec Vzw A/d変換器における帯域幅不整合推定のための方法及び回路
KR20160075921A (ko) * 2014-12-19 2016-06-30 한국표준과학연구원 다중 채널 아날로그-디지털 변환기의 채널 응답 측정 방법 및 채널 왜곡 보상 방법
KR101659402B1 (ko) 2014-12-19 2016-09-26 한국표준과학연구원 다중 채널 아날로그-디지털 변환기의 채널 응답 측정 방법 및 채널 왜곡 보상 방법

Also Published As

Publication number Publication date
CN103580693B (zh) 2019-07-02
EP2690787B1 (en) 2021-06-02
US8698659B2 (en) 2014-04-15
JP6508665B2 (ja) 2019-05-08
US20140022101A1 (en) 2014-01-23
EP2690787A2 (en) 2014-01-29
CN103580693A (zh) 2014-02-12
EP2690787A3 (en) 2017-06-21

Similar Documents

Publication Publication Date Title
JP6508665B2 (ja) 時間インタリーブadcの不整合補正方法
D'Antona et al. Digital signal processing for measurement systems: theory and applications
Lai Practical digital signal processing
CA2689287C (en) Compensation of mismatch errors in a time-interleaved analog-to-digital converter
Divi et al. Blind calibration of timing skew in time-interleaved analog-to-digital converters
US10735013B2 (en) Linear and non-linear calibration for time interleaved digital-to-analog converter
EP2359479B1 (en) Methods and apparatuses for estimation and compensation of nonlinearity errors
Zou et al. Timing mismatch compensation in time-interleaved ADCs based on multichannel Lagrange polynomial interpolation
JP2006129499A (ja) 交互adcを利用したサンプル・レートの倍加方法およびシステム
WO2006075505A1 (ja) 改良された時間インタリーブ方式のアナログ-デジタル変換装置及びそれを用いる高速信号処理システム
CN110752844B (zh) 时间交织数模转换器校正
CN108494403A (zh) 一种双通道tiadc采样保持电路失配自适应校准方法
EP2041873A1 (en) Time- interleaved analog-to-digital converter system
JP4542935B2 (ja) A/d変換装置
Dong et al. Channel gain mismatch and time delay calibration for modulated wideband converter‐based compressive sampling
WO2005041417A2 (en) Digital input signals constructor providing analog representation thereof
Liu et al. Statistics-based correction method for sample-and-hold mismatch in 2-channel tiadcs
Tsui et al. Iterative correction of frequency response mismatches in time-interleaved ADCs: A novel framework and case study in OFDM systems
Shahmansoori Reconstruction of periodic nonuniform samples using Lagrange interpolation in time-interleaved ADCs
Harish et al. Perfect reconstruction of uniform samples from K-th order nonuniform samples
Liu et al. A calibration method for frequency response mismatches in M-channel time-interleaved analog-to-digital converters
Pillai et al. Efficient signal reconstruction scheme for M-channel time-interleaved ADCs
Liu et al. Analysis and design of M-channel frequency-interleaved ADC with analog filter estimation
Ernesto Troncoso Romero Analog-to-information conversion by encoded multi-cosets
Xiang et al. Calibration of frequency response mismatches in time‐interleaved analog‐to‐digital converter based on adaptive method

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20160713

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170704

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20171004

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20171204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171229

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180612

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180911

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20181109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181225

R155 Notification before disposition of declining of application

Free format text: JAPANESE INTERMEDIATE CODE: R155

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190327

R150 Certificate of patent or registration of utility model

Ref document number: 6508665

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250