CN110752844B - 时间交织数模转换器校正 - Google Patents
时间交织数模转换器校正 Download PDFInfo
- Publication number
- CN110752844B CN110752844B CN201910665444.XA CN201910665444A CN110752844B CN 110752844 B CN110752844 B CN 110752844B CN 201910665444 A CN201910665444 A CN 201910665444A CN 110752844 B CN110752844 B CN 110752844B
- Authority
- CN
- China
- Prior art keywords
- dac
- analog signal
- frequency response
- tidac
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012937 correction Methods 0.000 title abstract description 18
- 230000004044 response Effects 0.000 claims abstract description 98
- 238000007781 pre-processing Methods 0.000 claims abstract description 84
- 238000000034 method Methods 0.000 claims abstract description 27
- 229920005994 diacetyl cellulose Polymers 0.000 claims abstract 5
- 239000011159 matrix material Substances 0.000 claims description 69
- 238000005070 sampling Methods 0.000 claims description 23
- 230000001131 transforming effect Effects 0.000 claims 2
- 230000008569 process Effects 0.000 abstract description 3
- 230000014509 gene expression Effects 0.000 description 31
- 238000010586 diagram Methods 0.000 description 7
- 238000005259 measurement Methods 0.000 description 7
- 238000012545 processing Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 5
- 239000013598 vector Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000005316 response function Methods 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000010606 normalization Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/662—Multiplexed conversion systems
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0626—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by filtering
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
提供了时间交织数模转换器校正。一种时间交织数模转换器(TIDAC)系统,其具有:预处理滤波器,以在数字信号被TIDAC系统的相应的数模转换器(DAC)转换之前对数字信号进行滤波,以校正TIDAC系统的DAC之间的失配。校准预处理包括:将第一DAC处的离散波形转换成第一模拟信号,以及将第二DAC处的离散波形转换成第二模拟信号,以及将第一和第二模拟信号组合成组合的信号。模数转换器(ADC)将组合的信号转换成数字信号,以确定TIDAC系统的实际频率响应。接收TIDAC系统的期望的频率响应,并且基于TIDAC系统的实际频率响应和TIDAC系统的期望的频率响应,生成用于第一DAC和第二DAC的预处理滤波器。
Description
技术领域
本公开涉及与时间交织数模转换器(DAC)相关的系统和方法,并且具体地涉及校准用于时间交织DAC(TIDAC)的预处理数字信号处理(DSP)滤波器。
背景技术
DAC被用来将数字信号转换成模拟信号。然而,DAC的带宽可能受到DAC的采样速率或者模拟带宽的限制。为了实现有效的更高DAC采样速率,可以使用TIDAC系统取代单个DAC,该TIDAC系统包括多个时间交织DAC信道。每个DAC信道接收输入信号并且输出模拟信号,该模拟信号在单个DAC采样周期内在时间上偏移。然后可以将这些模拟信号加在一起,以有效地倍增整个DAC系统的采样速率。
然而,在TIDAC系统中,TIDAC系统的各种信道之间可能存在频率相关的量值和相位失配,从而导致可能并不准确的模拟输出信号。
本公开的实施例解决了现有技术的这些以及其它缺点。
附图说明
根据参考附图的实施例的以下描述,本公开的实施例的方面、特征和优点将变得清楚,在附图中:
图1图示了根据本公开的实施例的时间交织数模转换器系统的框图。
图2图示了图1的时间交织数模转换器系统的多速率滤波器组表示。
图3图示了图1的时间交织数模转换器系统的一般化多速率滤波器组表示。
图4图示了使用AC矩阵的线性周期时变系统的表示。
图5图示了图示根据本公开的实施例的校准操作的框图。
图6图示了根据本公开的一些实施例的示例校准系统。
图7图示了没有预处理滤波器的图1的时间交织数模转换器系统的测量频率的AC矩阵。
具体实施方式
本文中公开的是一种时间交织数模转换器(DAC)系统,其具有:多个时间交织DAC,其被配置成将经滤波的数字信号转换成模拟信号;以及多个预处理滤波器,每个预处理滤波器与所述多个时间交织DAC中的相应一个相关联。每个预处理滤波器被配置成接收数字信号并且输出经滤波的数字信号。校准预处理滤波器以减小所述多个时间交织DAC之间的任何失配。时间交织DAC系统还包括:组合器,其被配置成组合由每一个DAC输出的每一个模拟信号,并且输出组合的模拟信号。
本文中还公开的是一种校准操作,其用于校准每一个预处理滤波器以校正时间交织DAC之间的任何失配或失真。基于期望的DAC频率响应以及实际的DAC频率响应来校准预处理滤波器。基于这些频率响应,可以确定预处理滤波器来校正时间交织DAC之间的失配,如将在下面更详细地讨论的。
图1图示了根据本公开的实施例的具有数字信号处理器(DSP)校正的时间交织DAC(TIDAC)系统100的框图。TIDAC系统100可以包括:DSP 102,其可以进一步包括多个预处理滤波器104,该多个预处理滤波器104在本文中也可以被称为校正滤波器或预处理校正滤波器;以及多个下采样器106;离散到连续时域转换器108;以及TIDAC 110,其包括多个时间交织DAC 112。在一些实施例中,预处理滤波器104可以是例如有限脉冲响应(FIR)滤波器。在图1的图示中,存在具有索引m=0,1,...,M-1的M个并行DAC 110。这样,第m个DAC 110在时间实例nMT+mT处接收其输入数据。每一个预处理滤波器104对数字信号进行预校正。可能需要校正,这是因为DAC信道可能引入线性失真和失配。
如在图1中看到的,在DSP 102中的每一个预处理滤波器104处接收数字信号。如下面将更详细讨论的,校准预处理滤波器104以对数字信号进行预处理和滤波,来校正TIDAC 110之间的任何失配或线性失真。来自预处理滤波器104的输出均在每一个下采样器106处以M的因子被下采样,其中每一个下采样器106彼此相移。
离散到连续时域转换器108从每一个下采样器106接收相应的下采样数据,并且将下采样数据转换成连续时域。DAC 112处理信号以确定模拟频率响应。然后,来自全部DAC112的模拟频率响应通过组合器114组合在一起,并且作为模拟信号Y(jΩ)输出。组合器114可以是如图1中所示出的加法器,或者是将信号组合成单个输出模拟信号Y(jΩ)的任何其它组件。
尽管上面说明并讨论了具有预处理滤波器104的DSP 102,但是本公开的实施例不限于DSP 102,并且如本领域技术人员将理解的,可以在TIDAC系统100中利用如下面更详细地讨论的校正DAC 112之间的失配的任何处理组件和预处理滤波器104。
为了帮助确定预处理滤波器104的讨论,可以将TIDAC系统100建模为如图2中所示出的TIDAC系统100的离散时间模型。假设输出模拟信号Y(jΩ)占用是TIDAC输入速率F D 的l/2倍高的带宽,则每个DAC 112的输出处的模拟信号可以由F D l(或等效地为F D K/M)的速率的离散时间信号来表示。这将每个DAC 112的l个奈奎斯特区考虑在内。得到的多速率滤波器组在图2中示出,其是最大抽取滤波器组,其中上采样因子K不一定等于下采样因子M。
图3图示了具有下采样因子M和上采样因子K的更一般化的多速率滤波器组。然而,即使频域符号U(ejω)和Y(ejω)在图2和图3中被用来表示输入和输出信号,但是在输入与输出信号之间没有一维传递函数关系。换言之,没有H(ejω),使得:
(1)
这是因为图1的TIDAC系统是线性周期时变(LPTV)系统,而不是可以由表达式(1)表征的线性时不变(LTI)系统。为了分析LPTV系统,可以使用混叠分量(AC)矩阵方法。AC矩阵可以被认为是LTI系统的频率响应函数的一般化。当在LTI系统中时,频率响应函数H(ej ω)描述对频率ω处的单个输入指数的系统输出,针对M周期的LPTV系统的AC矩阵描述了构成不变子空间(例如,本征空间)的M个指数的输入/输出关系。
具体地,如果LPTV系统的输入信号U(ejω)由M个指数的加权和组成,则输出信号也将由具有由其输入指数的线性组合形成的幅值的相同指数组成。该关系在图4中图示,并且可以使用M乘M的AC矩阵/>以向量形式来表达,使得:
(2)
其中针对频率指定一个输入和输出向量u和y的M:
(3)
其中
(4)
如
(5)
(6)
如可以从表达式(2)-(6)看到的,当在LPTV系统输入处应用具有频率的单位幅值复指数时,AC矩阵/>的第(k,p)个分量是LPTV系统输出在频率/>处的离散时间傅里叶变换(DTFT)。
虽然已经针对正方形M×M矩阵讨论了上面的AC矩阵,但是AC矩阵可以一般化到矩形矩阵K×M,其适合于图2和3中所示出的TIDAC模型。利用这种一般化,输入向量具有维度M,而输出向量/>具有维度K,并且通过下式,输出信号的归一化频率/>与输入信号的归一化频率/>相关:
(7)
以及
(8)
这是因为输出信号通过是输入信号K/M倍高的速率被采样。以弧度为单位的归一化频率与以Hz为单位的频率f之间的关系为:
(9)
(10)
然后,频域中的输入/输出关系由下式给出:
(11)
其中和/>在表达式(3)-(5)中指定,并且:
(12)
即,图3的多速率滤波器组的AC矩阵可以被示出为:
(13)
其中矩阵和/>的条目由下式给出:
(14)
(15)
在系统输入和输出处是真实正弦波而不是复指数的情况下,上面由表达式(11)给出的LPTV系统表示仍然有效,但是表达式(3)、(4)、(5)和(12)分别被替换如下:
(16)
(17)
(18)
(19)
以及
(20)
(21)
当在LPTV系统输入处应用在处的单位幅值正弦波时,AC矩阵/>的第(k,p)个分量是LPTV系统输出在频率/>处的DTFT(如果K是偶数),或者它是DTFT测量的复共轭(如果K是奇数)。为了证明这一点,具有频率/>的真实正弦波是在相反频率/>和/>处的两个复指数之和,并且真实信号的频谱是复共轭对称的。由表达式(16)-(19)给出的频率组将被称为相关频率组,其中/>是该组中的初始(代表性)频率。
本公开的实施例校准预处理滤波器104,使得图2和图3的LPTV系统近似于期望的LTI系统。这可以通过校准预处理滤波器104以补偿TIDAC系统100的输出中的混叠失真分量来完成。图5示出了用于图示预处理滤波器104如何被设计成补偿TIDAC系统100的输出中的混叠失真分量的框图的示例。框500表示期望的DAC系统,并且输出/>表示得到的近似误差。
如表达式(13)中所示出的,由具有校正的TIDAC 112(诸如AC矩阵)组成的LPTV系统可以被分解成两个系统:由框502和AC矩阵表示的LPTV预处理系统,以及由框504和AC矩阵/>表示的具有预处理的TIDAC系统100。这些位于图5的下部分支上。校准预处理滤波器104的目的是使所得到的近似误差/>尽可能接近零,/>是框500的上部分支与框502和504的下部分支之间的差异。
在图5中所示出的示图中,期望的频率响应矩阵可以诸如由用户指定,并且可以在没有预处理滤波器104的情况下测量TIDAC频率响应,以生成AC矩阵/>,从而导致框500和504两者是已知的。如下面将更详细描述的,预处理AC矩阵/>可以基于两个AC矩阵/>和/>来确定,使得所得到的近似误差/>在某种归一化下被最小化,并且然后可以基于所确定的预处理AC矩阵/>来生成预处理滤波器104。
图6是图示了被用来校准和/或确定预处理滤波器104的各种组件的框图。在图6的示例中,提供校正滤波器处理器600以基于期望的频率响应602以及TIDAC系统100的输出来确定预处理滤波器104,所述输出已经由模数转换器(ADC)604转换成数字信号。
以图5的上部分支开始,期望的DAC频率响应应该没有失配并且拥有被指定为的期望的LTI频率响应。在一些实施例中,期望的LTI频率响应可以包括在一些频率处的预加重,而在其它实施例中,DAC 112之一(诸如由频率响应/>描述的DAC 112)可以被用作期望系统的原型,其中/>。
可替代地,在一些实施例中,可以对每一个TIDAC 110的频率响应进行平均以确定期望的频率响应602。应指出,在该实施例中,TIDAC 110频率响应/>可以通过设置预编码器频率响应/>并且使用表达式(13)-(15)来计算,其中A和B矩阵按照图2进行调整。假设原型DAC 112响应已经被挑选并指定为/>,通过针对图2中的全部m(m=0,1,...,M-1)设置/>,可以由校正滤波器处理器600来确定期望的AC矩阵。然后,可以示出这样的系统成为具有AC矩阵分量的LTI系统:
(22)
其中引入因子(或等效地/>)以将预处理阶段中可能的延迟编入预算。在真实信号的情形中,如果从1计数,在表达式(22)中所示出的准对角矩阵中的偶数行可以由它们的复共轭值替换。
接下来,可以测量TIDAC AC矩阵。使用图2作为参考,滤波器/>可以用统一(unity)滤波器替换以获得TIDAC系统100模型,而不用在DSP 102中实行数据预处理。如果使用图3作为参考,则分析滤波器/>减小到“时间推进元素(advance intime element)”/>。
为了测量图3的示图的AC矩阵,依次应用如由上面的表达式(16)和(17)给出的在M个频率处、具有F D 的采样速率的多个离散时间正弦波信号。在由上面的表达式(18)和(19)给出的每一个频率处测量离散傅里叶变换(DFT)。这是通过由具有的采样速率的ADC 604处理如上面提到的具有统一滤波器的TIDAC系统100的模拟输出来完成。
当具有第p个频率的正弦波被应用于每个DAC 112时,测量的频率响应矩阵的第个条目将是在第k个频率处测量的DFT值。通过变化初始频率点/>,可以确定测量的频率响应矩阵(每个具有大小/>)以供未来处理。通过由/>指定测量的频率矩阵中的一个,可以从表达式(13)确定对应的AC矩阵/>:
(23)
其中矩阵E的条目是上面讨论的“时间推进元素”,其由下式给出:
(24)
即,校正滤波器处理器600使用表达式(23)和(24)以及测量的频率矩阵来确定AC矩阵/>。
然而,为了确定测量的频率矩阵而测量的完整频率集可能对于TIDAC系统100的测量是不可行的。在这样的情况下,测量的频率矩阵/>将包含可以基于可用测量进行内插的空位。
图7图示了测量的频率矩阵的示例,其中该系统具有四个TIDAC112,它们具有完整AC矩阵的绝对值。如图7中指示的,应该沿折叠的子对角线实行内插。
即,四个内插中的一个应该沿着对角线完成,该对角线在AC矩阵元素(1,1)处开始并且去往右且向下到元素(8,8),然后往回折叠并且从元素(9,8)去往左且向下到元素(16,1)。可以在图7中所示出的其它三个对角线上实现类似的内插过程。
由于AC矩阵元素是复数的,因此需要针对绝对值并针对相位值在频域中实行内插。为了避免与相位模糊相关的不准确性,在一些实施例中,可以通过将测量的复数AC值除以指数因子来从相位测量中移除线性趋势,该指数因子考虑到由DAC 112和测量ADC 604引入的共同延迟。在以下假设下可以从测量中已知或估计该延迟量:有可能触发ADC 604捕获由DAC 112生成的波形,使得ADC 604将始终以相对于DAC数据的相同延迟来捕获波形。例如,可以向TIDAC 110馈送正弦波数据,其中相位零数据被馈送到第一子DAC 112并且利用ADC 604捕获DAC 112输出。然后以另一个正弦波频率重复该操作,再次将相位零数据馈送到第一子DAC 112,并且以与第一实例中相同的延迟捕获ADC 604输出。
在可替代的实施例中,可以将标记放置在TIDAC 110输入数据上以跟踪延迟。然而,标记有时可能在通过数字到模拟并且然后模拟到数字转换进行处理时分散,使得标记不如上面的操作可靠。
一旦已经内插AC矩阵的必需值,则校正滤波器处理器600使用上面的表达式(23)来计算AC矩阵/>。
一旦已经识别期望的频率响应矩阵和TIDAC频率响应矩阵/>,则对应于TIADC的数字预处理部分的AC矩阵/>可以通过以下表达式确定:
(25)
其中欧几里德范数——或在矩阵的情况下也称为弗罗贝尼乌斯范数——被用于近似误差的最小化。根据表达式(25),下面的表达式(26)如下。
如果K=M,,则图1中的TIDAC系统100将匹配图2中呈现的离散时间模型,并且在下面的表达式(27)中定义矩阵/>,该矩阵/>具有对应于预编码器频率响应/>的条目。
(26)
(27)
然后,使用表达式(13),这可以被重写为:
(28)
矩阵E在表达式(24)中指定,使得:
(29)
然后,根据中的条目,可以使用表达式(27)找到预处理滤波器104的频率响应/>,使得:
(30)
可以由校正滤波器处理器600针对不同的频率组重复上面的表达式。一旦已经确定全部必需的频率组,则校正滤波器处理器600可以确定近似这些所确定响应的DSP滤波器104。
首先,为了区分不同的频率组,引入符号、/>,其中n指示频率组号码。如之前那样,下标索引p、k示出了组内部的频率索引。频率/> 、/>与该组的初始频率/>、相关,如表达式(16)-(19)中指定的。
给定频率响应,校正滤波器处理器600确定具有近似/>的频率响应的M个预处理滤波器104。如果使用FIR滤波器,则使用指定/>;对于具有系数/>的第m个FIR滤波器,第m个FIR滤波器响应是:
(31)
第m个FIR系数可以通过表达式(32)中示出的加权最小均方(WLMS)运算找到:
(32)
为了求解表达式(32)以通过校正滤波器处理器600确定FIR系数,利用条目来引入矩阵符号F,其中s是F的列索引,并且n+pN是F的行索引;利用条目/>来引入列向量/>,/>使用与/>的行索引相同的索引布置;以及利用对角条目/>来引入对角矩阵/>,对角条目/>是频率/>的加权因子。然后WLMS解由表达式(33)给出:
(33)
使用表达式(33),校正滤波器处理器600可以确定TIDAC系统100的每一个DAC信道的FIR滤波器系数。
到目前为止,在用于捕获TIDAC系统100输出的ADC 604具有等于DAC采样速率的倍数的采样速率的假设下,已经提供了上面讨论的表达式。然而,在一些实施例中,可能不是这种情形。在这样的实施例中,ADC 604采样速率F A 和TIDAC系统100采样速率F D 的关系可以如表达式(34)中示出的那样是相关的,其中P 1 和P 2 是一些整数:
(34)
如果ADC 604奈奎斯特速率高于DAC 112带宽,则可以使用定时内插而不是上面讨论的频率内插来在DAC 112输出速率的倍数处内插样本。然而,在一些实施例中,如果通过将ADC 604采样速率考虑在内来挑选DAC校准频率,则可能不需要内插。
首先,挑选ADC捕获数据的DFT处理长度N A 。然后,指定DAC捕获数据的处理长度:
(35)
以赫兹(Hz)为单位的校准频率可以如表达式(36)中示出的那样来挑选,其中挑选整数、校准索引使得校准频率/>满足上面的表达式(3)和(10):
(36)
这使得DAC校准DFT箱(bin)等于ADC 604 DFT 箱 />,并且允许校正滤波器处理器600基于ADC 604输出的DFT值来计算DAC AC矩阵/>的值。
本公开的方面可以在特别创建的硬件、固件、数字信号处理器上或者在包括根据编程指令操作的处理器的专门编程的计算机上进行操作。如本文中使用的术语控制器或处理器意图包括微处理器、微计算机、专用集成电路(ASIC)和专用硬件控制器。本公开的一个或多个方面可以被体现在由一个或多个计算机(包括监视模块)或其它设备来执行的计算机可用数据和计算机可执行指令中,诸如在一个或多个程序模块中。一般而言,程序模块包括:当由计算机或其它设备中的处理器执行时实行特定任务或实现特定抽象数据类型的例程、程序、对象、组件、数据结构等等。计算机可执行指令可以存储在计算机可读存储介质上,该计算机可读存储介质诸如硬盘、光学盘、可移除存储介质、固态存储器、随机存取存储器(RAM)等。如本领域技术人员将领会到的,程序模块的功能性可以在各种方面中按照期望的那样进行组合或分布。此外,功能性可以整体地或部分地体现在诸如集成电路、FPGA等等固件或硬件等同物中。特定数据结构可以被用来更有效地实现本公开的一个或多个方面,并且在本文中描述的计算机可执行指令和计算机可用数据的范围内构思这样的数据结构。
在一些情况下,所公开的方面可以实现在硬件、固件、软件或其任何组合中。也可以将所公开的方面实现为由一个或多个计算机可读存储介质承载的或被存储在一个或多个计算机可读存储介质上的指令,其可以被一个或多个处理器读取和执行。这样的指令可以被称为计算机程序产品。如本文中讨论的,计算机可读介质意指可以由计算设备访问的任何介质。作为举例而非限制,计算机可读介质可以包括计算机存储介质和通信介质。
计算机存储介质意指可以被用来存储计算机可读信息的任何介质。作为举例而非限制,计算机存储介质可以包括:RAM、ROM、电可擦除可编程只读存储器(EEPROM)、闪速存储器或其它存储器技术、致密盘只读存储器(CD-ROM)、数字视频盘(DVD),或其它光学盘存储装置、磁带盒、磁带、磁盘存储装置或其它磁存储设备,以及用任何技术实现的任何其它易失性或非易失性、可移除或非可移除的介质。计算机存储介质排除信号本身和信号传输的暂时性形式。
通信介质意指可以被用于计算机可读信息的通信的任何介质。作为举例而非限制,通信介质可以包括同轴线缆、光纤线缆、空气,或适合于电、光学、射频(RF)、红外、声学或其它类型的信号的通信的任何其它介质。
示例
下面提供本文中公开的技术的说明性示例。该技术的实施例可以包括下面描述的示例中的任何一个或多个及任何组合。
示例1是用于校准用于时间交织数模转换器(TIDAC)系统的预处理滤波器的方法,其包括:将TIDAC系统的第一数模转换器(DAC)处的离散波形转换成第一模拟信号;将第二DAC处的离散波形转换成TIDAC系统的第二模拟信号;将第一模拟信号和第二模拟信号组合成组合的模拟信号;经由模数转换器(ADC)将组合的模拟信号转换成数字信号,以确定TIDAC系统的实际频率响应;接收TIDAC系统的期望的频率响应;以及基于TIDAC系统的实际频率响应和TIDAC系统的期望的频率响应,生成用于第一DAC和第二DAC中的至少一个的预处理滤波器。
示例2是示例1的方法,其中确定用于第一DAC和第二DAC中的至少一个的预处理滤波器包括:选择用于预处理滤波器的滤波器系数,所述滤波器系数减小期望的频率响应与具有利用预处理滤波器预处理的输入的DAC的频率响应之间的差异。
示例3是示例1或2的方法,其中预处理滤波器是有限脉冲响应(FIR)滤波器。
示例4是示例3的方法,其中确定FIR滤波器包括:通过加权最小均方运算来确定FIR滤波器系数。
示例5是示例1-4中任一个的方法,其中ADC采样速率不是第一DAC和第二DAC的采样速率的整数倍数。
示例6是示例5的方法,进一步包括:基于ADC采样速率确定用于第一DAC和第二DAC中的至少一个的预处理滤波器。
示例7是示例5的方法,进一步包括:确定组合的模拟信号是否是有效频率,并且当组合的模拟信号不是有效频率时,通过基于相应的DAC采样速率内插相应的ADC输出的样本来确定实际频率响应。
示例8是示例1-7中任一个的方法,其中实际频率响应是第一实际频率响应,所述方法进一步包括:通过基于实际频率响应内插第二实际频率响应来生成TIDAC系统的第二实际频率响应;生成用于第一DAC和第二DAC中的至少一个的预处理滤波器包括基于TIDAC系统的第一实际频率响应、TIDAC系统的第二实际频率响应以及TIDAC系统的期望的频率响应来生成预处理滤波器。
示例9是时间交织数模转换器(DAC)系统,其包括:多个时间交织DAC,其被配置成将经滤波的数字信号转换成模拟信号;多个预处理滤波器,每个预处理滤波器与所述多个时间交织DAC中的相应一个相关联,并且每个预处理滤波器被配置成接收数字信号并且输出经滤波的数字信号,预处理滤波器基于所述多个时间交织DAC之间的所测量的失配来确定;以及组合器,其被配置成组合由每一个DAC输出的每一个模拟信号,并且输出组合的模拟信号。
示例10是示例9的时间交织DAC系统,其中每个预处理滤波器是有限脉冲响应滤波器。
示例11是示例9或10的时间交织DAC系统,其中预处理滤波器均被配置成对数字信号进行预处理以校正所述多个时间交织DAC之间的失配。
示例12是示例1-11中任一个的时间交织DAC系统,其中每个预处理滤波器基于相应的时间交织DAC的实际频率响应和所述相应的时间交织DAC的期望的频率响应来确定。
示例13是示例12的时间交织DAC系统,其中每个预处理滤波器通过最小化所述相应的时间交织DAC的期望的频率响应与相应的预处理滤波器的频率响应和所述相应的时间交织DAC的实际频率响应的乘积之间的差异来确定。
示例14是示例9-13中任一个的时间交织DAC系统,进一步包括:相应的下采样器,其被配置成接收经滤波的数字信号并且对经滤波的数字信号进行下采样。
示例15是一个或多个计算机可读存储介质,其上存储有指令,所述指令当由校准系统的处理器执行时使得校准系统:将时间交织数模转换器(TIDAC)系统的第一数模转换器(DAC)处的离散波形转换成第一模拟信号;将第二DAC处的离散波形转换成TIDAC系统的第二模拟信号;将第一模拟信号和第二模拟信号组合成组合的模拟信号;经由模数转换器(ADC)将组合的模拟信号转换成数字信号,以确定TIDAC系统的实际频率响应;接收TIDAC系统的期望的频率响应;以及基于TIDAC系统的实际频率响应和TIDAC系统的期望的频率响应,生成用于第一DAC和第二DAC中的至少一个的预处理滤波器。
示例16是示例15的一个或多个计算机可读存储介质,其中所述指令进一步使得校准系统通过选择用于预处理滤波器的滤波器系数来确定用于第一DAC和第二DAC中的至少一个的预处理滤波器,所述滤波器系数减小期望的频率响应与具有利用预处理滤波器预处理的输入的DAC的频率响应之间的差异。
示例17是示例15或16的一个或多个计算机可读存储介质,其中预处理滤波器是有限脉冲响应(FIR)滤波器。
示例18是示例17的一个或多个计算机可读存储介质,其中所述指令进一步使得校准系统通过经由加权最小均方运算确定FIR滤波器系数来确定FIR滤波器。
示例19是示例1-18中任一个的一个或多个计算机可读存储介质,其中ADC采样速率不是第一DAC和第二DAC的采样速率的整数倍数。
示例20是示例19的一个或多个计算机可读存储介质,进一步包括:基于ADC采样速率确定用于第一DAC和第二DAC中的至少一个的预处理滤波器。
所公开的主题的先前描述的版本具有所描述的或对于普通技术人员将清楚的很多优点。即使如此,并不是在所公开的装置、系统或方法的全部版本中都要求这些优点或特征。
附加地,该书面描述参照特定的特征。要理解的是,本说明书中的公开包括那些特定特征的全部可能组合。在特定方面或示例的上下文中公开了特定特征的情况下,该特征也可以在可能的范围内被用在其它方面和示例的上下文中。
而且,当在本申请中参照具有两个或更多个所定义的步骤或操作的方法时,可以以任何顺序或同时地施行所定义的步骤或操作,除非上下文排除那些可能性。
尽管已经出于说明目的说明和描述了本发明的具体示例,但将理解的是,在不脱离本发明的精神和范围的情况下可以做出各种修改。因此,本发明不应受除了所附权利要求之外的限制。
Claims (20)
1.一种用于校准用于时间交织数模转换器(TIDAC)系统的预处理滤波器的方法,其包括:
将TIDAC系统的第一数模转换器(DAC)处的处于第一频率的第一离散波形转换成第一模拟信号,并将TIDAC系统的第二DAC处的处于第一频率的第一离散波形转换成第二模拟信号;
将第一DAC处的处于第二频率的第二离散波形转换成第三模拟信号,并将第二DAC处的处于第二频率的第二离散波形转换成第四模拟信号;
将第一模拟信号和第二模拟信号组合成第一组合模拟信号,并将第三模拟信号和第四模拟信号组合成第二组合模拟信号;
经由模数转换器(ADC)将第一组合模拟信号转换成第一数字信号并将第二组合模拟信号转换成第二数字信号;
通过经由离散傅里叶变换将第一数字信号和第二数字信号变换成相应频率响应信号并基于相应频率响应生成实际频率响应矩阵,来确定TIDAC系统的实际频率响应;
接收TIDAC系统的期望的频率响应矩阵;以及
基于TIDAC系统的实际频率响应矩阵和TIDAC系统的期望的频率响应矩阵,生成用于第一DAC和第二DAC中的至少一个的预处理滤波器。
2.如权利要求1所述的方法,其中确定用于第一DAC和第二DAC中的至少一个的预处理滤波器包括:选择用于预处理滤波器的滤波器系数,所述滤波器系数减小期望的频率响应矩阵与具有利用预处理滤波器预处理的输入的DAC的频率响应矩阵之间的差异。
3.如权利要求1所述的方法,其中预处理滤波器是有限脉冲响应(FIR)滤波器。
4.如权利要求3所述的方法,其中确定FIR滤波器包括:通过加权最小均方运算来确定FIR滤波器系数。
5.如权利要求1所述的方法,其中ADC采样速率不是第一DAC和第二DAC的采样速率的整数倍数。
6.如权利要求5所述的方法,进一步包括:基于ADC采样速率确定用于第一DAC和第二DAC中的至少一个的预处理滤波器。
7.如权利要求5所述的方法,进一步包括:确定组合模拟信号是否是有效频率,并且当组合的模拟信号不是有效频率时,通过基于相应的DAC采样速率内插相应的ADC输出的样本来确定实际频率响应矩阵。
8.如权利要求1所述的方法,其中实际频率响应矩阵是第一实际频率响应矩阵,所述方法进一步包括:
通过基于第一实际频率响应矩阵内插第二实际频率响应矩阵来生成TIDAC系统的第二实际频率响应矩阵;生成用于第一DAC和第二DAC中的至少一个的预处理滤波器包括基于TIDAC系统的第一实际频率响应矩阵、TIDAC系统的第二实际频率响应矩阵以及TIDAC系统的期望的频率响应矩阵来生成预处理滤波器。
9.一种时间交织数模转换器(DAC)系统,其包括:
多个时间交织DAC,其被配置成将数字信号转换成模拟信号;
多个预处理滤波器,每个预处理滤波器与所述多个时间交织DAC中的相应一个相关联,并且每个预处理滤波器被配置成接收数字信号并且输出经滤波的数字信号,预处理滤波器基于所述多个时间交织DAC之间的所测量的失配来确定;
组合器,其被配置成组合由每一个DAC输出的每一个模拟信号,并且输出组合的模拟信号;以及
预处理滤波器,其被配置成:
将时间交织DAC的第一DAC处的处于第一频率的第一离散波形转换成第一模拟信号,并将时间交织DAC的第二DAC处的处于第一频率的第一离散波形转换成第二模拟信号;
将第一DAC处的处于第二频率的第二离散波形转换成第三模拟信号,并将第二DAC处的处于第二频率的第二离散波形转换成第四模拟信号;
将第一模拟信号和第二模拟信号组合成第一组合模拟信号,并将第三模拟信号和第四模拟信号组合成第二组合模拟信号;
经由模数转换器(ADC)将第一组合模拟信号转换成第一数字信号并将第二组合模拟信号转换成第二数字信号;
通过经由离散傅里叶变换将第一数字信号和第二数字信号变换成相应频率响应信号并基于相应频率响应生成实际频率响应矩阵,来确定时间交织DAC系统的实际频率响应;以及
基于时间交织DAC的实际频率响应矩阵和时间交织DAC的期望的频率响应矩阵,生成用于第一DAC和第二DAC中的至少一个的预处理滤波器。
10.如权利要求9所述的时间交织DAC系统,其中每个预处理滤波器是有限脉冲响应滤波器。
11.如权利要求9所述的时间交织DAC系统,其中预处理滤波器均被配置成对数字信号进行预处理以校正所述多个时间交织DAC之间的失配。
12.如权利要求9所述的时间交织DAC系统,其中每个预处理滤波器基于相应的时间交织DAC的实际频率响应和所述相应的时间交织DAC的期望的频率响应来确定。
13.如权利要求12所述的时间交织DAC系统,其中每个预处理滤波器通过最小化所述相应的时间交织DAC的期望的频率响应与相应的预处理滤波器的频率响应和所述相应的时间交织DAC的实际频率响应的乘积之间的差异来确定。
14.如权利要求9所述的时间交织DAC系统,进一步包括:相应的下采样器,其被配置成接收经滤波的数字信号并且对经滤波的数字信号进行下采样。
15.一个或多个计算机可读存储介质,其上存储有指令,所述指令当由校准系统的处理器执行时使得校准系统:
将时间交织数模转换器(TIDAC)系统的第一数模转换器(DAC)处的处于第一频率的第一离散波形转换成第一模拟信号,并将TIDAC系统的第二DAC处的处于第一频率的第一离散波形转换成第二模拟信号;
将第一DAC处的处于第二频率的第二离散波形转换成第三模拟信号,并将第二DAC处的处于第二频率的第二离散波形转换成第四模拟信号;
将第一模拟信号和第二模拟信号组合成第一组合模拟信号,并将第三模拟信号和第四模拟信号组合成第二组合模拟信号;
经由模数转换器(ADC)将第一组合模拟信号转换成第一数字信号并将第二组合模拟信号转换成第二数字信号;
接收TIDAC系统的期望的频率响应矩阵;以及
基于TIDAC系统的实际频率响应矩阵和TIDAC系统的期望的频率响应矩阵,生成用于第一DAC和第二DAC中的至少一个的预处理滤波器。
16.如权利要求15所述的一个或多个计算机可读存储介质,其中所述指令进一步使得校准系统通过选择用于预处理滤波器的滤波器系数来确定用于第一DAC和第二DAC中的至少一个的预处理滤波器,所述滤波器系数减小期望的频率响应与具有利用预处理滤波器预处理的输入的DAC的频率响应之间的差异。
17.如权利要求15所述的一个或多个计算机可读存储介质,其中预处理滤波器是有限脉冲响应(FIR)滤波器。
18.如权利要求17所述的一个或多个计算机可读存储介质,其中所述指令进一步使得校准系统通过经由加权最小均方运算确定FIR滤波器系数来确定FIR滤波器。
19.如权利要求15所述的一个或多个计算机可读存储介质,其中ADC采样速率不是第一DAC和第二DAC的采样速率的整数倍数。
20.如权利要求19所述的一个或多个计算机可读存储介质,进一步包括:基于ADC采样速率确定用于第一DAC和第二DAC中的至少一个的预处理滤波器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/042258 | 2018-07-23 | ||
US16/042,258 US10340933B1 (en) | 2018-07-23 | 2018-07-23 | Time interleaved digital-to-analog converter correction |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110752844A CN110752844A (zh) | 2020-02-04 |
CN110752844B true CN110752844B (zh) | 2024-04-19 |
Family
ID=67069576
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910665444.XA Active CN110752844B (zh) | 2018-07-23 | 2019-07-23 | 时间交织数模转换器校正 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10340933B1 (zh) |
JP (1) | JP2020025257A (zh) |
CN (1) | CN110752844B (zh) |
DE (1) | DE102019119776B4 (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11146298B2 (en) * | 2018-12-31 | 2021-10-12 | Tektronix, Inc. | Split frequency band signal paths for signal sources |
US10735013B2 (en) * | 2018-12-31 | 2020-08-04 | Tektronix, Inc. | Linear and non-linear calibration for time interleaved digital-to-analog converter |
WO2022199114A1 (zh) * | 2021-03-26 | 2022-09-29 | 华为技术有限公司 | 信号处理的方法及信号处理装置 |
US20230138082A1 (en) * | 2021-10-28 | 2023-05-04 | Avago Technologies International Sales Pte. Limited | System for and method of digital to analog conversion frequency distortion compensation |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1845487A (zh) * | 2005-07-11 | 2006-10-11 | 西安电子科技大学 | 准正交时分复用传输方法及系统 |
CN103580693A (zh) * | 2012-07-23 | 2014-02-12 | 特克特朗尼克公司 | 时间交错模数转换器失配校正 |
US9007250B1 (en) * | 2013-10-22 | 2015-04-14 | L-3 Communications Corp. | Time-interleaved and sub-band reconstruction approaches to digital-to-analog conversion for high sample rate waveform generation |
WO2015120315A1 (en) * | 2014-02-06 | 2015-08-13 | Massachusetts Institute Of Technology | Reducing timing-skew errors in time-interleaved adcs |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6473011B1 (en) * | 1999-08-19 | 2002-10-29 | Jesper Steensgaard-Madsen | Serial D/A converter compensating for capacitor mismatch errors |
JP4774953B2 (ja) * | 2005-11-28 | 2011-09-21 | 株式会社日立製作所 | 時間インターリーブad変換器 |
US8410843B2 (en) * | 2011-01-10 | 2013-04-02 | Massachusetts Institute Of Technology | Polyphase nonlinear digital predistortion |
US9680497B2 (en) * | 2014-03-26 | 2017-06-13 | Syntropy Systems, Llc | Conversion of a discrete-time quantized signal into a continuous-time, continuously variable signal |
-
2018
- 2018-07-23 US US16/042,258 patent/US10340933B1/en active Active
-
2019
- 2019-07-22 DE DE102019119776.7A patent/DE102019119776B4/de active Active
- 2019-07-23 JP JP2019135629A patent/JP2020025257A/ja active Pending
- 2019-07-23 CN CN201910665444.XA patent/CN110752844B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1845487A (zh) * | 2005-07-11 | 2006-10-11 | 西安电子科技大学 | 准正交时分复用传输方法及系统 |
CN103580693A (zh) * | 2012-07-23 | 2014-02-12 | 特克特朗尼克公司 | 时间交错模数转换器失配校正 |
US9007250B1 (en) * | 2013-10-22 | 2015-04-14 | L-3 Communications Corp. | Time-interleaved and sub-band reconstruction approaches to digital-to-analog conversion for high sample rate waveform generation |
WO2015120315A1 (en) * | 2014-02-06 | 2015-08-13 | Massachusetts Institute Of Technology | Reducing timing-skew errors in time-interleaved adcs |
Also Published As
Publication number | Publication date |
---|---|
DE102019119776B4 (de) | 2023-03-16 |
DE102019119776A1 (de) | 2020-01-23 |
US10340933B1 (en) | 2019-07-02 |
JP2020025257A (ja) | 2020-02-13 |
CN110752844A (zh) | 2020-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110752844B (zh) | 时间交织数模转换器校正 | |
JP6508665B2 (ja) | 時間インタリーブadcの不整合補正方法 | |
JP4813473B2 (ja) | アナログデジタル変換装置、プログラム、及び記録媒体 | |
JP4813474B2 (ja) | アナログデジタル変換装置、プログラム、及び記録媒体 | |
Petraglia et al. | High-speed A/D conversion incorporating a QMF bank | |
EP1655841B1 (en) | Calibration system and method for a linearity corrector using filter products | |
US10735013B2 (en) | Linear and non-linear calibration for time interleaved digital-to-analog converter | |
WO2006075505A1 (ja) | 改良された時間インタリーブ方式のアナログ-デジタル変換装置及びそれを用いる高速信号処理システム | |
US6819279B2 (en) | Method and apparatus for the recovery of signals acquired by an interleaved system of digitizers with mismatching frequency response characteristics | |
CN103067006A (zh) | 一种针对时间交替模数转换系统时间误差的实时校正方法 | |
JP2012512551A (ja) | 非線形性誤差の評価及び補償のための方法及び装置 | |
WO2014153609A1 (en) | Audio filtering with virtual sample rate increases | |
CN109936366B (zh) | 信号路径线性化 | |
WO2004077776A1 (ja) | デジタイザ装置、波形発生装置、変換方法、波形発生方法、及びそのプログラムを記録した記録媒体 | |
JP4542935B2 (ja) | A/d変換装置 | |
JP2005347967A (ja) | アナログディジタル変換方法、及びアナログディジタル変換装置 | |
Stanković et al. | An ideal OMP based complex-time distribution | |
JP5331823B2 (ja) | アナログデジタル変換方法、及びアナログデジタル変換装置 | |
Zhixiang et al. | channel mismatch calibration in time-interleaved ADCs based on one-dimensional optimization and trigger | |
CN110504948B (zh) | 信号处理方法及等间隔分数时延滤波器 | |
WO2009057110A2 (en) | Method and apparatus for reconstructing digitized distorted signals | |
Viswanadham et al. | Reconstruction of Periodic Band limited Signals from Non-uniform Samples | |
CN115276604A (zh) | 用于确定均衡器模块的滤波器系数的方法 | |
CN112733077A (zh) | 传感器数据的处理方法、装置、电子设备和存储介质 | |
Tan | Instrumentation and data acquisition Spring 2009 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |