JP4813474B2 - アナログデジタル変換装置、プログラム、及び記録媒体 - Google Patents
アナログデジタル変換装置、プログラム、及び記録媒体Info
- Publication number
- JP4813474B2 JP4813474B2 JP2007517913A JP2007517913A JP4813474B2 JP 4813474 B2 JP4813474 B2 JP 4813474B2 JP 2007517913 A JP2007517913 A JP 2007517913A JP 2007517913 A JP2007517913 A JP 2007517913A JP 4813474 B2 JP4813474 B2 JP 4813474B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- unit
- divided
- sequentially
- corrected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
- H03M1/0836—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of phase error, e.g. jitter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
- H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
出願番号11/138,651 出願日 2005年5月26日
前述したように、フーリエ変換部12−1が出力する周波数特性の成分は順次90度ずつ回転する。また、ADC10−2のサンプリングクロックの位相は、ADC10−0のサンプリングクロックの位相に比べ2Ts進んでいるため、フーリエ変換部12−2が出力する周波数特性の成分は、図5に示すように180度ずつ回転する。同様に、ADC10−3のサンプリングクロックの位相は、ADC10−0のサンプリングクロックの位相に比べ3Ts進んでいるため、フーリエ変換部12−3が出力する周波数特性の成分は、図5に示すように270度ずつ回転する。
・・・式(2)
・・・式(4)
但しfsは、それぞれのアナログデジタルコンバータのサンプリング周波数を示し、上式におけるk=−1から5までの項は、X(f)の帯域を[−2fs、2fs]とした場合に、帯域[0、4fs]に含まれる成分を示し、aj(k)は、j番目のアナログデジタルコンバータの周波数特性のうちの、
に対応する成分を示す。
となる補正係数L1、L2、L3を算出し、それぞれの周波数特性に乗算する。但し上式において、α、βは任意の実数。
つまり、合成段階S208では、第1領域における周波数スペクトルを、式(6)に基づいて算出される補正係数L1、L2、L3を式(9)に用いることにより算出する。また、第2領域における周波数スペクトルを、式(7)に基づいて算出される補正係数L1、L2、L3を式(9)に用いることにより算出し、第3領域における周波数スペクトルを、式(7)に基づいて算出される補正係数L1、L2、L3を式(10)に用いることにより算出し、第4領域における周波数スペクトルを、式(8)に基づいて算出される補正係数L1、L2、L3を式(10)に用いることにより算出する。このような動作により、スプリアス成分を除去した周波数スペクトルを得ることができる。
・・・式(11)
a(−1)・・・a(0)を−fs/4シフト
a(1)・・・a(0)をfs/4シフト
a(2)・・・a(0)を2fs/4シフト
a(3)・・・a(0)を3fs/4シフト
a(5)・・・a(0)を5fs/4シフト
・・・式(5)'
DFT(n)=DFTeven(n)+P×WN(n)×DFTodd(n)
・・・式(13)
但し、WN(n)は、A/Dコンバータ52のサンプリングタイミングの、理想的なサンプリングタイミングに対する位相誤差τを補正する回転演算子であり、Nは演算後のデータ数、Tsは演算後のデータのサンプリング間隔、rは図3で説明した信号成分を示す。
また、
WN(n)=e^(−j2π(1+τ/Ts)n/N)
P=e^(jπrτ/Ts)
である。
DFTeven(n)=DFT0(n)+P2×WN(n)×DFT2(n)
・・・式(14)
DFTodd(n)=DFT1(n)+P3×WN(n)×DFT3(n)
・・・式(15)
DFT(n)=DFTeven(n)+P1×WN(n)×DFTodd(n)
・・・式(16)
となる。ここで、式(14)は、バタフライ演算部84−1の入出力の関係を示し、式(15)は、バタフライ演算部84−2の入出力の関係を示し、式(16)は、バタフライ演算部84−3の入出力の関係を示す。また、P1=L1、P2=L2、P3=L3/L1である。また、バタフライ演算部84−3は、式(16)に示す出力DFT(n)に対し、
1/(a0(0)+a1(0)L1+a2(0)L2+a3(0)L3)を乗じて出力する。また、バタフライ演算部84−3は、当該出力を時間領域のデータ列に変換して出力してよい。
Claims (14)
- アナログ信号が分岐して与えられ、所定位相ずつ異なるタイミングで前記アナログ信号を順次変換する複数のAD変換部が出力するデジタルデータを補正するアナログデジタル変換装置であって、
前記複数のAD変換部が出力するそれぞれの前記デジタルデータを、それぞれの前記デジタルデータが変換されたタイミングに応じて整列させ、データシーケンスを生成するインターリーブ部と、
前記複数のAD変換部の周波数特性の誤差により生じる前記データシーケンスのデータ値の誤差を、それぞれの前記AD変換部の周波数特性に基づいて補正する補正演算部と
を備え、
前記補正演算部は、
前記データシーケンスを、所定の分割データ数毎に分割した、複数の分割データを生成するデータ分割部と、
それぞれの前記分割データの先頭又は末尾に、データ値がゼロのデータを、所定の挿入データ数だけ挿入して順次出力するデータ挿入部と、
前記データ挿入部が順次出力する前記分割データを順次取り込み、取り込んだ前記分割データに対して、それぞれの前記AD変換部の前記周波数特性に応じた補正演算を順次行った補正後データを順次出力する演算部と、
前記演算部がそれぞれの前記分割データに応じて順次出力するそれぞれの前記補正後データの末尾における前記挿入データ数のデータと、当該補正後データの次の前記補正後データの先頭における前記挿入データ数のデータとを加算して、当該補正後データと当該補正後データの次の前記補正後データとを順次連結するデータ連結部と
を有するアナログデジタル変換装置。 - 前記データ分割部は、前記演算部が順次取り込むことのできる処理データ数から前記挿入データ数を減じた値を、前記分割データ数として前記複数の分割データを生成する
請求項1に記載のアナログデジタル変換装置。 - 前記演算部は、
前記分割データのデータを、それぞれ対応する前記AD変換部ごとに分配した分配データを生成するデータ分配部と、
前記分配データに対して、周波数帯域を複数の帯域に区分けして、それぞれの帯域毎に、前記AD変換部の前記周波数特性に応じた補正係数を用いて補正バタフライ演算を行うことにより、前記補正演算を行うバタフライ演算部と
を備える請求項1に記載のアナログデジタル変換装置。 - アナログ信号が分岐して与えられ、所定位相ずつ異なるタイミングで前記アナログ信号を順次変換する複数のAD変換部が出力するデジタルデータを補正するアナログデジタル変換装置であって、
前記複数のAD変換部が出力するそれぞれの前記デジタルデータを、それぞれの前記デジタルデータが変換されたタイミングに応じて整列させ、データシーケンスを生成するインターリーブ部と、
前記複数のAD変換部の周波数特性の誤差により生じる前記データシーケンスのデータ値の誤差を、それぞれの前記AD変換部の周波数特性に基づいて補正する補正演算部と
を備え、
前記補正演算部は、
前記データシーケンスを、所定の分割データ数のデータを有する複数の分割データに分割し、それぞれの前記分割データの先頭における所定の重複データ数のデータが、当該分割データの前の前記分割データの末尾における前記重複データ数のデータと重複するように、それぞれの前記分割データを生成するデータ分割部と、
前記データ分割部が生成するそれぞれの前記分割データを順次取り込み、取り込んだ前記分割データに対して、それぞれの前記AD変換部の前記周波数特性に応じた補正演算を順次行った補正後データを順次出力する演算部と、
前記演算部がそれぞれの前記分割データに応じて順次出力するそれぞれの前記補正後データの末尾における前記重複データ数のデータ、又は当該補正後データの先頭における前記重複データ数のデータのいずれかを削除し、当該補正後データの末尾と、当該補正後データの次の前記補正後データの先頭を順次連結するデータ連結部と
を有するアナログデジタル変換装置。 - 前記データ分割部は、前記演算部が順次取り込むことのできる処理データ数を、前記分割データ数として前記複数の分割データを生成する
請求項4に記載のアナログデジタル変換装置。 - 前記演算部は、
前記分割データのデータを、それぞれ対応する前記AD変換部ごとに分配した分配データを生成するデータ分配部と、
前記分配データに対して、周波数帯域を複数の帯域に区分けして、それぞれの帯域毎に、前記AD変換部の前記周波数特性に応じた位相補正係数を用いて補正バタフライ演算を行うことにより、前記補正演算を行うバタフライ演算部と
を備える請求項4に記載のアナログデジタル変換装置。 - 前記補正演算部は、
前記AD変換部の周波数特性を予め格納する特性格納部と、
前記AD変換部の前記周波数特性を時間軸の離散信号に変換し、前記データ分割部に入力するフーリエ逆変換部と、
前記フーリエ逆変換部が前記離散信号を前記データ分割部に入力した場合に、前記データ連結部が出力する信号を、周波数軸の信号に変換するフーリエ変換部と、
前記フーリエ変換部が出力する信号と、前記特性格納部が格納した前記周波数特性とを比較し、誤差を算出する誤差算出部と、
前記誤差算出部が算出する誤差が、所定の範囲内となるように、前記挿入データ数を制御するデータ数調整部と
を更に有する請求項2に記載のアナログデジタル変換装置。 - 前記データ数調整部は、前記挿入データ数を順次変化させて、それぞれの前記挿入データ数毎に、前記誤差算出部に前記誤差を算出させる
請求項7に記載のアナログデジタル変換装置。 - 前記演算部は、前記誤差が前記所定の範囲内となったときに、前記フーリエ変換部が出力する信号を、前記AD変換部の前記周波数特性として、前記補正演算を行う
請求項8に記載のアナログデジタル変換装置。 - 前記補正演算部は、
前記AD変換部の周波数特性を予め格納する特性格納部と、
前記AD変換部の前記周波数特性を時間軸の離散信号に変換し、前記データ分割部に入力するフーリエ逆変換部と、
前記フーリエ逆変換部が前記離散信号を前記データ分割部に入力した場合に、前記データ連結部が出力する信号を、周波数軸の信号に変換するフーリエ変換部と、
前記フーリエ変換部が出力する信号と、前記特性格納部が格納した前記周波数特性とを比較し、誤差を算出する誤差算出部と、
前記誤差算出部が算出する誤差が、所定の範囲内となるように、前記重複データ数を制御するデータ数調整部と
を更に有する請求項5に記載のアナログデジタル変換装置。 - アナログ信号が分岐して与えられ、所定位相ずつ異なるタイミングで前記アナログ信号を順次変換する複数のAD変換部が出力するデジタルデータを補正するアナログデジタル変換装置を機能させるプログラムであって、
前記アナログデジタル変換装置を、
前記複数のAD変換部が出力するそれぞれの前記デジタルデータを、それぞれの前記デジタルデータが変換されたタイミングに応じて整列させ、データシーケンスを生成するインターリーブ部と、
前記複数のAD変換部の周波数特性の誤差により生じる前記データシーケンスのデータ値の誤差を、それぞれの前記AD変換部の周波数特性に基づいて補正する補正演算部と
して機能させ、
前記補正演算部を、
前記データシーケンスを、所定の分割データ数毎に分割した、複数の分割データを生成するデータ分割部と、
それぞれの前記分割データの先頭又は末尾に、データ値がゼロのデータを、所定の挿入データ数だけ挿入して順次出力するデータ挿入部と、
前記データ挿入部が順次出力する前記分割データを順次取り込み、取り込んだ前記分割データに対して、それぞれの前記AD変換部の前記周波数特性に応じた補正演算を順次行った補正後データを順次出力する演算部と、
前記演算部がそれぞれの前記分割データに応じて順次出力するそれぞれの前記補正後データの末尾における前記重複データ数のデータと、当該補正後データの次の前記補正後データの先頭における前記重複データ数のデータとを加算して、当該補正後データと当該補正後データの次の前記補正後データとを順次連結するデータ連結部と
して機能させるプログラム。 - アナログ信号が分岐して与えられ、所定位相ずつ異なるタイミングで前記アナログ信号を順次変換する複数のAD変換部が出力するデジタルデータを補正するアナログデジタル変換装置を機能させるプログラムであって、
前記アナログデジタル変換装置を、
前記複数のAD変換部が出力するそれぞれの前記デジタルデータを、それぞれの前記デジタルデータが変換されたタイミングに応じて整列させ、データシーケンスを生成するインターリーブ部と、
前記複数のAD変換部の周波数特性の誤差により生じる前記データシーケンスのデータ値の誤差を、それぞれの前記AD変換部の周波数特性に基づいて補正する補正演算部と
して機能させ、
前記補正演算部を、
前記データシーケンスを、所定の分割データ数のデータを有する複数の分割データに分割し、それぞれの前記分割データの先頭における所定の重複データ数のデータが、当該分割データの前の前記分割データの末尾における前記重複データ数のデータと重複するように、それぞれの前記分割データを生成するデータ分割部と、
前記データ分割部が生成するそれぞれの前記分割データを順次取り込み、取り込んだ前記分割データに対して、それぞれの前記AD変換部の前記周波数特性に応じた補正演算を順次行った補正後データを順次出力する演算部と、
前記演算部がそれぞれの前記分割データに応じて順次出力するそれぞれの前記補正後データの末尾における前記重複データ数のデータ、又は当該補正後データの先頭における前記重複データ数のデータのいずれかを削除し、当該補正後データの末尾と、当該補正後データの次の前記補正後データの先頭を順次連結するデータ連結部と
して機能させるプログラム。 - アナログ信号が分岐して与えられ、所定位相ずつ異なるタイミングで前記アナログ信号を順次変換する複数のAD変換部が出力するデジタルデータを補正するアナログデジタル変換装置を機能させるプログラムを格納した記録媒体であって、
前記アナログデジタル変換装置を、
前記複数のAD変換部が出力するそれぞれの前記デジタルデータを、それぞれの前記デジタルデータが変換されたタイミングに応じて整列させ、データシーケンスを生成するインターリーブ部と、
前記複数のAD変換部の周波数特性の誤差により生じる前記データシーケンスのデータ値の誤差を、それぞれの前記AD変換部の周波数特性に基づいて補正する補正演算部と
して機能させ、
前記補正演算部を、
前記データシーケンスを、所定の分割データ数毎に分割した、複数の分割データを生成するデータ分割部と、
それぞれの前記分割データの先頭又は末尾に、データ値がゼロのデータを、所定の挿入データ数だけ挿入して順次出力するデータ挿入部と、
前記データ挿入部が順次出力する前記分割データを順次取り込み、取り込んだ前記分割データに対して、それぞれの前記AD変換部の前記周波数特性に応じた補正演算を順次行った補正後データを順次出力する演算部と、
前記演算部がそれぞれの前記分割データに応じて順次出力するそれぞれの前記補正後データの末尾における前記重複データ数のデータと、当該補正後データの次の前記補正後データの先頭における前記重複データ数のデータとを加算して、当該補正後データと当該補正後データの次の前記補正後データとを順次連結するデータ連結部と
して機能させるプログラムを格納した記録媒体。 - アナログ信号が分岐して与えられ、所定位相ずつ異なるタイミングで前記アナログ信号を順次変換する複数のAD変換部が出力するデジタルデータを補正するアナログデジタル変換装置を機能させるプログラムを格納した記録媒体であって、
前記アナログデジタル変換装置を、
前記複数のAD変換部が出力するそれぞれの前記デジタルデータを、それぞれの前記デジタルデータが変換されたタイミングに応じて整列させ、データシーケンスを生成するインターリーブ部と、
前記複数のAD変換部の周波数特性の誤差により生じる前記データシーケンスのデータ値の誤差を、それぞれの前記AD変換部の周波数特性に基づいて補正する補正演算部と
して機能させ、
前記補正演算部を、
前記データシーケンスを、所定の分割データ数のデータを有する複数の分割データに分割し、それぞれの前記分割データの先頭における所定の重複データ数のデータが、当該分割データの前の前記分割データの末尾における前記重複データ数のデータと重複するように、それぞれの前記分割データを生成するデータ分割部と、
前記データ分割部が生成するそれぞれの前記分割データを順次取り込み、取り込んだ前記分割データに対して、それぞれの前記AD変換部の前記周波数特性に応じた補正演算を順次行った補正後データを順次出力する演算部と、
前記演算部がそれぞれの前記分割データに応じて順次出力するそれぞれの前記補正後データの末尾における前記重複データ数のデータ、又は当該補正後データの先頭における前記重複データ数のデータのいずれかを削除し、当該補正後データの末尾と、当該補正後データの次の前記補正後データの先頭を順次連結するデータ連結部と
して機能させるプログラムを格納した記録媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/138,651 US7292166B2 (en) | 2005-05-26 | 2005-05-26 | Analog/digital converter and program therefor |
US11/138,651 | 2005-05-26 | ||
PCT/JP2006/310543 WO2006126672A1 (ja) | 2005-05-26 | 2006-05-26 | アナログデジタル変換装置、プログラム、及び記録媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2006126672A1 JPWO2006126672A1 (ja) | 2008-12-25 |
JP4813474B2 true JP4813474B2 (ja) | 2011-11-09 |
Family
ID=37452093
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007517913A Expired - Fee Related JP4813474B2 (ja) | 2005-05-26 | 2006-05-26 | アナログデジタル変換装置、プログラム、及び記録媒体 |
Country Status (3)
Country | Link |
---|---|
US (3) | US7292166B2 (ja) |
JP (1) | JP4813474B2 (ja) |
WO (1) | WO2006126672A1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7460043B2 (en) * | 2005-06-03 | 2008-12-02 | General Electric Company | Analog-to-digital converter compensation system and method |
US7541958B2 (en) * | 2006-12-30 | 2009-06-02 | Teradyne, Inc. | Error reduction for parallel, time-interleaved analog-to-digital converter |
JP5070571B2 (ja) * | 2007-12-27 | 2012-11-14 | 株式会社アドバンテスト | アナログデジタル変換装置、アナログデジタル変換方法、制御装置及びプログラム |
JP5049305B2 (ja) * | 2008-03-10 | 2012-10-17 | アンリツ株式会社 | 周波数変換装置 |
WO2010082268A1 (ja) * | 2009-01-19 | 2010-07-22 | 株式会社アドバンテスト | アナログデジタル変換方法、及びアナログデジタル変換装置 |
JP5095007B2 (ja) | 2009-02-19 | 2012-12-12 | 株式会社日立製作所 | アナログデジタル変換器および半導体集積回路装置 |
DE102009040775B4 (de) * | 2009-02-27 | 2017-06-08 | Anritsu Corp. | Frequenzumwandlungssystem |
JP4999885B2 (ja) * | 2009-06-05 | 2012-08-15 | 株式会社アドバンテスト | アナログ信号処理装置、方法、プログラム、記録媒体 |
EP2448118A1 (en) * | 2010-10-27 | 2012-05-02 | ST-Ericsson SA | Method of making a linear periodically time varying system shift-invariant |
CN101977055B (zh) * | 2010-11-12 | 2014-10-22 | 上海华岭集成电路技术股份有限公司 | 模数转换器数字地与模拟地连接状况的测试方法 |
TWI605687B (zh) * | 2013-03-08 | 2017-11-11 | 安娜卡敦設計公司 | 時間交錯類比至數位轉換器之缺陷的估計 |
EP2849346B1 (en) * | 2013-09-12 | 2019-08-21 | Socionext Inc. | Mixed-signal circuitry |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4621286A (en) * | 1984-05-29 | 1986-11-04 | Rca Corporation | Spatial-temporal frequency interleaved processing of a television signal with reduced amplitude interleaved sections |
US5294926A (en) * | 1992-10-09 | 1994-03-15 | Hewlett-Packard Company | Timing and amplitude error estimation for time-interleaved analog-to-digital converters |
US5376938A (en) * | 1994-04-04 | 1994-12-27 | The United States Of America As Represented By The Secretary Of The Navy | Method and apparatus for maintaining linearity and frequency accuracy of an FM chirp waveform |
JPH09219693A (ja) * | 1996-02-09 | 1997-08-19 | Mitsubishi Electric Corp | デジタル放送受信機 |
KR100230271B1 (ko) * | 1997-01-10 | 1999-11-15 | 윤종용 | Ofdm 시스템 수신기의 미세 fft 윈도우 위치 복원장치 |
US6130922A (en) * | 1997-05-02 | 2000-10-10 | Lsi Logic Corporation | Demodulating digital video broadcast signals |
GB2332603B (en) * | 1997-12-22 | 2000-07-19 | Lsi Logic Corp | Improvements relating to multidirectional communication systems |
SE513044C2 (sv) * | 1997-12-29 | 2000-06-26 | Ericsson Telefon Ab L M | Analog-digitalomvandlare med global klocka och global strömställare |
US6324212B1 (en) * | 1999-02-12 | 2001-11-27 | Siemens Information And Communication Networks, Inc. | Apparatus using low spectrum selectively for providing both ADSL and POTS service |
DE10007148C2 (de) * | 1999-02-17 | 2003-06-18 | Advantest Corp | Hochgeschwindigkeits-Wellenformdigitalisierer mit einer Phasenkorrekturvorrichtung und Verfahren zur Phasenkorrektur |
US6628735B1 (en) * | 1999-12-22 | 2003-09-30 | Thomson Licensing S.A. | Correction of a sampling frequency offset in an orthogonal frequency division multiplexing system |
JP4560187B2 (ja) * | 2000-08-30 | 2010-10-13 | 株式会社アドバンテスト | インターリーブad変換方式波形ディジタイザ装置 |
JP3745962B2 (ja) * | 2001-01-24 | 2006-02-15 | 株式会社アドバンテスト | インターリーブad変換方式波形ディジタイザ装置、及び試験装置 |
US6809668B2 (en) * | 2001-01-24 | 2004-10-26 | Advantest Corporation | Interleaving A/D conversion type waveform digitizer module and a test apparatus |
JP2002246910A (ja) * | 2001-02-20 | 2002-08-30 | Advantest Corp | インターリーブad変換方式波形ディジタイザ装置 |
US6701297B2 (en) * | 2001-03-02 | 2004-03-02 | Geoffrey Layton Main | Direct intermediate frequency sampling wavelet-based analog-to-digital and digital-to-analog converter |
US6473013B1 (en) * | 2001-06-20 | 2002-10-29 | Scott R. Velazquez | Parallel processing analog and digital converter |
US6915225B2 (en) * | 2003-05-15 | 2005-07-05 | Northrop Grumman Corporation | Method, apparatus and system for digital data resampling utilizing fourier series based interpolation |
US7119724B1 (en) * | 2005-05-25 | 2006-10-10 | Advantest Corporation | Analog digital converter and program therefor |
-
2005
- 2005-05-26 US US11/138,651 patent/US7292166B2/en not_active Expired - Fee Related
-
2006
- 2006-02-21 US US11/358,452 patent/US7471221B2/en not_active Expired - Fee Related
- 2006-05-26 WO PCT/JP2006/310543 patent/WO2006126672A1/ja active Application Filing
- 2006-05-26 JP JP2007517913A patent/JP4813474B2/ja not_active Expired - Fee Related
-
2007
- 2007-09-29 US US11/864,937 patent/US7609183B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7609183B2 (en) | 2009-10-27 |
US7292166B2 (en) | 2007-11-06 |
US7471221B2 (en) | 2008-12-30 |
US20080272942A1 (en) | 2008-11-06 |
US20060267813A1 (en) | 2006-11-30 |
WO2006126672A1 (ja) | 2006-11-30 |
US20060267814A1 (en) | 2006-11-30 |
JPWO2006126672A1 (ja) | 2008-12-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4813474B2 (ja) | アナログデジタル変換装置、プログラム、及び記録媒体 | |
JP4813473B2 (ja) | アナログデジタル変換装置、プログラム、及び記録媒体 | |
JP4560187B2 (ja) | インターリーブad変換方式波形ディジタイザ装置 | |
JP3984284B2 (ja) | 改良された時間インタリーブ方式のアナログ−デジタル変換装置及びそれを用いる高速信号処理システム | |
JP3745962B2 (ja) | インターリーブad変換方式波形ディジタイザ装置、及び試験装置 | |
US7821432B2 (en) | Analog digital convert apparatus, analog digital convert method, control apparatus and program | |
CN110752844B (zh) | 时间交织数模转换器校正 | |
US20040174284A1 (en) | Method and apparatus for the recovery of signals acquired by an interleaved system of digitizers with mismatching frequency response characteristics | |
JP5080349B2 (ja) | アナログデジタル変換装置、アナログデジタル変換方法、試験装置、および、プログラム | |
WO2004077776A1 (ja) | デジタイザ装置、波形発生装置、変換方法、波形発生方法、及びそのプログラムを記録した記録媒体 | |
JP4542935B2 (ja) | A/d変換装置 | |
JP3947185B2 (ja) | アナログディジタル変換方法、及びアナログディジタル変換装置 | |
JP5331823B2 (ja) | アナログデジタル変換方法、及びアナログデジタル変換装置 | |
JP4456720B2 (ja) | インターリーブad変換方式波形デジタイザ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090316 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110816 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110824 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140902 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140902 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |