JP3984284B2 - 改良された時間インタリーブ方式のアナログ−デジタル変換装置及びそれを用いる高速信号処理システム - Google Patents

Description

本発明は改良された時間インタリーブ方式のアナログ−デジタル（Ａ／Ｄ）変換装置及びそれを用いる信号処理システムに係り、特に、時間インタリーブ方式のＡ／Ｄ変換装置において、較正（ｃａｌｉｂｒａｔｉｏｎ）に必要な情報を短時間に取得できるようにするための技術を採用した高速処理対応のＡ／Ｄ変換装置及びそれを用いる高速信号処理システムに関する。

近時、高速信号処理システムの一つとして、広帯域のアナログ信号をサンプリングしてデジタル信号列に変換し、スペクトラムアナライジング等の各種の信号処理を高速に行なうことを可能とするスペクトラムアナライザ等の実現が検討されている。

このような高速信号処理システムでは、単に、既存のＡ／Ｄ変換器を用いただけでは高速処理対応性に限界がある。

このため、既存のＡ／Ｄ変換器を複数用いて時間インタリーブ方式でＡ／Ｄ変換を行うことにより、等価的に、高速処理対応を可能とする時間インタリーブ方式のＡ／Ｄ変換装置を採用することが考えられている。

図２３は、従来より知られている時間インタリーブ方式のＡ／Ｄ変換装置１０の基本構成を示すブロック図である。

図２４は、図２３のＡ／Ｄ変換装置１０の動作を説明するために示すタイミングチャートである。

すなわち、この従来の時間インタリーブ方式のＡ／Ｄ変換装置１０では、入力端子１０ａに図２４の（ａ）に示すようなアナログの入力信号ｘ（ｔ）が入力される。

このアナログの入力信号ｘ（ｔ）は、信号分配器１１によって複数Ｎ本の信号経路に分岐された後、それぞれ、後述するサンプリング制御部１３によって制御されるＮ個のＡ／Ｄ変換器１２_０〜１２_Ｎ−１に対応的に入力されることにより、複数のデジタル信号列Ｘ_０〜Ｘ_Ｎ−１に変換される。

この複数のデジタル信号列Ｘ_０〜Ｘ_Ｎ−１は、後述するサンプリング制御部１３によって制御される信号切換器１４にそれぞれ入力される。

ここで、サンプリング制御部１３は、内部で生成される図２４の（ｂ１）〜（ｂＮ）に示すようなＮ個のクロックＣ_０〜Ｃ_Ｎ−１、すなわち、それぞれが周期Ｔｓを持ち、位相がＴｓ／Ｎずつシフトされたサンプリング用のＮ個のクロックＣ_０〜Ｃ_Ｎ−１をそれぞれＮ個のＡ／Ｄ変換器１２_０〜１２_Ｎ−１に対応的に供給する。

また、サンプリング制御部１３は、内部で生成される図２４の（ｄ）に示すように各Ａ／Ｄ変換器１２_０〜１２_Ｎ−１のうちサンプリングを行うＡ／Ｄ変換器を指定する指定信号ＡＤＮＵＭ（０〜Ｎ−１）を信号切換器１４に与える。

この指定信号ＡＤＮＵＭ（０〜Ｎ−１）は、信号切換器１４において複数のデジタル信号列Ｘ_０〜Ｘ_Ｎ−１を順次選択的に切り換えて出力端１０ｂに出力するための切り換え信号である。

そして、各Ａ／Ｄ変換器１２_０〜１２_Ｎ−１は、サンプリング制御部１３からのクロックＣ_０〜Ｃ_Ｎ−１をそれぞれ受けたタイミングにおけるアナログの入力信号ｘ（ｔ）の各入力値ｘ（Ｐ）、ｘ（Ｐ＋１）、ｘ（Ｐ＋２）、…をサンプリングして、図２４の（ｃ１）〜（ｃＮ）に示すようなデジタル値Ｘ_０，Ｐ、Ｘ_{１，Ｐ＋１}、Ｘ_{２，Ｐ＋２}、…に変換している。

これらの各サンプル値Ｘ_０，Ｐ、Ｘ_{１，Ｐ＋１}、Ｘ_{２，Ｐ＋２}、…は、それぞれ信号切換器１４に出力される。

信号切換器１４は、各Ａ／Ｄ変換器１２_０〜１２_Ｎ−１のうち、サンプリング制御部１３からの指定信号ＡＤＮＵＭで指定されたＡ／Ｄ変換器１２_０〜１２_Ｎ−１から出力されるサンプル値Ｘ_０，Ｐ、Ｘ_{１，Ｐ＋１}、Ｘ_{２，Ｐ＋２}、…を順次選択して、図２４の（ｅ）に示すように、サンプル値がそのサンプリング順に並んだデジタル信号列Ｙ（ｎ）を出力端子１０ｂに出力する。

このようにして得られるデジタル信号列Ｙ（ｎ）は、入力信号ｘ（ｔ）をクロック周期Ｔｓの１／Ｎの周期Ｔｓ′でサンプリングして得られるものと等価となる。

したがって、この時間インタリーブ方式のＡ／Ｄ変換装置１０は、低速なＡ／Ｄ変換器１２_０〜１２_Ｎ−１を使用しながら、高速なサンプリングを行うことができる。

ところが、上記従来の時間インタリーブ方式のＡ／Ｄ変換装置１０では、得られたサンプル値を信号処理システムで信号処理した結果に誤差を発生させるという問題がある。

この問題は、入力信号ｘ（ｔ）を複数のＡ／Ｄ変換器１２_０〜１２_Ｎ−１に分配入力する際、信号分配器１２自身の分配特性や分配経路の周波数特性の違い及び各Ａ／Ｄ変換器１２_０〜１２_Ｎ−１の周波数特性の違いによって、結果的に各Ａ／Ｄ変換器１２_０〜１２_Ｎ−１の出力に誤差が生じてしまうことに起因している。

また、上記問題は、各Ａ／Ｄ変換器１２_０〜１２_Ｎ−１のサンプリングタイミングを決定するクロックに関しても、その信号経路長の差、各Ａ／Ｄ変換器１２_０〜１２_Ｎ−１のサンプリングクロックに対する遅延特性の差等によって、結果的に各Ａ／Ｄ変換器１２_０〜１２_Ｎ−１の出力に誤差が生じてしまうことに起因している。

したがって、信号処理システムで高いＡ／Ｄ変換精度が要求される場合、上記従来の時間インタリーブ方式のＡ／Ｄ変換装置１０では、上記各誤差を補正する必要がある。

この補正は、上記従来の時間インタリーブ方式のＡ／Ｄ変換装置１０に較正用信号を入力して補正情報を求めることにより、補正処理を行うようにすればよい。

具体的には、較正用信号が入力された状態で、各Ａ／Ｄ変換器の出力データを取得し、そのデータあるいはそのデータに対する処理結果を比較することにより、予め、入力経路を含む各Ａ／Ｄ変換器の変換特性を等しくするために必要な補正情報を求めておく。

そして、上記従来の時間インタリーブ方式のＡ／Ｄ変換装置１０にＡ／Ｄ変換対象の信号が入力された状態で、各Ａ／Ｄ変換器の出力に対して前記補正情報に基づいて補正処理を行う。

このような補正処理を行うために、例えば、特許文献１に補正に必要な情報を求める技術が開示されている。

すなわち、この技術は、上記従来の時間インタリーブ方式のＡ／Ｄ変換装置に内蔵された信号発生器から出力される正弦波信号と、入力端子から入力される変換対象のアナログ信号のいずれかをスイッチで選択して複数のＡ／Ｄ変換器へ入力できるように構成されている。

そして、この技術では、較正時に、信号発生器の出力信号を複数のＡ／Ｄ変換器へ入力し、その出力データから補正に必要な情報を求めている。
特開平６−１５２４１０号公報

しかしながら、上記特許文献１のように、正弦波信号（つまり、単一周波数の信号）を較正用信号として用いて、各Ａ／Ｄ変換器の特性を調べる場合、較正用信号の周波数を順次変更してその都度データを取得してそれらの出力データから補正に必要な情報を求めなければならない。

したがって、上記特許文献１による技術では、その補正に必要な情報を求めている間は、変換対象のアナログ信号をデジタル信号に変換処理を行うことができないという問題がある。

特に、時間インタリーブ方式のＡ／Ｄ変換装置を用いて信号監視処理を定常的に行う信号処理システムで、環境変化の影響を受けやすい状況にある場合、補正処理を頻繁に行う必要があり、その都度、本来の監視処理を長時間停止させることは極めて不利となる。

本発明の目的は、上述したような従来技術の問題を解決し、短時間に補正に必要なデータを取得できるように改良された時間インタリーブ方式のＡ／Ｄ変換装置及びそれを用いる高速信号処理システムを提供することである。

本発明の第１の態様によれば、上記目的を達成するために、
被測定信号ｘ（ｔ）を入力するための入力端子（１０ａ）と、
較正用信号ｒ（ｔ）を発生する信号発生器（２５）と、
複数Ｎ個のアナログ−デジタル（Ａ／Ｄ）変換器（１２）と、
前記入力端子から入力される前記被測定信号と前記信号発生器から出力される前記較正用信号のいずれかを選択するスイッチ（２１）と、
前記スイッチによって選択された信号を複数Ｎ個に分配して前記複数Ｎ個のＡ／Ｄ変換器にそれぞれ入力させる信号分配器（１１）と、
前記複数Ｎ個のＡ／Ｄ変換器に対し、周期Ｔｓで且つ位相がＴｓ／Ｎずつシフトしたサンプリングクロックをそれぞれ与えるサンプリング制御部（１３、１３′）と、
前記入力端子への入力から前記複数Ｎ個のＡ／Ｄ変換器での変換処理までの、振幅の周波数特性及び位相の周波数特性の少なくとも一つに差異があることによって生じる、前記複数Ｎ個のＡ／Ｄ変換器が出力する各信号間の誤差を補正するために必要な補正情報を記憶する補正情報メモリ（３５）と、
前記被測定信号を受けて前記複数Ｎ個のＡ／Ｄ変換器が出力する各信号に対し、前記補正情報メモリに記憶されている前記補正情報により補正処理を行う補正処理部（３０）と、
前記信号発生器から出力される前記所定の較正用信号を受けて前記複数Ｎ個のＡ／Ｄ変換器が出力する各信号についてスペクトラム解析処理を行って前記複数の信号成分の振幅と位相を算出し、当該算出した結果に基づいて前記補正情報を新たに求め、当該新たに求めた補正情報により前記補正情報メモリの内容を更新する補正情報算出部（４１）と、
を具備し、
前記信号発生器は、前記複数Ｎ個のＡ／Ｄ変換器にそれぞれ与えられる前記サンプリングクロックの周波数ＦｓのＮ／２倍を上限とする帯域内の所望の周波数にそれぞれ位置する複数の信号成分であって、前記各Ａ／Ｄ変換器のサンプリングによって前記サンプリングクロックの周波数Ｆｓの１／２を上限とする帯域内に互いに異なる周波数で現れる前記複数の信号成分を含む前記較正用信号を出力するように構成されていることを特徴とする時間インタリーブ方式のＡ／Ｄ変換装置が提供される。

また、本発明の第２の態様によれば、上記目的を達成するために、
前記信号発生器は、前記サンプリングクロックの周波数ＦｓのＮ／２倍を上限とする帯域内の前記複数の信号成分を基本波成分と所定次数までの高調波成分とで構成するパルス信号であって、当該パルス信号の高調波成分のうち前記所定次数より高次の高調波成分と、前記複数の信号成分とが、前記各Ａ／Ｄ変換器のサンプリングによって前記サンプリングクロックの周波数Ｆｓの１／２を上限とする帯域内の同一周波数で重なる場合に、該重なった成分同士のパワー比を予め定めた値以下にしたパルス信号を、前記較正用信号として出力することを特徴とする第１の態様に従うＡ／Ｄ変換装置が提供される。

また、本発明の第３の態様によれば、上記目的を達成するために、
前記信号発生器は、前記サンプリングクロックの周波数ＦｓのＮ／２倍を上限とする帯域内で且つ互いに異なる周波数の正弦波信号を発生する複数の正弦波発生器（２６）と、該複数の正弦波発生器の出力信号を加算合成する加算合成器（２７）とにより構成されていることを特徴とする第１の態様に従うＡ／Ｄ変換装置が提供される。

また、本発明の第４の態様によれば、上記目的を達成するために、
前記補正情報算出部は、前記スペクトラム解析によって得られた前記複数の信号成分の振幅と位相に基づき、前記複数Ｎ個のＡ／Ｄ変換器の１つを基準のＡ／Ｄ変換器とし、前記入力端子から前記複数Ｎ個のＡ／Ｄ変換器の各出力端子までのそれぞれの周波数特性と前記基準のＡ／Ｄ変換器の周波数特性との差の特性を満たすインパルス応答を有するフィルタの係数を前記補正情報として算出して、前記補正情報メモリ内のＡＤ特性テーブル（３６）に記憶するように構成され、
前記補正処理部は、前記被測定信号に対して前記複数Ｎ個のＡ／Ｄ変換器から出力される各サンプル値および前記ＡＤ特性テーブルに記憶されている係数に基づいて、前記サンプリングクロックを受けたＡ／Ｄ変換器がサンプル値を更新するタイミングに他のＡ／Ｄ変換器が変換処理を行ったと仮定して得られるサンプル値を推定する推定デバイス（３１）が設けられていることを特徴とする第１の態様に従うＡ／Ｄ変換装置が提供される。

また、本発明の第５の態様によれば、上記目的を達成するために、
前記補正情報算出部は、前記スペクトラム解析によって得られた前記複数の信号成分の振幅と位相に基づき、前記基準のＡ／Ｄ変換器の周波数特性と前記複数Ｎ個のＡ／Ｄ変換器の残りのＡ／Ｄ変換器の周波数特性の差をそれぞれ相殺する周波数特性を満たすインパルス応答を有するフィルタの係数を前記補正情報として算出して、前記補正情報メモリ内のイコライザ係数テーブル（３７）に記憶するように構成され、
前記補正処理部には、前記推定デバイスとして前記Ａ／Ｄ変換器毎にそれぞれ設けられている複数の推定デバイス（３１_０〜３１_Ｎ−１）と、前記複数の推定デバイスから出力される各サンプル値に対して、前記イコライザ係数テーブルに記憶されている係数に基づくフィルタリングをそれぞれ行って、誤差補正されたサンプル値をそれぞれ出力する複数のイコライザ（３２）とが設けられていることを特徴とする第４の態様に従うＡ／Ｄ変換装置が提供される。

また、本発明の第６の態様によれば、上記目的を達成するために、
前記入力端子と前記スイッチとの間、前記信号発生器と前記スイッチとの間及び前記信号分配器と前記スイッチとの間の少なくとも一つに挿入されている複数の減衰器（２２ａ〜２２ｃ）をさらに具備することを特徴とする第１の態様に従うＡ／Ｄ変換装置が提供される。

また、本発明の第７の態様によれば、上記目的を達成するために、
前記スイッチと連動する第２のスイッチ（２３）と、前記第２のスイッチに接続される終端器（２４）とをさらに具備し、
前記スイッチにより前記較正用信号を選択する際に、前記第２のスイッチを閉じて、前記入力端子から入力され前記被測定信号を前記終端器で終端可能とするように構成されることを特徴とする第６の態様に従うＡ／Ｄ変換装置が提供される。

また、本発明の第８の態様によれば、上記目的を達成するために、
前記被測定信号を受けて前記複数Ｎ個のＡ／Ｄ変換器がそれぞれ前記サンプリングクロックに基づくサンプリングによって出力する各出力信号をサンプリング順に並んだデジタル信号列（Ｙ（ｎ））に合成して出力可能とする信号合成手段（１４，１０ｂ）をさらに具備することを特徴とする第１の態様に従うＡ／Ｄ変換装置が提供される。

また、本発明の第９の態様によれば、上記目的を達成するために、
前記信号合成手段として、前記デジタル信号列を出力するための出力端子（１０ｂ）と、前記被測定信号を受けて前記複数Ｎ個のＡ／Ｄ変換器がそれぞれ前記サンプリングクロックに基づくサンプリングによって出力する各出力信号を順次選択的に切り換えて前記出力端子に出力する信号切換器（１４）とをさらに具備し、
前記サンプリング制御部は、前記複数Ｎ個のＡ／Ｄ変換器がそれぞれ出力する各出力信号を前記信号切換器によって順次選択的に切り換えて出力するために、前記複数Ｎ個のＡ／Ｄ変換器のうちサンプリングを行ったＡ／Ｄ変換器を指定する指定信号を前記信号切換器に与えることにより、前記信号切換器からサンプリング順に並んだデジタル信号列（Ｙ（ｎ））に合成して前記出力端子に出力可能とすることを特徴とする第８の態様に従うＡ／Ｄ変換装置が提供される。

また、本発明の第１０の態様によれば、上記目的を達成するために、
外部からの指示あるいは予め決められたタイムスケジュールに従う較正処理要求に応じて、前記スイッチを前記信号発生器側に接続して、前記較正用信号を前記信号分配器へ入力させるための制御部（４０）をさらに具備することを特徴とする第９の態様に従うＡ／Ｄ変換装置が提供される。

また、本発明の第１１の態様によれば、上記目的を達成するために、
時間インタリーブ方式のアナログ−デジタル（Ａ／Ｄ）変換装置（２０）と、
前記時間インタリーブ方式のＡ／Ｄ変換装置からのＡ／Ｄ変換出力信号に対して所定の信号処理を実行する信号処理装置（１００）と、
を具備する高速信号処理システムであって、
前記時間インタリーブ方式のＡ／Ｄ変換装置が、
被測定信号ｘ（ｔ）を入力するための入力端子（１０ａ）と、
較正用信号ｒ（ｔ）を発生する信号発生器（２５）と、
複数Ｎ個のＡ／Ｄ変換器（１２）と、
前記入力端子から入力される前記被測定信号と前記信号発生器から出力される前記較正用信号のいずれかを選択するスイッチ（２１）と、
前記スイッチによって選択された信号を複数Ｎ個に分配して前記複数Ｎ個のＡ／Ｄ変換器にそれぞれ入力させる信号分配器（１１）と、
前記複数Ｎ個のＡ／Ｄ変換器に対し、周期Ｔｓで且つ位相がＴｓ／Ｎずつシフトしたサンプリングクロックをそれぞれ与えるサンプリング制御部（１３、１３′）と、
前記入力端子への入力から前記複数Ｎ個のＡ／Ｄ変換器での変換処理までの、振幅の周波数特性及び位相の周波数特性の少なくとも一つに差異があることによって生じる、前記複数Ｎ個のＡ／Ｄ変換器が出力する各信号間の誤差を補正するために必要な補正情報を記憶する補正情報メモリ（３５）と、
前記被測定信号を受けて前記複数Ｎ個のＡ／Ｄ変換器が出力する各信号に対し、前記補正情報メモリに記憶されている前記補正情報により補正処理を行う補正処理部（３０）と、前記信号発生器から出力される前記所定の較正用信号を受けて前記複数Ｎ個のＡ／Ｄ変換器が出力する各信号についてスペクトラム解析処理を行って前記複数の信号成分の振幅と位相を算出し、当該算出した結果に基づいて前記補正情報を新たに求め、当該新たに求めた補正情報により前記補正情報メモリの内容を更新する補正情報算出部（４１）と、
を具備し、
前記信号発生器は、前記複数Ｎ個のＡ／Ｄ変換器にそれぞれ与えられる前記サンプリングクロックの周波数ＦｓのＮ／２倍を上限とする帯域内の所望の周波数にそれぞれ位置する複数の信号成分であって、前記各Ａ／Ｄ変換器のサンプリングによって前記サンプリングクロックの周波数Ｆｓの１／２を上限とする帯域内に互いに異なる周波数で現れる前記複数の信号成分を含む前記較正用信号を出力するように構成されていることを特徴とする高速信号処理システムが提供される。

また、本発明の第１２の態様によれば、上記目的を達成するために、
前記時間インタリーブ方式のＡ／Ｄ変換装置の前記信号発生器は、前記サンプリングクロックの周波数ＦｓのＮ／２倍を上限とする帯域内の前記複数の信号成分を基本波成分と所定次数までの高調波成分とで構成するパルス信号であって、当該パルス信号の高調波成分のうち前記所定次数より高次の高調波成分と、前記複数の信号成分とが、前記各Ａ／Ｄ変換器のサンプリングによって前記サンプリングクロックの周波数Ｆｓの１／２を上限とする帯域内の同一周波数で重なる場合に、該重なった成分同士のパワー比を予め定めた値以下にしたパルス信号を、前記較正用信号として出力することを特徴とする第１１の態様に従う高速信号処理システムが提供される。

また、本発明の第１３の態様によれば、上記目的を達成するために、
前記時間インタリーブ方式のＡ／Ｄ変換装置の前記信号発生器は、前記サンプリングクロックの周波数ＦｓのＮ／２倍を上限とする帯域内で且つ互いに異なる周波数の正弦波信号を発生する複数の正弦波発生器（２６）と、該複数の正弦波発生器の出力信号を加算合成する加算合成器（２７）とにより構成されていることを特徴とする第１１の態様に従う高速信号処理システムが提供される。

また、本発明の第１４の態様によれば、上記目的を達成するために、
前記時間インタリーブ方式のＡ／Ｄ変換装置の前記補正情報算出部は、前記スペクトラム解析によって得られた前記複数の信号成分の振幅と位相に基づき、前記複数Ｎ個のＡ／Ｄ変換器の１つを基準のＡ／Ｄ変換器とし、前記入力端子から前記複数Ｎ個のＡ／Ｄ変換器の各出力端子までのそれぞれの周波数特性と前記基準のＡ／Ｄ変換器の周波数特性との差の特性を満たすインパルス応答を有するフィルタの係数を前記補正情報として算出して、前記補正情報メモリ内のＡＤ特性テーブル（３６）に記憶するように構成され、
前記Ａ／Ｄ変換装置の前記補正処理部は、前記被測定信号に対して前記複数Ｎ個のＡ／Ｄ変換器から出力される各サンプル値及び前記ＡＤ特性テーブルに記憶されている係数に基づいて、前記サンプリングクロックを受けたＡ／Ｄ変換器がサンプル値を更新するタイミングに他のＡ／Ｄ変換器が変換処理を行ったと仮定して得られるサンプル値を推定する推定デバイス（３１）が設けられていることを特徴とする第１１の態様に従う高速信号処理システムが提供される。

また、本発明の第１５の態様によれば、上記目的を達成するために、
前記時間インタリーブ方式のＡ／Ｄ変換装置の前記補正情報算出部は、前記スペクトラム解析によって得られた前記複数の信号成分の振幅と位相に基づき、前記基準のＡ／Ｄ変換器の周波数特性と前記複数Ｎ個のＡ／Ｄ変換器の残りのＡ／Ｄ変換器の周波数特性の差をそれぞれ相殺する周波数特性を満たすインパルス応答を有するフィルタの係数を前記補正情報として算出して、前記補正情報メモリ内のイコライザ係数テーブル（３７）に記憶するように構成され、
前記時間インタリーブ方式のＡ／Ｄ変換装置の前記補正処理部には、前記推定デバイスとして前記Ａ／Ｄ変換器毎にそれぞれ設けられている複数の推定デバイス（３１_０〜３１_Ｎ−１）と、前記複数の推定デバイスから出力される各サンプル値に対して、前記イコライザ係数テーブルに記憶されている係数に基づくフィルタリングをそれぞれ行って、誤差補正されたサンプル値をそれぞれ出力する複数のイコライザ（３２）とが設けられていることを特徴とする第１４の態様に従う高速信号処理システムが提供される。

また、本発明の第１６の態様によれば、上記目的を達成するために、
前記時間インタリーブ方式のＡ／Ｄ変換装置は、前記入力端子と前記スイッチとの間、前記信号発生器と前記スイッチとの間及び前記信号分配器と前記スイッチとの間の少なくとも一つに挿入されている減衰器（２２ａ〜２２ｃ）をさらに具備することを特徴とする第１１の態様に従う高速信号処理システムが提供される。

また、本発明の第１７の態様によれば、上記目的を達成するために、
前記時間インタリーブ方式のＡ／Ｄ変換装置は、前記スイッチと連動する第２のスイッチと、前記第２のスイッチに接続される終端器とをさらに具備し、
前記スイッチにより前記較正用信号を選択する際に、前記第２のスイッチを閉じて、前記入力端子から入力され前記被測定信号を前記終端器で終端可能とすることを特徴とする第１６の態様に従う高速信号処理システムが提供される。

また、本発明の第１８の態様によれば、上記目的を達成するために、
前記時間インタリーブ方式のＡ／Ｄ変換装置は、前記被測定信号を受けて前記複数Ｎ個のＡ／Ｄ変換器がそれぞれ前記サンプリングクロックに基づくサンプリングによって出力する各出力信号をサンプリング順に並んだデジタル信号列（Ｙ（ｎ））に合成して出力可能とする信号合成手段（１４，１０ｂ）をさらに具備する第１１の態様に従う高速信号処理システムが提供される。

また、本発明の第１９の態様によれば、上記目的を達成するために、
前記時間インタリーブ方式のＡ／Ｄ変換装置の前記信号合成手段は、前記デジタル信号列を出力するための出力端子（１０ｂ）と、前記被測定信号を受けて前記複数Ｎ個のＡ／Ｄ変換器がそれぞれ前記サンプリングクロックに基づくサンプリングによって出力する各出力信号を順次選択的に切り換えて前記出力端子に出力する信号切換器（１４）とを具備し、
前記時間インタリーブ方式のＡ／Ｄ変換装置の前記サンプリング制御部は、前記複数Ｎ個のＡ／Ｄ変換器がそれぞれ出力する各出力信号を前記信号切換器によって順次選択的に切り換えて出力するために、前記複数Ｎ個のＡ／Ｄ変換器のうちサンプリングを行ったＡ／Ｄ変換器を指定する指定信号を前記信号切換器に与えることにより、前記信号切換器からサンプリング順に並んだデジタル信号列（Ｙ（ｎ））に合成して前記出力端子に出力可能とすることを特徴とする第１８の態様に従う高速信号処理システムが提供される。

また、本発明の第２０の態様によれば、上記目的を達成するために、
前記時間インタリーブ方式のＡ／Ｄ変換装置は、外部からの指示あるいは予め決められたタイムスケジュールに従う較正処理要求に応じて、前記スイッチを前記信号発生器側に接続して、前記較正用信号を前記信号分配器へ入力させるための制御部（４０）をさらに具備することを特徴とする第１９の態様に従う高速信号処理システムが提供される。

また、本発明の第２１の態様によれば、上記目的を達成するために、
前記信号処理装置が、
前記時間インタリーブ方式のＡ／Ｄ変換装置から出力される前記Ａ／Ｄ変換出力信号を蓄えるメモリ（１０１）と、
前記メモリに蓄えられている前記Ａ／Ｄ変換出力信号について所定の信号解析処理を行う解析処理部（１０２）と、
前記信号処理装置が前記所定の信号解析処理を行っている期間に、較正処理要求を前記Ａ／Ｄ変換装置に与えて前記Ａ／Ｄ変換装置に対して較正処理のためのＡ／Ｄ変換及びそれに続く前記補正情報の算出と更新を行わせるとともに、前記Ａ／Ｄ変換装置からの前記補正情報の更新の終了を受けて前記Ａ／Ｄ変換装置に対して前記被測定信号のＡ／Ｄ変換処理可能な状態に設定するシステム制御部（１０３）とを具備することを特徴とする第１１の態様に従う高速信号処理システムが提供される。

なお、第４の態様によるＡ／Ｄ変換装置は、第２、第３の態様にも適用できる。

また、第８の態様によるＡ／Ｄ変換装置は、第２乃至第５の態様にも適用できる。

また、第１４の態様による高速信号処理システムは、第１２、第１３の態様にも適用できる。

また、第１８の態様による高速信号処理システムは、第１２乃至第１５の態様にも適用できる。

以上のように構成される本発明による時間インタリーブ方式のＡ／Ｄ変換装置では、サンプリング周波数ＦｓのＮ／２倍を上限とする帯域内に所定の周波数間隔で存在し、且つ各Ａ／Ｄ変換器のサンプリングにより周波数Ｆｓの１／２を上限とする帯域内に現れたときの周波数が互いに異なる複数の信号成分を含む信号を、較正用信号として入力し、その較正用信号に対して各Ａ／Ｄ変換器が出力する信号に対するスペクトラム解析処理を行い、複数の信号成分の振幅と位相を求め、その振幅と位相に基づいて、補正処理に必要な情報を求めて更新するようにしている。

このため、本発明による時間インタリーブ方式のＡ／Ｄ変換装置では、従来のように単一周波数の正弦波信号を較正用信号とする技術に比べて、短時間に補正に必要な情報を得ることができ、入力信号に対する変換処理を長期間停止させることなく、較正処理を行うことができる。

また、以上のように構成される本発明によるＡ／Ｄ変換装置を用いる高速信号処理システムでは、時間インタリーブ方式のＡ／Ｄ変換装置２０と、この時間インタリーブ方式のＡ／Ｄ変換装置２０からのＡ／Ｄ変換出力信号に対して所定の信号処理を実行する信号処理装置１００とを備えている。

このため、本発明によるＡ／Ｄ変換装置を用いる高速信号処理システムでは、信号処理装置が解析処理を行っている間に、Ａ／Ｄ変換装置のための較正用信号を入力して補正に必要な補正情報を求めて更新させることができ、常に、高い精度で被測定信号に対するＡ／Ｄ変換処理を行うことができるので、高速信号処理システムとしての高速処理性が確保される。

図１は、本発明の第１実施形態によるＡ／Ｄ変換装置の構成を説明するために示すブロック図である。 図２は、図１のＡ／Ｄ変換装置の要部の変形例の構成を説明するために示すブロック図である。 図３Ａは、図１のＡ／Ｄ変換装置に用いられる較正用信号のスペクトラム例を説明するために示す図である。 図３Ｂは、図１のＡ／Ｄ変換装置に用いられる較正用信号のスペクトラム例を説明するために示す図である。 図４は、図１のＡ／Ｄ変換装置の要部の具体的な構成を説明するために示すブロック図である。 図５Ａは、図１のＡ／Ｄ変換装置に用いられる較正用信号の波形とスペクトラムを説明するために示す図である。 図５Ｂは、図１のＡ／Ｄ変換装置に用いられる較正用信号の波形とスペクトラムを説明するために示す図である。 図６は、図１のＡ／Ｄ変換装置に用いられる較正用信号の入力時のスペクトラムを説明するために示す図である。 図７は、図６の較正用信号の折り返されたスペクトラムを説明するために示す図である。 図８は、図１のＡ／Ｄ変換装置に用いられる較正用信号の入力時のスペクトラムを説明するために示す図である。 図９は、図８の較正用信号の折り返されたスペクトラムを説明するために示す図である。 図１０Ａは、本発明の第５実施形態による高速信号処理システムの構成を説明するために示すブロック図である。 図１０Ｂは、図１０Ａの高速信号処理システムの信号処理装置とＡ／Ｄ変換装置との処理関係を説明するために示す図である。 図１１は、図１のＡ／Ｄ変換装置による補正処理の前提技術を説明するための要部の構成を示すブロック図である。 図１２は、図１のＡ／Ｄ変換装置による補正処理を説明するための要部の構成を示すブロック図である。 図１３は、図１２のＡ／Ｄ変換装置に用いられる補正情報メモリ内に作成されるＡＤ特性テーブルを説明するための図である。 図１４は、図１２のＡ／Ｄ変換装置に用いられる補正情報メモリ内に作成されるイコライザ係数テーブルを説明するための図である。 図１５は、図１のＡ／Ｄ変換装置の動作を説明するために示すタイミングチャートである。 図１６は、図１のＡ／Ｄ変換装置の動作を説明するために示すタイミングチャートである。 図１７Ａは、図１のＡ／Ｄ変換装置によるＡ／Ｄ変換特性を説明するために示す特性図である。 図１７Ｂは、従来のＡ／Ｄ変換装置によるＡ／Ｄ変換特性を説明するために示す特性図である。 図１８Ａは、図１のＡ／Ｄ変換装置によるＡ／Ｄ変換特性を説明するために示す特性図である。 図１８Ｂは、従来のＡ／Ｄ変換装置によるＡ／Ｄ変換特性を説明するために示す特性図である。 図１９Ａは、図１のＡ／Ｄ変換装置によるＡ／Ｄ変換特性を説明するために示す特性図である。 図１９Ｂは、従来のＡ／Ｄ変換装置によるＡ／Ｄ変換特性を説明するために示す特性図である。 図２０は、本発明の第２実施形態によるＡ／Ｄ変換装置の要部の構成を説明するために示すブロック図である。 図２１は、本発明の第３実施形態によるＡ／Ｄ変換装置の要部の構成を説明するために示すブロック図である。 図２２は、本発明の第４実施形態によるＡ／Ｄ変換装置の要部の構成を説明するために示すブロック図である。 図２３は、従来のＡ／Ｄ変換装置の構成を説明するために示すブロック図である。 図２４は、従来のＡ／Ｄ変換装置の動作を説明するために示すタイミングチャートである。

以下、図面に基づいて本発明の幾つかの実施の形態が説明される。

（第１実施形態）
図１は、本発明の第１実施形態による時間インタリーブ方式のＡ／Ｄ変換装置２０の構成を説明するために示すブロック図である。

図１において、入力端子１０ａ、出力端子１０ｂ、信号分配器１１、Ｎ個のＡ／Ｄ変換器１２_０〜１２_Ｎ−１、サンプリング制御部１３及び信号切換器１４は、前記した図２３に示す従来の時間インタリーブ方式の基本構成によるＡ／Ｄ変換装置１０と同一であるので同一符号を付して説明される。

すなわち、本発明による時間インタリーブ方式のＡ／Ｄ変換装置は、基本的には、被測定信号ｘ（ｔ）を入力するための入力端子１０ａと、較正用信号ｒ（ｔ）を発生する信号発生器２５と、複数Ｎ個のＡ／Ｄ変換器１２と、入力端子１０ａから入力される被測定信号ｘ（ｔ）と信号発生器２５から出力される較正用信号ｒ（ｔ）のいずれかを選択するスイッチ２１と、前記スイッチ２１によって選択された信号を複数Ｎ個に分配して複数Ｎ個のＡ／Ｄ変換器１２にそれぞれ入力させる信号分配器１１と、複数Ｎ個のＡ／Ｄ変換器１２に対し、周期Ｔｓで且つ位相がＴｓ／Ｎずつシフトしたサンプリングクロックをそれぞれ与えるサンプリング制御部１３と、入力端子１０ａへの入力から複数Ｎ個のＡ／Ｄ変換器１２での変換処理までの、振幅の周波数特性及び位相の周波数特性の少なくとも一つに差異があることによって生じる、複数Ｎ個のＡ／Ｄ変換器１２が出力する各信号間の誤差を補正するために必要な補正情報を記憶する補正情報メモリ３５と、被測定信号ｘ（ｔ）を受けて複数Ｎ個のＡ／Ｄ変換器１２が出力する各信号に対し、補正情報メモリ３５に記憶されている補正情報により補正処理を行う補正処理部と、信号発生器２５から出力される所定の較正用信号を受けて複数Ｎ個のＡ／Ｄ変換器１２が出力する各信号についてスペクトラム解析処理を行って複数の信号成分の振幅と位相を算出し、当該算出した結果に基づいて補正情報を新たに求め、当該新たに求めた補正情報により補正情報メモリ３５の内容を更新する補正情報算出部４１とを有し、信号発生器２５は、複数Ｎ個のＡ／Ｄ変換器１２にそれぞれ与えられるサンプリングクロックの周波数ＦｓのＮ／２倍を上限とする帯域内の所望の周波数にそれぞれ位置する複数の信号成分であって、前記各Ａ／Ｄ変換器１２のサンプリングによって前記サンプリングクロックの周波数Ｆｓの１／２を上限とする帯域内に互いに異なる周波数で現れる前記複数の信号成分を含む前記較正用信号を出力するように構成されている。

具体的には、入力端子１０ａに入力されるアナログの被測定信号ｘ（ｔ）は、後述するスイッチ２１の一方の接点を介して信号分配器１１に入力される。

この信号分配器１１により複数Ｎ本の信号経路に分岐されたアナログの被測定信号ｘ（ｔ）の各分岐信号ｘ_０（ｔ）〜ｘ_Ｎ−１（ｔ）は、複数Ｎ個のＡ／Ｄ変換器１２_０〜１２_Ｎ−１にそれぞれ入力される。

また、サンプリング制御部１３は、周期Ｔｓ（周波数Ｆｓ）でＴｓ／Ｎ時間ずつ位相がシフトされたたＮ個のサンプリングクロックＣ_０〜Ｃ_Ｎ−１をそれぞれＮ個のＡ／Ｄ変換器１２_０〜１２_Ｎ−１に与えることにより、そのサンプリングクロックに同期したサンプリングを各Ａ／Ｄ変換器１２_０〜１２_Ｎ−１に行わせる。

スイッチ２１の他方の接点には、較正用信号ｒ（ｔ）を発生する信号発生器２５が接続されている。

このスイッチ２１の切り換えにより、入力端子１０ａから入力された被測定信号ｘ（ｔ）と信号発生器２５から出力された較正用信号ｒ（ｔ）とのいずれかが選択されて信号分配器１１へ入力される。

なお、入力端子１０ａとスイッチ２１の間、信号発生器２５とスイッチ２１の間及び信号分配器１１とスイッチ２１の間には、スイッチ２１によるインピーダンスの乱れを抑えるための減衰器２２ａ、２２ｂ、２２ｃがそれぞれ挿入されている。

これらの減衰器２２ａ、２２ｂ、２２ｃの減衰量は数ｄＢ〜１０数ｄＢ程度であって、通過信号を減衰させる不利さはある。

しかるに、これらの減衰器２２ａ、２２ｂ、２２ｃは、スイッチ２１の不整合による反射成分を大きく抑圧して、後述するように、各Ａ／Ｄ変換器１２_０〜１２_Ｎ−１による被測定信号ｘ（ｔ）及び較正用信号ｒ（ｔ）に対するＡ／Ｄ変換処理を安定に且つ再現性よく行わせるのに寄与する。

なお、図２に変形例として示すように、較正用信号ｒ（ｔ）を入力する際に、スイッチ２１と連動するスイッチ２３を閉じて、入力信号ｘ（ｔ）を終端器２４で終端するようにすれば、被測定信号についてのアイソレーションを大きくすることができ、さらに安定なＡ／Ｄ変換処理が行える。

信号発生器２５は、周波数が異なる複数の信号成分を同時に含む信号を較正用信号として発生する。

この信号発生器２５は、より具体的にいえば、矩形波信号、あるいは複数の正弦波信号を合成して得られる正弦波合成信号を発生する。

この信号発生器２５からの較正用信号に含まれる複数Ｍの周波数成分として要求される条件は、サンプリング周波数ＦｓのＮ／２倍を上限とするＡ／Ｄ変換装置２０全体としての入力周波数帯域の特性を調べるため、その周波数帯域をほぼ均等に分けるような間隔で存在する必要があるということである。

また、これらの周波数成分のうち、周波数Ｆｓ／２を超える周波数成分については、周波数Ｆｓ／２を上限とする帯域内に折り返される。

しかるに、その折り返されたときの周波数が他の成分の周波数と一致してしまうと解析を正しく行えない。

したがって、較正用信号に含まれる各周波数成分について要求されるもう一つの条件は、各Ａ／Ｄ変換器１２_０〜１２_Ｎ−１でのサンプリングにより周波数Ｆｓ／２を上限とする帯域内に現れたときの周波数が互いに異なるということである。

このような条件を満たす周波数成分の組は無限に存在する。

ここでは、信号発生器２５の構成を容易にするために、周波数間隔が一定の信号成分を用いる場合について説明する。

例えば、Ｎ＝８で、図３Ａに示すように、サンプリング周波数Ｆｓの４（＝Ｎ／２）倍を上限とする周波数帯域内に、周波数Ｆｓ／２に対してΔＦだけ低い周波数Ｆｐを最低周波数としたとき、その最低周波数の整数倍の周波数２Ｆｐ、……、８Ｆｐの信号成分１〜８（図で丸付き数字で表す：以下同様）が含まれる較正用信号ｒ（ｔ）を考える。

なお、ここでは各信号成分１〜８のレベルが等しいものとする。

これらの成分のうち、周波数Ｆｓ／２より低い周波数Ｆｐの成分１は、各Ａ／Ｄ変換器１２_０〜１２_Ｎ−１において、図３Ｂに示すように、そのまま周波数Ｆｓ／２よりΔＦだけ低い位置の信号成分１′としてＡ／Ｄ変換処理される。

また、周波数Ｆｓ／２より高く周波数Ｆｓより低い周波数２Ｆｐの成分２は、各Ａ／Ｄ変換器１２_０〜１２_Ｎ−１において、図３Ｂに示すように周波数Ｆｓを周波数０の位置として周波数Ｆｓ／２以下の帯域に反転して折り返されることにより、周波数Ｆｓとの差に等しい周波数２ΔＦの信号成分２′としてＡ／Ｄ変換処理される。

さらに、周波数Ｆｓより高く周波数３Ｆｓ／２より低い周波数３Ｆｐの成分３は、各Ａ／Ｄ変換器１２_０〜１２_Ｎ−１において、図３Ｂに示すように周波数Ｆｓを周波数０の位置として周波数Ｆｓ／２以下の帯域にそのまま折り返されることにより、周波数Ｆｓとの差に等しい周波数（即ち周波数Ｆｓ／２より３ΔＦ低い周波数）の信号成分３′としてＡ／Ｄ変換処理される。

以下同様に、Ｆｐの偶数倍の周波数成分４、６、８は、各Ａ／Ｄ変換器１２_０〜１２_Ｎ−１において、図３Ｂに示すようにそれぞれ周波数２Ｆｓ、３Ｆｓ、４Ｆｓを周波数０の位置として周波数Ｆｓ／２以下の帯域内に反転して折り返されることにより、それぞれ周波数２Ｆｓ、３Ｆｓ、４Ｆｓとの差に等しい周波数４ΔＦ、６ΔＦ、８ΔＦの信号成分４′、６′、８′としてＡ／Ｄ変換処理される。

また、Ｆｐの奇数倍の周波数成分５、７は、各Ａ／Ｄ変換器１２_０〜１２_Ｎ−１において、図３Ｂに示すようにそれぞれ周波数２Ｆｓ、３Ｆｓを周波数０の位置として周波数Ｆｓ／２以下の帯域内で、それぞれ周波数２Ｆｓ、３Ｆｓとの差に等しい周波数、すなわち、周波数Ｆｓ／２よりそれぞれ５ΔＦ、７ΔＦだけ低い周波数の信号成分５′、７′としてＡ／Ｄ変換処理される。

ここで、例えば、Ｆｓ／２がΔＦに等しいとき、奇数番目の成分１′、３′、５′、７′は周波数０の位置で重なり、偶数番目の成分２′、４′、６′、８′は周波数Ｆｓ／２の位置で重なることになる。

また、Ｆｓ／２が３ΔＦに等しいとすると、成分１′、２′、４′、５′、７′、８′が周波数Ｆｓ／３の位置で重なり、成分３′、６′が周波数０の位置で重なる。

Ｆｓ／２が５ΔＦに等しいとすると、成分１′、４′が周波数２Ｆｓ／５の位置で重なり、成分２′、３′、７′、８′が周波数Ｆｓ／５の位置で重なることになる。

また、Ｆｓ／２が７ΔＦに等しいとすると、成分１′、６′、８′が周波数６Ｆｓ／１４で重なり、成分２′、５′が周波数Ｆｓ／７で重なり、成分３′、４′が周波数２Ｆｓ／７で重なる。

さらに、Ｆｓ／２が９ΔＦに等しいとすると、成分１′、８′が周波数４Ｆｓ／９で重なり、成分２′、７′が周波数Ｆｓ／９で重なり、成分３′、６′が周波数２Ｆｓ／９で重なり、成分４′、５′が周波数４Ｆｓ／９で重なることになる。

一方、Ｆｓ／２が２ΔＦに等しい場合、奇数番目の成分１′、３′、５′、７′は周波数Ｆｓ／４の位置で重なり、偶数番目の成分２′、４′、６′、８′は周波数Ｆｓ／２の位置で重なることになる。

また、Ｆｓ／２が４ΔＦに等しい場合、成分１′、７′が周波数３Ｆｓ／８で重なり、成分２′、６′が周波数Ｆｓ／４で重なり、成分３′、５′が周波数Ｆｓ／８で重なることになる。

さらに、Ｆｓ／２が６ΔＦに等しい場合、成分４′、８′が周波数Ｆｓ／３で重なり、成分５′、７′が周波数Ｆｓ／１２で重なることになる。

以下同様の検証を行うことで、Ｆｓ／２がΔＦの整数倍に等しいという条件の基では、ＦｓのＮ／２倍を上限とする帯域内に入る信号成分の数が８の場合、Ｆｓ／２がΔＦの８以上の偶数倍か、１７以上の奇数倍であれば、周波数Ｆｓ／２を上限とする帯域内成分１′及び周波数Ｆｓ／２以下の帯域内に現れた各成分２′〜８′の周波数が全て異なることが判る。

これを一般化すれば、Ｆｓ／２がΔＦの整数倍に等しいという条件の基で、ＦｓのＮ／２倍を上限とする帯域内に入る信号成分の数がｎのとき、Ｆｓ／２がΔＦのｎ以上の偶数倍か、２ｎ−１以上の奇数倍であれば、折り返し成分を含めてサンプリングにより周波数Ｆｓ／２以下の帯域内に現れるｎ個の成分の周波数は、互いに重ならないと言える。

上記条件を満たす較正用信号ｒ（ｔ）を生成する信号発生器２５の構成としては、図４に示すように、複数Ｍの正弦波発生器２６_０〜２６_Ｍ−１がそれぞれ出力する周波数Ｆｐ、２Ｆｐ、３Ｆｐ、……、ＭＦｐの正弦波信号ｒ_０〜ｒ_Ｍ−１を加算合成器２７によって加算合成することによって得られる。

また、上記のような逓倍関係にある複数の信号成分を含む信号をより簡単な構成で発生させるためには、図５Ａに示すように、較正用信号ｒ（ｔ）として幅Ｗｐで、周期Ｔｐ（＝１／Ｆｐ）のパルス信号を用いることができる。

このパルス信号には、図５Ｂに示すように、周波数Ｆｐの基本波成分と、周波数２Ｆｐ、３Ｆｐ、……の各高調波成分が含まれており、単一のパルス信号源で上記の複数の周波数成分を含む較正用信号を生成することができる。

ただし、図５Ｂに示しているように、パルス信号に含まれる各周波数成分のレベルは、１／Ｗｐの周波数間隔で０となる周期性を有し、徐々に減衰する。

上記した較正用信号に含まれる周波数成分としては、レベルが極端に小さくなるとＳ／Ｎが低下して解析を正しく行うことができなくなるので、ある程度の大きさが必要であり、そのレベル差が少ないことが望ましい。

さらに、上記のような高調波を用いた場合、サンプリング周波数ＦｓのＮ／２倍を上限とする装置全体の入力周波数帯域を超える高次の高調波成分も存在し、しかもその帯域内の周波数成分のレベルが大きく且つレベル差が少なくしようとすると、帯域外の高次の高調波成分のレベルも必然的に大きくなる。

よって理想的には、この帯域外の高次の高調波の折り返し成分が、帯域内の折り返し成分（所望の信号成分）の周波数と重ならないことが望ましい。

この帯域外の高調波成分のうち、ＮＦｓ／２から十分離れた周波数のものは帯域制限用のフィルタで大きく抑圧できるが、ＮＦｓ／２に近いものはフィルタによる大きな抑圧効果は期待できない。

したがって、現実的には、レベル差が所定以上あるものについては、周波数の重なりを許容するか、その周波数の成分を除外して補正情報を求める必要がある。

ここで、実際に使用可能な較正用信号の一例を示す。

図６は、Ｎ＝Ｍ＝８、サンプリング周波数Ｆｓ＝１２５ＭＨｚのときに較正用信号として用いるＦｐ＝５９．３７５ＭＨｚ、デューティ比（１００×Ｗｐ／Ｔｐ）＝３．１２５のパルス信号のスペクトラム分布図である。

この図６において、Ｎ・Ｆｓ／２＝５００ＭＨｚを上限とする帯域内に存在する黒丸で示した８つの周波数成分（番号１〜８）が、較正に用いる信号成分であり、それらの各レベルはほぼ等しい。

また、図７は、上記スペクトラム分布をもつパルス信号が、周波数Ｆｓ／２を上限とする帯域内に現れた場合のスペクトラム分布図である。

この図７において、周波数Ｆｓ／２を上限とする帯域内の成分１及び周波数Ｆｓ／２以下の帯域内の折り返し成分２〜８は、それぞれ異なる周波数位置に現れ、しかも、四角で示した帯域外成分の折り返し成分９〜３１とも重ならない。

また、図７において、３２番と８番、３３番と７番については周波数が重なる。

しかるに、この場合、重なったもの同士のレベル差が、較正時に要求されるＳ／Ｎ以上であれば問題なく、さらに高いＳ／Ｎを必要とする場合には、帯域制限フィルタを用いて抑圧すればよい。

また、図示しない、３４番以降の折り返し成分も１〜８番の成分と周波数が重なる可能性がある。

しかるに、この場合、Ｆｓ／２から離れているので、帯域制限フィルタを用いて容易に抑圧できる。

なお、重なったもの同士のレベル差が要求されるＳ／Ｎに満たない場合、その周波数成分を、後述のスペクトラム解析の対象から除外することもできる。

また、上記したパルス信号の周波数Ｆｐを１／２倍にする、すなわち、Ｆｐ＝２９．６８７５ＭＨｚ、デューティ比（１００×Ｗｐ／Ｔｐ）＝１．５６２５の場合のスペクトラム分布は、図８に示すようになる。

この、図８において、５００ＭＨｚを上限とする帯域内に存在する黒丸で示した１６（＝Ｍ）個の周波数成分（番号１〜１６）が、較正に用いる信号成分であり、それらの各レベルはほぼ等しい。

また、図９は、上記スペクトラム分布をもつパルス信号が、周波数Ｆｓ／２を上限とする帯域内に折り返された場合のスペクトラム分布を示す図である。

この図９において、黒丸で示した、周波数Ｆｓ／２を上限とする帯域内の成分１及び周波数Ｆｓ／２以下の帯域内の折り返し成分２〜１６は、それぞれ異なる周波数位置に現れ、しかも、四角で示した折り返し成分１７〜６３とも重ならない。

また、図９において、６４番と１６番、６５番と１５番、６６番と１４番、６７番と１３番は、それぞれ周波数が重なる。

しかるに、この場合、前記と同様に、重なったもの同士のレベル差が、較正時に要求されるＳ／Ｎ以上であれば問題なく、さらに高いＳ／Ｎを必要とする場合には、帯域制限フィルタを用いて抑圧すればよい。

なお、図示しない６８番以降の折り返し成分も１〜１６番の成分と周波数が一致する可能性がある。

しかるに、この場合、Ｆｓ／２から離れているので、帯域制限フィルタを用いて容易に抑圧できる。

なお、重なったもの同士のレベル差が要求されるＳ／Ｎに満たない場合、その周波数成分を、後述のスペクトラム解析の対象から除外することもできる。

図１に戻ると、各Ａ／Ｄ変換器１２_０〜１２_Ｎ−１から出力されるデジタル信号列Ｘ_０〜Ｘ_Ｎ−１は、補正処理部３０に入力される。

補正処理部３０は、補正情報メモリ３５に予め記憶されている補正情報にしたがって、各Ａ／Ｄ変換器１２_０〜１２_Ｎ−１において、デジタル信号列Ｘ_０〜Ｘ_Ｎ−１に対して同一特性のＡ／Ｄ変換処理が行われたときと等しい結果が得られるような所定の補正処理を行う。

この、補正処理部３０で補正されたデジタル信号列ｙ_０〜ｙ_Ｎ−１は、信号切換器１４に出力される。

ここで、補正処理部３０での補正処理の手法としては、Ａ／Ｄ変換装置２０に要求される精度に応じた任意の処理を行うことができる。

補正処理部３０での具体的な補正処理の例としては、全ての処理経路の振幅特性、位相特性を均一化する（例えば、一つの処理経路の特性に他の全ての処理経路の特性を合わせる）ためにデジタルフィルタによるフィルタリング処理を行うことが考えられる。

この場合、補正に必要な情報はデジタルフィルタのフィルタ係数であり、補正情報メモリ３５には、各Ａ／Ｄ変換器１２_０〜１２_Ｎ−１から出力されるデジタル信号列Ｘ_０〜Ｘ_Ｎ−１に対して行うフィルタリング処理のためのフィルタ係数が記憶される。

この補正処理部３０によって補正されたデジタル信号列ｙ_０〜ｙ_Ｎ−１を受けた信号切換器１４は、補正処理に必要な時間だけ遅延したタイミングで、デジタル信号列ｙ_０〜ｙ_Ｎ−１を順次選択して、時系列のデジタル信号列Ｙ（ｎ）として出力する。

制御部４０は、入力信号ｘ（ｔ）に対するＡ／Ｄ変換処理が要求されている期間は、スイッチ２１を入力端子１０ａ側に接続して、被測定信号ｘ（ｔ）を信号分配器１１へ入力させることにより、前記補正処理されたデジタル信号列ｙ_０〜ｙ_Ｎ−１が時系列に並んだデジタル信号列Ｙ（ｎ）を出力端子１０ｂから出力させる。

なお、このＡ／Ｄ変換処理の動作中、制御部４０は、信号発生器２５の発振動作を停止させることにより、較正用信号ｒ（ｔ）がスイッチ２１から信号分配器１１側へリークするのを防いでいる。

そして、外部からの指示あるいは予め決められたスケジュールにしたがって較正が要求されると、制御部４０は、スイッチ２１を信号発生器２５側に接続して、較正用信号ｒ（ｔ）を信号分配器１１へ入力させる。

この較正用信号ｒ（ｔ）は、被測定信号ｘ（ｔ）の場合と同様に、各Ａ／Ｄ変換器１２_０〜１２_Ｎ−１でＡ／Ｄ変換され、その較正用信号ｒ（ｔ）に含まれる各周波数成分が、前記したように、折り返し成分を含めて周波数Ｆｓ／２を上限とする帯域内に現れる。

補正情報算出部４１は、較正用信号ｒ（ｔ）に対して各Ａ／Ｄ変換器１２_０〜１２_Ｎ−１が出力するデジタル信号列Ｘ_０〜Ｘ_Ｎ−１に対して、スペクトラム解析処理（例えば、高速フーリエ変換：ＦＦＴ）を行うことにより、前記した複数の信号成分の振幅、位相を求める。

そして、補正情報算出部４１は、その求めた振幅、位相及び周波数に基づいて、補正処理に必要な補正情報を新たに求め、その新たに求めた補正情報で補正情報メモリ３５の内容を更新する。

この場合、補正情報算出部４１は、例えば、周波数Ｆｓ／２を上限とする帯域内に現れた複数の信号成分（前記１′〜８′）について振幅Ｖ_０（１）〜Ｖ_０（８）、Ｖ_１（１）〜Ｖ_１（８）、……、Ｖ_Ｎ−１（１）〜Ｖ_Ｎ−１（８）及び位相（初期位相）Φ_０（１）〜Φ_０（８）、Φ_１（１）〜Φ_１（８）、……、Φ_Ｎ−１（１）〜Φ_Ｎ−１（８）をスペクトラム解析によりそれぞれ求める。

ここで、振幅については、各処理経路について等しいことが理想であるにもかかわらず、実際には誤差がある。

そこで、補正情報算出部４１は、例えば、Ａ／Ｄ変換器１２_０の出力に対するスペクトラム解析で得られた各周波数成分１′〜８′の振幅Ｖ_０（１）〜Ｖ_０（８）をそれぞれ基準とする振幅誤差（振幅比）を次のように求める。

ΔＶ（１，１）＝Ｖ_１（１）／Ｖ_０（１）
ΔＶ（１，２）＝Ｖ_１（２）／Ｖ_０（２）
…………
ΔＶ（１，８）＝Ｖ_１（８）／Ｖ_０（８）
ΔＶ（２，１）Ｖ_２（１）／Ｖ_０（１）
ΔＶ（２，２）＝Ｖ_２（２）／Ｖ_０（２）
…………
ΔＶ（２，８）＝Ｖ_２（８）／Ｖ_０（８）
…………
ΔＶ（Ｎ−１，１）＝Ｖ_Ｎ−１（１）／Ｖ_０（１）
ΔＶ（Ｎ−１，２）＝Ｖ_Ｎ−１（２）／Ｖ_０（２）
…………
ΔＶ（Ｎ−１，８）＝Ｖ_Ｎ−１（８）／Ｖ_０（８）
また、位相については、各処理経路についてそれぞれサンプリングタイミング差と誤差が含まれている。

そこで、補正情報算出部４１は、例えば、Ａ／Ｄ変換器１２_０の出力に対するスペクトラム解析で得られた各周波数成分１′〜８′の位相Φ_０（１）〜Φ_０（８）をそれぞれ基準とし、前記サンプリングタイミング差に相当する位相分θ_ｉ（ｊ）を除いたあとの差分を次のように求める。

ΔΦ（１，１）＝Φ_１（１）−Φ_０（１）−θ_１（１）
ΔΦ（１，２）＝Φ_１（２）−Φ_０（２）−θ_１（２）
…………
ΔΦ（１，８）＝Φ_１（８）−Φ_０（８）−θ_１（８）
ΔΦ（２，１）＝Φ_２（１）−Φ_０（１）−θ_２（１）
ΔΦ（２，２）＝Φ_２（２）−Φ_０（２）−θ_２（２）
…………
ΔΦ（２，８）＝Φ_２（８）−Φ_０（８）−θ_２（８）
…………
ΔΦ（Ｎ−１，１）＝Φ_Ｎ−１（１）−Φ_０（１）−θ_Ｎ−１（１）
ΔΦ（Ｎ−１，２）＝Φ_Ｎ−１（２）−Φ_０（２）−θ_Ｎ−１（２）
…………
ΔΦ（Ｎ−１，８）＝Φ_Ｎ−１（８）−Φ_０（８）−θ_Ｎ−１（８）
このようにして、補正情報算出部４１は、一つのＡ／Ｄ変換器１２_０の信号経路の特性を基準として得られた振幅誤差及び位相誤差から、フィルタリング等による補正処理に必要な情報を求める。

そして、補正情報算出部４１は、例えば、上記のように一つのＡ／Ｄ変換器１２_０を基準とした差の周波数特性を算出し、その周波数特性を逆ＦＦＴ演算してインパルス応答を求めることにより、その求めたインパルス応答を必要精度のタップ数で切り出し、フィルタリング処理で用いるフィルタ係数とする。

なお、この際、補正情報算出部４１は、必要に応じて補間処理を行い、インパルス応答の算出に必要なデータ数を確保する。

また、サンプリングクロックの位相誤差は、上記算出された位相誤差に定常的に含まれることになるので、サンプリング制御部１３から出力されるサンプリングクロックの位相を補正できるように構成し、上記算出された位相誤差内の定常誤差が最小となるようにサンプリングクロックの移相量を補正制御した上で、前記したデジタルフィルタのフィルタ係数を決定することもできる。

このように第１実施形態の時間インタリーブ方式のＡ／Ｄ変換装置２０では、周波数ＦｓのＮ／２倍を上限とする帯域内に所定の周波数間隔で存在し、且つ各Ａ／Ｄ変換器のサンプリングにより周波数Ｆｓの１／２を上限とする帯域内に現れたときの周波数が互いに異なる複数の信号成分を同時に含む信号を、較正用信号ｒ（ｔ）として入力し、その較正用信号ｒ（ｔ）に対して各Ａ／Ｄ変換器１２_０〜１２_Ｎ−１が出力する信号に対するスペクトラム解析処理を行い、複数の信号成分の振幅と位相を求め、その振幅と位相に基づいて、補正処理に必要な情報を求めて更新している。

このため、第１実施形態の時間インタリーブ方式のＡ／Ｄ変換装置２０では、従来の時間インタリーブ方式のＡ／Ｄ変換装置１０のように、単一周波数の正弦波信号を較正用信号とする場合に比べて、短時間に補正に必要な情報を得ることができ、被測定信号に対するＡ／Ｄ変換処理を長期間停止させることなく、必要な較正処理を行うことができる。

したがって、後述する本発明の第５実施形態による高速信号処理システムのように信号監視処理を定常的に行うシステムで、環境変化の影響を受けやすい状況にある場合でも、入力信号に対する変換処理を犠牲にすることなく、高い変換精度を維持できる。

次に、補正処理部３０での処理の一例について説明する。

補正処理部３０での処理形態の一つとして、複数のＡ／Ｄ変換器の１つを基準とし、各信号経路それぞれの周波数特性と基準のＡ／Ｄ変換器の周波数特性との差の特性を満たすインパルス応答を有するフィルタの係数を、補正情報メモリ３５のＡＤ特性テーブルに予め記憶しておき、複数のＡ／Ｄ変換器から出力されるサンプル値およびＡＤ特性テーブルに記憶されている係数に基づいて、サンプリングクロックを受けたＡ／Ｄ変換器がサンプル値を更新するタイミングに他のＡ／Ｄ変換器が変換処理をおこなったと仮定して得られるサンプル値を推定する方法が考えられる。

この推定による処理形態も各信号経路の周波数特性を均一化していることになり、補正処理に含まれる。

また、その推定による処理形態に加え、基準のＡ／Ｄ変換器と各Ａ／Ｄ変換器の周波数特性の差をそれぞれ相殺する周波数特性を満たすインパルス応答を有するフィルタの係数を、予めイコライザ係数テーブルに記憶しておき、各推定手段から出力されるサンプル値に対して、等価処理部（イコライザ）がイコライザ係数テーブルに記憶されている係数に基づくフィルタリングをそれぞれ行なって、誤差補正されたサンプル値をそれぞれ出力する処理形態が考えられる。

先ず、上記の補正処理の前提となる技術について説明する。

始めに、前記したＮ個のＡ／Ｄ変換器１２のうちから任意に基準のＡ／Ｄ変換器と定め、各Ａ／Ｄ変換器毎に、入力端子１０ａからＡ／Ｄ変換器までの入力特性や変換特性及びサンプリング系の位相誤差特性をまとめて周波数特性を算出し、その各周波数特性と基準のＡ／Ｄ変換器についての周波数特性との差を求めることにより、これをミスマッチ特性と定義する。

また、被測定信号ｘ（ｔ）は、Ｎ個のＡ／Ｄ変換器を用いて実現する高速サンプリングのクロック周波数をＦｓ′（＝Ｎ・Ｆｓ）としたとき、０〜Ｆｓ′／２で帯域制限されているとする。

次に、各ミスマッチ特性を有するミスマッチ回路をそれぞれのＡ／Ｄ変換器の前段に挿入し、その周波数特性をＨ_ｉ（ω）（ｉ＝０，１，…，Ｎ−１）と定義し、さらに、各ミスマッチ特性Ｈ_ｉ（ω）をキャンセルする仮想等価器のイコライズ特性Ｇ_ｉ（ω）を定義する。

ここで、入出力信号が０〜Ｆｓ′／２の周波数範囲に帯域制限されている条件下で、連続システムをサンプリング周期Ｔｓ′（＝１／Ｆｓ′）で表される離散システムに置き換えた場合に、ミスマッチ特性Ｈ_ｉ（ω）およびイコライズ特性Ｇ_ｉ（ω）と等価な入出力特性を示すミスマッチ特性Ｈ_ｉ ^＊（ω）およびイコライズ特性Ｇ_ｉ ^＊（ω）を考え、これらの特性に対応するインパルス応答ｈ_ｉ，ｕ及びｇ_ｉ，ｋを次式によって算出する。

なお、インパルス列の長さｕおよびｋは、必要精度に応じて調節される。

Ｇ_ｉ ^＊（ω）＝１／Ｈ_ｉ ^＊（ω） …（１）
ｈ_ｉ，ｕ＝Ｆ−１｛Ｈ_ｉ ^＊（ω）｝ …（２）
ｇ_ｉ，ｋ＝Ｆ−１｛Ｇ_ｉ ^＊（ω）｝ …（３）
ただし、ｉ＝０，１，…，Ｎ
記号Ｆ−１は、離散フーリエ逆変換演算を示す
ここで、Ａ／Ｄ変換器１２_０を基準として、図１１の等価回路について考察する。

すなわち、この場合、各Ａ／Ｄ変換器１２_１〜１２_Ｎ−１によるＡ／Ｄ変換は、基準のＡ／Ｄ変換器１２_０に対するミスマッチ成分がミスマッチ回路特性に換算されているので、図１１の等価回路に示すように、被測定信号ｘ（ｔ）を基準のＡ／Ｄ変換器１２_０の変換特性１１０で離散システムに変換した信号ｘ（ｎ）を、各Ａ／Ｄ変換器についてのミスマッチ回路１１２_０〜１１２_Ｎ−１に通過させた後に、誤差が無い理想Ａ／Ｄ変換器１３０_０〜１３０_Ｎ−１でＡ／Ｄ変換した場合と等価である。

さらに、各理想Ａ／Ｄ変換器１３０_０〜１３０_Ｎ−１から順次出力されるデジタル値は、それぞれ仮想等価器１３１_０〜１３１_Ｎ−１に入力され、個々のＡ／Ｄ変換器毎に定義されたイコライザ（インパルス応答ｇ_ｉ，ｋで定義される）で等価処理が実施された後、各仮想等価器１３１_０〜１３１_Ｎ−１からそれぞれサンプル値Ｙ（ｎ）として出力されることになる。

なお、以下では説明を簡単化するために、基準のＡ／Ｄ変換特性１１０は、被測定信号をそのまま出力端側に伝送しているものとする。

しかるに、この基準のＡ／Ｄ変換特性１１０は、必要に応じて補正してもよい。

上記等価回路において、各ミスマッチ回路１１２_０〜１１２_Ｎ−１の周波数特性を表すインパルス列の長さｕを等しくＵで表せば、理想Ａ／Ｄ変換器１３０_０〜１３０_Ｎ−１の入力ｘ_ｉ，ｎは、次式で表される。

ｘ_ｉ，ｎ＝ｕΣｘ（ｎ−ｕ）・ｈ_ｉ，ｕ …（４）
ただし、ｉ＝０，１，…，Ｎ−１
記号ｕΣは、ｕ＝−（Ｕ−１）〜（Ｕ−１）までの総和を示す
ここで、各Ａ／Ｄ変換器１２_０〜１２_Ｎ−１のサンプリングタイミングと理想Ａ／Ｄ変換器１３０_０〜１３０_Ｎ−１のサンプリングタイミングを等しくすれば、理想Ａ／Ｄ変換器１３０_０〜１３０_Ｎ−１は、入力された値ｘ_ｉ，ｎを周期ＴでＡ／Ｄ変換処理した後、各Ａ／Ｄ変換器のサンプリングタイミングに合わせてサンプル値を仮想等価器１３１_０〜１３１_Ｎ−１に出力するから、理想Ａ／Ｄ変換器１３０_０がＰ番目のサンプル値を出力するとすれば、ｎ番目に出力されるサンプル値は次式で表されるＪ（ｎ）番目の理想Ａ／Ｄ変換器から出力されることになる。

ｘ_{Ｊ（ｎ），ｎ}＝ｕΣｘ（ｎ−ｕ）・ｈ_{Ｊ（ｎ），ｕ}… （５）
記号ｕΣは、ｕ＝−（Ｕ−１）〜（Ｕ−１）までの総和を示す
ここで、Ｊ（ｎ）は、Ｎを法とする正の値であり、
Ｊ（ｎ）＝ｎ−Ｐ ｍｏｄ（Ｎ） …（６）
と表す。

すなわち、個々の理想Ａ／Ｄ変換器は、入力された値Ｘ_ｉ，ｎに対して、Ｎ個おきにデータを仮想等価器に出力することになる。

今、仮に理想Ａ／Ｄ変換器がＴｓ′毎にサンプル値を出力することにすれば、ミスマッチ回路から出力される値ｘ_ｉ，ｎが、仮想等価器にそのまま入力されることになり、仮想等価器内部の対応するイコライザは、定義によりミスマッチ回路の特性を補正するように働くから、ミスマッチ回路およびイコライザの計算上の遅延が０となるように係数を定めれば、入力した値ｘ（ｎ）と同じ値のサンプル値Ｙ（ｎ）がＮ個の仮想等価器１３１_０〜１３１_Ｎ−１から出力されることになる。

理想Ａ／Ｄ変換器がＴｓ′毎にサンプル値を出力したと仮定したときに、仮想等価器１３１_０〜１３１_Ｎ−１内部のイコライザによる処理は、対応するＡ／Ｄ変換器毎に定められるイコライザのインパルス応答ｇ_ｉ，ｋを用いて次式で定められる。

Ｙ（ｎ）＝ｋΣｘ_{Ｊ（ｎ），ｎ−ｋ}・ｇ_{Ｊ（ｎ），ｋ} …（７）
ただし、Ｋはイコライザのインパルス列の長さを示し、記号ｋΣは、ｋ＝−（Ｋ−１）〜Ｋ−１までの総和を示す
ここで上式（７）が成立するためには、ｘ_{Ｊ（ｎ），ｎ−ｋ}について、ｋ＝−（Ｋ−１）〜Ｋ−１に対して全ての値が必要であるが、実際の各Ａ／Ｄ変換器は、前記したように、Ｎ個おきの値しか出力できない。

そこで、他のＡ／Ｄ変換器のサンプル値を用いて、イコライズに必要なサンプル値を推定し、その後に式（７）の等価演算処理を行う。

さらに、各仮想等価器１３１_０〜１３１_Ｎ−１が算出したｎ番目の出力候補のうち、最も誤差が少なくなるＪ（ｎ）番目（演算による遅延を０とした場合）の仮想等価器からの出力をサンプル値Ｙ（ｎ）として出力する。

ここで、Ｊ（ｎ）番目のＡ／Ｄ変換結果を推定するために、Ｊ（ｎ）番目以外のＡ／Ｄ変換出力
ｘ_{Ｊ（ｎ−ｒ），ｎ−ｒ−ｋ} …（８）
ただし、ｒ≠ｑ×Ｎ（ｑ：０，±１，±２，…）
の場合について考察する。

この場合、ｎ−ｒ番目の値をもっているのは、（ｎ−ｒ−Ｐ）ｍｏｄ（Ｎ）番目のＡ／Ｄ変換器であり、定義によりｎ−ｒ番目の入力値ｘ（ｎ−ｒ）は、イコライズされた出力値Ｙ（ｎ−ｒ）と等しい値であるから、次式が成り立つ。

ｘ（ｎ−ｒ）＝Ｙ（ｎ−ｒ）
＝ｋΣｘ_{Ｊ（ｎ−ｒ），ｎ−ｒ−ｋ}・ｇ_{Ｊ（ｎ−ｒ），ｋ} …（９）
ただし、記号ｋΣは、ｋ＝−（Ｋ−１）〜Ｋ−１までの総和を示す
また、式（４）において、理想Ａ／Ｄ変換器がサンプリングタイミングをずらし、Ｊ（ｎ）番目のＡ／Ｄ変換器がｎ−ｒ番目のサンプリングを行なったと仮定して得られる推定サンプル値ｘ_{Ｊ（ｎ），ｎ−ｒ}は、以下のように得られる。

ｘ_{Ｊ（ｎ），ｎ−ｒ}＝ｕΣｘ（ｎ−ｒ−ｕ）・ｈ_{Ｊ（ｎ），ｕ} …（１０）
ただし、記号ｕΣは、ｕ＝−（Ｕ−１）〜Ｕ−１までの総和を示す
上記式（１０）に式（９）を代入すれば、推定サンプル値ｘ_{Ｊ（ｎ），ｎ−ｒ}が得られ、その得られた推定サンプル値に対して前記式（７）の処理を行うことで、Ｎ個のＡ／Ｄ変換器による出力値ｙ（ｎ）を得ることができる。

図１２は、図１によるＡ／Ｄ変換装置２０において、上記前提技術に基づく補正処理を行う場合の要部の構成（入力部は省略）を示している。

この場合、補正処理部３０は、Ｎ個の推定デバイス３１_０〜３１_Ｎ−１とイコライザ３２_０〜３２_Ｎ−１によって構成されている。

また、補正情報メモリ３５は、ＡＤ特性テーブル３６とイコライザ係数テーブル３７によって構成されている。

各Ａ／Ｄ変換器１２_０〜１２_Ｎ−１からの出力は、補正処理部３０の推定デバイス３１_０〜３１_Ｎ−１にそれぞれ入力される。

各推定デバイス３１_０〜３１_Ｎ−１は、それぞれが複数Ｎ個のＡ／Ｄ変換器１２_０〜１２_Ｎ−１からの出力と、サンプリング制御部１３′からの指定信号ＡＤＮＵＭを受けている。

各推定デバイス３１_０〜３１_Ｎ−１は、タイミング信号Ｃｔで示されるタイミング毎に、入力されたＮ個のサンプル値、指定信号ＡＤＮＵＭおよび後述するＡＤ特性テーブル３６の係数とに基づいて、予め決定した推定値算出処理により定まる数Ｅ個前のサンプリングタイミングで、Ａ／Ｄ変換器がサンプリング動作したと仮定したときのサンプル値を推定する。

ここで、予め決定した推定値算出処理により定まる数Ｅについては、例えば、３点のサンプリング点を用いて推定値を得る場合にＥ＝１以上となり、１点のサンプリング点を用いて推定値を得る場合にはＥ＝０以上となる。

例えば、３点のサンプリング点を用いて推定を行なう場合には、更新されたサンプル値をもつＡ／Ｄ変換器の番号をａ（ＡＤＮＵＭ＝ａ）とし、Ｎを法とする正の数ｂ、ｃを次式によって求める。

ｂ＝ａ−１ ｍｏｄ（Ｎ） …（１１ａ）
ｃ＝ａ−２ ｍｏｄ（Ｎ） …（１１ｂ）
そして、ｉ＝ｂのとき、推定サンプル値Ｗ_ｉ，ｎを、
Ｗ_ｉ，ｎ＝ｘ_ｂ，ｎ …（１２ａ）
とする。

また、ｉ≠ｂのとき、推定サンプル値Ｗ_ｉ，ｎを、次の演算で求める。

Ｗ_ｉ，ｎ＝ｘ_ｂ，ｎ・ｈ_ｉ，０／ｈ_ｂ，０
＋ｘ_ａ，ｎ・（ｈ_ｉ，０／ｈ_ａ，０）
・｛（ｈ_ｉ，−１／ｈ_ｉ，０）−（ｈ_ｂ，−１／ｈ_ｂ，０）｝
−ｘ_ｃ，ｎ・（ｈ_ｉ，０／ｈ_ｃ，０）
・｛（ｈ_ｉ，１／ｈ_ｉ，０）−（ｈ_ｂ，１／ｈ_ｂ，０）｝ …（１２ｂ）
上記式で、ｈ_ｉ−１、ｈ_ｉ，０、ｈ_ｉ，１は、ＡＤ特性テーブル３６に予め記憶されている係数である。

また、上記式（１２ｂ）の第１項は主に振幅誤差に関わる項、第２項および第３項は主に位相誤差に関わる項である。

各推定デバイス３１から出力された推定サンプル値Ｗは、それぞれイコライザ３２_０〜３２_Ｎ−１に入力される。

各イコライザ３２_０〜３２_Ｎ−１は、入力された推定サンプル値Ｗに対して、後述するイコライザ係数テーブル３７に記憶されている係数（フィルタ係数）を用いて等価演算処理を行うことにより、その結果として得られる、すなわち、基準のＡ／Ｄ変換器に対して誤差が補正されたサンプル値ｙを、タイミング信号Ｃｔで示されるタイミングでそれぞれ信号切換器１４′に出力する。

信号切換器１４′は、各イコライザ３２_０〜３２_Ｎ−１から出力されるサンプル値を受け、指定信号ＡＤＮＵＭで指定された値（ここではＡＤＮＵＭ＝ａ）、推定値算出処理によって定まる数Ｅ及びイコライザ係数テーブル３７を定義する際に定められるオフセット値ａ０を用いてイコライザを指定する値ｅを次の計算式により求める。

ｅ＝ａ−Ｅ−ａ０ ｍｏｄ（Ｎ）
そして、信号切換器１４′は、計算により求められたイコライザを指定する値ｅに基づいて、指定信号ＡＤＮＵＭで指定された値ａに対してｅ番目のイコライザ３２ｅの出力結果ｙ_ｅ，ｎを選択して、最終のＡ／Ｄ変換結果Ｙ（ｎ）として出力する。

なお、ここで得られるＡ／Ｄ変換結果は、推定値算出処理により理論計算よりＥ＋ａ０分のサンプリングタイミングだけ遅延して得られる。

一方、ＡＤ特性テーブル３６には、サンプリング周期Ｔｓ′（＝Ｔｓ／Ｎ）で表される離散システムで考慮した場合の入力端子１０ａから各Ａ／Ｄ変換器の出力端までの周波数特性に対する基準のＡ／Ｄ変換器との周波数特性の差Ｈ_ｉ ^＊（ω）（前記した振幅誤差ΔＶ、位相誤差ΔΦを含み複素数で表される関数）を３ポイントのインパルス応答で単純化された係数が予め記憶されている。

補正情報算出部４１は、前記較正用信号の入力時に得られた各信号成分のスペクトラム解析結果に基づいて、上記周波数特性の差の特性Ｈ_ｉ ^＊（ω）を、基準Ａ／Ｄ変換器についての周波数特性ＨＯ^＊（ω）及び各Ａ／Ｄ変換器１２_０〜１２_Ｎ−１についての周波数特性ＨＯ_ｉ ^＊（ω）から次式によって算出する。

なお、差の特性Ｈ_ｉ ^＊（ω）は計算上では以下のように比となる。

Ｈ_ｉ ^＊（ω）＝ＨＯ_ｉ ^＊（ω）／ＨＯ^＊（ω） …（１３）
次に、サンプリング定理を満たす範囲において、逆ＦＦＴ演算により周波数特性Ｈ_ｉ ^＊（ω）と等価なインパルス応答を求め、そのインパルス応答から得られるフィルタ係数をもつＦＩＲフィルタを設計する。

ただし、前記等価なインパルス応答をもつフィルタの設計に際しては、設計されるＮ個のフィルタ全てに共通する絶対遅延量τ０（秒）を任意に設定した後に、個々のフィルタ設計を行うものとする。

得られるフィルタの係数を時系列順に、…、ｈ_ｉ，−１、ｈ_ｉ，０ｈ_ｉ，１、…（ただし、ｉ＝０，１，２，…，Ｎ−１）と表した場合、絶対遅延量τ０は、係数ｈ_ｉ，０の絶対値が最大となり、かつ設計するＮ個のＦＩＲフィルタの係数を考慮した場合に、係数の２乗の総和Σ（ｈ_ｉ，−１）^２とΣ（ｈ_ｉ，１）^２とがほぼ等しい値となるように絶対遅延量τ０を設定する。

次に、得られた係数の中から、係数列ｈ_ｉ，−１、ｈ_ｉ，０、ｈ_ｉ，１で示される値を用いて図１３に示すようなＡＤ特性テーブル３６を作成する。

このＡＤ特性テーブル３６は、例えば、テーブル位置（ｉ，−１）にはｈ_ｉ，−１を、テーブル位置（ｉ，０）にはｈ_ｉ，０を、テーブル位置（ｉ，１）にはｈ_ｉ，１を対応させる。

一方、イコライザ係数テーブル３７は、前記した式（１３）で算出した周波数特性の差Ｈ_ｉ ^＊（ω）を基に、次式により周波数特性Ｇ_ｉ＊（ω）を算出する。

Ｇ_ｉ ^＊（ω）＝１／Ｈ_ｉ ^＊（ω） …（１４）
ただし、Ｈ_ｉ ^＊（ω）≠０
そして、サンプリング定理を満たす範囲では、周波数特性Ｇ_ｉ ^＊（ω）と等価なインパルス応答をもつイコライザ（フィルタ）をｉ番目のＡ／Ｄ変換器に対応するイコライザと定義し、そのイコライザに要求されるフィルタ係数を求めてイコライザ係数テーブル３７に予め用意しておく。

ただし、この等価なインパルス応答をもつフィルタの設計に際しては、設計されるＮ個のフィルタ全てに共通する絶対遅延量τ１（秒）を設定した後に、個々のフィルタ設計を行うものとする。

得られるフィルタの係数を時系列順に、…、ｇ_ｉ，−１、ｇ_ｉ，０、ｇ_ｉ，１、…と表した場合、全フィルタに共通する絶対遅延量τ１の設定値は任意であるが、イコライザ係数テーブル２７の設計においては、係数ｇ_ｉ，０の絶対値が最大となり、かつ設計するＮ個のフィルタ係数の２乗の総和Σ（ｇ_ｉ，−１）^２とΣ（ｇ_ｉ，１）^２とがほぼ等しくなるように絶対遅延量τ１を設定する。

次に、得られた係数の中から、｜ｇ_ｉ，Ｍ１｜＜ε（ここでεは、予め定められた許容誤差）を満足する最小値Ｍ１を決定し、同様にして｜ｇ_ｉ，Ｍ２｜＜εを満足する最大値Ｍ２を決定し、係数列ｇ_ｉ，Ｍ１、…、ｇ_ｉ，−１、ｇ_ｉ，０、ｇ_ｉ，１、…、ｇ_ｉ，Ｍ２を用いて、図１４に示すようなイコライザ係数テーブル３７を作成する。

この場合、例えば、テーブル位置（ｉ，Ｍ１）にはｇ_ｉ，Ｍ１を、テーブル位置（ｉ，Ｍ１＋１）にはｈ_{ｉ，Ｍ１＋１}を対応させ、以後同様に、テーブル位置（ｉ，Ｍ２）まで順に対応させる。

このとき、設計される推定デバイス３１、イコライザ３２の時間応答に合わせて、前記したオフセット値ａ０＝１（構成する回路の絶対遅延量により異なる）を決定する。

なお、このイコライザ係数テーブル３７を作成する際に、位相誤差の周波数特性に対してその高域側が小さくなるような窓関数（例えば、コサインテーパ窓）を乗じて補正することにより、収束が早いインパルス応答が得られる。

これにより、必要なフィルタ係数の数を減らすことができ、構成を簡単化でき、イコライズ処理の遅延量を減らすことができる。

次に、上記構成のＡ／Ｄ変換装置２０の動作を図１５、図１６に基づいて説明する。

図１５の（ａ）に示すように入力端子１０ａに入力された被測定信号ｘ（ｔ）は、スイッチ２１を介して信号分配器１１に入力されことにより、Ｎ本の信号経路に分岐されて、各Ａ／Ｄ変換器１２_０〜１２_Ｎ−１に入力される。

各Ａ／Ｄ変換器１２_０〜１２_Ｎ−１は、図１５の（ｂ１）〜（ｂＮ）に示すように、サンプリング制御部１３′から出力されるサンプリングクロックＣ_０〜Ｃ_１２をそれぞれ受けて、それぞれの被測定信号成分ｘ_０（ｔ）〜ｘ_{Ｎ−１（ｔ）}に対するＡ／Ｄ変換処理をほぼＴｓ′時間ずつ遅れたタイミングで順次に行うことによって得られたサンプル値Ｘ_０，Ｐ、Ｘ_{１，Ｐ＋１}、…、Ｘ_{Ｎ−１，Ｐ＋Ｎ−１}を、図１５の（ｃ１）〜（ｃＮ）に示すようにそれぞれ出力する。

ここで、サンプリングタイミング順に番号を付け、Ｐ番目のサンプリングでは、Ａ／Ｄ変換器１２_０がＡ／Ｄ変換処理を行ってそのサンプル値を更新したと定義し、その更新されたサンプル値をＸ_０，Ｐと表すものとする。

このとき、サンプリング制御部１３′は、図１５の（ｄ）、（ｅ）に示すように、Ａ／Ｄ変換結果の更新タイミングに合わせて、サンプル値を更新したＡ／Ｄ変換器１２_０を指定する指定信号ＡＤＮＵＭ（例えば、ＡＤＮＵＭ＝０とする）と、入力信号に対するサンプリングタイミングを示すタイミング信号Ｃｔを出力する。

この状態では、他のＡ／Ｄ変換器１２_１〜１２_Ｎ−１は、Ａ／Ｄ変換結果を更新しないので、Ｐ番目のサンプリングが行われる前から保持している以下に示すような値をそれぞれ出力している。

Ｘ_１，Ｐ＝Ｘ_{１，Ｐ−１}
Ｘ_２，Ｐ＝Ｘ_{２，Ｐ−１}
…、
Ｘ_{Ｎ−１，Ｐ}＝Ｘ_{Ｎ−１，Ｐ−１}
次のＰ＋１番目のサンプリングタイミングには、ＡＤＮＵＭ＝１となり、Ａ／Ｄ変換器１２_１のサンプル値が更新され、他のＡ／Ｄ変換器１２_０、１２_２〜１２_Ｎ−１は、Ｐ番目のサンプリングタイミングのときと同じ値を出力する。

以後、同様に各Ａ／Ｄ変換器１２_０〜１２_Ｎ−１による変換処理が順番に行われ、Ｎ−１番目のＡ／Ｄ変換器１２_Ｎ−１のサンプル値が更新された後に、再び０番目のＡ／Ｄ変換器１２_０によるサンプル値の更新がなされる如くした、上記動作が循環的に繰り返されることになる。

各推定デバイス３１_０〜３１_Ｎ−１は、前記したように、サンプル値が更新されていないＡ／Ｄ変換器がそのタイミングでサンプリング動作したと仮定したときのサンプル値を、更新されたサンプル値を用いて推定する。

例えば、Ｎが３以上の場合で、一つの推定デバイス３１_０についてみると、図１６に示すように、Ａ／Ｄ変換器１２_１によりＰ＋１番目のサンプル値が更新されたタイミングでは、各Ａ／Ｄ変換器について一つ前のサンプリングタイミングでＰ番目のサンプル値を推定することが可能となる。

推定デバイス３１_０のＰ番目の推定サンプル値Ｗ_０，Ｐとしては、Ａ／Ｄ変換器１２_０がサンプル値Ｘ_０，Ｐを既にもっているから、この値をそのまま出力する。

すなわち、これは前記式（１２ａ）においてｉ＝ｂ＝０の場合に相当する。

また、その次のＰ＋２番目のサンプリングタイミングにおける推定サンプル値Ｗ_{０，Ｐ＋１}は、そのサンプリングタイミングに更新されたＡ／Ｄ変換器１２_２のサンプル値Ｘ_{２，Ｐ＋２}と、一つ前のサンプリングタイミングのサンプル値Ｘ_{１，Ｐ＋１}と、さらにその一つ前のサンプリングタイミングのサンプル値Ｘ_０，Ｐと、ＡＤ特性テーブル３６の係数とを用いて、前記式（１２ｂ）のｉ≠ｂの場合で示す演算式にしたがって算出される。

さらに、その次のＰ＋３番目のサンプリングタイミングにおける推定サンプル値Ｗ_{０，Ｐ＋２}は、そのサンプリングタイミングに更新されたＡ／Ｄ変換器１２_３のサンプル値Ｘ_{３，Ｐ−３}と、一つ前のサンプリングタイミングのサンプル値Ｘ_{２，Ｐ＋２}と、さらにその一つ前のサンプリングタイミングのサンプル値Ｘ_{１，Ｐ＋１}と、ＡＤ特性テーブル３６の係数とを用いて、前記式（１２ｂ）のｉ＝＃ｂの場合で示す演算式にしたがって算出される。

以下同様の推定処理がなされて、その推定サンプル値が時系列に並んだサンプル列Ｗ_０，Ｐ、Ｗ_{０，Ｐ＋１}、…がイコライザ３２_０に出力される。

他の推定デバイス３１_１〜３１_Ｎ−１についても同様の推定処理がなされ、その推定サンプル値Ｗ_ｍ，Ｐ、Ｗ_{ｍ，Ｐ＋１}、…（ｍ＝１，２，…，Ｎ−１）がそれぞれイコライザ３２_１〜３２_Ｎ−１に出力される。

イコライザ３２_１〜３２_Ｎ−１は、それぞれ入力される推定サンプル値Ｗに対して、イコライザ係数テーブル３７の係数による等価処理（フィルタリング）を行い、基準のＡ／Ｄ変換器について周波数特性に対して誤差が補正されたサンプル値ｙ_ｉ，Ｐ、ｙ_{ｉ，Ｐ＋１}、…（ｉ＝０，１，…，Ｎ−１）を信号切換器１４′にそれぞれ出力する。

信号切換器１４′は、Ａ／Ｄ変換器を指定する指定信号ＡＤＮＵＭに対して前記したオフセット値ａ０分だけずれたタイミングでその指定信号ＡＤＮＵＭで指定されるＡ／Ｄ変換器に対応するイコライザ３２の出力値を順次選択して、その選択値が時系列に並んだデジタル信号列Ｙ（ｎ）を出力する。

このようにして得られた最終のＡ／Ｄ変換結果Ｙ（ｎ）は、各Ａ／Ｄ変換器１２の変換処理で実際に得られたサンプル値と各推定デバイス３１で推定算出されたサンプル値からなるサンプル列を、それぞれイコライザ３２によって誤差補正しているため、信号分配器１１や配線等を含むＡ／Ｄ変換器間の周波数特性差による誤差の影響を格段に低減することができる。

そして、この推定処理とイコライズ処理からなる補正処理に用いるフィルタ係数を、較正用信号の入力時に前記補正情報算出部４１により新たに求めて更新することにより、Ａ／Ｄ変換誤差の少ない状態を維持することができる。

また、各イコライザ３２が出力するサンプル列のうち、同一サンプリングタイミングで得られる最も誤差の少ないサンプル値が信号切換器１４′によって選択されるようにしているので、時間波形解析や周波数スペクトラムによる解析誤差を大幅に改善することが可能となる。

次に、上記構成のＡ／Ｄ変換装置２０のＡ／Ｄ変換特性例について説明する。

図１７Ａ，Ｂは、それぞれ、Ｎ＝４で、入力信号として周波数１０ＭＨｚの正弦波を、上記第１実施形態のＡ／Ｄ変換装置２０と前記した従来のＡ／Ｄ変換装置１０とに与えたときに得られたデジタル信号列Ｙ（ｎ）と入力信号に対する誤差Ｅ（ｎ）の時間波形を示している。

図１７Ａに示す第１実施形態のＡ／Ｄ変換装置２０の時間波形は、図１７Ｂに示している従来のＡ／Ｄ変換装置１０の時間波形と比較して、誤差がほとんど発生していないことが判る。

また、図１８Ａ，Ｂは、それぞれ、周波数１０ＭＨｚの正弦波を入力信号したときに、上記第１実施形態のＡ／Ｄ変換装置２０と従来のＡ／Ｄ変換装置１０が出力するデジタル信号列Ｙ（ｎ）に対するＦＦＴ解析を行って得られた周波数スペクトラム波形を示している。

図１８Ｂに示している従来のＡ／Ｄ変換装置１０のスペクトラム波形では、１０ＭＨｚの基本波以外に、およそ４１ＭＨｚ、６１ＭＨｚ、９３ＭＨｚの周波数近傍に大きな（基本波に対して約−４０ｄＢ）スプリアスが発生している。

これに対し、図１８Ａに示す第１実施形態のＡ／Ｄ変換装置２０のスペクトラム波形は、基本波の１０ＭＨｚ以外のスプリアス成分は観測されていない。

また、図１９Ａ，Ｂは、それぞれ、周波数９８ＭＨｚの正弦波を入力信号したときに、上記第１実施形態のＡ／Ｄ変換装置２０と前記した従来のＡ／Ｄ変換装置１０とが出力するデジタル信号列Ｙ（ｎ）に対するＦＦＴ解析を行って得られた周波数スペクトラム波形を示している。

図１９Ｂに示している従来のＡ／Ｄ変換装置１０のスペクトラム波形では、９８ＭＨｚの基本波以外に、およそ４ＭＨｚ、４７ＭＨｚ、５６ＭＨｚの周波数近傍に大きな（基本波に対して約−４０ｄＢ）スプリアスが発生している。

これに対し、図１９Ａに示す第１実施形態のＡ／Ｄ変換装置２０のスペクトラム波形は、基本波の９８ＭＨｚ以外に、およそ４ＭＨｚ、４７ＭＨｚ、５６ＭＨｚの周波数近傍にノイズレベルより僅かに大きい（基本波に対して約−８５ｄＢ）スプリアス成分のみが観測されるだけである。

このように、第１実施形態のＡ／Ｄ変換装置２０では、補正処理部３０において、上記した推定処理とイコライズ処理を行うことによって得られるデジタル信号列は、時間波形の誤差や周波数スペクトラムのスプリアスの要因となる誤差分が大きく低減されていることが判る。

そして、第１実施形態のＡ／Ｄ変換装置２０では、この補正処理に必要な情報を前記したように短時間に取得できるようにしているので、極めて高い精度を維持した状態でＡ／Ｄ変換処理を行うことが可能となる。

また、上記第１実施形態のＡ／Ｄ変換装置２０では、従来のＡ／Ｄ変換装置１０に比べてスプリアスの発生を約３０ｄＢ改善できることが確認されている。

なお、上記実施形態のように、３つのＡ／Ｄ変換結果からサンプル値を推定するのに代えて、推定が必要なサンプル値のサンプリングタイミングに更新された１つのＡ／Ｄ変換結果からサンプル値を推定するようにしてもよい。

この場合、前記式（１２ｂ）の第１項目において、ｂ＝ａとした計算式だけを用いて推定することが可能になり、推定のための算出処理を高速化することができる。

また、この場合でも、従来のＡ／Ｄ変換装置１０に比べてスプリアスの発生を約４０ｄＢ改善できることが確認されている。

また、Ｎ＝２の場合、２つのＡ／Ｄ変換器１２_０、１２_１が交互にＡ／Ｄ変換処理を行うため、３つのサンプル値で推定を行う場合には、Ａ／Ｄ変換器１２_１の更新前のサンプル値Ｘ_{１，Ｐ−１}を対応する推定デバイス３１_１のメモリ（図示せず）に記憶しておき、Ａ／Ｄ変換器１２_１の更新後のサンプル値Ｘ_{１，Ｐ＋１}が得られたときに、それらの２つのサンプル値Ｘ_{１，Ｐ−１}、Ｘ_{１，Ｐ＋１}と、他方のＡ／Ｄ変換器１２_０のサンプル値Ｘ_０，Ｐとから、サンプル値Ｘ_{１，Ｐ−１}、Ｘ_{１，Ｐ＋１}の中間のタイミングのサンプル値Ｗ_１，Ｐを推定算出すればよい。

これは他方のＡ／Ｄ変換器１２_０についても同様である。

なお、以上のように説明される第１実施形態のＡ／Ｄ変換装置２０に適用した補正処理及び補正情報の一例に代えて、他の補正処理を用いる場合であっても、本発明のＡ／Ｄ変換装置を同様に適用することができる。

（第２実施形態）
図２０は、本発明の第２実施形態によるＡ／Ｄ変換装置の要部の構成を説明するために示すブロック図である。

前記した第１実施形態によるＡ／Ｄ変換装置２０において、推定デバイス３１は、対応するＡ／Ｄ変換器自身がサンプリング動作しないときに、他のＡ／Ｄ変換器のサンプル値とＡＤ特性テーブル３６の係数に基づいてサンプル値を推定出力するようにしている。

これに代えて、図２０に示すように、イコライザ３２及び信号切換器１４′を省略し、各Ａ／Ｄ変換器１２のサンプル値を唯一の推定デバイス３１に入力して、その推定デバイス３１が出力する推定サンプル値Ｗをそのまま最終のＡ／Ｄ変換結果Ｙ（ｎ）として出力端子１０ｂから出力することも可能である。

このように構成した場合、Ａ／Ｄ変換装置２０としての構成を格段に簡単化することができる。

（第３実施形態）
図２１は、本発明の第３実施形態によるＡ／Ｄ変換装置の要部の構成を説明するために示すブロック図である。

すなわち、本発明の第３実施形態によるＡ／Ｄ変換装置２０では、図２１に示すように、各Ａ／Ｄ変換器１２_０〜１２_Ｎ−１にそれぞれ入力されるクロックＣ_０〜Ｃ_Ｎ−１の位相を調整する位相調整手段５１_０〜５１_Ｎ−１（例えば、ラインストラッチャ等）を設けて、サンプリング周波数の上限（Ｆｓ′／２）で各クロック信号の位相を理想値に設定することにより、非線型誤差を減少させることができる。

そして、このように位相調整を行うことにより、前記したように、Ａ／Ｄ変換処理で得られた１つのサンプル値からサンプル値を推定する場合でも、Ａ／Ｄ変換誤差を小さくすることができる。

また、このようにサンプリングのタイミング誤差を低減することにより、イコライザ３２のタップ長（前記したＭ１、Ｍ２の大きさ）を短くすることができるので、イコライザ３２自身を簡単に構成することができる。

（第４実施形態）
図２２は、本発明の第４実施形態によるＡ／Ｄ変換装置の要部の構成を説明するために示すブロック図である。

前記第１実施形態によるＡ／Ｄ変換装置２０の信号分配器１１は、入力される被測定信号を常時複数のＡ／Ｄ変換器１２_０〜１２_Ｎ−１に出力するようにしているので、入力される被測定信号の電力の１／Ｎずつが各Ａ／Ｄ変換器１２_０〜１２_Ｎ−１に入力されることになり、Ｎが大きい場合には、Ａ／Ｄ変換器の入力レベル範囲を有効に使用することができなくなる。

これを改善するために増幅器を用いて信号を増幅する構成にしたとすると、その増幅器の特性のバラツキがインタリーブ方式のＡ／Ｄ変換装置の誤差要因として追加されることになり、補正処理が複雑化するとともに、Ａ／Ｄ変換精度が低下する。

このような場合には、図２２に示す信号分配器１１のように、被測定信号を選択的にＡ／Ｄ変換器１２_０〜１２_Ｎ−１に出力するスイッチ回路１１ａと、各サンプリングクロックＣ_０〜Ｃ_Ｎ−１を受ける毎にスイッチ回路１１ａを順次切り換える切換回路１１ｂとで構成し、各Ａ／Ｄ変換器１２_０〜１２_Ｎ−１のうち、サンプリング動作を行うＡ／Ｄ変換器１２にだけ選択的に被測定信号を与えるようにすれば良い。

このように構成すれば、誤差要因となる増幅器を用いることなく、被測定信号を低損失で各Ａ／Ｄ変換器１２_０〜１２_Ｎ−１に与えることができるので、Ａ／Ｄ変換器の入力レベル範囲を有効に利用することができるとともに、Ａ／Ｄ変換精度が向上する。

（第５実施形態）
図１０Ａは、本発明の第５実施形態による高速信号処理システムの概念的な構成を説明するために示すブロック図である。

この場合、高速信号処理システムは、図１に示したＡ／Ｄ変換装置２０と、このＡ／Ｄ変換装置２０からのＡ／Ｄ変換出力信号に対して、例えばスペクトラム解析等の各種の信号処理を実行することを可能とする信号処理装置１００とから構成される。

すなわち、この第５実施形態による高速信号処理システムでは、信号処理装置１００が図１のＡ／Ｄ変換装置２０から出力されるＡ／Ｄ変換出力信号を蓄えるメモリ１０１と、前記メモリ１０１に蓄えられている前記Ａ／Ｄ変換出力信号について所定の信号解析処理を行う解析処理部１０２と、信号処理装置１００が前記所定の信号解析処理を行っている期間に、較正処理要求を前記Ａ／Ｄ変換装置２０の制御部４０に与えて前記Ａ／Ｄ変換装置２０に対して較正処理のためのＡ／Ｄ変換及びそれに続く前記補正情報の算出と更新を行わせる制御と、Ａ／Ｄ変換装置２０から前記補正情報の更新処理の終了を受けて前記Ａ／Ｄ変換装置２０に対して前記被測定信号のＡ／Ｄ変換処理可能に設定する制御とを行うシステム制御部１０３とを備えている。

図１０Ｂは、図１０Ａの高速信号処理システムの信号処理装置１００とＡ／Ｄ変換装置２０の処理関係を説明するために示す図である。

この場合、信号処理装置１００としては、例えば、図１０Ｂの（ａ）に示しているように、Ａ／Ｄ変換装置２０が被測定信号ｘ（ｔ）に対する一定時間のＡ／Ｄ変換処理を行うことにより得られたデジタル信号列Ｙ（ｎ）を信号処理装置１００内のメモリ１０１に蓄えてから、そのデジタル信号列Ｙ（ｎ）に対する解析処理等を行うという動作を繰り返すバッチ処理システムを想定している。

そして、この高速信号処理システムでは、図１０Ｂの（ａ）、（ｂ）に示しているように、信号処理装置１００が解析処理を行っている間に、Ａ／Ｄ変換装置２０に較正用信号を入力して補正に必要な補正情報を求めて更新することができるため、例えば周囲温度が経時的に変化するような環境で使用する場合でもシステムの性能を高精度に維持することができる。

なお、ローカル発振器とミキサとを含むダウンコンバータ（図示せず）をさらに備えることにより、Ａ／Ｄ変換装置２０の周波数帯域よりも広い周波数帯域での解析を実現することができる。

したがって、以上詳述したように、本発明によれば、上述したような従来技術の問題を解決し、短時間に補正に必要なデータを取得できるように改良された時間インタリーブ方式のＡ／Ｄ変換装置及びそれを用いる高速信号処理システムを提供することができる。

Claims (21)

1. 被測定信号を入力するための入力端子と、
   較正用信号を発生する信号発生器と、
   複数Ｎ個のアナログ−デジタル（Ａ／Ｄ）変換器と、
   前記入力端子から入力される前記被測定信号と前記信号発生器から出力される前記較正用信号のいずれかを選択するスイッチと、
   前記スイッチによって選択された信号を複数Ｎ個に分配して前記複数Ｎ個のＡ／Ｄ変換器にそれぞれ入力させる信号分配器と、
   前記複数Ｎ個のＡ／Ｄ変換器に対し、周期Ｔｓで且つ位相がＴｓ／Ｎずつシフトしたサンプリングクロックをそれぞれ与えるサンプリング制御部と、
   前記入力端子への入力から前記複数Ｎ個のＡ／Ｄ変換器での変換処理までの、振幅の周波数特性及び位相の周波数特性の少なくとも一つに差異があることによって生じる、前記複数Ｎ個のＡ／Ｄ変換器が出力する各信号間の誤差を補正するために必要な補正情報を記憶する補正情報メモリと、
   前記被測定信号を受けて前記複数Ｎ個のＡ／Ｄ変換器が出力する各信号に対し、前記補正情報メモリに記憶されている前記補正情報により補正処理を行う補正処理部と、
   前記信号発生器から出力される前記所定の較正用信号を受けて前記複数Ｎ個のＡ／Ｄ変換器が出力する各信号についてスペクトラム解析処理を行って前記複数の信号成分の振幅と位相を算出し、当該算出した結果に基づいて前記補正情報を新たに求め、当該新たに求めた補正情報により前記補正情報メモリの内容を更新する補正情報算出部と、
   を具備し、
   前記信号発生器は、前記複数Ｎ個のＡ／Ｄ変換器にそれぞれ与えられる前記サンプリングクロックの周波数ＦｓのＮ／２倍を上限とする帯域内の所望の周波数にそれぞれ位置する複数の信号成分であって、前記各Ａ／Ｄ変換器のサンプリングによって前記サンプリングクロックの周波数Ｆｓの１／２を上限とする帯域内に互いに異なる周波数で現れる前記複数の信号成分を含む前記較正用信号を出力するように構成されていることを特徴とする時間インタリーブ方式のＡ／Ｄ変換装置。
2. 前記信号発生器は、前記サンプリングクロックの周波数ＦｓのＮ／２倍を上限とする帯域内の前記複数の信号成分を基本波成分と所定次数までの高調波成分とで構成するパルス信号であって、当該パルス信号の高調波成分のうち前記所定次数より高次の高調波成分と、前記複数の信号成分とが、前記各Ａ／Ｄ変換器のサンプリングによって前記サンプリングクロックの周波数Ｆｓの１／２を上限とする帯域内の同一周波数で重なる場合に、該重なった成分同士のパワー比を予め定めた値以下にしたパルス信号を、前記較正用信号として出力することを特徴とする請求項１に記載のＡ／Ｄ変換装置。
3. 前記信号発生器は、前記サンプリングクロックの周波数ＦｓのＮ／２倍を上限とする帯域内で且つ互いに異なる周波数の正弦波信号を発生する複数の正弦波発生器と、該複数の正弦波発生器の出力信号を加算合成する加算合成器とにより構成されていることを特徴とする請求項１に記載のＡ／Ｄ変換装置。
4. 前記補正情報算出部は、前記スペクトラム解析によって得られた前記複数の信号成分の振幅と位相に基づき、前記複数Ｎ個のＡ／Ｄ変換器の１つを基準のＡ／Ｄ変換器とし、前記入力端子から前記複数Ｎ個のＡ／Ｄ変換器の各出力端子までのそれぞれの周波数特性と前記基準のＡ／Ｄ変換器の周波数特性との差の特性を満たすインパルス応答を有するフィルタの係数を前記補正情報として算出して、前記補正情報メモリ内のＡＤ特性テーブルに記憶するように構成され、
   前記補正処理部は、前記被測定信号に対して前記複数Ｎ個のＡ／Ｄ変換器から出力される各サンプル値および前記ＡＤ特性テーブルに記憶されている係数に基づいて、前記サンプリングクロックを受けたＡ／Ｄ変換器がサンプル値を更新するタイミングに他のＡ／Ｄ変換器が変換処理を行ったと仮定して得られるサンプル値を推定する推定デバイスが設けられていることを特徴とする請求項１に記載のＡ／Ｄ変換装置。
5. 前記補正情報算出部は、前記スペクトラム解析によって得られた前記複数の信号成分の振幅と位相に基づき、前記基準のＡ／Ｄ変換器の周波数特性と前記複数Ｎ個のＡ／Ｄ変換器の残りのＡ／Ｄ変換器の周波数特性の差をそれぞれ相殺する周波数特性を満たすインパルス応答を有するフィルタの係数を前記補正情報として算出して、前記補正情報メモリ内のイコライザ係数テーブルに記憶するように構成され、
   前記補正処理部には、前記推定デバイスとして前記Ａ／Ｄ変換器毎にそれぞれ設けられている複数の推定デバイスと、前記複数の推定デバイスから出力される各サンプル値に対して、前記イコライザ係数テーブルに記憶されている係数に基づくフィルタリングをそれぞれ行って、誤差補正されたサンプル値をそれぞれ出力する複数のイコライザとが設けられていることを特徴とする請求項４に記載のＡ／Ｄ変換装置。
6. 前記入力端子と前記スイッチとの間、前記信号発生器と前記スイッチとの間及び前記信号分配器と前記スイッチとの間の少なくとも一つに挿入されている複数の減衰器をさらに具備することを特徴とする請求項１に記載のＡ／Ｄ変換装置。
7. 前記スイッチと連動する第２のスイッチと、前記第２のスイッチに接続される終端器とをさらに具備し、
   前記スイッチにより前記較正用信号を選択する際に、前記第２のスイッチを閉じて、前記入力端子から入力され前記被測定信号を前記終端器で終端可能とするように構成されることを特徴とする請求項６に記載のＡ／Ｄ変換装置。
8. 前記被測定信号を受けて前記複数Ｎ個のＡ／Ｄ変換器がそれぞれ前記サンプリングクロックに基づくサンプリングによって出力する各出力信号をサンプリング順に並んだデジタル信号列に合成して出力可能とする信号合成手段をさらに具備することを特徴とする請求項１に記載のＡ／Ｄ変換装置。
9. 前記信号合成手段として、前記デジタル信号列を出力するための出力端子と、前記被測定信号を受けて前記複数Ｎ個のＡ／Ｄ変換器がそれぞれ前記サンプリングクロックに基づくサンプリングによって出力する各出力信号を順次選択的に切り換えて前記出力端子に出力する信号切換器とをさらに具備し、
   前記サンプリング制御部は、前記複数Ｎ個のＡ／Ｄ変換器がそれぞれ出力する各出力信号を前記信号切換器によって順次選択的に切り換えて出力するために、前記複数Ｎ個のＡ／Ｄ変換器のうちサンプリングを行ったＡ／Ｄ変換器を指定する指定信号を前記信号切換器に与えることにより、前記信号切換器からサンプリング順に並んだデジタル信号列に合成して前記出力端子に出力可能とすることを特徴とする請求項８に記載のＡ／Ｄ変換装置。
10. 外部からの指示あるいは予め決められたタイムスケジュールに従う較正処理要求に応じて、前記スイッチを前記信号発生器側に接続して、前記較正用信号を前記信号分配器へ入力させるための制御部をさらに具備することを特徴とする請求項９に記載のＡ／Ｄ変換装置。
11. 時間インタリーブ方式のアナログ−デジタル（Ａ／Ｄ）変換装置と、
    前記時間インタリーブ方式のＡ／Ｄ変換装置からのＡ／Ｄ変換出力信号に対して所定の信号処理を実行する信号処理装置と、
    を具備する高速信号処理システムであって、
    前記時間インタリーブ方式のＡ／Ｄ変換装置が、
    被測定信号を入力するための入力端子と、
    較正用信号を発生する信号発生器と、
    複数Ｎ個のＡ／Ｄ変換器と、
    前記入力端子から入力される前記被測定信号と前記信号発生器から出力される前記較正用信号のいずれかを選択するスイッチと、
    前記スイッチによって選択された信号を複数Ｎ個に分配して前記複数Ｎ個のＡ／Ｄ変換器にそれぞれ入力させる信号分配器と、
    前記複数Ｎ個のＡ／Ｄ変換器に対し、周期Ｔｓで且つ位相がＴｓ／Ｎずつシフトしたサンプリングクロックをそれぞれ与えるサンプリング制御部と、
    前記入力端子への入力から前記複数Ｎ個のＡ／Ｄ変換器での変換処理までの、振幅の周波数特性及び位相の周波数特性の少なくとも一つに差異があることによって生じる、前記複数Ｎ個のＡ／Ｄ変換器が出力する各信号間の誤差を補正するために必要な補正情報を記憶する補正情報メモリと、
    前記被測定信号を受けて前記複数Ｎ個のＡ／Ｄ変換器が出力する各信号に対し、前記補正情報メモリに記憶されている前記補正情報により補正処理を行う補正処理部と、
    前記信号発生器から出力される前記所定の較正用信号を受けて前記複数Ｎ個のＡ／Ｄ変換器が出力する各信号についてスペクトラム解析処理を行って前記複数の信号成分の振幅と位相を算出し、当該算出した結果に基づいて前記補正情報を新たに求め、当該新たに求めた補正情報により前記補正情報メモリの内容を更新する補正情報算出部と、
    を具備し、
    前記信号発生器は、前記複数Ｎ個のＡ／Ｄ変換器にそれぞれ与えられる前記サンプリングクロックの周波数ＦｓのＮ／２倍を上限とする帯域内の所望の周波数にそれぞれ位置する複数の信号成分であって、前記各Ａ／Ｄ変換器のサンプリングによって前記サンプリングクロックの周波数Ｆｓの１／２を上限とする帯域内に互いに異なる周波数で現れる前記複数の信号成分を含む前記較正用信号を出力するように構成されていることを特徴とする高速信号処理システム。
12. 前記時間インタリーブ方式のＡ／Ｄ変換装置の前記信号発生器は、前記サンプリングクロックの周波数ＦｓのＮ／２倍を上限とする帯域内の前記複数の信号成分を基本波成分と所定次数までの高調波成分とで構成するパルス信号であって、当該パルス信号の高調波成分のうち前記所定次数より高次の高調波成分と、前記複数の信号成分とが、前記各Ａ／Ｄ変換器のサンプリングによって前記サンプリングクロックの周波数Ｆｓの１／２を上限とする帯域内の同一周波数で重なる場合に、該重なった成分同士のパワー比を予め定めた値以下にしたパルス信号を、前記較正用信号として出力することを特徴とする請求項１１に記載の高速信号処理システム。
13. 前記時間インタリーブ方式のＡ／Ｄ変換装置の前記信号発生器は、前記サンプリングクロックの周波数ＦｓのＮ／２倍を上限とする帯域内で且つ互いに異なる周波数の正弦波信号を発生する複数の正弦波発生器と、該複数の正弦波発生器の出力信号を加算合成する加算合成器とにより構成されていることを特徴とする請求項１１に記載の高速信号処理システム。
14. 前記時間インタリーブ方式のＡ／Ｄ変換装置の前記補正情報算出部は、前記スペクトラム解析によって得られた前記複数の信号成分の振幅と位相に基づき、前記複数Ｎ個のＡ／Ｄ変換器の１つを基準のＡ／Ｄ変換器とし、前記入力端子から前記複数Ｎ個のＡ／Ｄ変換器の各出力端子までのそれぞれの周波数特性と前記基準のＡ／Ｄ変換器の周波数特性との差の特性を満たすインパルス応答を有するフィルタの係数を前記補正情報として算出して、前記補正情報メモリ内のＡＤ特性テーブルに記憶するように構成され、
    前記Ａ／Ｄ変換装置の前記補正処理部は、前記被測定信号に対して前記複数Ｎ個のＡ／Ｄ変換器から出力される各サンプル値及び前記ＡＤ特性テーブルに記憶されている係数に基づいて、前記サンプリングクロックを受けたＡ／Ｄ変換器がサンプル値を更新するタイミングに他のＡ／Ｄ変換器が変換処理を行ったと仮定して得られるサンプル値を推定する推定デバイスが設けられていることを特徴とする請求項１１に記載の高速信号処理システム。
15. 前記時間インタリーブ方式のＡ／Ｄ変換装置の前記補正情報算出部は、前記スペクトラム解析によって得られた前記複数の信号成分の振幅と位相に基づき、前記基準のＡ／Ｄ変換器の周波数特性と前記複数Ｎ個のＡ／Ｄ変換器の残りのＡ／Ｄ変換器の周波数特性の差をそれぞれ相殺する周波数特性を満たすインパルス応答を有するフィルタの係数を前記補正情報として算出して、前記補正情報メモリ内のイコライザ係数テーブル（３７）に記憶するように構成され、
    前記時間インタリーブ方式のＡ／Ｄ変換装置の前記補正処理部には、前記推定デバイスとして前記Ａ／Ｄ変換器毎にそれぞれ設けられている複数の推定デバイスと、前記複数の推定デバイスから出力される各サンプル値に対して、前記イコライザ係数テーブルに記憶されている係数に基づくフィルタリングをそれぞれ行って、誤差補正されたサンプル値をそれぞれ出力する複数のイコライザとが設けられていることを特徴とする請求項１４に記載の高速信号処理システム。
16. 前記時間インタリーブ方式のＡ／Ｄ変換装置は、前記入力端子と前記スイッチとの間、前記信号発生器と前記スイッチとの間及び前記信号分配器と前記スイッチとの間の少なくとも一つに挿入されている減衰器をさらに具備することを特徴とする請求項１１に記載の高速信号処理システム。
17. 前記時間インタリーブ方式のＡ／Ｄ変換装置は、前記スイッチと連動する第２のスイッチと、前記第２のスイッチに接続される終端器とをさらに具備し、
    前記スイッチにより前記較正用信号を選択する際に、前記第２のスイッチを閉じて、前記入力端子から入力され前記被測定信号を前記終端器で終端可能とすることを特徴とする請求項１６に記載の高速信号処理システム。
18. 前記時間インタリーブ方式のＡ／Ｄ変換装置は、前記被測定信号を受けて前記複数Ｎ個のＡ／Ｄ変換器がそれぞれ前記サンプリングクロックに基づくサンプリングによって出力する各出力信号をサンプリング順に並んだデジタル信号列に合成して出力可能とする信号合成手段をさらに具備する請求項１１に記載の高速信号処理システム。
19. 前記時間インタリーブ方式のＡ／Ｄ変換装置の前記信号合成手段は、前記デジタル信号列を出力するための出力端子と、前記被測定信号を受けて前記複数Ｎ個のＡ／Ｄ変換器がそれぞれ前記サンプリングクロックに基づくサンプリングによって出力する各出力信号を順次選択的に切り換えて前記出力端子に出力する信号切換器とを具備し、
    前記時間インタリーブ方式のＡ／Ｄ変換装置の前記サンプリング制御部は、前記複数Ｎ個のＡ／Ｄ変換器がそれぞれ出力する各出力信号を前記信号切換器によって順次選択的に切り換えて出力するために、前記複数Ｎ個のＡ／Ｄ変換器のうちサンプリングを行ったＡ／Ｄ変換器を指定する指定信号を前記信号切換器に与えることにより、前記信号切換器からサンプリング順に並んだデジタル信号列Ｙに合成して前記出力端子に出力可能とすることを特徴とする請求項１８に記載の高速信号処理システム。
20. 前記時間インタリーブ方式のＡ／Ｄ変換装置は、外部からの指示あるいは予め決められたタイムスケジュールに従う較正処理要求に応じて、前記スイッチを前記信号発生器側に接続して、前記較正用信号を前記信号分配器へ入力させるための制御部をさらに具備することを特徴とする請求項１９に記載の高速信号処理システム。
21. 前記信号処理装置が、
    前記時間インタリーブ方式のＡ／Ｄ変換装置から出力される前記Ａ／Ｄ変換出力信号を蓄えるメモリと、
    前記メモリに蓄えられている前記Ａ／Ｄ変換出力信号について所定の信号解析処理を行う解析処理部と、
    前記信号処理装置が前記所定の信号解析処理を行っている期間に、較正処理要求を前記Ａ／Ｄ変換装置に与えて前記Ａ／Ｄ変換装置に対して較正処理のためのＡ／Ｄ変換及びそれに続く前記補正情報の算出と更新を行わせるとともに、前記Ａ／Ｄ変換装置からの前記補正情報の更新の終了を受けて前記Ａ／Ｄ変換装置に対して前記被測定信号のＡ／Ｄ変換処理可能な状態に設定するシステム制御部とを具備することを特徴とする請求項１１に記載の高速信号処理システム。

Images