JP2013135401A - リサンプル処理装置およびそれを用いたデジタル変調信号発生装置およびリサンプル処理方法 - Google Patents
リサンプル処理装置およびそれを用いたデジタル変調信号発生装置およびリサンプル処理方法 Download PDFInfo
- Publication number
- JP2013135401A JP2013135401A JP2011285939A JP2011285939A JP2013135401A JP 2013135401 A JP2013135401 A JP 2013135401A JP 2011285939 A JP2011285939 A JP 2011285939A JP 2011285939 A JP2011285939 A JP 2011285939A JP 2013135401 A JP2013135401 A JP 2013135401A
- Authority
- JP
- Japan
- Prior art keywords
- data
- filter
- input
- resample
- digital filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
【課題】速度比に大きな自由度をもつリサンプル処理技術を提供する。
【解決手段】サンプリングレートFinで入力されるデータ列Dinに対して、速度比m/nのリサンプル処理を行うために、データ列Dinの最新のP個のデータとP個一組のフィルタ係数との積和演算を行い、その演算結果を順次出力するFIR型のデジタルフィルタ21と、デジタルフィルタ21に対するデータ入力間隔をm等分する各タイミングのデータ補間に必要な(m×P)個のフィルタ係数を各タイミング毎にまとめて予め記憶しているフィルタ係数記憶手段25と、デジタルフィルタ21にn個のデータが入力される期間にn個おきでm個のタイミングについての補間データが時系列に出力されるように、フィルタ係数記憶手段25からP個一組のフィルタ係数を順次選択してFin・m/nのリサンプル速度でデジタルフィルタ25に与えるフィルタ係数切替手段26とを備えている。
【選択図】図1
【解決手段】サンプリングレートFinで入力されるデータ列Dinに対して、速度比m/nのリサンプル処理を行うために、データ列Dinの最新のP個のデータとP個一組のフィルタ係数との積和演算を行い、その演算結果を順次出力するFIR型のデジタルフィルタ21と、デジタルフィルタ21に対するデータ入力間隔をm等分する各タイミングのデータ補間に必要な(m×P)個のフィルタ係数を各タイミング毎にまとめて予め記憶しているフィルタ係数記憶手段25と、デジタルフィルタ21にn個のデータが入力される期間にn個おきでm個のタイミングについての補間データが時系列に出力されるように、フィルタ係数記憶手段25からP個一組のフィルタ係数を順次選択してFin・m/nのリサンプル速度でデジタルフィルタ25に与えるフィルタ係数切替手段26とを備えている。
【選択図】図1
Description
本発明は、デジタル変調信号発生装置等において、サンプリングレートが異なるデータ列を合成して、その合成したデータ列でデジタル変調した信号を発生する際に、少なくとも一方のデータ列を、他のサンプリングレートでサンプリング(リサンプル)した場合のデータ列に変換するリサンプル処理におけるレート変換の自由度を拡大するための技術に関する。
デジタル変調信号を発生する装置は、基本的にI、Q2相のベースバンドのデータ列を生成し、これらをD/A変換器によりそれぞれアナログ信号に変換して直交変調器に入力することで、所望周波数帯でI、Qの2値に応じて位相・振幅が変化するデジタル変調信号を生成している。
このようなデジタル変調信号を発生する装置は、デジタル変調方式を用いた各種の通信機器の評価に用いられるが、受信評価では、希望波だけでなく、妨害波を加えた場合の特性も重要になっている。
特に、最近では、異なるシンボルレートの希望波と妨害波を組合わせた評価の需要が高まっている。
異なるレートの希望波と妨害波を含む信号を生成する方法としては、2台のデジタル変調信号発生装置を用意し、一方の装置で生成した希望波と他方の装置で発生した妨害波とを合波して評価対象に入力する方式が考えられるが、システムの構成が大規模となってしまい、コスト高となる。
このため、より簡易的な方式として、ベースバンド帯で異なるサンプリングレートのデータ列を合成し、その合成したデータ列でデジタル変調した信号を生成して評価対象に入力することが考えられる。
このようにレートが異なる2つの信号列を合成するためには、両者のレート合わせ処理が必要となり、その処理の最も簡易な方法としては、両者のレートをその最小公倍数の共通レートに変換して加算処理する方法がある(特許文献1参照)。
しかしながら、多種のサンプリングレートのデータ列を扱う信号発生装置の場合、合成しようとするデータ列のサンプリングレートの種類が多いのに対し、ハードウエア的に制限される周波数帯に入り、且つ最小公倍数のレートに変換できる組合せは限定されてしまい、広範な通信システムの機器の測定に使用できる汎用性に欠けるという問題があった。
特に、加算合成しようとするデータ列のサンプリングレートが近い場合、その最小公倍数が元のレートに比べて非常に大きくなってしまう。例えば、二つのサンプリングレートF1、F2の比が101対99の場合、各レートを99倍、101倍に変換しなければならず、それぞれに対して極めて高速なレート変換処理が要求され、元のサンプリングレートが高速であれば、そのレート変換は極めて困難となる。
本発明は、この問題を解決するためになされたもので、速度比に大きな自由度をもつリサンプル処理技術を提供し、それを用いることで多種のサンプリングレートのデータ列の組合せ試験ができる汎用性の高いデジタル変調信号発生装置を提供することを目的としている。
前記目的を達成するために、本発明の請求項1のリサンプル処理装置は、
所定のサンプリングレートFinで入力されるデータ列に対して、速度比m/n(ただしm、nは共に整数)のリサンプル処理を行うリサンプル処理装置であって、
前記入力されるデータ列の最新のP個のデータとP個一組のフィルタ係数との積和演算を行い、その演算結果を順次出力するFIR型のデジタルフィルタ(21、21A、21B)と、
前記デジタルフィルタに対するデータの入力間隔をm等分する各タイミングのデータ補間に必要な(m×P)個のフィルタ係数を前記各タイミング毎にまとめて予め記憶しているフィルタ係数記憶手段(25)と、
前記デジタルフィルタにn個のデータが入力される期間に、n個おきでm個のタイミングについての補間データが時系列に出力されるように、前記フィルタ係数記憶手段から前記P個一組のフィルタ係数を順次選択してFin・m/nのリサンプル速度で前記デジタルフィルタに与えるフィルタ係数切替手段(26)とを備えている。
所定のサンプリングレートFinで入力されるデータ列に対して、速度比m/n(ただしm、nは共に整数)のリサンプル処理を行うリサンプル処理装置であって、
前記入力されるデータ列の最新のP個のデータとP個一組のフィルタ係数との積和演算を行い、その演算結果を順次出力するFIR型のデジタルフィルタ(21、21A、21B)と、
前記デジタルフィルタに対するデータの入力間隔をm等分する各タイミングのデータ補間に必要な(m×P)個のフィルタ係数を前記各タイミング毎にまとめて予め記憶しているフィルタ係数記憶手段(25)と、
前記デジタルフィルタにn個のデータが入力される期間に、n個おきでm個のタイミングについての補間データが時系列に出力されるように、前記フィルタ係数記憶手段から前記P個一組のフィルタ係数を順次選択してFin・m/nのリサンプル速度で前記デジタルフィルタに与えるフィルタ係数切替手段(26)とを備えている。
また、本発明の請求項2のデジタル変調信号発生装置は、
変調に用いる第1のデータ列を第1のサンプリングレートで出力する第1のデータ列出力手段(31)と、
変調に用いる第2のデータ列を第1のサンプリングレートと異なる第2のサンプリングレートで出力する第2のデータ列出力手段(32)と、
前記第1のデータ列と第2のデータ列のサンプリングレートを合わせるために、少なくとも一方のデータ列に対して、速度比m/n(ただしm、nは共に整数)のリサンプル処理を行うリサンプル処理部(40、40A、40B)とを有し、
前記リサンプル処理によってサンプリングレートが合わされたデータ列の加算を行い、該加算されたデータ列によりデジタル変調された信号を発生するデジタル変調信号発生装置であって、
前記リサンプル処理部を、
サンプリングレートFinで入力されるデータ列の最新のP個のデータとP個一組のフィルタ係数との積和演算を行い、その演算結果を順次出力するFIR型のデジタルフィルタ(21、21A、21B)と、
前記デジタルフィルタに対するデータの入力間隔をm等分する各タイミングのデータ補間に必要な(m×P)個のフィルタ係数を前記各タイミング毎にまとめて予め記憶しているフィルタ係数記憶手段(25)と、
前記デジタルフィルタにn個のデータが入力される期間に、n個おきでm個のタイミングについての補間データが時系列に出力されるように、前記フィルタ係数記憶手段から前記P個一組のフィルタ係数を順次選択してFin・m/nのリサンプル速度で前記デジタルフィルタに与えるフィルタ係数切替手段(26)とにより構成している。
変調に用いる第1のデータ列を第1のサンプリングレートで出力する第1のデータ列出力手段(31)と、
変調に用いる第2のデータ列を第1のサンプリングレートと異なる第2のサンプリングレートで出力する第2のデータ列出力手段(32)と、
前記第1のデータ列と第2のデータ列のサンプリングレートを合わせるために、少なくとも一方のデータ列に対して、速度比m/n(ただしm、nは共に整数)のリサンプル処理を行うリサンプル処理部(40、40A、40B)とを有し、
前記リサンプル処理によってサンプリングレートが合わされたデータ列の加算を行い、該加算されたデータ列によりデジタル変調された信号を発生するデジタル変調信号発生装置であって、
前記リサンプル処理部を、
サンプリングレートFinで入力されるデータ列の最新のP個のデータとP個一組のフィルタ係数との積和演算を行い、その演算結果を順次出力するFIR型のデジタルフィルタ(21、21A、21B)と、
前記デジタルフィルタに対するデータの入力間隔をm等分する各タイミングのデータ補間に必要な(m×P)個のフィルタ係数を前記各タイミング毎にまとめて予め記憶しているフィルタ係数記憶手段(25)と、
前記デジタルフィルタにn個のデータが入力される期間に、n個おきでm個のタイミングについての補間データが時系列に出力されるように、前記フィルタ係数記憶手段から前記P個一組のフィルタ係数を順次選択してFin・m/nのリサンプル速度で前記デジタルフィルタに与えるフィルタ係数切替手段(26)とにより構成している。
また、本発明の請求項3のリサンプル処理方法は、
所定のサンプリングレートFinで入力されるデータ列に対して、速度比m/n(ただしm、nは共に整数)のリサンプル処理を行うリサンプル処理方法であって、
前記入力されるデータ列の最新のP個のデータとP個一組のフィルタ係数との積和演算を行い、その演算結果を順次出力するFIR型のデジタルフィルタを用い、データの入力間隔をm等分する各タイミングのデータ補間を前記デジタルフィルタで行うために必要な(m×P)個のフィルタ係数を前記各タイミング毎にまとめて予め記憶しておき、
前記デジタルフィルタにn個のデータが入力される期間に、n個おきでm個のタイミングについての補間データが時系列に出力されるように、前記記憶していた前記P個一組のフィルタ係数を順次選択してFin・m/nのリサンプル速度で前記デジタルフィルタに与えることで、速度比m/nのリサンプル処理を行うことを特徴とする。
所定のサンプリングレートFinで入力されるデータ列に対して、速度比m/n(ただしm、nは共に整数)のリサンプル処理を行うリサンプル処理方法であって、
前記入力されるデータ列の最新のP個のデータとP個一組のフィルタ係数との積和演算を行い、その演算結果を順次出力するFIR型のデジタルフィルタを用い、データの入力間隔をm等分する各タイミングのデータ補間を前記デジタルフィルタで行うために必要な(m×P)個のフィルタ係数を前記各タイミング毎にまとめて予め記憶しておき、
前記デジタルフィルタにn個のデータが入力される期間に、n個おきでm個のタイミングについての補間データが時系列に出力されるように、前記記憶していた前記P個一組のフィルタ係数を順次選択してFin・m/nのリサンプル速度で前記デジタルフィルタに与えることで、速度比m/nのリサンプル処理を行うことを特徴とする。
このように、本発明では、デジタルフィルタに対するデータの入力間隔をm等分する各タイミングのデータ補間に必要な(m×P)個のフィルタ係数を補間の候補である各タイミング毎にまとめて予め記憶しておき、デジタルフィルタにn個のデータが入力される期間に、n個おきでm個のタイミングについての補間データが時系列に出力されるように、フィルタ係数記憶手段からP個一組のフィルタ係数を順次選択してFin・m/nのリサンプル速度でデジタルフィルタに与えるようにしている。
このため、所定のサンプリングレートのデータ列を、二つの整数の比(m/n)で表すことができる広い範囲の速度比でリサンプル処理が行え、これを用いることで、多種のサンプリングレートのデータ列の組合せ加算が可能な汎用性の高いデジタル変調信号発性装置を実現できる。
以下、図面に基づいて本発明の実施の形態を説明する。
図1は、本発明を適用したリサンプル処理装置20の構成を示している。
図1は、本発明を適用したリサンプル処理装置20の構成を示している。
このリサンプル処理装置20は、所定のサンプリングレートFinで入力されるデータ列にDinに対して、指定された速度比m/n(ただしm、nは共に整数で、ここではm>nとする)のリサンプル処理を行うものであり、デジタルフィルタ21、フィルタ係数記憶手段25、フィルタ係数切替手段26およびフィルタ係数書込手段27を有している。
デジタルフィルタ21は、入力データを記憶しつつ順次後段にシフトする複数P段の縦列に接続されたレジスタ221〜22Pと、各レジスタ221〜22Pの出力R1〜RPと、P個一組のフィルタ係数h(i,1)〜h(i,P)との積を求める複数Pの乗算器231〜23Pと、乗算器231〜23Pの出力の総和を求める加算器24とで構成されたタップ数PのFIR型デジタルフィルタである。
このデジタルフィルタ21は、入力データ間を補間するデータを演算によって求めるためのものであり、インパルス応答F(X)=(sinX)/Xから得られる係数とデータとの総和が関数波形の中間点(基準点)におけるデータ値を近似するという性質を利用したものである。なお、上記インパルス応答の式に代えて、窓関数W(X)を用いた、F(X)=[(sinX)/X]・W(X)の式を用いてもよい。
このデータ補間を行うために、フィルタ係数記憶手段25には、デジタルフィルタ21に対するデータの入力間隔Ts=1/Finをm等分する各タイミングのデータ補間に必要な(m×P)個のフィルタ係数を各タイミング毎にまとめて予め記憶している。
また、フィルタ係数切替手段26は、デジタルフィルタ21にn個のデータが入力される期間に、n個おきでm個のタイミングについての補間データが時系列に出力されるように、フィルタ係数記憶手段25からP個一組のフィルタ係数を順次選択してFin・m/nの速度(リサンプル速度)でデジタルフィルタ21に与える。
フィルタ係数書込手段27は、入力データのサンプリングレートFin、指定された速度比m/nに基づいてリサンプル処理に必要なフィルタ係数を算出してフィルタ係数記憶手段25に記憶させる。
次に、このリサンプル処理装置20の動作について説明する。
始めに、各部の動作を理解しやすいように、P=8、m=4、n=1(速度比4)の場合を説明する。
始めに、各部の動作を理解しやすいように、P=8、m=4、n=1(速度比4)の場合を説明する。
デジタルフィルタ21に8つの入力データDin(1)〜Din(8)が入力されたタイミングを基準タイミングt=0とする。このとき、各レジスタ221〜228の出力R1〜R8は、図2の(a)のように、R1=Din(1)、R2=Din(2)、……、R8=Din(8)となる。
これらの8つの連続する入力データに対して、リサンプル処理の初期タイミングを、タップ数の中間位置に近いレジスタ(この場合レジスタ224とするがレジスタ225でもよい)の出力値R4=Din(4)とすると、リサンプルで欲しい値は出力値R4(=Din(4))そのものであり、これは既知である。
したがって、この場合には、図2の(b)示すように、出力値R4に乗算するフィルタ係数h(1,4)のみが1で、他のフィルタ係数h(1,1)〜h(1,3)、h(1,5)〜h(1,8)が0の一組のフィルタ係数を乗算すればよく、リサンプル処理による初期出力値Dout(1)は、
Dout(1)=j=1Σ8h(1,j)・Rj=1×Rj
となる(記号j=1Σ8はj=1〜8までの総和を表す)。
Dout(1)=j=1Σ8h(1,j)・Rj=1×Rj
となる(記号j=1Σ8はj=1〜8までの総和を表す)。
なお、ここでは精度を重視して入力データそのものを出力するフィルタ係数の組を用いたが、後述の補間データ算出に用いるインパルス応答に対応した係数を用いてもよい。
図2の(a)において、リサンプルの速度比はm/n=4であるから、入力データDin(4)、Din(5)の間Tsを4(=m)分割する各タイミングQ1〜Q3のうち、Q1のタイミングの補間データを求める必要がある。
そのために、図2の(c)のように、波形中心が初期タイミングからΔT=Ts/mだけシフトしたインパルス応答F(X−ΔT)を用い、そのシフトした関数F(X−ΔT)における各レジスタに記憶された8つのデータの各サンプリングタイミング(Ts間隔)の値を、二組目のフィルタ係数h(2,1)〜h(2,8)としてデジタルフィルタ21に設定すれば、リサンプルによるタイミングQ1の出力値Dout(2)、
Dout(2)=j=1Σ8h(2,j)・Rj
が得られる。
Dout(2)=j=1Σ8h(2,j)・Rj
が得られる。
同様に、図2の(d)のように、さらにΔTシフトしたインパルス応答F(X−2ΔT)における各レジスタに記憶された8つのデータの各サンプリングタイミング(Ts間隔)の値を、三組目のフィルタ係数h(3,1)〜h(3,8)としてデジタルフィルタ21に設定すれば、リサンプルによるタイミングQ2の出力値Dout(3)、
Dout(3)=j=1Σ8h(3,j)・Rj
が得られる。
Dout(3)=j=1Σ8h(3,j)・Rj
が得られる。
また、図2の(e)のように、さらにΔTシフトしたインパルス応答F(X−3ΔT)における各レジスタに記憶された8つのデータの各サンプリングタイミング(Ts間隔)の値を、四組目のフィルタ係数h(4,1)〜h(4,8)としてデジタルフィルタ21に設定すれば、リサンプルによるタイミングQ3の出力値Dout(4)、
Dout(4)=j=1Σ8h(4,j)・Rj
が得られる。
Dout(4)=j=1Σ8h(4,j)・Rj
が得られる。
これによって、入力データDin(4)を含み、次のデータDin(5)までの間を補間する4つのリサンプルデータDout(1)〜Dout(4)が得られる。そして、上記処理を、入力データが更新されるまでの間にTs/mの間隔で行い、新たなデータDin(9)が入力されて更新された段階で、その最新のデータDin(2)〜Din(9)に対して上記同様の処理を行い、これを継続的に行うことで、データDinに対する速度比m/n=4のリサンプル処理を行うことができる。
この例でリサンプル処理に必要な4組のフィルタ係数h(1,1)〜h(1,8)、h(2,1)〜h(2,8)、h(3,1)〜h(3,8)、h(4,1)〜h(4,8)は、図3のように、RAM等のメモリで構成されるフィルタ係数記憶手段25にアドレス順に記憶しておき、これをTs/4の時間が経過する毎に順番に且つ循環的に読み出してデジタルフィルタ21に設定すればよい。
図4は、上記一連の動作をまとめたものであり、図4の(a)のように入力データDinが1つ(=n)更新される間Tsに、同図(b)のように、二つのデータ間を補間するために必要な4組(=m)のフィルタ係数がTs/4=ΔTの間隔で時系列に順番に且つ循環的に変更されることで、それと同期して同図(c)のように、入力の4倍のサンプリングレートをもつリサンプルデータDoutが出力されることになる。
なお、前記したように、第1組目のフィルタ係数h(1,1)〜h(1,8)としても、インパルス応答F(X)において、各レジスタに記憶された8つのデータの各サンプリングタイミング(Ts間隔)の値を組として求め、これをデジタルフィルタ21に設定してもよい。
上記例は、m=4、n=1の例で、入力データ間をmに分割する各ポイントについて、入力データが1つ入力される毎に、各ポイント1個ごとにm個の補間データを時系列に求めて出力しており、単純な速度比4のレート変換処理であったが、次に、m=4、n=3の動作について説明する。
図5の(a)に示すように、8つのデータDin(1)〜Din(8)がデジタルフィルタ21の各レジスタに記憶された状態で、図5の(b)のように、一組目のフィルタ係数h(1,1)〜h(1,8)が選択されて、初期のリサンプルデータDout(1)=R1=Din(4)が出力される。
この場合、前記同様にm=4であるから、処理の初期タイミングに用いる一組目のフィルタ係数および二つの入力データ間をm等分するタイミングQ1〜Q3についてのデータ補間に必要な3組のフィルタ係数は前記例の場合と等しいが、次のリサンプル間隔は、3(=n)個おき、つまり3ΔT遅れたタイミングであるから、図5の(c)のように、初期タイミングから3ΔT遅れたタイミングQ3を波形中心とするインパルス応答F(X−3ΔT)において、各レジスタに記憶された8つのデータの各サンプリングタイミング(Ts間隔)の値を組とする前記例で四組目のフィルタ係数h(4,1)〜h(4,8)を選択することで、このタイミングQ3に対応した2番目のリサンプルデータDout(2)が出力される。
次のリサンプルデータは、さらに3ΔT遅れたタイミング、即ち、図5の(a)でレジスタデータR5、R6の間をm分割する各タイミングQ1′〜Q3′のうちのQ2′のタイミングであるが、そのリサンプルを行う前に、リサンプル処理の初期タイミングから入力データのサンプリング周期Tsが経過して、図6の(a)のように、各レジスタ221〜228の出力値R1〜R8は、それぞれデータDin(2)〜Din(9)に更新されている。
したがって、この入力データ更新タイミングから次のリサンプル対象タイミングQ2に達したt=Ts+2ΔTのタイミングに、図6の(b)のように、三組目のフィルタ係数h(3,1)〜h(3,8)を選択することで、このレジスタ224、225のデータDin(5)、Din(6)間をm等分する3つのタイミングQ1〜Q3のうち、タイミングQ2に対応した3番目のリサンプルデータDout(3)が出力されることになる。
さらに次のリサンプルは、図6の状態からさらに3ΔT遅れたタイミング、即ち、図6の(a)でレジスタデータR5、R6の間をm分割する各タイミングQ1′〜Q3′のうちのQ1′のタイミングであるが、そのリサンプルを行う前に、リサンプル処理の初期タイミングから入力データのサンプリング周期Tsの2倍の時間(2・Ts)が経過して、図7の(a)のように、各レジスタ221〜228の出力値R1〜R8は、それぞれデータDin(3)〜Din(10)に更新されている。
したがって、この入力データ更新タイミングから次のリサンプル対象タイミングQ1に達したt=2Ts+ΔTのタイミングに、図7の(b)のように、二組目のフィルタ係数h(2,1)〜h(2,8)を選択することで、このレジスタ224、225のデータDin(6)、Din(7)間をm等分する3つのタイミングQ1〜Q3のうち、タイミングQ1に対応した4番目のリサンプルデータDout(4)が出力されることになる。
そして、次のリサンプルは、図7の状態からさらに3ΔT遅れたタイミング、即ち、図7の(a)でレジスタデータR5の出力タイミングであり、そのリサンプルを行う際には、リサンプル処理の初期タイミングからちょうど3・Tsが経過して、各レジスタ221〜228の出力値R1〜R8は、それぞれデータDin(4)〜Din(11)に更新される。
この状態はレジスタのデータが更新されている以外は、図5の初期状態と等価であり、リサンプル処理の初期状態に戻ったことになるから、この入力データ更新タイミングに合わせて、前記図5の(b)と同様に、一組目のフィルタ係数h(1,1)〜h(1,8)を選択することで、このレジスタ224、225のデータDin(7)に等しい5番目のリサンプルデータDout(5)が出力されることになる。
つまり、このリサンプル処理では、入力データのサンプリング周期Tsの3/4(=n/m)倍の周期で、フィルタ係数を、
h(1,j)→h(4,j)→h(3,j)→h(2,j)
の順で循環的に読み出して切り替えるようにすることで、入力データDinに対する速度比4/3(=m/n)のリサンプル処理を継続的に行っている。
h(1,j)→h(4,j)→h(3,j)→h(2,j)
の順で循環的に読み出して切り替えるようにすることで、入力データDinに対する速度比4/3(=m/n)のリサンプル処理を継続的に行っている。
図8は、上記例の入力データ、フィルタ係数切替、リサンプルデータの関係を示すタイミングチャートであり、同図(a)のサンプリング周期Tsの入力データDinが3(=n)回更新される間に、同図(b)のように3Ts・/4(=Ts・n/m)の間隔で4組のフィルタ係数が前記順番で変更されて、その変更されたフィルタ係数によって算出されたリサンプルデータが同図(c)のように出力されることになる。なお、周期を速度に換算すれば、フィルタ係数の切替速度およびリサンプル速度は、Fin・m/nとなる。
以上、P=8、m=4、n=3の簡単な例を説明したが、デジタルフィルタ21のタップ数Pは、インパルス応答をシフトすることで生じる非対称性による補間誤差を少なくするために十分な数であれば任意である。
例えば、データ長16ビットでタップ数P=28の場合で、シンボルレート3.84MHzのW−CDMA用変調データと、シンボルレート270.833kHzを12倍オーバサンプリングした3.25MHzのGSM(登録商標)用変調データを加算合成する際に、GSM(登録商標)用変調データに対し、速度比m/n=384/325のリサンプル処理を行って合波したところ、GSM(登録商標)については位相誤差0.22deg 、W−CDMAについては変調誤差比(EVM)0.51パーセントと測定され、リサンプル処理の有無で殆ど変化がないことを確認している。
また、リサンプル処理の速度比m/nを決める整数m、nの範囲は任意であるが、m、nの上限を1024程度に設定しておけば、現在使用されている多くのデジタル変調のシンボルレートの組み合わせに対応可能である。
上記各例では、一系列の入力データに対するリサンプル処理を説明したが、デジタル変調用のI、Q2相のデータ列に用いる場合には、図9のリサンプル処理装置20′のように、所定のサンプリングレート(シンボルレート)で同期して入力される2相データIin、Qinを、前記デジタルフィルタ21と同一構成の二つのデジタルフィルタ21A、21Bに入力するとともに、その積和演算に用いる共通のフィルタ係数をフィルタ係数切替手段25によって前記同様に切替えれば、速度比m/nでリサンプルされた2相データIout、Qoutを得ることができる。
図10は、図9に示したI、Q2相型のリサンプル処理装置20′をリサンプル処理部40として有するデジタル変調信号発生装置30の構成を示している。
このデジタル変調信号発生装置30は、変調に用いるI、Q2相の組からなる第1のデータ列D1を第1のサンプリングレートFin1で出力する第1のデータ列出力手段31と、同様にI、Q2相の組からなる変調に用いる第2のデータ列D2を第1のサンプリングレートFin1と異なる第2のサンプリングレートFin2で出力する第2のデータ列出力手段32とを有している。
ここで、第1のサンプリングレートFin1より第2のサンプリングレートFin2が低い(Fin1>Fin2)とし、サンプリングレートが低い方の第2のデータ列D2を前記したI、Q2相型のリサンプル処理装置20′と同構造のリサンプル処理部40に入力するとともに、速度比m/n=Fin1/Fin2を、装置の種々のパラメータを設定するための設定部41によって指定する。
これにより、リサンプル処理部40からは、データ列D2のI、Qの元の波形を、それぞれFin2・(m/n)の速度、即ち、第1のデータ列D1のサンプリングレートFin1と等しいレートでリサンプリングして得られるI、Q2相の組からなるデータ列D2′が出力される。
このリサンプル処理で得られたデータ列D2′は、第1のデータ列D1とともに同一レート(Fin1)でゲイン調整部42に入力され、加算によるビットオーバーフローを防ぐとともに両者の振幅比α/βが設定部41から指定された振幅比となるように制限処理され、加算部43に同一レート(Fin1)で入力されて加算される。
この加算結果のI、Q2相の組からなるデータ列Dsumは、第1のサンプリングレートFin1で2チャンネル型のD/A変換器44に入力されて、I、Q2相の組からなるアナログ信号Asumに変換されて直交変調器45に入力される。
直交変調器46は、アナログ信号AsumのI成分と所定のローカル信号との積と、Q成分とローカル信号を90度移相した移相ローカル信号との積とを合波して、互いに直交するI、Q成分によって決まる振幅・位相で変調された高周波のデジタル変調信号RFsumを出力する。デジタル変調信号RFsumの周波数は、設定部41によって設定される。
このデジタル変調信号RFsumは、第1のデータ列D1と第2のデータ列D2の加算結果に対応した変調が掛けられており、両データ列に対するゲインを種々変えることで、このデジタル変調信号RFsumを受信する機器の2波受信動作を検証することができる。
上記デジタル変調信号発生装置30は、加算しようとする二つのデータ列の一方に対するリサンプル処理を行って他方のサンプリングレートに一致させていたが、図11に示すデジタル変調信号発生装置30′のように、加算しようとする二つのデータ列にそれぞれリサンプル処理ができるように、同一構成の二組のリサンプル処理部40A、40Bを設けておけば、D/A変換器45以降で扱うハードウエア上の周波数領域の制限に対してさらに大きな自由度をもたせることができる。
例えば、D/A変換器45以降の処理で許容される周波数領域がFa±ΔFの場合で、前記した第1のサンプリングレートFin1がこの周波数領域に入らない場合には、両データD1、D2に対して、レート変換が必要となる。
この場合、整数m、m′、n、n′について以下の条件を満たすことが必要となる。
Fa−ΔF≦Fin1・(m/n)=Fin2・(m′/n′)≦Fa+ΔF
Fa−ΔF≦Fin1・(m/n)=Fin2・(m′/n′)≦Fa+ΔF
上記条件を満たす整数m、m′、n、n′が見つかれば、データ列D1に対してはリサンプル処理部40Aにおいて速度比m/nのリサンプル処理を行い、データ列D2に対してはリサンプル処理部40Bにおいて速度比m′/n′のリサンプル処理を行うことで、両データのサンプリングレートを、許容される周波数領域内で一致させることができ、ハードウエア上の制限があっても、種々のサンプリングレートのデータ列の合波が可能となり、極めて高い汎用性を与えることができる。
なお、上記説明では、サンプリングレートを高く(m>n)する場合について説明したが、m<n(レートを下げる)のリサンプル処理も同様に可能であり、この場合でも、元のデータ間をm等分の各タイミングの補間データを得るためのフィルタ係数を求めておき、n個のデータ列が入力される毎に、各タイミングのn個おきにm個の補間データが時系列に出力されるようにフィルタ係数の切替を行えばよい。
例えば、図1構成のリサンプル処理装置20でm=4、n=5の場合の初期処理は、前記図5の(a)、(b)に示したように、二つのデータ間を4等分する各タイミングQ1〜Q3についての補間データを求めておいて、初期リサンプル値Dout(1)=Din(4)を、第1番目のフィルタ係数h(1,1)〜h(1,8)を用いて出力させる。
そして、次のリサンプル値は5ΔT(=n・ΔT)遅れたタイミングQ1′であるから、図12の(a)のように次の入力データ更新がされた後のΔT経過タイミングQ1(t=Ts+ΔT)に、同図(b)のようにフィルタ係数を第2番目のフィルタ係数h(2,1)〜h(2,8)に切り替えることで、第2番目のリサンプル値Dout(2)を出力させる。以下同様に、入力データが5回更新される間に、5つおきに4つの補間データが時系列に出力されるようにフィルタ係数を切り替えることで、速度比4/5のリサンプル処理が行え、これを上記デジタル変調信号発生装置30、30′に用いることで、さらにデータ列の組合せの自由度が増すことになる。
20、20′……リサンプル処理装置、21、21A、21B……デジタルフィルタ、22……レジスタ、23……乗算器、24……加算器、25……フィルタ係数記憶手段、26……フィルタ係数切替手段、27……フィルタ係数書込手段、30、30′……デジタル変調信号発生装置、31……第1のデータ列出力手段、32……第2のデータ列出力手段、40、40A、40B……リサンプル処理部、41……設定部、42……ゲイン調整部、43……加算部、44……D/A変換器、45……直交変調器
Claims (3)
- 所定のサンプリングレートFinで入力されるデータ列に対して、速度比m/n(ただしm、nは共に整数)のリサンプル処理を行うリサンプル処理装置であって、
前記入力されるデータ列の最新のP個のデータとP個一組のフィルタ係数との積和演算を行い、その演算結果を順次出力するFIR型のデジタルフィルタ(21、21A、21B)と、
前記デジタルフィルタに対するデータの入力間隔をm等分する各タイミングのデータ補間に必要な(m×P)個のフィルタ係数を前記各タイミング毎にまとめて予め記憶しているフィルタ係数記憶手段(25)と、
前記デジタルフィルタにn個のデータが入力される期間に、n個おきでm個のタイミングについての補間データが時系列に出力されるように、前記フィルタ係数記憶手段から前記P個一組のフィルタ係数を順次選択してFin・m/nのリサンプル速度で前記デジタルフィルタに与えるフィルタ係数切替手段(26)とを備えたことを特徴とするリサンプル処理装置。 - 変調に用いる第1のデータ列を第1のサンプリングレートで出力する第1のデータ列出力手段(31)と、
変調に用いる第2のデータ列を第1のサンプリングレートと異なる第2のサンプリングレートで出力する第2のデータ列出力手段(32)と、
前記第1のデータ列と第2のデータ列のサンプリングレートを合わせるために、少なくとも一方のデータ列に対して、速度比m/n(ただしm、nは共に整数)のリサンプル処理を行うリサンプル処理部(40、40A、40B)とを有し、
前記リサンプル処理によってサンプリングレートが合わされたデータ列の加算を行い、該加算されたデータ列によりデジタル変調された信号を発生するデジタル変調信号発生装置であって、
前記リサンプル処理部が、
サンプリングレートFinで入力されるデータ列の最新のP個のデータとP個一組のフィルタ係数との積和演算を行い、その演算結果を順次出力するFIR型のデジタルフィルタ(21、21A、21B)と、
前記デジタルフィルタに対するデータの入力間隔をm等分する各タイミングのデータ補間に必要な(m×P)個のフィルタ係数を前記各タイミング毎にまとめて予め記憶しているフィルタ係数記憶手段(25)と、
前記デジタルフィルタにn個のデータが入力される期間に、n個おきでm個のタイミングについての補間データが時系列に出力されるように、前記フィルタ係数記憶手段から前記P個一組のフィルタ係数を順次選択してFin・m/nのリサンプル速度で前記デジタルフィルタに与えるフィルタ係数切替手段(26)とを備えていることを特徴とするデジタル変調信号発生装置。 - 所定のサンプリングレートFinで入力されるデータ列に対して、速度比m/n(ただしm、nは共に整数)のリサンプル処理を行うリサンプル処理方法であって、
前記入力されるデータ列の最新のP個のデータとP個一組のフィルタ係数との積和演算を行い、その演算結果を順次出力するFIR型のデジタルフィルタを用い、データの入力間隔をm等分する各タイミングのデータ補間を前記デジタルフィルタで行うために必要な(m×P)個のフィルタ係数を前記各タイミング毎にまとめて予め記憶しておき、
前記デジタルフィルタにn個のデータが入力される期間に、n個おきでm個のタイミングについての補間データが時系列に出力されるように、前記記憶していた前記P個一組のフィルタ係数を順次選択してFin・m/nのリサンプル速度で前記デジタルフィルタに与えることで、速度比m/nのリサンプル処理を行うことを特徴とするリサンプル処理方法
。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011285939A JP2013135401A (ja) | 2011-12-27 | 2011-12-27 | リサンプル処理装置およびそれを用いたデジタル変調信号発生装置およびリサンプル処理方法 |
CN201210470733.2A CN103188186B (zh) | 2011-12-27 | 2012-11-20 | 重采样处理装置和方法、以及数字调制信号产生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011285939A JP2013135401A (ja) | 2011-12-27 | 2011-12-27 | リサンプル処理装置およびそれを用いたデジタル変調信号発生装置およびリサンプル処理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013135401A true JP2013135401A (ja) | 2013-07-08 |
Family
ID=48679156
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011285939A Pending JP2013135401A (ja) | 2011-12-27 | 2011-12-27 | リサンプル処理装置およびそれを用いたデジタル変調信号発生装置およびリサンプル処理方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2013135401A (ja) |
CN (1) | CN103188186B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019131162A1 (ja) * | 2017-12-27 | 2019-07-04 | ソニーセミコンダクタソリューションズ株式会社 | 増幅器および信号処理回路 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104734668B (zh) * | 2015-03-31 | 2017-11-07 | 中国科学院微电子研究所 | 一种插值滤波器 |
CN106972840B (zh) * | 2017-02-28 | 2020-05-05 | 深圳市鼎阳科技股份有限公司 | 一种采样率转换方法与装置 |
CN108572266B (zh) * | 2017-12-11 | 2020-09-15 | 深圳市鼎阳科技股份有限公司 | 一种波形发生装置 |
CN110335615B (zh) * | 2019-05-05 | 2021-11-16 | 北京字节跳动网络技术有限公司 | 音频数据的处理方法、装置、电子设备及存储介质 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02149011A (ja) * | 1988-11-30 | 1990-06-07 | Toshiba Corp | サンプリング周波数変換装置 |
JP2002064362A (ja) * | 2000-08-16 | 2002-02-28 | Fujitsu Ltd | オーバサンプリングfirフィルタ、オーバサンプリングfirフィルタの制御方法、およびオーバサンプリングfirフィルタを有する半導体集積回路、オーバサンプリングfirフィルタでフィルタリングされたデータを送信する通信システム |
JP2003051736A (ja) * | 2001-06-01 | 2003-02-21 | Sanyo Electric Co Ltd | デジタルロールオフフィルタおよびそれを用いた携帯無線端末 |
JP2006029862A (ja) * | 2004-07-13 | 2006-02-02 | Anritsu Corp | 波形生成装置 |
JP2006121719A (ja) * | 2005-10-27 | 2006-05-11 | Sharp Corp | 波形整形デジタルフィルタ回路 |
JP2008113123A (ja) * | 2006-10-30 | 2008-05-15 | Fujitsu Ten Ltd | サンプリング変換装置 |
JP2009232079A (ja) * | 2008-03-21 | 2009-10-08 | Japan Radio Co Ltd | 補間フィルタ |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7170922B2 (en) * | 2001-05-18 | 2007-01-30 | Sanyo Electric Co., Ltd. | Transmission timing control device, digital roll-off filter, and mobile radio terminal for digital radio communication |
CN101339610A (zh) * | 2008-08-13 | 2009-01-07 | 哈尔滨工业大学 | 适用于非线性随机系统状态的粒子滤波重采样方法 |
-
2011
- 2011-12-27 JP JP2011285939A patent/JP2013135401A/ja active Pending
-
2012
- 2012-11-20 CN CN201210470733.2A patent/CN103188186B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02149011A (ja) * | 1988-11-30 | 1990-06-07 | Toshiba Corp | サンプリング周波数変換装置 |
JP2002064362A (ja) * | 2000-08-16 | 2002-02-28 | Fujitsu Ltd | オーバサンプリングfirフィルタ、オーバサンプリングfirフィルタの制御方法、およびオーバサンプリングfirフィルタを有する半導体集積回路、オーバサンプリングfirフィルタでフィルタリングされたデータを送信する通信システム |
JP2003051736A (ja) * | 2001-06-01 | 2003-02-21 | Sanyo Electric Co Ltd | デジタルロールオフフィルタおよびそれを用いた携帯無線端末 |
JP2006029862A (ja) * | 2004-07-13 | 2006-02-02 | Anritsu Corp | 波形生成装置 |
JP2006121719A (ja) * | 2005-10-27 | 2006-05-11 | Sharp Corp | 波形整形デジタルフィルタ回路 |
JP2008113123A (ja) * | 2006-10-30 | 2008-05-15 | Fujitsu Ten Ltd | サンプリング変換装置 |
JP2009232079A (ja) * | 2008-03-21 | 2009-10-08 | Japan Radio Co Ltd | 補間フィルタ |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019131162A1 (ja) * | 2017-12-27 | 2019-07-04 | ソニーセミコンダクタソリューションズ株式会社 | 増幅器および信号処理回路 |
US11342892B2 (en) | 2017-12-27 | 2022-05-24 | Sony Semiconductor Solutions Corporation | Amplifier and signal processing circuit |
Also Published As
Publication number | Publication date |
---|---|
CN103188186A (zh) | 2013-07-03 |
CN103188186B (zh) | 2016-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3984284B2 (ja) | 改良された時間インタリーブ方式のアナログ−デジタル変換装置及びそれを用いる高速信号処理システム | |
KR100373525B1 (ko) | 고정된샘플링레이트를사용한이산시간샘플시스템들을위한가변레이트다운샘플링필터장치및그방법 | |
JP5628161B2 (ja) | 直接直交サンプリング装置および方法 | |
JP2013135401A (ja) | リサンプル処理装置およびそれを用いたデジタル変調信号発生装置およびリサンプル処理方法 | |
JP6637395B2 (ja) | 模擬目標発生装置及び方法 | |
JP2013135244A (ja) | 信号再生装置及び信号再生方法 | |
JP2010504699A (ja) | 畳み込み処理による任意波形合成装置とその方法およびコンピュータプログラム製品 | |
JP4542935B2 (ja) | A/d変換装置 | |
JP5603890B2 (ja) | 信号発生方法および信号発生システム | |
US7768355B2 (en) | Polyphase numerically controlled oscillator | |
JP2004328436A (ja) | A/d変換装置 | |
CN107484197B (zh) | 任意多普勒功率谱的无线衰落信道模拟装置及方法 | |
US20080224750A1 (en) | Digital delay architecture | |
KR20010101889A (ko) | 디지털 아날로그변환기 및 그 방법과 데이터 보간장치 및그 방법 | |
CN115145353A (zh) | 高频分辨率数字正弦波发生器 | |
JP4249425B2 (ja) | インターポーレータ | |
JP5450580B2 (ja) | デジタル変調信号発生装置およびデジタル変調信号発生方法 | |
JP4413697B2 (ja) | 波形生成装置 | |
JPH08265153A (ja) | アナログデイジタル変換方法 | |
JPH11281697A (ja) | フェージングシミュレータ | |
JP2009239847A (ja) | A/d変換装置 | |
JP2004173183A (ja) | ラグランジェ補間サンプリングレート変換装置 | |
Ke et al. | The design of baseband signal generator | |
RU2207737C1 (ru) | Способ передачи информации и преобразователь последовательности цифровых отсчетов | |
WO2014027570A1 (ja) | 信号生成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130827 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140114 |