KR20010101889A

KR20010101889A - 디지털 아날로그변환기 및 그 방법과 데이터 보간장치 및그 방법

Info

Publication number: KR20010101889A
Application number: KR1020017009638A
Authority: KR
Inventors: 요키오 코야나기
Original assignee: 야쓰에 사카이
Priority date: 1999-06-18
Filing date: 2000-06-19
Publication date: 2001-11-15
Also published as: CN1349684A; HK1044424A1; US6515608B1; EP1198065A1; CN1154233C; HK1044424B; KR100416289B1; EP1198065A4; TW479413B; WO2000079686A1

Abstract

연산량이 적고, 회로규모의 축소가 가능한 디지털 아날로그 변환기 및 방법, 데이터 보간장치 및 방법을 제공하는 것을 목적으로 한다.

입력되는 이산데이터의 값에 따라 각각 생성한 기본 파형의 디지털 파형 발생부(10)와, 디지털 파형 발생부(10)의 출력에 대해 오버샘플링 및 콘볼루션 연산 등을 행하는 콘볼루션 연산부(20)과, 콘볼루션 연산부(20)의 출력을 D/A변환하는 D/A변환부(30)을 설치하고, 기본 디지털 파형을 이산데이터에 따라 진폭을 변동조절함과 동시에, 콘볼루션 연산 등으로 합성하고 그 후, 오버샘플링 및 콘볼루션 연산 등을 행하는 것만으로 연속적인 보간치를 얻을 수 있도록 한다.

Description

디지털 아날로그변환기 및 그 방법과 데이터 보간장치 및 그 방법{Digital-Analog Converter and Method, And Data Interpolation Device and Method}

최근의 디지털 오디오장치, 예를 들면 CD(콤팩트 디스크)플레이어나 DVD(디지털 비디오 디스크)플레이어 등에 있어서는 이산적인 디지털 음성 데이터에서 연속적인 아날로그의 음성신호를 얻기 위하여, 오버 샘플링 기술을 적용한 D/A변환기가 이용되고 있다.

이와 같은 D/A변환기는 이산적으로 입력되는 디지털 데이터의 사이를 보간(補間)하여 유사하게 샘플링 주파수를 높이기 위해, 일반적으로 디지털 필터가 사용되고 있다.

디지털 필터로 얻어진 각 보간치를 샘플 홀드회로에 의해 보호 유지하여 계단모양의 신호 파형을 생성한 후에 그것을 로우패스 필터로 통하게 함으로써 매끄러운 아날로그 음성신호를 출력하고 있다. 통상적으로 D/A변환기에 포함되는 디지털 필터에 의한 데이터 보간은 sinc함수로 불리는 표본화함수를 이용하여 행해진다.

도 7은 sinc함수의 설명도이다. sinc함수는 디라크델타(Dirac Delta)함수를 역퓨리에 변환했을 때에 나타나는 것으로서, 표본화 주파수를 f로 했을 때 sin(πft)/(πft)로 정의된다. 이 sinc함수는 t = 0의 표본점에서만 값이 1이 되고 다른 모든 표본점에서는 값이 0이 된다.

도 8은 이산데이터와 그 사이의 보간치와의 관계를 나타내는 도이다. 예를 들면 매끄럽게 변화하는 아날로그 음성신호를 일정한 시간 간격으로 표본화하고, 이것을 양자화 함으로써 표본데이터로서의 이산적인 음성데이터가 얻어진다. D/A변환기는 이와 같은 이산적인 디지털 음성 데이터가 입력되어 그 사이를 상기 sinc함수를 이용한 보간처리로써 연결한 연속적인 아날로그 음성신호를 출력한다.

도 8에 있어서 등간격인 표본점 t1, t2, t3, t4의 각각에서의 이산데이터 값을 Y(t1), Y(t2), Y(t3), Y(t4)로 하고, 예를 들면 표본점 t2와 t3 사이의 소정위치 t0(t2로부터 거리a)에 대응한 보간치y를 구하는 경우를 고려한다.

일반적으로 보간치y를 표본화함수를 이용하여 구하기 위해서는, 주어진 각 이산데이터의 각각에 대해 보간위치 t0에서의 표본화 함수의 값을 구하고, 이것을 이용하여 콘볼루션(convolution) 연산을 행하면 된다. 구체적으로는 t1∼t4의 각 표본점마다 표본화 함수의 중심위치에서의 정점 높이를 일치시켜 이 때의 각각의 보간위치 t0에서의 표본화 함수의 값(×표시로 나타냄)을 구하고, 그것들을 모두 가산한다.

그리고 시간의 경과와 함께 보간위치t0가 이동하는데 각 표본위치에 대응하는 각각의 레벨도 시간의 경과와 함께 변화하기 때문에 보간치y(t0)도 연속적으로 변화하고, 각 이산데이터 사이를 원활하게 연결하는 연속된 아날로그신호를 얻을 수 있다.

그러나 상술한 종래의 오버 샘플링 기술에 이용되는 sinc함수는 ±??의 표본치로 값이 0에 수렴하는 함수이기 때문에 정확한 보간치를 구하려 하면, 모든 이산데이터에 대해 sinc함수의 값을 구하여 가산할 필요가 있다. 그런데 실제로는 처리능력이나 회로규모 등의 상태 등으로부터 고려하는 이산데이터의 범위를 한정하여 디지털 필터의 처리가 행해지고 있으나, 어느 정도의 보간 정도(精度)를 얻기 위해서는 넓은 범위의 표본치를 연산대상에 포함할 필요가 있고, 연산량이 많아짐에 따라 회로규모가 커지는 문제점이 있다.

본 발명은 이산적인 디지털 데이터를 연속적인 아날로그 신호로 변환하는 디지털 아날로그 변환기(D/A변환기) 및 그 방법과 데이터 보간장치 및 그 방법에 관한 것으로, 특히 음성데이터를 D/A변환하는데 사용하기에 적합한 것이다.

도 1은 본 발명 실시형태에 따른 D/A변환기의 구성을 나타내는 도.

도 2는 도 1 중의 디지털 파형발생부의 구성을 나타내는 도.

도 3은 본 발명 실시형태에서 사용하는 디지털 파형을 나타내는 도.

도 4는 본 발명 실시형태의 컨볼루션 연산부의 동작을 설명하기 위한 도.

도 5는 본 발명 실시형태의 기본 디지털 파형에서 생성되는 함수를 나타내는 도.

도 6은 도 1 중의 디지털 파형발생부의 구성을 나타내기 위한 도.

도 7은 sinc함수의 설명도.

도 8은 보간동작의 설명도이다.

본 발명은 이러한 과제를 해결하기 위해 창안된 것으로서, 그 목적은 연산량이 적고 회로규모의 축소가 가능한 디지털 아날로그 변환기 및 그 방법과 데이터 보간장치 및 그 방법을 제공함에 있다.

본 발명의 디지털 아날로그 변환기는 입력되는 n개의 이산데이터의 이산데이터 값에 대응한 기본 파형의 디지털 데이터들을 이동평균연산 또는 콘볼루션 연산에 의해 합성하고, 합성한 디지털 데이터 값에 대해 오버 샘플링을 행하고, 이렇게 하여 얻어진 데이터 값에 대해 한층 더 이동평균연산 또는 콘볼루션 연산을 행함으로써 상기 이산데이터에 대한 디지털의 보간치를 구한 후에 이 보간치를 포함하는 디지털 데이터를 아날로그의 양으로 변환한다.

본 발명의 다른 형태의 디지털 아날로그 변환기는 입력되는 n개의 이산데이터의 이산데이터 값에 대응한 기본 파형의 디지털 데이터들을 이동평균연산 또는 콘볼루션 연산에 의해 합성하는 합성수단과, 상기 합성수단에 의해 생성된 디지털 데이터에 대해 입력되는 각 데이터 값을 전단계에 비해 2배의 주파수로 샘플링을 행하고, 얻어진 데이터 값과 그것을 소정 위상분 어긋나게 한 각 데이터 값을 각각 가산하여 다음 단계로 출력하는 처리를 수 차례에 걸쳐 행하는 오버 샘플링 수단과, 상기 오버 샘플링 수단으로 얻어진 각 데이터 값에 대해 수 차례의 이동평균연산 또는 콘볼루션 연산을 행하는 연산수단과, 상기 연산수단으로 구한 각 데이터 값을 아날로그의 양으로 변환하는 D/A변환수단을 구비하고 있다.

본 발명의 또 다른 형태의 디지털 아날로그 변환기는 기준주파수 클럭에 동기하여 입력되는 n개의 이산데이터 값에 따른 기본파형의 디지털 데이터들을 상기 기준주파수 클럭만큼 어긋나게 가산하여 데이터 합성을 행하는 합성수단과, 상기 합성수단에 의해 생성된 디지털 데이터에 대해 입력된 각 데이터 값을 전단계와 비교하여 2배의 주파수 클럭으로 샘플링하여 얻어진 각 데이터 값과 그것을 반클럭 어긋나게 한 각 데이터 값을 각각 가산하여 다음 단계로 출력하는 처리를 몇 단계에 걸쳐 행하는 오버샘플링 수단과, 상기 오버샘플링 수단으로 얻어진 각 데이터 값에 대해 상기 오버샘플링 수단의 최종 단계의 주파수클럭에 의해 동기하여 각 데이터 값을 1클럭씩 어긋나게 하여 가산함으로써 몇 단계의 이동평균연산 또는 콘볼루션 연산처리를 행하는 연산수단과, 상기 연산수단으로 구해진 각 데이터 값을 아날로그 양으로 변환하는 D/A변환수단을 구비하고 있다.

본 발명의 데이터 보간장치는 입력되는 n개의 이산데이터의 값에 대응한 기본 파형의 디지털 데이터들을 이동평균연산 또는 콘볼루션 연산으로 합성하고, 상기 합성한 디지털 데이터 값에 대해 오버샘플링을 행하고, 얻어진 데이터 값에 대해 이동평균연산 또는 콘볼루션 연산을 행함으로써 상기 이산 데이터에 대한 디지털의 보간 값을 구한 후, 이 보간 값을 포함하는 각 디지털 데이터 값을 아날로그 양으로 변환한다.

본 발명의 또 다른 형태의 데이터 보간장치는 입력되는 n개의 이산데이터 값에 대응한 기본파형의 디지털 데이터들을 이동평균연산 또는 콘볼루션 연산으로 합성하는 합성수단과, 상기 합성수단에 의해 생성된 디지털 데이터에 대해 입력되는 각 데이터 값을 전단계와 비교하여 2배의 주파수로 샘플링하고, 얻어진 각 데이터 값과 그것을 소정 위상 분씩 반클럭 어긋나게 한 각 데이터 값을 각각 가산하여 다음 단계로 출력하는 처리를 몇 단계에 걸쳐 행하는 오버샘플링 수단과, 상기 오버샘플링 수단으로 얻어진 각 데이터 값에 대해 몇 단계의 이동평균연산 또는 콘볼루션 연산처리를 행하는 연산수단과, 상기 연산수단으로 구해진 각 데이터 값을 아날로그 양으로 변환하는 D/A변환수단을 구비하고 있다.

본 발명의 또 다른 형태의 데이터 보간장치는 기준주파수 클럭에 동기하여 입력되는 n개의 이산데이터 값에 따른 기본 파형의 디지털 데이터들을 상기 기준주파수 클럭만큼 어긋나게 가산하여 데이터 합성을 행하는 합성수단과, 상기 합성수단에 의해 생성된 디지털 데이터에 대해 입력되는 각 데이터 값을 전단계와 비교하여 2배의 주파수 클럭으로 샘플링하고, 얻어진 각 데이터 값과 그것을 반클럭씩 어긋나게 한 각 데이터 값을 각각 가산하여 다음 단계로 출력하는 처리를 몇 단계에 걸쳐 행하는 오버샘플링 수단과, 상기 오버샘플링 수단으로 얻어진 각 데이터 값에 대해 상기 오버샘플링 수단의 최종 단계의 주파수 클럭에 동기하여 각 데이터 값을 1클럭씩 어긋나게 하여 가산함으로써 몇 단계의 이동평균연산 또는 콘볼루션 연산처리를 행하는 연산수단과, 상기 연산수단으로 구해진 각 데이터 값을 아날로그 양으로 변환하는 D/A변환수단을 구비하고 있다.

여기서 상기 합성수단은 예를 들면 상기 기준 주파수 클럭에 동기하여 순차 입력되는 이산 데이터를 상기 기준 주파수 클럭 만큼 순차 지연시키는 n개의 지연수단과, 상기 n개의 지연수단에서 출력되는 각각의 데이터 값에 대해 기본 디지털 파형에 대응한 각 이득치를 각각 승산함과 동시에 각각의 승산결과를 가산하여 상기 오버샘플링 수단에 출력하는 승가산 수단을 구비한다.

또한 상기 오버샘플링 수단은 예를 들면 상기 합성수단에 의해 얻어진 디지털 데이터의 각 데이터 값에 대해 상기 기준 주파수의 2배의 주파수 클럭으로 샘플링을 행하고, 얻어진 각 데이터 값과 그것을 반클럭씩 어긋나게 한 각 데이터 값을 각각 가산하는 제 1연산수단과, 상기 제 1연산수단으로 얻어진 각 데이터 값에 대해, 상기 기준 주파수의 4배의 주파수 클럭으로 샘플링을 행하고, 얻어진 각 데이터 값과 그것을 반클럭씩 어긋나게 한 각 데이터 값을 각각 가산하는 제 2연산수단과, 상기 제 2연산수단으로 얻어진 각 데이터 값에 대해, 상기 기준 주파수의 8배의 주파수 클럭으로 샘플링을 행하고, 얻어진 각 데이터 값과 그것을 반클럭씩 어긋나게 한 각 데이터 값을 각각 가산하는 제 3연산수단을 구비한다.

또한 상기 연산수단은 예를 들면 상기 오버샘플링 수단으로 얻어진 디지털 데이터를 상기 오버샘플링 수단의 최종 단계의 주파수 클럭만큼 순차적으로 지연시키는 복수의 지연수단과, 상기 복수의 지연수단으로부터의 출력을 각각 가산하여 출력하는 가산수단을 구비한다.

또한 본 발명의 디지털 아날로그의 변환방법은 입력되는 n개의 이산데이터 값에 대응한 기본파형의 디지털 데이터들을 이동평균연산 또는 콘볼루션 연산으로 합성하는 합성단계와, 상기 합성한 디지털 데이터 값에 대해 이동평균연산 또는 콘볼루션 연산을 수반하는 오버샘플링을 행하는 오버샘플링 단계와, 상기 오버샘플링에 의해 얻어진 데이터 값에 대해 이동평균연산 또는 콘볼루션 연산을 행함으로써, 상기 이산 데이터에 대한 디지털의 보간치를 구하는 연산단계와, 상기 연산으로 구해진 보간치를 포함하는 각 디지털 데이터 값을 아날로그양으로 변환하는 D/A변환단계를 갖는다.

또한 본 발명의 데이터 보간방법은 입력되는 n개의 이산데이터 값에 대응한 기본 파형의 디지털 데이터들을 이동평균연산 또는 콘볼루션 연산으로 합성하는 합성단계와, 상기 합성한 디지털 데이터 값에 대해 이동평균연산 또는콘볼루션 연산을 수반하는 오버샘플링을 행하는 오버샘플링 단계와, 상기 오버샘플링 단계에서 얻어진 데이터 값에 대해 한층 더 이동평균연산 또는 콘볼루션 연산을 행함으로써 상기 이산데이터에 대한 디지털 보간치를 구하는 연산단계를 갖는다

상기와 같은 구성을 갖는 본 발명에 따르면 입력되는 이산데이터에 따른 기본 파형의 디지털 데이터들을 이동평균연산 또는 콘볼루션 연산으로 합성하고, 얻어진 데이터 값에 대해 오버샘플링과 이동평균연산 또는 콘볼루션 연산을 실행하는 것만으로 원래의 이산데이터에 대한 연속적인 보간치를 얻을 수 있기 때문에 종래의 sinc함수를 이용한 보간연산을 행하는 경우와 같이 광범위한 표준치를 연산대상에 포함할 필요가 없고, 연산량을 적게함과 동시에 회로규모의 소형화를 가능케 한다.

본 발명의 실시형태의 D/A변환기는 디지털 필터를 사용하여 오버샘플링을 행한 후에 샘플홀드 회로, 로우 패스 필터를 통해 아날로그 신호를 생성하는 것이 아니라, 입력되는 이산데이터에 따라 표본화 함수에 대응한 기본 파형의 디지털 데이터들을 합성하고, 얻어진 데이터 값에 대해 오버샘플링과 이동평균연산 또는 콘볼루션 연산(이하 콘볼루션 연산이라 칭한다.)을 실행함으로써 각 보간치를 디지털적으로 구한 후, 이들에 대응한 아날로그 신호를 생성함에 그 특징이 있다.

이하, 본 발명 실시형태의 D/A변환기에 대해 도면을 참조하며 상세하게 설명한다. 도 1 및 도 2는 본 발명 실시형태의 D/A변환기의 구성을 나타내는 도이다. 또 도 3∼도 5는 본 발명 실시형태의 D/A변환의 원리를 설명하기 위한 도이다.

우선 처음으로 도 3∼도 5를 참조하여 D/A변환의 원리를 설명한다.

도 3은 본 발명 실시형태에서 이용하는 기본 디지털 파형의 설명도이다. 도 3에 나타나는 기본 디지털 파형은 오버샘플링에 의한 데이터 보간치를 행할 때에 사용하는 표본화함수의 기본이 되는 것이다. 이 기본 디지털 파형은 기준 주파수의 클럭 CLK 1마다 데이터 값을 -1, 1, 8, 8, 1, -1로 변화시켜 작성한 것이다.

여기서는 본 발명 실시형태에 의한 D/A변환동작의 기본원리를 설명하기 위해 도 3과 같은 기본 디지털 파형 그 자체에 대해 이하 설명하는 것과 같은 처리를 행하는 경우를 생각한다.

우선 도 3과 같은 기본 파형의 디지털 데이터 값에 대해 2배의 주파수 클럭CLK 2로 샘플링을 행하고, 얻어진 각 샘플 값과 그것을 CLK 2의 반 클럭(반위상)분 어긋나게 한 각 샘플 값을 각각 가산함으로써, 2단계의 콘볼루션 연산을 수반하는 2배의 오버샘플링을 디지털적으로 실행한다.

다음으로 1회째의 오버샘플링에 의해 얻어진 각 데이터 값에 대해, 한층 더 2배의 주파수의 클럭 CLK 3으로 샘플링을 행하고, 얻어진 각 샘플링 값과 그것을 클럭 CLK 3의 반클럭(반위상)분 어긋나게 한 각 샘플 값을 각각 가산함으로써, 2단계의 콘볼루션 연산을 수반하는 2배의 오버샘플링을 1회째와 동일하게 한층 더 실행한다.

나아가 2회째의 오버샘플링에 의해 얻어진 각 데이터 값에 대해, 한층 더 2배의 주파수의 클럭 CLK 4로 샘플링을 행하고, 얻어진 각 샘플링 값과 그것을 클럭 CLK 4의 반클럭(반위상)분 어긋나게 한 각 샘플 값을 각각 가산함으로써, 2단계의 콘볼루션 연산을 수반하는 2배의 오버샘플링을 한번 더 실행한다.

이와 같이 2배의 오버샘플링 및 2단계의 콘볼루션 연산을 3회 반복시행한 후에 3회째의 콘볼루션 연산으로 얻어진 각 데이터 값에 대해 3회째의 오버샘플링에서 이용한 클럭 신호와 같은 주파수의 클럭 CLK 4로 각 샘플 값을 1클럭씩 어긋나게 하여 8단계의 콘볼루션 연산을 실행한다.

도 4는 도 3의 기본 디지털 파형에 대해 상술한 오버샘플링과 콘볼루션 연산을 행한 결과를 나타내는 도이다.

이 중, 도 4(A)는 1회째의 오버샘플링과 콘볼루션 연산을 행한 결과를 나타낸다. 도 4(A)에 있어서, 1행째의 수열은 도 3에 나타낸 기본 디지털 파형의 데이터 값에 대해 2배의 오버샘플링을 행한 결과를 나타내고, 2행째의 수열은 1행째의 각 샘플 값을 반위상분 어긋나게 한 결과를 나타내고, 더욱이 3행째의 수열은 1행째의 각 샘플 값과 2행째의 각 샘플 값을 대응하는 열간에서 가산한 결과를 나타내고 있다.

또한 도 4(B)는 2회째의 오버샘플링과 콘볼루션 연산을 행한 결과를 나타낸다. 도 4(B)에 있어서, 1행째의 수열은 1회째의 오버샘플링과 콘볼루션 연산에 의해 얻어진 상기 도 4(A)의 3행째에 나타내어지는 데이터 값에 대해 2배의 오버샘플링을 행한 결과를 나타내고, 2행째의 수열은 1행째의 각 샘플 값을 반위상분 어긋나게 한 결과를 나타내고 있다. 더욱이 3행째의 수열은 1행째의 각 샘플 값과 2행째의 각 샘플 값을 대응하는 열간에서 가산한 결과를 나타내고 있다.

또한 도 4(C)는 3회째의 오버샘플링과 콘볼루션 연산을 행한 결과를 나타낸다. 도 4(C)에 있어서, 1행째의 수열은 2회째의 오버샘플링과 콘볼루션 연산에 의해 얻어진 상기 도 4(B)의 3행째에 나타내어지는 데이터 값에 대해 2배의 오버샘플링을 행한 결과를 나타내고, 2행째의 수열은 1행째의 각 샘플 값을 반위상분 어긋나게 한 결과를 나타내고 있다. 더욱이 3행째의 수열은 1행째의 각 샘플 값과 2행째의 각 샘플 값을 대응하는 열간에서 가산한 결과를 나타내고 있다. 그리고 여기서는 도면의 형편상 일련의 수열을 2단계 구성으로 나타내고 있다.

또한 도 4(D)는 8단계의 콘볼루션 연산을 행한 결과를 나타낸다. 도 4(D)에 있어서, 1행째의 수열은 3회째의 오버샘플링과 콘볼루션 연산에 의해 얻어진 상기 도 4(C)의 3행째에 나타내어지는 데이터 값 그 자체로서 2∼8행째의 수열은 1행째의 각 샘플 값을 순차적으로 1클럭씩 어긋나게 한 결과를 나타내고 있다. 더욱이 9행째의 수열은 1∼8행째의 각 샘플 값을 대응하는 열간에서 가산한 결과를 나타내고 있다. 그리고 여기서도 도면의 형편상 일련의 수열을 2단계 구성으로 나타내고 있다.

도 4(D)의 9행째에 나타나며 최종적으로 얻어진 각 샘플 값을 D/A변환한 후에 평활하면 도 5에 나타나는 것과 같은 파형 함수의 신호가 얻어진다. 도 5에 나타나는 함수는 전역에 걸쳐 1회 미분가능하고 횡축을 따라 표본위치 t에서 65사이에 있을 때에 0이외의 유한한 값을 가지며, 그 이외의 영역에서 0이 되는 함수이다.

그리고 함수의 값이 국소적인 영역에서 0이외의 유한값을 가지며, 그 이외의 영역에서 0이 되는 경우를 「유한대」라 칭한다.

또 도 5의 함수는 t = 33의 표본점에서만 극대치를 취하고 t = 1, 17, 49, 65의 4개의 표본점에 있어서 0이 된다는 특징을 갖는 표본화 함수이며, 매끄러운 아날로그 파형의 신호를 얻기 위해 필요한 샘플점은 모두 통한다.

이처럼 도 5에 나타나는 함수는 표본화함수로서 전역에 있어서 1회 미분가능하고 더욱이 표본위치 t =1, 65에서 0이 수렴하는 유한대의 함수이다. 따라서 도 7에 나타낸 종래의 sinc함수 대신에 도 5의 표본화함수를 이용하여 각 이산데이터를 기초로 하는 중합을 행함으로써, 이산데이터 사이의 값을 1회 미분가능한 함수를 이용하여 보간할 수 있다.

단지, 본 발명 실시형태에 있어서, 각 이산데이터를 기초로 한 중합(합성)은 도 3의 기본 디지털 파형으로부터 도 5와 같은 표본화 함수를 구한 후에 행하는 것이 아니라, 도 1 및 도 2를 이용하여 후술하는 바와 같이 상술한 오버샘플링과 콘볼루션 연산을 행하기 전단계에서 디지털적으로 행한다.

따라서 각 이산데이터의 중합이 행해진 디지털 데이터에 대해 상술한 오버샘플링과 콘볼루션 연산을 행할 뿐으로, 도 8과 같이 각 이산데이터의 크기에 따른 표본화함수를 중합시키는 것과 동등한 결과를 바로 얻을 수 있다.

종래 이용되고 있던 sinc 함수는 t = ±∞의 표본점에서 0에 수렴하는 함수이기 때문에 보간치를 정확하게 구하려 하면 t = ±∞까지의 각 이산데이터에 대응하여 보간위치에서의 sinc 함수의 값을 계산하고, 이것을 이용하여 콘볼루션 연산을 행할 필요가 있다. 이에 대해 본 발명 실시형태에서 이용하는 도 5의 표본화함수는 t =1, 65의 표본점에서 0으로 수렴하기 때문에 t =1∼65의 범위내에서의 이산데이터만을 고려하여 입력하면 된다.

따라서 어느 하나의 보간치를 구하는 경우에는 한정된 수의 이산데이터의 값만을 고려하면 되므로 처리량(연산량)을 큰 폭으로 삭감하여 회로규모를 소형화 할 수 있다. 게다가 t =1∼65의 범위외의 각 이산데이터에 대해서는 본래부터 고려해야 하지만 처리량이나 정밀도 등을 고려하여 무시하고 있다는 뜻은 아니며, 이론적으로 고려할 필요가 없기 때문에 절단오차는 발생하지 않는다.

도 1은 본 발명 실시형태에 의한 D/A변환기의 전체구성을 나타내는 도이다.

도 1에 나타내는 D/A변환기는 디지털 파형발생부(10)와, 콘볼루션 연산부(20)와, D/A변환부(30)와, LPF(로우 패스 필터)(32)를 포함하여 구성된다.

상기 디지털 파형발생부(10)가 본 발명의 합성수단에 대응하고, 콘볼루션 연산부(20)가 본 발명의 오버샘플링 수단 및 연산수단에 대응하며, D/A변환부(30), LPF(32)가 본 발명의 D/A변환 수단에 대응한다.

디지털 파형발생부(10)에 대해서는 도 2를 이용하여 후술한다. 또한 콘볼루션 연산부(20)는 상기 도 4를 이용하여 설명하는 것과 같은 오버샘플링 및 콘볼루션 연산을 실행하고 디지털 파형발생부(10)에 입력된 이산데이터 사이를 보간하는각 샘플 점의 디지털 데이터 값을 발생시키는 것이다.

또한 D/A변환부(30)는 콘볼루션 연산부(20)에 의해 구해진 각 디지털 데이터 값을 D/A변환한다.(여기서는 종래와 같은 오버샘플링에 의한 보간은 행하지 않는다.)

상기 콘볼루션 연산부(20)의 구성에 있어서, D형 플립 프롭(이하 D-FF라 약식 기재한다.)1a는 디지털 파형발생부(10)에서 출력된 디지털 데이터를 2배의 주파수 클럭 CLK2에 동기하여 보존한다. 이 D-FF1a에 병렬접속된 D-FF1b도 디지털 파형발생부(10)에서 출력된 디지털 데이터를 2배의 주파수 클럭 CLK2에 동기하여 보존한다. 단지 이쪽은 상기 클럭신호 CLK2의 위상반전한 타이밍으로 데이터를 보존한다.

또한 가산기(2)는 상기 두 개의 D-FF(1a, 1b)에 보존된 디지털 데이터 값을 가산하는 것이다. 이들 D-FF(1a, 1b) 및 가산기(2)에 의해 본 발명의 제1 연산수단이 구성되고, 디지털 파형발생부(10)에서 출력된 디지털 데이터에 대해 2배의 오버샘플링과 그에 따라 얻어진 각 샘플 값과 그것을 반위상분 어긋나게 한 각 샘플 값을 가산하는 2단계의 콘볼루션 연산이 실행된다.(도 4(A)참조)

상기 가산기(2)의 후단에 병렬접속된 2개의 D-FF(3a, 3b)는 가산기(2)에 의해 출력되는 디지털 데이터를 더욱 2배의 주파수 클럭CLK3에 동기하여 서로 반위상 어긋난 주기로 보존한다. 또한 가산기(4)는 상기 2개의 D-FF(3a, 3b)에 보존된 디지털 데이터 값을 가산한다.

이들 D-FF(3a, 3b) 및 가산기(4)에 의해 본 발명의 제 2연산수단이 구성되고, 1단계 째의 콘볼루션 연산에 의해 얻어진 디지털 데이터에 대해 더욱 2배의 오버샘플링과, 그로 인해 얻어진 각 샘플 값과 그것을 반위상분 어긋나게 한 샘플 값을 가산하는 2단계의 콘볼루션 연산이 실행된다(도 4(B)참조).

상기 가산기(4)의 후단에 병렬접속된 2개의 D-FF(5a, 5b)는 가산기(4)에서 출력되는 디지털 데이터를 더욱 2배의 주파수 클럭CLK4에 동기하여 서로 반위상 어긋난 주기로 보존한다. 또한 가산기(6)은 상기 2개의 D-FF(5a, 5b)에 보존된 디지털 데이터 값을 가산한다.

이들 D-FF(5a, 5b) 및 가산기(6)에 의해 본 발명의 제 3연산수단이 구성되고, 2단계째의 콘볼루션 연산에 의해 얻어진 디지털 데이터에 대해 더욱 2배의 오버샘플링과, 그로 인해 얻어진 각 샘플 값과 그것을 반위상분 어긋나게 한 각 샘플 값을 가산하는 2단계의 콘볼루션 연산이 실행된다,(도 4(C)참조)

이와 같이 2배의 오버샘플링 및 2단계의 콘볼루션 연산을 3회 반복함으로써, 디지털 파형발생부(10)에서 출력되는 디지털 데이터에 대해, 8배의 오버샘플링이 실행된 결과가 된다. 콘볼루션 연산부(20)내의 상기와 같이 설명한 구성이 본 발명의 오버샘플링 수단에 대응하고, 이하 설명하는 나머지 구성이 본 발명의 연산수단에 대응한다.

상기 가산기(6)의 후단에 종으로 접속된 8개의 D-FF(7a, 7h)는 가산기(6)에서 출력된 디지털 데이터를 16배의 주파수 클럭 CLK4에 동기하여 1클럭만큼 지연하면서 순차적으로 보존한다. 이들 8개의 D-FF(7a, 7h)는 본 발명의 복수 지연수단에 대응한다. 또한 이하에 서술하는 나머지 구성이 본 발명의 가산수단에 대응한다.

가산기(8a) 및 1/2승산기(9a)는 D-FF(7g, 7h)에 보존된 디지털 데이터 값을 서로 가산하여 1/2배 한다.

가산기(8b) 및 1/2승산기(9b)는 D-FF(7e, 7f)에 보존된 디지털 데이터 값을 서로 가산하여 1/2배 한다.

가산기(8c) 및 1/2승산기(9c)는 D-FF(7c, 7d)에 보존된 디지털 데이터 값을 서로 가산하여 1/2배 한다.

가산기(8d) 및 1/2승산기(9d)는 D-FF(7a, 7b)에 보존된 디지털 데이터 값을 서로 가산하여 1/2배 한다.

또한 가산기(8e) 및 1/2승산기(9e)는 2개의 1/2승산기(9a), (9b)로부터 출력된 디지털 데이터 값을 서로 가산하여 1/2배 하고, 가산기(8f) 및 1/2승산기(9f)는 2개의 1/2승산기(9c), (9d)로부터 출력된 디지털 데이터 값을 서로 가산하여 1/2배 한다. 더욱이 가산기(8g)는 2개의 1/2승산기(9e), (9f)로부터 출력된 디지털 데이터 값을 서로 가산하여 1/2배 하고, 그 결과를 D/A변환부(30)에 공급한다.

이상의 D-FF7a∼7h, 가산기(8a)∼(8g) 및 1/2승산기(9a)∼(9f)의 구성에 의해 상기 16배의 오버샘플링이 행해진 디지털 데이터에 대해 16배의 주파수 클럭 4에 동기하여 각 샘플 값을 1클럭씩 어긋나게 하여 가산하는 8단계의 콘볼루션 연산이 실행된다(도 4(D)참조).

D/A변환부(30)는 이와 같이 하여 얻어진 디지털 데이터의 각 샘플 값을 단순히 D/A변환하고, 나아가 얻어진 아날로그신호를 LPF(32)에 의해 평활하게 함으로써, 매끄러운 아날로그 신호파형이 연속적으로 출력된다.

다음으로 상기 디지털 파형발생부(10)의 구성을 도 2를 이용하여 설명한다.

도 2에 있어서, 3개의 D-FF(11a∼11c)는 D/A변환의 대상이 되는 디지털의 이산데이터를 기준주파수 클럭 CLK0에 동기하여 1클럭씩 지연하면서 순차적으로 보존한다. 이들 3개의 D-FF(11a∼11c)는 본 발명의 n개의 지연수단에 대응한다. 또한 -1배 승산기(12a)는 상기 D-FF(11a)에 보존된 데이터 값을 -1배하고, 1배승산기(13a)는 상기 D-FF(11a)에 보존된 데이터 값을 1배한다.(이 경우 데이터 값은 그대로이다.)

이들 승산기(12a, 13a)에 의한 승산결과는 기준주파수의 클럭 CLK 0에 동기하여 1/2 듀티 비로 스위치(14a)에 의해 전환되어, 가산기(16)에 선택적으로 출력된다. 이 가산기(16)은 상기 -1배 승산기(12a) 또는 1배 승산기(13a)에서의 승산결과 외에 8배 승산기(15)에서의 승산결과도 입력하고, 이들 2입력을 가산하여 출력한다. 상기 8배 승산기(15)는 D-FF11b에 보존된 데이터 값을 8배한다.

또한 -1배 승산기(12b)는 D-FF(11c)에 보존된 데이터 값을 -1배하고 1배 승산기(13b)는 D-FF(11c)에 보존된 데이터 값을 1배한다.(이 경우 데이터 값은 그대로이다.)

이들 승산기(12b, 13b)에 의한 승산결과는 기준주파수의 클럭 CLK0에 동기하여 1/2 듀티 비로 스위치(14a)에 의해 전환되어, D-FF(17a)에 선택적으로 출력된다.

D-FF(17a)는 스위치(14b)에 의해 선택적으로 출력된 상기 -1배 승산기(12a) 또는 1배 승산기(13a)에서의 승산결과를 2배의 주파수 클럭 CLK1에 동기하여 보존한다. 또한, D-FF(17b)는 가산기(16)에 의해 출력된 가산결과를 2배의 주파수 클럭 CLK1에 동기하여 보존한다.

가산기(18) 및 D-FF(19)는 2개의 D-FF(17a, 17b)에서 출력된 가산결과를 서로 가산하여 2배의 주파수 클럭CLK1에 동기하여 보존한 후, 도 1에 나타낸 다음 단계의 콘볼루션 연산부(20)로 출력한다.

상기와 같이 구성한 디지털 파형발생부(10)에 의해 D/A변환 대상의 이산데이터를 처리함으로써, 도 3에 나타낸 기본디지털 파형을 각 이산데이터의 크기에 따라 진폭을 변동조절하고, 더욱이 그들 데이터값에 대해 3단계의 콘볼루션 연산을 실시한 결과를 얻을 수 있다. 상술한 바와 같이 본 발명 실시형태에 있어서는 하나의 보간치를 구함에 있어서, 유한대의 표본화함수에 있어서 0이외의 유한값을 갖는 범위내에 존재하는 이산데이터만을 고려하면 되므로, 본 예에서는 3개의 이산데이터를 이용하여 콘볼루션 연산을 행하고 있다.

도 6은 상기 디지털 파형발생부(10)의 동작예를 나타내는 도이다. 도 6(A)는 디지털 파형발생부(10)에 입력되는 이산데이터의 예를 나타내는 도이며, 횡축은 시간을 나타내고, 종축(a∼f)은 이산데이터의 크기를 나타낸다.

또 도 6(B)는 도 3에 나타낸 기본디지털 파형을 이산데이터의 크기(a∼f)에 따라 진폭을 변동조절하고, 그것을 콘볼루션 연산하는 모습을 나타내는 도이다. 즉, 종방향으로 나열된 데이터 값들이 가산되어 출력된다.

이상과 같은 디지털 파형발생부(10)에 의한 디지털 콘볼루션의 연산결과를 도 1에 나타낸 콘볼루션 연산부(20)에 통하게 함으로써, 원래의 이산데이터가 16배로 오버샘플링된 각 보간치가 얻어진다.

더욱이 D/A변환부(30)에 의해 이들의 각 보간치를 포함하는 디지털 데이터가 단순히 D/A변환되어, LPF(32)에 의해 변환 후의 아날로그 신호를 평활화함으로써, 도 5의 표본화함수를 기초로 오버샘플링을 한 것과 같은 매끄러운 아날로그 신호 파형을 연속적으로 출력할 수 있다.

이상 상세히 설명한 바와 같이 본 발명 실시형태에 의하면 입력되는 이산데이터에 따라 표본화함수에 대응한 기본파형의 디지털 데이터들을 콘볼루션 연산에 의해 합성하고, 얻어진 데이터 값에 대해 오버샘플링과 콘볼루션 연산을 실행하는 것만으로 연속적인 보간치를 얻을 수 있으므로, 종래의 sinc함수를 이용한 보간연산을 행하는 경우처럼 광범위한 표본치를 연산대상에 포함할 필요가 없으며, 연산량을 적게 함과 동시에 회로규모의 소형화를 가능케 한다.

또한 본 발명 실시형태의 기본 디지털 파형에서 생성되는 함수는 유한한 표본위치에서 0으로 수렴하는 유한대의 표본화함수이고, 1회 미분가능한 함수이기 때문에, 하나의 보간치를 구하기 위해 고려해야 할 이산데이터의 수를 유한하게 할 수 있고, 처리량을 적게 할 수 있다.

게다가 절단오차가 발생하지 않기 때문에 삐뚤림이 적은 출력파형을 얻을 수 있다. 이에 따라 출력되는 아날로그 음성신호의 품질을 현격하게 향상시킬 수 있다.

또한 본 발명 실시형태는 매끄러운 아날로그신호를 얻는데 필요한 연속적인 보간치를 모두 디지털적인 처리에 의해 구하므로, 종래와 같이 아날로그적으로 처리하는 경우에 비해 처리량이 현격하게 적어지고, 더욱이 IC화에 따른 대량생산에도 적합한 등의 장점을 갖는다.

그리고 상기 실시형태에 있어서 나타낸 각 부의 구성 및 배선 등은 어느 것이나 본 발명을 실시함에 있어서 구체화의 일예를 나타낸 것에 불과하며, 이에 따라 본 발명의 기술적 범위가 한정적으로 해석되어서는 안되는 것이다.

즉, 본 발명은 그 사상 또는 그 주요한 특징에서 일탈하는 것 없이 다양한 형태로 실시할 수 있는 것이다.

예를 들면 도 1에 나타낸 콘볼루션 연산부(20)는 2배의 오버샘플링을 3회 행하고 있으나, 본 발명은 이 회수에 한정되지 않는다.

또한 이와 같은 합계 8배의 오버샘플링 후에 8단계의 콘볼루션 연산을 행하고 있으나, 이 단계수도 이것에 한정되는 것은 아니다. 또한 이와 같은 오버샘플링 및 콘볼루션 연산을 행하는 회로구성 자체도 도 1에 나타낸 예에는 한정되지 않는다. 더욱이 도 2에 나타낸 디지털 파형발생부(10)에서는 3단계의 콘볼루션 연산을 행하고 있으나, 본 발명은 이 단계수에 한정되지 않는다.

또한 도 1에 나타낸 실시형태에서는 디지털 파형발생부(10) 및 콘볼루션 연산부(20)으로 구해진 각 보간치를 최종적으로는 D/A변환하여 LFP(32)에 의해 평활화 하고 있으나, 콘볼루션 연산부(20)에서 출력되는 각 보간치를 D/A변환하지 않고, 다른 디지털 처리를 위해 이용하도록 하여도 좋다.

즉, 도 1의 D/A변환부(30)와 LFP(32)를 제외한 구성을 데이터 보간장치로서 이용하는 것도 가능하다.

또한 도 1에 나타낸 실시형태에서는 D/A변환부(30)의 후단에 LFP(32)를 접속했으나, 출력측에 시정수가 큰 부하(예를 들면 스피커 등)가 접속된 경우에는 이 부하가 로우 패스 필터로서 기능하게 되기 때문에, D/A변환부(30)의 후단에 설치한 LFP(32)를 생략하여 본 발명의 D/A변환부(30)를 구성하도록 해도 좋다.

상술한 바와 같이 본 발명에 의하면, 입력되는 이산데이터 값에 따른 기본파형의 디지털 데이터들을 콘볼루션 연산에 의해 합성하고, 나아가 오버샘플링 및 콘볼루션 연산에 의해 디지털 보간치를 구한 후에, 그것을 D/A변환함으로써 아날로그신호를 출력하도록 한다.

본 발명에서는 이상과 같은 디지털 처리만을 행함으로써 연속적인 보간치를 얻을 수 있기 때문에, 종래의 sinc함수를 이용한 보간연산을 행하는 경우처럼 광범위한 표본치를 연산대상에 포함할 필요가 없고, 연산량을 적게함과 동시에 회로규모의 소형화가 가능해진다.

또한 본 발명에 있어서 기본디지털파형에서 생성되는 함수는 유한대의 표본화함수이기 때문에, 하나의 보간치를 얻기 위해 필요한 이산데이터의 수를 줄일 수 있고, 게다가 처리대상이 되는 이산데이터의 수를 줄인 경우에도 중단 오차가 발생하지 않기 때문에 출력파형의 삐뚤림을 최소한으로 억제할 수 있다.

따라서 출력되는 아날로그 음성신호의 품질을 현격히 향상시킬 수 있다.

Claims

입력되는 n개의 이산데이터의 이산데이터 값에 대응한 기본 파형의 디지털 데이터들을 이동평균연산 또는 콘볼루션연산에 의해 합성하고, 상기 합성한 디지털 데이터 값에 대해 오버 샘플링을 행하고, 이렇게 하여 얻어진 데이터 값에 대해 한층 더 이동평균연산 또는 콘볼루션연산을 행함으로써 상기 이산데이터에 대한 디지털의 보간치를 구한 후에, 상기 보간치를 포함하는 디지털 데이터를 아날로그의 양으로 변환하도록 한 것을 특징으로 하는 디지털 아날로그 변환기.
입력되는 n개의 이산데이터의 값에 대응한 기본 파형의 디지털 데이터들을 이동평균연산 또는 콘볼루션연산에 의해 합성하는 합성수단과,

상기 합성수단에 의해 생성된 디지털 데이터에 대해, 입력되는 각 데이터 값을 전단계에 비해 2배의 주파수로 샘플링을 행하고, 얻어진 각 데이터 값과 그것을 소정 위상분 어긋나게 한 각 데이터 값을 각각 가산하여 다음 단계로 출력하는 처리를 수 차례에 걸쳐 행하는 오버샘플링 수단과,

상기 오버샘플링 수단으로 얻어진 각 데이터 값에 대해 수 차례의 이동평균연산 또는 콘볼루션연산을 행하는 연산수단과,

상기 연산수단으로 구한 각 데이터 값을 아날로그 양으로 변환하는 D/A변환수단을 구비하는 것을 특징으로 하는 디지털 아날로그 변환기.
기준주파수 클럭에 동기하여 입력되는 n개의 이산데이터 값에 대응한 기본파형의 디지털 데이터들을 상기 기준주파수 클럭만큼 어긋나게 하여 가산함으로써 데이터 합성을 행하는 합성수단과,

상기 합성수단에 의해 생성된 디지털 데이터에 대해 입력되는 각 데이터 값을 전단계에 비해 2배의 주파수 클럭으로 샘플링하고, 얻어진 각 데이터 값과 그것을 반클럭만큼 어긋나게 한 각 데이터 값을 각각 가산하여 다음 단계로 출력하는 처리를 몇 단계에 걸쳐 행하는 오버샘플링 수단과,

상기 오버샘플링 수단으로 얻어진 각 데이터 값에 대해 상기 오버샘플링 수단의 최종 단계의 주파수 클럭에 동기하여 각 데이터 값을 1클럭만큼 어긋나게 하여 가산함으로써 몇 단계의 이동평균연산 또는 콘볼루션 연산처리를 행하는 연산수단과,

상기 연산수단으로 구해진 각 데이터 값을 아날로그 양으로 변환하는 D/A변환수단을 구비하는 것을 특징으로 하는 디지털 아날로그 변환기.
제3항에 있어서, 상기 합성수단은

상기 기준 주파수 클럭에 동기하여 순차 입력되는 이산 데이터를 상기 기준 주파수 클럭만큼 순차 지연시키는 n개의 지연수단과,

상기 n개의 지연수단에서 출력되는 각각의 데이터 값에 대해 기본 디지털 파형에 대응한 각 이득치를 각각 승산함과 동시에, 각각의 승산결과를 가산하여 상기 오버샘플링 수단에 출력하는 승가산 수단

을 구비하는 것을 특징으로 하는 디지털 아날로그 변환기.
제3항에 있어서, 상기 오버샘플링 수단은

상기 합성수단에 의해 생성된 디지털 데이터의 각 데이터 값에 대해 상기 기준 주파수의 2배의 주파수 클럭에 의해 동기되어 샘플링을 행하고, 얻어진 각 데이터 값과 그것을 반클럭씩 어긋나게 한 각 데이터 값을 각각 가산하는 제 1연산수단과,

상기 제 1연산수단으로 얻어진 각 데이터 값에 대해, 상기 기준 주파수의 4배의 주파수 클럭에 의해 동기되어 샙플링을 행하고, 얻어진 각 데이터 값과 그것을 반클럭씩 어긋나게 한 각 데이터 값을 각각 가산하는 제 2연산수단과,

상기 제 2연산수단으로 얻어진 각 데이터 값에 대해, 상기 기준 주파수의 8배의 주파수 클럭으로 샘플링을 행하고, 얻어진 각 데이터 값과 그것을 반클럭만큼 어긋나게 한 각 데이터 값을 각각 가산하는 제 3연산수단

을 구비하는 것을 특징으로 하는 디지털 아날로그 변환기.
제3항에 있어서, 상기 연산수단은

상기 오버샘플링 수단으로 얻어진 디지털 데이터를 상기 오버샘플링 수단의 최종 단계의 주파수 클럭만큼 순차적으로 지연시키는 복수의 지연수단과,

상기 복수의 지연수단으로부터의 출력을 각각 가산하여 출력하는 가산수단

을 구비하는 것을 특징으로 하는 디지털 아날로그 변환기.
입력되는 n개의 이산데이터 값에 대응한 기본파형의 디지털 데이터들을 이동평균연산 또는 콘볼루션 연산으로 합성하는 합성단계와,

상기 합성한 디지털 데이터 값에 대해 이동평균연산 또는 콘볼루션 연산을 수반하는 오버샘플링을 행하는 오버샘플링 단계와,

상기 오버샘플링에 의해 얻어진 데이터 값에 대해 한층 더 이동평균연산 또는 콘볼루션 연산을 행함으로써, 상기 이산 데이터에 대한 디지털의 보간치를 구하는 연산단계와,

상기 연산으로 구해진 보간치를 포함하는 각 디지털 데이터 값을 아날로그양으로 변환하는 D/A변환단계

를 포함하는 것을 특징으로 하는 디지털 아날로그 변환방법.
입력되는 n개의 이산데이터 값에 대응한 기본파형의 디지털 데이터들을 이동평균연산 또는 콘볼루션 연산으로 합성하고, 이 합성한 디지털 데이터 값에 대해 오버샘플링을 행하며, 이로 인해 얻어진 데이터 값에 대해 한층 더 이동평균연산 또는 콘볼루션 연산을 행함으로써, 상기 이산 데이터에 대한 디지털의 보간치를 구하는 것을 특징으로 하는 데이터 보간장치.
입력되는 n개의 이산데이터 값에 대응한 기본파형의 디지털 데이터들을 이동평균연산 또는 콘볼루션 연산으로 합성하는 합성수단과,

상기 합성수단에 의해 생성된 디지털 데이터에 대해 입력되는 각 데이터 값을 전단계에 비하여 2배의 주파수에 의해 샘플링하고, 얻어진 각 데이터 값과 그것을 소정 위상만큼 어긋나게 한 각 데이터 값을 각각 가산하여 다음 단계로 출력하는 처리를 몇 단계에 걸쳐 행하는 오버샘플링 수단과,

상기 오버샘플링 수단으로 얻어진 각 데이터 값에 대해 몇 단계의 이동평균연산 또는 콘볼루션 연산처리를 행하는 연산수단

을 구비하는 것을 특징으로 하는 데이터 보간장치.
기준주파수 클럭에 의해 동기하여 입력되는 n개의 이산데이터 값에 대응한 기본파형의 디지털 데이터들을 상기 기준주파수 클럭만큼 어긋나게 하여 가산함으로써, 데이터 합성을 행하는 합성수단과,

상기 합성수단에 의해 생성된 디지털 데이터에 대해 입력되는 각 데이터 값을 전단계에 비해 2배의 주파수 클럭에 의해 샘플링하고, 얻어진 각 데이터 값과 그것을 반클럭만큼 어긋나게 한 각 데이터 값을 각각 가산하여 다음 단계로 출력하는 처리를 몇 단계에 걸쳐 행하는 오버샘플링 수단과,

상기 오버샘플링 수단으로 얻어진 각 데이터 값에 대해 상기 오버샘플링 수단의 최종 단계의 주파수클럭에 동기하여 각 데이터 값을 1클럭만큼 어긋나게 하여 가산함으로써 몇 단계의 이동평균연산 또는 콘볼루션 연산처리를 행하는 연산수단

을 구비하는 것을 특징으로 하는 데이터 보간장치.
제10항에 있어서, 상기 합성수단은

상기 기준 주파수 클럭에 의해 동기하여 순차 입력되는 이산 데이터를 상기 기준 주파수 클럭만큼 순차 지연시키는 n개의 지연수단과,

상기 n개의 지연수단에서 출력되는 각각의 데이터 값에 대해 기본 디지털 파형에 대응한 각 이득치를 각각 승산함과 동시에, 각각의 승산결과를 가산하여 상기 오버샘플링 수단에 출력하는 승가산 수단

을 구비하는 것을 특징으로 하는 디지털 아날로그 변환기.
제10항에 있어서, 상기 합성수단은

상기 기준 주파수 클럭에 의해 동기하여 순차 입력되는 이산 데이터를 상기 기준 주파수 클럭만큼 순차 지연시키는 n개의 지연수단과,

상기 n개의 지연수단에서 출력되는 각각의 데이터 값에 대해 기본 디지털 파형에 대응한 각 이득치를 각각 승산함과 동시에, 각각의 승산결과를 가산하여 상기 오버샘플링 수단에 출력하는 승가산 수단

을 구비하는 것을 특징으로 하는 디지털 아날로그 변환기.
제3항에 있어서, 상기 연산수단은

상기 오버샘플링 수단으로 얻어진 디지털 데이터를 상기 오버샘플링 수단의 최종 단계의 주파수 클럭 만큼 순차적으로 지연시키는 복수의 지연수단과,

상기 복수의 지연수단으로부터의 출력을 각각 가산하여 출력하는 가산수단을구비하는 것을 특징으로 하는 데이터 보간장치.
입력되는 n개의 이산데이터 값에 대응한 기본파형의 디지털 데이터들을 이동평균연산 또는 콘볼루션 연산으로 합성하는 합성단계와,

상기 합성한 디지털 데이터 값에 대해 이동평균연산 또는 콘볼루션 연산을 수반하는 오버샘플링을 행하는 오버샘플링 단계와,

상기 오버샘플링에 의해 얻어진 데이터 값에 대해 한층 더 이동평균연산 또는 콘볼루션 연산을 행함으로써, 상기 이산 데이터에 대한 디지털의 보간치를 구하는 연산단계를 갖는 것을 특징으로 하는 데이터 보간 방법.