CN1154233C - 数模变换器及方法,数据插值装置及方法 - Google Patents
数模变换器及方法,数据插值装置及方法 Download PDFInfo
- Publication number
- CN1154233C CN1154233C CNB008070326A CN00807032A CN1154233C CN 1154233 C CN1154233 C CN 1154233C CN B008070326 A CNB008070326 A CN B008070326A CN 00807032 A CN00807032 A CN 00807032A CN 1154233 C CN1154233 C CN 1154233C
- Authority
- CN
- China
- Prior art keywords
- data
- data value
- mentioned
- value
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 238000005070 sampling Methods 0.000 claims description 109
- 238000006243 chemical reaction Methods 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000003786 synthesis reaction Methods 0.000 claims description 6
- 230000008901 benefit Effects 0.000 claims description 5
- 238000004364 calculation method Methods 0.000 claims description 5
- 230000001934 delay Effects 0.000 claims description 3
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000007792 addition Methods 0.000 description 39
- 238000005096 rolling process Methods 0.000 description 19
- 230000001360 synchronised effect Effects 0.000 description 8
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 6
- 102100040858 Dual specificity protein kinase CLK4 Human genes 0.000 description 6
- 101000749298 Homo sapiens Dual specificity protein kinase CLK4 Proteins 0.000 description 6
- 230000009471 action Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000005236 sound signal Effects 0.000 description 5
- 241001269238 Data Species 0.000 description 4
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 4
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 4
- 102100040856 Dual specificity protein kinase CLK3 Human genes 0.000 description 3
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 3
- 101000749304 Homo sapiens Dual specificity protein kinase CLK3 Proteins 0.000 description 3
- 238000009499 grossing Methods 0.000 description 2
- 230000008676 import Effects 0.000 description 2
- 238000009401 outcrossing Methods 0.000 description 2
- 230000002194 synthesizing effect Effects 0.000 description 2
- 230000001131 transforming effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000005428 wave function Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/17—Function evaluation by approximation methods, e.g. inter- or extrapolation, smoothing, least mean square method
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
- G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
- G06T3/4007—Scaling of whole images or parts thereof, e.g. expanding or contracting based on interpolation, e.g. bilinear interpolation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Data Mining & Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Optimization (AREA)
- Mathematical Analysis (AREA)
- Mathematical Physics (AREA)
- Computational Mathematics (AREA)
- Algebra (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Complex Calculations (AREA)
Abstract
本发明的目的在于提供运算量少，能够缩小电路规模的数字-模拟变换器及方法，数据插值装置及方法。设置根据输入的离散数据的值分别生成基本波形的数字波形发生单元(10)；对于数字波形发生单元(10)的输出进行过速率抽样以及卷积运算等的卷积运算单元(20)；把卷积运算单元(20)的输出进行D/A变换的D/A变换单元(30)，根据离散数据把基本数字波形进行振幅调制的同时通过卷积运算等进行合成，然后仅进行过速率抽样和卷积运算的就可以得到连续的插值值。
Description
技术领域
本发明涉及把离散的数字数据变换为连续的模拟信号的数模变换器(D/A变换器)及方法，进而还涉及数据插值装置及方法，特别是适用于声音数据的D/A变换的装置及方法。
背景技术
在最近的数字音频装置，例如CD(密致盘)播放机或者DVD(数字视盘)播放机等中，为了从离散的数字声音数据得到连续的模拟声音信号，使用适用了过速率抽样技术的D/A变换器。
在这样的D/A变换器中，为了把离散的输入数字数据之间进行插值，虚拟地提高抽样频率，一般使用数字滤波器。用抽样保持电路保持由数字滤波器得到的各插值值并在生成了阶梯形的信号波形以后，使其通过低通滤波器输出平滑的模拟声音信号。
通常，由包含在D/A变换器中的数字滤波器进行的数据插值，使用被称为sinc函数的抽样函数进行。图7是sinc函数的说明图。sinc函数是在把狄拉克的δ函数进行逆傅立叶变换时出现的，把抽样频率记为f时以sin(πft)/(πft)定义。该sinc函数仅在t＝0的抽样点值为1，在其它所有的抽样点值为0。
图8示出离散数据与其之间的插值值的关系。例如，以一定的时间间隔把平滑变化的模拟声音信号抽样，进而把其量化，可以得到作为抽样数据的离散的声音数据。D/A变换器输入这样离散的数字声音数据，通过使用了上述sinc函数的插值处理输出把其之间连接的连续模拟声音信号。
图8中，考虑把等间隔的抽样点t1、t2、t3、t4每一个中的离散数据的值记为Y(t1)、Y(t2)、Y(t3)、Y(t4)，求例如对应于抽样点t2与t3之间的预定位置t0(距t2的距离为a)的插值值y的情况。
一般在使用抽样函数求插值值y时，可以对于所提供的各个离散数据的每一个求插值位置t0中的抽样函数的值，使用该值进行卷积运算。具体地讲，在t1～t4的各个抽样点，使抽样函数的中心位置中的峰值高度一致，求这时各个插值位置t0中的抽样函数的值(用符号×表示)，然后把它们全部相加。
另外，虽然随着时间的经过，插值位置t0移动，但对应于各抽样位置的各个电平也随着时间的经过同时变化，因此插值值y(t0)也连续变化，能够得到把各离散数据之间平滑连接的连续模拟信号。
但是，在上述以往的过速率抽样技术中所使用的sinc函数，由于是±∞的值收敛于0的函数，因此如果要求出正确的插值值，需要对于全部的离散数据求出sinc函数的值后相加。然而实际上，从处理能力或者电路规模等情况出发，限定所考虑的离散数据的范围进行数字滤波器的处理，而为了得到某种程度的插值精度，需要把大范围的抽样值包含在运算对象中，从而存在着运算量增多的同时电路规模较大的问题。
发明的公开
本发明是为解决上述课题而产生的，其目的在于提供运算量少，而且能够缩小电路规模的数模变换器及方法，数据插值装置及方法。
本发明的数模变换器通过移动平均运算或者卷积运算把对应于所输入的n个离散数据的值的基本波形的数字数据之间进行合成，对于该合成了的数字数据值使用过速率抽样，对由此求得的数据值进而通过进行移动平均运算或者卷积运算，求对于上述离散数据的数字的插值值以后，把包含该插值值的各个数字数据值变换为模拟量。
本发明其它的数模变换器具备通过移动平均运算或者卷积运算把对应于所输入的n个离散数据的值的基本波形的数字数据之间进行合成的合成装置；遍及多级进行对于由上述合成装置生成的数字数据，与前一级相比较以2倍的频率把所输入的个数据值抽样，把所得到的各数据值与把这些数据值移动预定相位的各数据值分别相加，输出到下一级的处理的过速率抽样装置；对于由上述过速率抽样装置得到的各数据值进行多级移动平均运算或者卷积运算的运算装置；把由上述运算装置求出的各数据值变换为模拟量的D/A变换装置。
本发明其它形态的数模变换器具备与基准频率时钟CLK0同步，通过把对应于所输入的n个离散数据的值的基本波形的数字数据之间各移动上述基准频率时钟部分后相加，进行数据合成的合成装置；遍及多级进行对于由上述合同装置生成的数字数据，与前一级相比较以2倍的频率时钟把所输入的各数据值抽样，把所得到的各数据值与把这些数据值各移动半个时钟部分的各数据值分别相加后输出到下一级的处理的过速率抽样装置；对于由上述过速率抽样装置得到的各数据值，与上述过速率抽样装置的最末级的频率时钟相同步，通过把各数据值各移动一个时钟后相加，进行多级移动平均运算或者卷积运算处理的运算装置；把由上述运算装置求出的各数据值变换为模拟量的D/A变换装置。
本发明的数据插值装置具备通过移动平均运算或者卷积运算把对应于所输入的n个离散数据的值的基本波形的数字数据之间进行合成，对于该合成了的数字数据值进行过速率抽样，对于由此得到的数据值通过进一步进行移动平均运算或者卷积运算，求出了对于上述离散数据的数字的插值值以后，把包含该插值值的各数字数据值变换为模拟量。
本发明另一形态的数据插值装置具备通过移动平均运算或者卷积运算把对应于所输入的n个离散数据的值的基本波形的数字数据之间进行合成的合成装置；遍及多级进行对于由上述合成装置生成的数字数据，与前一级相比较以2倍的频率把所输入的n个数据值抽样，把所得到的各数据值与把这些数据值移动预定相位部分的各数据值分别相加后输出到下一级的处理的过速率抽样装置；对于由上述过速率抽样装置得到的各数据值，进行多级移动平均运算或者卷积运算的运算装置；把由上述运算装置求出的各数据值变换为模拟量的D/A变换装置。
本发明其它形态的数据插值装置具备与基准频率时钟相同步，通过把对应于所输入的n个离散数据的值的基本波形的数字数据之间分别各移动上述基准频率时钟后相加，进行数据合成的合成装置；遍及多级进行对于由上述合成装置生成的数字数据，与前一级相比较以2倍的频率时钟把所输入的各数据值抽样，把所得到的各数据值与把这些数据值移动半个时钟部分的各数据值分别相加后输出到下一级的处理的过速率抽样装置；对于由上述过速率抽样装置得到的数据值，与上述过速率抽样装置的最末级的频率时钟相同步，通过把各数据值各移动一个时钟后相加，进行多级移动平均运算或者卷积运算处理的运算装置；把由上述运算装置求出的个数据值变换为模拟量的D/A变换装置。
这里，上述合成装置具备例如使与上述基准频率时钟相同步顺序输入的离散数据顺序各延迟移动上述基准频率时钟的n个延迟装置；对于从上述n个延迟装置输出的各个数据值，分别乘上对应于基准数字波形的各增益值，同时把各个乘法结果相加后输出到上述过速率抽样装置的乘加装置。
另外，上述过速率抽样装置具备例如对于由上述合成装置生成的数字数据的各数据值，以上述基准频率的2倍频率的时钟进行抽样，把所得到的各数据值于把这些数据值移动了半个时钟部分的各数据值分别相加的第1运算装置；对于由上述第1运算装置得到的各数据值，以上述基准频率的4倍频率的时钟进行抽样，把所得到的各数据值与把这些数据值移动了半个时钟的各数据值分别相加的第2运算装置；对于由上述第2运算装置得到的各数据值，以上述基准频率的8倍频率的时钟进行抽样，把所得到的各数据值与把这些数据值移动了半个时钟部分的各数据值分别相加的第3运算装置。
另外，上述运算装置具备例如使由上述过速率抽样装置得到的数字数据顺序延迟上述过速率抽样装置最末级的频率时钟部分的多个延迟装置；把来自上述多个延迟装置的输出分别相加后输出的加法装置。
另外，本发明的数模变换器方法具有通过移动平均运算或者卷积运算把对应于所输入的n个离散数据的值的基本波形的数字数据之间进行合成的合成步骤；对于上述合成了的数字数据值进行伴随着移动平均运算或者卷积运算的过速率抽样的过速率抽样步骤；对于由上述过速率抽样得到的数据值通过进一步进行移动平均运算或者卷积运算求对于上述离散数据的数字插值值的运算步骤；把由上述运算求出的插值值的各数字数据值变换为模拟量的D/A变换步骤。
另外，本发明的数据插值方法具有通过移动平均运算或者卷积运算把对应于所输入的n个离散数据的值的基本波形的数字数据之间进行合成的合成步骤；对于上述合成了的数字数据值进行伴随着移动平均运算或者卷积运算的过速率抽样的过速率抽样步骤；对于由上述过速率抽样得到的数据值通过进一步进行移动平均运算或者卷积运算求对于上述离散数据的数字插值值的运算步骤。
如果依据上述结构的本发明，则通过移动平均运算或者卷积运算把对应于所输入的离散数据的基本波形的数字数据之间进行合成，对于所得到的数据值经进行过速率抽样和移动平均运算或者卷积运算，就可以得到对于原来的离散数据的连续的插值值，因此不需要像以往使用了sinc函数的插值运算那样，把大范围的抽样值包含在运算对象中，从而能够减小运算量，同时使电路的规模小型化。
附图的简单说明
图1示出本实施形态的D/A变换器的结构。
图2示出图1中的数字波形发生器的结构。
图3示出在本实施形态中使用的基本数字波形。
图4用于说明本实施形态的卷积运算单元的动作。
图5示出从本实施形态的基本数字波形生成的函数。
图6用于说明图1中的数字波形发生单元的动作。
图7是sinc函数的说明图。
图8是插值动作的说明图。
用于实施发明的最佳形态
本发明的D/A变换器使用数字滤波器进行了过速率抽样以后，不是通过抽样保持电路，低通滤波器生成模拟信号，而是根据输入的离散数据对应于抽样函数基本波形的数字数据之间进行合成，对于所得到的数据值通过进行过速率抽样和移动平均运算或者卷积运算(以下称为卷积运算)，数字地求出了各个插值值以后，生成对应于插值值的模拟信号。
以下，参照附图详细地说明本发明的D/A变换器。
图1以及图2示出本发明的D/A变换器的结构。另外，图3～图5用于说明本实施形态的D/A变换的原理。首先，参照图3～图5说明D/A变换的原理。
图3是在本实施形态中使用的基本数字波形的说明图。图3所示的基本数字波形成为在进行基于过速率抽样点数据插值时使用的抽样函数的基础。该基本数字波形在每个基准频率的时钟CLK使数据值按照-1，1，8，8，1，-1的变化而生成的。
这里，为了说明本实施形态D/A变换动作的基本原理，对于图3那样的基本数字波形，进行以下所述的处理的情况。
首先，对于图3那样的基本波形的数字数据值，以2倍频率的时钟CLK2进行抽样，通过把所得到的各个抽样值和把这些抽样值移动了时钟CLK2的半个时钟(半个相位)部分的各个抽样值分别相加，数字地进行伴随2级卷积运算的2倍过速率抽样。
其次，对于通过该第1次过速率抽样得到的各个数据值，进而以2倍频率的时钟CLK3进行抽样，把所得到的各抽样值与把这些抽样值移动了时钟CLK3的半个时钟(半个相位)的各个抽样值分别相加，同样地进行伴随2级卷积运算的2倍的过速率抽样。
进而，对于通过第2次过速率抽样得到的各个数据值，进而以2倍频率的时钟CLK4进行抽样，把所得到的各个抽样值与把这些抽样值移动了时钟CLK4的半个时钟(半个相位)的各个抽样值分别相加，再一次进行伴随2级卷积运算的2倍过速率抽样。
这样，反复3次进行了2倍过速率抽样以及2级卷积运算以后，对于通过第3次卷积运算得到的各个数据值，与在第3次过速率抽样中使用的时钟信号相同的相同频率的时钟CLK4把各个抽样值分别移动一个时钟，进行8级卷积运算。
图4示出对于图3的基本数字波形进行了上述的过速率抽样和卷积运算的结果。其中，图4(A)示出进行了第1次的过速率抽样和卷积运算的结果。在图4(A)中，第1行的数列示出对于图3所示的基本数字波形的数据值进行了2倍的过速率抽样的结果，第2行的数列示出把第1行的各个抽样值移动了半个相位的结果。进而，第3行的数列示出把第1行的各个抽样值与第2行的各个抽样值在对应的数列之间相加的结果。
另外，图4(B)示出进行了第2次的过速率抽样和卷积运算的结果。在图4(B)中，第1行的数列示出把通过了第1次的过速率抽样和卷积运算得到的上述图4(A)的第3行所示的数据值，进行了2倍过速率抽样的结果，第2行的数列示出把第1行的各个抽样值移动半个相位的结果。进而，第3行的数列示出把第1行的各个抽样值与第2行的各个抽样值在对应的数列之间相加的结果。
另外，图4(C)示出进行了第3次的过速率抽样和卷积运算的结果。在图4(C)中，第1行的数列示出对于根据第2次的过速率抽样和卷积运算得到的上述图4(B)的第3行中所示的数据值进行了2倍过速率抽样的结果，第2行的数列示出把第1行的各个抽样值移动半个相位的结果。进而，第3行的数列示出把第1行的各个抽样值与第2行的各个抽样值在对应的数列之间相加的结果。另外，这里为了图面上的方便，以2级结构示出一系列的数列。
进而，图4(D)示出进行了8级卷积运算的结果。在图4(D)中，第1行的数列示出把通过第3次的过速率抽样和卷积运算得到的上述图4(C)的第3行中所示的数据值，第2～第8行的数列示出把该第1行的各个抽样值顺序各移动一个时钟的结果。进而，第9行的数列示出把第1～第8行的各个抽样值在对应的数列之间相加的结果。另外，这里也为了图面的方便，以2级结构示出一系列的数列。
如果把图4(D)的第9行所示的最终得到的各个抽样值D/A变换后进行平滑，则能够得到图5所示的波形函数的信号。该图5所示的函数是能够在全域中进行一次微分，当沿着横轴的抽样位置t位于1～65之间时具有0以外的有限值，在除次以外的区域之全部为0的函数。
另外，函数的值在局部区域中具有0以外的有限值，把这些以外的区域中成为0时的情况称为有限台。
另外，图5的函数是仅在t＝33的抽样点获得极大值，在t＝1，17，49，65这4个抽样点成为0这样特征的抽样函数，为了得到平滑的模拟波形的信号需要通过所有的抽样点。
这样，图5所示的函数是抽样函数，是在全域中能够进行一次微分的，而且在抽样位置t＝1，65中收敛于0的有限台的函数。从而，代替图7所示的以往的sinc函数，使用图5的抽样函数进行基于各个离散数据的重合，由此能够使用可以进行一次微分的函数把离散数据之间的值进行插值。
其中，在本实施形态中，基于各个离散数据重合(合成)并不是从图3的基本数字波形求出了图5的抽样函数以后进行，而是使用图1以及图2，如后述那样，在进行上述的过速率抽样和卷积运算之前的阶段数字地进行。从而，对于进行了各个离散数据的重合的数字数据仅进行上述的过速率抽样和卷积运算，就能够如图8那样直接地得到对应于各个离散数据大小的抽样函数重合的相等的结果。
以往所使用的sinc函数是在t＝±∞的抽样点收敛0的函数，因此如果要正确地求出插值值，则对应于直到t＝±∞的各个离散数据计算插值位置中的sinc函数的值，使用该值进行卷积运算。与此不同，本实施形态中使用的图5的抽样函数由于在t＝1，65的抽样点收敛于0，因此可以只考虑t＝1～65范围内的离散数据。
从而，为了求某一个插值值，可以进行考虑有限数量的离散数据的值，能够削减处理量(运算量)使电路规模小型化。而且，对于t＝1～65范围外的各个离散数据，本来是应该考虑的，但是考虑处理量或者精度等，虽然不能够忽视，然而由于理论上可以不必考虑，因此将不会发生截断误差。
图1示出本实施形态D/A变换器的总体结构。图1所示的D/A变换器构成为包括数字波形发生单元10，卷积运算单元20，D/A变换单元30，LPF(低通滤波器)32。上述数字波形发生单元10对应于本发明的合成装置，卷积运算单元20对应于本发明的过速率抽样装置以及运算装置，D/A变换单元30，LPF32对应于本发明的D/A变换装置。
关于数字波形发生单元10的结构使用图2在后面叙述。另外，卷积运算单元20使用上述图4说明过那样的过速率抽样以及卷积运算，是发生把输入到数字波形发生单元10中的离散数据之间进行插值的各抽样点的数字数据值的装置。另外，D/A变换单元30把由卷积运算单元20求出的各个数字数据值进行D/A变换(这里不进行以往那样的基于过速率抽样的插值)。
在上述卷积运算单元20的结构中，D型触发器(以下，简记为D-FF)1a与2倍频率的时钟CLK2同步保持从数字波形发生单元10输出的数字数据。与该D-FF1a并联连接的D-FF1b也与2倍频率的时钟CLK2保持从数字波形发生单元10输出的数字数据。其中，这些装置以上述时钟CLK信号2的相位反转了的时序保持数据。
另外，加法器2把由上述2个D-FF1a，1b保持的数字数据值相加。由这些D-FF1a、1b以及加法器2构成本发明的第1运算装置，对于从数字波形发生单元10输数字数据，进行2倍过速率抽样，以及把由此得到的各个抽样值和把这些抽样值移动半个相位部分的各个抽样值进行相加2级卷积运算(参照图4(A))。
并联连接在上述加法器2的后一级的2个D-FF3a、3b进而与2倍频率的时钟CLK3同步以相互移动半个相位的周期保持从加法器2输出数字数据。另外，加法器4把由上述2个D-FF3a、3b保持的数字数据值相加。
由这些D-FF3a、3b以及加法器4构成本发明的第2运算装置，对于由第1级的卷积运算得到的数字数据进而进行2倍过速率抽样，以及把由此得到的各个抽样值和把这些抽样值移动半个相位部分的各个抽样值相加的2级卷积运算(参照图4(B)。
与上述加法器4的后一级并联连接的2个D-FF5a、5b进而与2倍频率的时钟CLK4相同步以相互移动半个相位的周期保持从加法器4输出的数字数据。另外，加法器6把由上述2个D-FF5a、5b保持的数字数据值相加。
由这些D-FF5a、5b以及加法器6构成本发明的第3运算装置，对于由第2级卷积运算得到的数字数据，进而进行2倍的过速率抽样，以及把由此得到的各个抽样值和把这些抽样值移动半个相位部分的各个抽样值相加的2级卷积运算(参照图4(C))。
这样，通过反复3次进行2倍的过速率抽样以及2级的卷积运算，对于从数字波形发生单元10输出的数字数据，进行8倍的过速率抽样。卷积运算单元20内的以上所叙述的结构对应于本发明的过速率抽样装置，以下所叙述的其余结构对应于本发明的运算装置。
串联连接在上述加法器6的后一级的8个D-FF7a～7h与16倍频率的时钟CLK4相同把从加法器输出的数字数据各延迟一个时钟CLK的同时顺序进行保持。这些8个D-FF7a～7h对应于本发明的多个延迟装置。另外，以下所叙述的其余结构对应于本发明的加法装置。
加法器8a以及1/2乘法器9a把由D-FF7g、7h保持的数字数据值相互相加乘以1/2倍。加法器8b以及1/2乘法器9b把由D-FF7e、7f保持的数字数据值相互相加并乘以1/2倍。加法器8c以及1/2乘法器9c把由D-FF7c、7b保持的数字数据值相互相加并且乘以1/2倍。另外，加法器8d以及1/2乘法器9d把由D-FF7a、7b保持的数字数据值相互相加并且乘以1/2倍。
另外，加法器8e以及1/2乘法器9e，把从两个1/2乘法器9a、9b输出的数字数据值相互相加并且乘以1/2倍，加法器8f以及1/2乘法器9f把从2个1/2乘法器9c、9d输出的数字数据值相互相加并且乘以1/2倍。进而，加法器8g把从2个1/2乘法器9e、9f输出的数字数据值相互相加后的结果供给到D/A变换单元30。
根据以上的D-FF7a～7h，加法器8a～8g以及1/2乘法器9a～9f的结构，对于进行了上述16倍的过速率抽样的数字数据，与16倍频率的时钟CLK4相同步，进行把各个抽样值移动一个时钟后相加的8级卷积运算(参照图4(D))。D/A变换单元30把这样得到的数字数据的各个抽样值单纯地进行D/A变换，进而把所得到的模拟信号由LPF32进行平滑，连续地输出平滑的模拟信号波形。
其次，使用图2说明上述数字波形发生单元10的结构。图2中，3个D-FF11a～11c与基准频率的时钟CLKO同步把作为D/A变换对象的数字的离散数据各延迟一个时钟的同时顺序进行保持。这些3个D-FF1a～1c对应于本发明的n个延迟装置。另外，-1乘法器12a把由上述D-FF1a保持的数据值乘以-1倍，1倍乘法器13a把由上述D-FF1b保持的数据值乘以1倍(这种情况下，原样保持数据值)。
由这些乘法器12a、13a进行的乘法结果，与基准频率时钟CLK0同步，以1/2的占空比由开关14a进行切换，选择性地输出到加法器16。该加法器16除去上述-1倍乘法器12a或者1倍乘法器13a的乘法结果以外，还输入8倍乘法器15中的乘法结果，把这2个输入相加后输出。上述8倍乘法器15把保持在D-FF1b的数据值乘以8倍。
另外，-1倍乘法器12b把由D-FF11c保持的数据值乘以-1倍，1倍乘法器13b把由D-FF11c保持的数据值乘以1倍(这种情况下，原样保持数据值)。由这些乘法器12b、13b进行的乘法结果与基准频率的时钟同步，以1/2的占空比由开关14b进行切换，选择性地输出到D-FF17a。
D-FF17a与2倍频率的时钟CLK1同步保持由开关14b选择输出的上述-1倍乘法器12a或者1倍乘法器13a中的乘法结果。另外，D-FF17b与2倍频率的时钟CLK1同保持从加法器16输出的加法结果。加法器18以及D-FF19把从2个D-FF17a、17b输出的数据值相互相加后，与2倍频率的时钟CLK1同步地保持以后，输出到图1所示的下一级的卷积运算单元20。
通过如以上那样构成的数字波形发生单元10把D/A变换对象的离散数据进行处理，根据各个离散数据的大小把图3所示的基本数字波形进行振幅调制，进而对于这些数据实施3级卷积运算的结果。如上述那样，在本实施形态中，在求一个插值值时，由于可以仅考虑在有限台的抽样函数中具有0以外的有限值的范围内所存在的离散数据，因此在该例子中使用3个离散数据进行卷积运算。
图6示出上述数字波形发生单元10的动作例。图6(A)示出输入到数字波形发生单元10的离散数据的一个例子，横轴表示时间，纵轴(a～f)表示离散数据的大小。另外，图6(B)示出根据离散数据的大小(a～f)把图3所示的基本数字波形进行振幅调制，并且将其进行卷积运算的状况。即，把沿着纵方向排列的数据值之间相加后输出。
使以上那样由数字波形发生单元10进行的数字卷积的运算结果通过图1所示的卷积运算单元20，由此能够得到原来的离散数据被16倍过速率抽样的插值值。进而，由D/A变换单元30把包含这些各个插值值的数字数据单纯地进行D/A变换，由LPF32把该变换后的模拟信号进行平滑，由此能够连续地输出根据图5的抽样函数进行了过速率抽样平滑的模拟信号波形。
如以上详细地说明的那样，如果依据本实施形态，则根据输入的离散数据把对应于抽样函数的基本波形的数字数据之间通过卷积运算进行合成，对于所得到的数据值，仅进行过速率抽样和卷积运算，就能够得到连续的插值值，因此不必要像以往进行使用了sinc函数的插值运算那样，把大范围的抽样值包含在运算对象中，能够减少运算量的同时使电路规模小型化。
另外，从本实施形态的基本数字波形发生单元生成的函数是在有限的抽样位置收敛于0的有限台的抽样函数，由于是能够一次微分的函数，因此为了求一个插值值能够使应该考虑的离散数据的数量为有限，能够减少运算量。而且，由于不产生截断误差，因此能够得到畸变少的输出波形。由此，能够格外地提高所输出的模拟声音信号的品质。
另外，在本实施形态中，由于完全根据数字处理求为了得到平滑的模拟信号所必需的连续的插值值，因此与以往那样模拟地进行处理的情况相比较格外地减少处理量，进而还具有基于IC化的大批量生产的优点。
另外，在上述实施形态中各部分的结构以及布线的每一个都不过是示出实施本发明的具体化的一个例子，本发明的技术范围并不是由这些限定和解释的。另外，本发明在不脱离其精神或者其主要特征的情况下，能够以各种形式进行实施。
例如，在图1所示的卷积运算单元20中进行3次2倍过速率抽样，但是本发明并不限于这样的次数。另外，在这样总计8倍过速率抽样后进行8级卷积运算，而该级数也不限定于这样的值。还有，进行这样过速率抽样以及卷积运算的电路结构自身也不限于图1所示的例子。进而，在图2所示的数字波形发生单元10中进行3级卷积运算，但是本发明并不限于这样的级数。
另外，在图1所示的实施形态中，把由数字波形发生单元10以及卷积运算单元20求出的各个插值值最终地由D/A变换单元30进行D/A变换后，由LPF32平滑，然而也可以把从卷积运算单元20输出的各个插值值不进行D/A变换，而使用其它的数字处理。即，能够把去除了图1的D/A变换单元30和LPF32的结构用作为数据插值装置。
另外，在图1所示的实施形态中，在D/A变换器30的后一级连接LPF32，而在输出一侧连接着时间常数大的负载(例如扬声器等)时，由于该负载能够起到低通滤波器的作用，因此也可以省略在D/A变换器30的后一级所设置的LPF32，构成本发明的D/A变换器。
产业上的可利用性
如上述那样，如果依据本发明，则通过卷积运算把与所输入的离散数据的值相对应的基本波形的数字数据之间进行合成，进而通过过速率抽样以及卷积运算求数字的插值值以后，通过把这些值进行D/A变换输出模拟信号。在本发明中，由于能够仅进行以上的数字处理就可以得到连续的插值值，因此不需要像以往进行使用了sinc函数的插值值运算那样，把大范围的抽样值包含在运算对象中，能够减少运算量的同时使电路规模小型化。
另外，由于在本发明中从基本数字波形生成的函数是有限台的抽样函数，因此能够减少为了得到一个插值值所需要的离散数据的数量，而且即使减少应该作为处理对象的离散数据的数量也不发生截断误差，因此能够把输出波形的畸变抑制为最小。从而，能够格外地提高所输出的模拟声音信号的品质。
Claims (6)
1.一种数-模变换器，其特征在于具备：
合成装置，具备顺序地使与上述基准频率同步顺序输入的离散数据各延迟上述基准频率时钟部分的n个延迟装置；和对于从上述n个延迟装置输出的各个数据值，分别乘入对应于基准数字波形的各个增益值的同时，把各个相乘结果相加的乘加装置；
过速率抽样装置，遍及多级进行对于由上述合成装置生成的数字数据，与前一级相比较以2倍的频率时钟把所输入的各数据值抽样，把所得到的各数据值与把这些数据值各移动半个时钟部分的各数据值分别相加后输出到下一级处理；
运算装置，具备把由上述过速率抽样装置得到的数字数据顺序各延迟上述过速率抽样装置最末级的时钟频率的多个延迟装置；把来自上述多个延迟装置的输出分别相加后输出的加法装置；和
D/A变换装置，把由上述运算装置求出的各数据值变换为模拟量。
2.如权利要求1中所述的数-模变换器，其特征在于：
上述过速率抽样装置具备
对于由上述合成装置合成了的数字数据的各数据值，进行与上述基准频率的2倍频率的时钟同步的抽样，把所得到的各数据值与把这些数据值各移动半个时钟部分的各个数据值分别相加的第1运算装置；
对于由上述第1运算装置得到的各数据值，进行与上述基准频率的4倍频率的时钟同步的抽样，把所得到的各数据值与把这些数据值各移动半个时钟部分的各数据值分别相加的第2运算装置；
对于由上述第2运算装置得到的各数据值，进行与上述基准频率的8倍频率的时钟同步的抽样，把所得到的各数据值与把这些数据值各移动半个时钟部分的各数据值分别相加的第3运算装置。
3.一种数-模变换方法，其特征在于具备：
合成步骤，具备顺序地使与上述基准频率同步顺序输入的离散数据各延迟上述基准频率时钟部分；和对于这些延迟的各个数据值，分别乘入对应于基准数字波形的各个增益值的同时，把各个相乘结果相加；
过速率抽样步骤，遍及多级进行对于由上述合成步骤生成的数字数据，与前一级相比较以2倍的频率时钟把所输入的各数据值抽样，把所得到的各数据值与把这些数据值各移动半个时钟部分的各数据值分别相加后输出到下一级处理；
运算步骤，具备把由上述过速率抽样步骤得到的数字数据顺序使用多个延迟装置各延迟上述过速率抽样步骤最末级的时钟频率；把来自上述多个延迟装置的输出分别相加后输出；和
D/A变换步骤，把包含通过上述运算求出的插值值的各数字数据值变换为模拟量。
4.一种数据插值装置，其特征在于具备：
合成装置，具备顺序地使与上述基准频率同步顺序输入的离散数据各延迟上述基准频率时钟部分的n个延迟装置；和对于从上述n个延迟装置输出的各个数据值，分别乘入对应于基准数字波形的各个增益值的同时，把各个相乘结果相加的乘加装置；
遍及多级进行对于由上述合成装置生成的数字数据，与前一级相比较以2倍的频率时钟把所输入的各数据值抽样，把所得到的各数据值与把这些数据值移动半个时钟部分的各数据值分别相加后输出到下一级的处理的过速率抽样装置；
运算装置，具备把由上述过速率抽样装置得到的数字数据顺序各延迟上述过速率抽样装置最末级的时钟频率的多个延迟装置；把来自上述多个延迟装置的输出分别相加后输出的加法装置。
5.如权利要求4中所述的数据插值装置，其特征在于：
上述过速率抽样装置具备
对于由上述合成装置生成的数字数据的各数据值，进行与上述基准频率的2倍频率的时钟同步的抽样，把所得到的各数据值与把这些数据值移动了半个时钟部分的各数据值分别相加的第1运算装置；
对于由上述第1运算装置得到的各数据值，进行与上述基准频率的4倍频率的时钟的抽样，把所得到的各数据值与把这些数据值移动了半个时钟的各数据值分别相加的第2运算装置；
对于由上述第2运算装置得到的各数据值，进行与上述基准频率的8倍频率的时钟的抽样，把所得到的各数据值与把这些数据值移动了半个时钟部分的各数据值分别相加的第3运算装置。
6.一种数据插值方法，其特征在于具备：
合成步骤，具备顺序地使与上述基准频率同步顺序输入的离散数据各延迟上述基准频率时钟部分；和对于这些延迟的各个数据值，分别乘入对应于基准数字波形的各个增益值的同时，把各个相乘结果相加；
过速率抽样步骤，遍及多级进行对于由上述合成步骤生成的数字数据，与前一级相比较以2倍的频率时钟把所输入的各数据值抽样，把所得到的各数据值与把这些数据值各移动半个时钟部分的各数据值分别相加后输出到下一级处理；
运算步骤，具备把由上述过速率抽样步骤得到的数字数据顺序使用多个延迟装置各延迟上述过速率抽样步骤最末级的时钟频率；把来自上述多个延迟装置的输出分别相加后输出。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP173245/1999 | 1999-06-18 | ||
| JP17324599 | 1999-06-18 | ||
| JP173245/99 | 1999-06-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1349684A CN1349684A (zh) | 2002-05-15 |
| CN1154233C true CN1154233C (zh) | 2004-06-16 |
Family
ID=15956862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB008070326A Expired - Fee Related CN1154233C (zh) | 1999-06-18 | 2000-06-19 | 数模变换器及方法,数据插值装置及方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6515608B1 (zh) |
| EP (1) | EP1198065A4 (zh) |
| KR (1) | KR100416289B1 (zh) |
| CN (1) | CN1154233C (zh) |
| HK (1) | HK1044424B (zh) |
| TW (1) | TW479413B (zh) |
| WO (1) | WO2000079686A1 (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1237342A3 (en) * | 2001-03-01 | 2006-05-03 | Alps Electric Co., Ltd. | Mutlicarrier modulator |
| JP2002271204A (ja) * | 2001-03-07 | 2002-09-20 | Sakai Yasue | 補間関数生成装置および方法、デジタル−アナログ変換装置、データ補間装置、プログラム並びに記録媒体 |
| JP2002366539A (ja) * | 2001-06-08 | 2002-12-20 | Sakai Yasue | データ補間装置および方法、標本化関数生成装置、データ補間プログラム、記録媒体 |
| JP2002368624A (ja) * | 2001-06-08 | 2002-12-20 | Sakai Yasue | 圧縮装置及び方法、伸長装置及び方法、圧縮伸長システム、プログラム、記録媒体 |
| JPWO2003096542A1 (ja) * | 2002-05-09 | 2005-09-15 | 有限会社ニューロソリューション | デジタル−アナログ変換器 |
| WO2007102611A1 (ja) * | 2006-03-07 | 2007-09-13 | Neuro Solution Corp. | 補間関数生成回路 |
| KR101851712B1 (ko) * | 2012-01-31 | 2018-06-11 | 삼성전자주식회사 | 디지털 시변 필터를 이용한 다채널 오디오 신호 변환 장치, 이를 포함하는 전자 시스템, 및 디지털 시변 필터를 이용한 다채널 오디오 신호 변환 방법 |
| CN103313315B (zh) * | 2012-03-14 | 2016-08-03 | 华为技术有限公司 | 速率转换装置及其方法、基站设备 |
| GR1008346B (el) * | 2013-11-04 | 2014-11-03 | Νικολαος Χρηστου Πετρελλης | Μεθοδος και συσκευη παρεμβολης για πιστοτερη αναπαρασταση και συμπιεση σηματος |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5012245A (en) * | 1989-10-04 | 1991-04-30 | At&T Bell Laboratories | Integral switched capacitor FIR filter/digital-to-analog converter for sigma-delta encoded digital audio |
| JP3194752B2 (ja) * | 1991-01-31 | 2001-08-06 | パイオニア株式会社 | Ｐｃｍディジタルオーディオ信号再生装置 |
| JPH0738561B2 (ja) * | 1993-02-15 | 1995-04-26 | 日本電気株式会社 | ディジタルフィルタ回路 |
| US5512895A (en) * | 1994-04-25 | 1996-04-30 | Teradyne, Inc. | Sample rate converter |
| JPH08330957A (ja) * | 1995-06-01 | 1996-12-13 | Kenwood Corp | Ｄ／ａ変換装置 |
| US5859787A (en) * | 1995-11-09 | 1999-01-12 | Chromatic Research, Inc. | Arbitrary-ratio sampling rate converter using approximation by segmented polynomial functions |
| US5748126A (en) * | 1996-03-08 | 1998-05-05 | S3 Incorporated | Sigma-delta digital-to-analog conversion system and process through reconstruction and resampling |
| JPH1155076A (ja) * | 1997-07-30 | 1999-02-26 | Yamaha Corp | サンプリング周波数変換装置 |
| US6260053B1 (en) * | 1998-12-09 | 2001-07-10 | Cirrus Logic, Inc. | Efficient and scalable FIR filter architecture for decimation |
-
2000
- 2000-06-19 EP EP00937298A patent/EP1198065A4/en not_active Withdrawn
- 2000-06-19 KR KR10-2001-7009638A patent/KR100416289B1/ko not_active IP Right Cessation
- 2000-06-19 CN CNB008070326A patent/CN1154233C/zh not_active Expired - Fee Related
- 2000-06-19 WO PCT/JP2000/003985 patent/WO2000079686A1/ja active IP Right Grant
- 2000-06-19 US US10/009,652 patent/US6515608B1/en not_active Expired - Fee Related
-
2001
- 2001-03-09 TW TW090105607A patent/TW479413B/zh not_active IP Right Cessation
-
2002
- 2002-08-14 HK HK02105963.0A patent/HK1044424B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| WO2000079686A1 (fr) | 2000-12-28 |
| KR20010101889A (ko) | 2001-11-15 |
| HK1044424A1 (en) | 2002-10-18 |
| KR100416289B1 (ko) | 2004-01-31 |
| CN1349684A (zh) | 2002-05-15 |
| US6515608B1 (en) | 2003-02-04 |
| HK1044424B (zh) | 2005-04-01 |
| TW479413B (en) | 2002-03-11 |
| EP1198065A4 (en) | 2005-06-01 |
| EP1198065A1 (en) | 2002-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1146298C (zh) | 获得与输入信号不同频率的输出信号的环绕电路 | |
| CN1925323B (zh) | 采样率转换方法及其电路 | |
| CN1154233C (zh) | 数模变换器及方法,数据插值装置及方法 | |
| US5050474A (en) | Analog signal synthesizer in PCM | |
| EP0649578A1 (en) | Digital filter having high accuracy and efficiency | |
| CN104217714B (zh) | 使用音频信号的固定分区大小卷积的声音合成 | |
| CN1578137A (zh) | 有理数采样率转换 | |
| CN1171161C (zh) | 实现数据插值的装置 | |
| CN102468831A (zh) | 将多电平脉宽调制信号用于实时噪声消除 | |
| TW567680B (en) | Compression device and method, decompression device and method, compression/decompression system, program, recording medium | |
| CN1318224A (zh) | 数字－模拟变换器 | |
| CN1192484C (zh) | 数字－模拟变换器 | |
| JPH08320858A (ja) | フーリエ変換演算装置および方法 | |
| CN1270443C (zh) | 内插函数生成装置及方法、数字－模拟变换装置、数据内插装置 | |
| Mariammal et al. | Decisive structures for multirate FIR filter incorporating retiming and pipelining schemes | |
| CN101145786B (zh) | 使用分时结构的积分三角电路及其相关方法 | |
| JP2001216290A (ja) | 逆離散ウェーブレット変換方法およびその装置 | |
| CN1245683C (zh) | 数字音讯取样的方法 | |
| JPH066810A (ja) | レートコンバータ | |
| CN1158771C (zh) | 数-模转换器 | |
| CN1158772C (zh) | 过采样处理电路及数-模转换器 | |
| US6806413B1 (en) | Oscillator providing waveform having dynamically continuously variable waveshape | |
| Saito et al. | A music synthesizer on FPGA | |
| US6959222B1 (en) | Accelerator engine for processing functions used in audio algorithms | |
| Ariza | Sonifying sieves: Synthesis and signal processing applications of the xenakis sieve with python and csound |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: NIIGATA SEIMITSU CO., LTD. Free format text: FORMER OWNER: KANJO SAKAI Effective date: 20050722 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20050722 Address after: Niigata Prefecture, Japan Patentee after: Niigato Precision Co., Ltd. Address before: Urawa Japanese city Patentee before: Sakai Yasue |
|
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20040616 Termination date: 20100619 |