CN1192484C - 数字－模拟变换器 - Google Patents

数字－模拟变换器 Download PDF

Info

Publication number
CN1192484C
CN1192484C CNB998074993A CN99807499A CN1192484C CN 1192484 C CN1192484 C CN 1192484C CN B998074993 A CNB998074993 A CN B998074993A CN 99807499 A CN99807499 A CN 99807499A CN 1192484 C CN1192484 C CN 1192484C
Authority
CN
China
Prior art keywords
voltage
step function
mentioned
function waveform
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB998074993A
Other languages
English (en)
Other versions
CN1305663A (zh
Inventor
小柳裕喜生
寅市和男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niigato Precision Co., Ltd.
Original Assignee
NIIGATO PRECISION CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NIIGATO PRECISION CO Ltd filed Critical NIIGATO PRECISION CO Ltd
Publication of CN1305663A publication Critical patent/CN1305663A/zh
Application granted granted Critical
Publication of CN1192484C publication Critical patent/CN1192484C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/661—Improving the reconstruction of the analogue output signal beyond the resolution of the digital input signal, e.g. by interpolation, by curve-fitting, by smoothing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明的目的是提供一种数字-模拟变换器，可以不用提高产品的工作速度，输出波形较少的输出波形。D/A变换器包括D/A变换器10、4个电压保持部11-1、11-2、11-3、11-4、4个阶梯函数波形发生部12-1、12-2、12-3、12-4、电压合成部14、2个积分处理部16、18、时钟控制部20。与依次输入的4个数字数据分别对应的电压被各电压保持部保持，各阶梯函数波形发生部产生具有与该保持的电压对应的电压电平的阶梯函数波形。电压合成部14对各阶梯函数波形发生部产生的阶梯函数波形进行合成，通过2个积分处理部16、18对该合成波形进行2次积分处理，产生将输入的数字数据连接的连续模拟电压。

Description

数字-模拟变换器
技术领域
本发明涉及一种将离散的数字数据变换成连续的模拟信号的数字-模拟变换器。在本说明书中，将函数的值在局部区域为0以外的有限的值，而在这之外的区域为0的情况称为“有限台阶”，来进行说明。
背景技术
在最近的数字音频装置，例如CD(光盘)播放机等中，为了从离散的音乐数据(数字数据)得到连续的模拟声音信号，采用了运用超采样(oversampling)技术的D/A(数字-模拟)变换器。这种D/A变换器为了在输入的数字数据间插值，提高模拟取样频率，一般采用数字滤波器，由取样保持电路保持各插值的数值，生成阶梯形的信号波形后，将其通过低通滤波器，输出平滑的模拟声音信号。
D/A变换器中的数字滤波器的数据插值一般采用被称为取样函数的sinc函数来进行。图16是sinc函数的说明图。sinc函数是在对狄喇克(Dirac)函数进行逆变换时出现的，在将取样频率设为f时被定义为sin(πft)/(πft)。该sinc函数只在t＝0的取样点为1，而在其它所有的取样点为0。
在以往，通过使用将该sinc函数的波形数据设定为FIR(finiteimpulse response)滤波器的抽头计数的数字滤波器，进行超取样。
当使用通过数字滤波器对离散的声音数据间进行插值运算的超取样技术时，由于可以使用衰减特性平稳的低通滤波器，所以能使低通滤波器的相位特性接近直线相位特性，并能将取样循环，减少噪音。这种效果当模拟的取样频率越高则越显著，但取样频率越高，数字滤波器和取样保持电路的处理速度也变得高速，需要使用与高速化相适应的产品，导致产品的成本上升。而且，在像图像数据那样自身的取样频率本来就很高的情况下(例如为数MHz)，对其进行超取样需要能在数MHz至数百MHz频率下工作的产品，来构成数字滤波器和取样保持电路，因而不易实现。
而且，即使在使用取样技术的情况下，由于最终要将阶梯形的信号波形通过低通滤波器生成平滑的模拟信号，在只限于使用低通滤波器的情况下，不能保持严格意义上的直线相位特性。另外，由于上述sinc函数是仅在±∝处收敛为0的函数，所以如果想要计算正确的插值时，需要考虑所有的数字数据，但实际上，要根据电路的规模等情况，限定数字数据的范围，来设定数字数据的系数，从而使得到的插值有误差。
这样，对于运用超取样技术的现有的D/A变换器，为了提高模拟的取样频率，需要高速的产品，导致成本增高，或不容易实现。而且，由于通过低通滤波器，使相位特性较差，且由于使用了采用sinc函数的数字数据，具有舍位误差，产生了与之对应的输出波形的变形。
发明的公开
本发明的目的是为了解决上述问题，提供一种数字-模拟变换器，能够不用提高产品的工作速度，得到畸变小的输出波形。
本发明的数字-模拟变换器，通过产生具有与输入的数字数据分别对应的电压电平的预定的阶梯函数波形，将它们合成后进行多次模拟积分，来产生将与依次输入的各数字数据对应的电压平滑连接的模拟信号，这样，由于产生与依次输入的多个数字数据对应的预定的阶梯函数波形，并将这些波形合成，其后通过将该合成波形积分，得到连续变化的模拟信号，所以为了最终得到模拟信号，可以不需要用低通滤波器，可以得到变形较少的输出变形。而且，与进行超采样的现有技术相比，不需要提高产品的工作速度，不需要使用高价格的产品，可以降低产品的成本。
特别是，上述阶梯函数波形最好是对由分段多项式构成的预定的取样函数，将上述分段多项式分别进行多次微分而得到的波形。即，由于反过来通过将该阶梯函数波形进行多次积分，可以得到与预定的取样函数对应的波形，所以可以通过合成阶梯函数波形来等价地实现取样函数的叠加运算，因为能使处理内容单纯化，所以可以降低将数字数据变换为模拟信号所需要的处理量。
上述取样函数最好在全数域只能进行1次微分，具有有限台阶的值。自然界中存在的各种信号为了平滑变化，需要能进行微分，但能进行微分的次数不一定需要是无限次，倒不如认为只要能进行一次微分即能充分与自然现象近似。这样，使用能进行有限次微分的有限台阶的取样函数虽然有很多好处，但在以往认为满足这种条件的取样函数不存在。而经过本发明人的研究，找到了满足上述条件的函数。
具体来说，上述取样函数是在取样位置t从-2至+2间具有0以外的值的有限台阶的函数，对于-2≤t＜-3/2，用(-t2-4t-4)/4；
对于-3/2≤t＜-1，用(3t2+8t+5)/4；对于-1≤t＜-1/2，用(5t2+12t+7)/4；对于-1/2≤t＜1/2，用(-7t2+4)/4；对于1/2≤t＜1，用(5t2-12t+7)/4；对于1≤t＜3/2，用(3t2-8t+5)/4；对于3/2≤t≤2，用(-t2+4t-4)/4来定义。或者，作为与这种取样函数对应的阶梯函数波形，可以采用在与等间隔配置的5个上述数字数据对应的预定范围，由-1、+3、+5、-7、-7、+5、+3、-1的进行加权的相同宽度的8个分段区域形成的函数。
这样，通过使用在全数域只能进行一次微分的取样函数，可以减少合成多个阶梯函数波形后进行积分处理的次数，能减少处理量。而且，通过使用具有有限台阶的值的取样函数，可以只将与该有限台阶的区间对应的数字数据作为处理的对象，从而可以进而降低处理量，并且在将有限个数字数据作为对象进行处理的情况下，能够防止舍位误差的发生。
附图的说明
图1是本实施例的D/A变换器的插值运算中使用的取样函数的说明图。
图2是取样值与其间的插值的关系的示意图。
图3是利用图1所示取样函数的数据插值的说明图。
图4是将图1所示取样函数进行一次微分的波形的示意图。
图5是将图4所示折线函数再次微分的波形的示意图。
图6是本实施例的D/A变换器的结构的示意图。
图7是本实施例的D/A变换器的工作时钟的示意图。
图8是产生图5所示阶梯函数波形的阶梯函数波形发生部的基本结构的示意图。
图9是图8所示阶梯函数波形发生部产生的阶梯函数波形与各开关的闭合断开切换时间的关系的示意图。
图10是阶梯函数波形发生部的变形例的结构的示意图。
图11是图10所示阶梯函数波形发生部产生的阶梯函数波形与各开关的闭合断开切换时间的关系的示意图。
图12是图6所示D/A变换器的具体结构的示意图。
图13是利用了图10所示阶梯函数波形发生部的D/A变换器的部分结构的示意图。
图14是时钟控制部的具体结构的示意图。
图15是图14所示时钟控制部的动作时钟的示意图。
图16是sinc函数的说明图。
实现本发明的最佳方式
本发明的一个实施例的D/A变换器不是在利用数字数据进行超取样后，通过取样保持电路、低通滤波器来生成模拟信号，而是连续产生与阶梯函数对应的模拟信号波形，进行叠加处理，将该结果得到的阶梯形的模拟波形经过积分电路，由此生成对输入的离散数字数据间进行连续插值的模拟信号。以下参照附图对一个实施例的D/A变换器进行详细说明。
图1是本实施例的D/A变换器的插值运算中使用的取样函数的说明图。图1所示取样函数H(t)能够微分的有限台阶的函数，例如是在全数域只可进行一次微分、沿横轴的取样位置t在-2至2之间时，具有0以外的有限的值的有限台阶的函数。而且由于H(t)是取样函数，只在t＝0的取样位置为1，在t＝±1，±2的取样位置为0。
经过本发明人的研究确定，满足上述条件(取样函数、只能进行一次微分、有限台阶)的函数H(t)是存在的。具体来说，这样的取样函数H(t)当设3阶B仿样(spline)函数为F(t)时，H(t)可以用
H(t)＝-F(t+1/2)/4+F(t)-F(t-1/2)/4          (1)
来定义。在这里，3阶B仿样函数F(t)用
(4t2+12t+9)/4；-3/2≤t＜-1/2
-2t2+3/2；-1/2≤t＜1/2
(4t2-12t+9)/4；1/2≤t＜3/2    …(2)来表示。
上述取样函数H(t)是二次分段多项式，由于使用3阶B取样函数F(t)，成为保证在全数域只能进行一次微分的有限台阶的函数。而且，在t＝±1，±2的取样位置为0。
将上述(2)式代入(1)式，用分段多项式的形式来计算取样函数H(t)时，可以用
(-t2-4t-4)/4；-2≤t＜-3/2
(3t2+8t+5)/4；-3/2≤t＜-1
(5t2+12t+7)/4；-1≤t＜-1/2
(-7t2+4)/4；-1/2≤t＜1/2
(5t2-12t+7)/4；1/2≤t＜1
(3t2-8t+5)/4；1≤t＜3/2
(-t2+4t-4)/4；3/2≤t≤2    …(3)
来表示。这样，上述取样函数H(t)是取样函数，在全数域只能进行一次微分，且为在取样位置在t＝±2收敛为0的有限台阶的函数。因此，通过利用该取样函数H(t)，根据各取样值进行叠加，可以利用只能进行一次微分的函数对取样值间的值进行插值。
图2是取样值和其间的插值的关系的示意图。一般地，对给予的各取样值分别计算插值位置的取样函数的值，并利用它进行叠加运算，可以计算出与各取样值间的中间位置对应的插值y。
由于以往使用的sinc函数是在t＝±∞的取样位置收敛为0的函数，当需要正确计算插值y时，需要计算与到t＝±∞为止的各取样值对应的插值位置的sinc函数的值，并利用其进行叠加运算。而在本实施例中使用的取样函数H(t)由于在t＝±2的取样位置收敛为0，所以只要考虑将插值位置夹在其中的前后各2个取样值，从而能够大幅度地减少运算量。而且对于这之外的取样值，虽然本来应该予以考虑，但现在予以忽视，不是从运算量和精度等方面考虑，而是从理论上就可以不需要予以考虑，从而不会产生舍位误差。
图3是利用图1所示取样函数的数据插值的说明图。例如对图3(A)所示取样位置t1的取样值Y(t1)进行具体说明。插值位置t0和取样位置t1的距离，当将相邻的2个取样位置间的距离归一化为1时，成为1+a。因此，将取样函数H(t)的中心位置与取样位置t1一致时的插值位置t0的取样函数的值为H(1+a)。实际上，由于将取样函数H(t)的中心位置的峰值高度与取样值Y(t1)一致，所以将上述H(1+a)乘以Y(t1)倍后的值H(1+a)×Y(t1)成为所需要计算的值。
同样，如图3(B)～(D)所示，与其它的3个取样值相对应，得到插值位置t0的各运算结果H(a)×Y(t2)、H(1-a)×Y(t3)、H(2-a)×Y(t4)。通过将这样得到的4个运算结果H(1+a)×Y(t1)、H(a)×Y(t2)、H(1-a)×Y(t3)、H(2-a)×Y(t4)
相加进行叠加运算，计算插值位置t0的插值y。
如上所述，从原理上说，通过与各取样值相对应，计算取样函数H(t)的值，进行叠加运算，可以计算出与各取样值间的中间位置对应的插值，而图1所示取样函数是在全数域只能进行一次微分的二次的分段多项式，利用此特征，可以通过其它等价的处理步骤来计算插值。
图4是将图1所示取样函数进行一次微分后的波形的示意图。图1所示取样函数H(t)是在全数域只能进行一次微分的二次的分段多项式，所以通过将其一次微分，能够得到图4所示的连续折线形状的波形构成的折线函数。
图5是将图4所示折线函数再次微分后的波形的示意图。其中，由于折线波形中含有多个拐点，不能在全数域进行微分，因此对相邻的2个拐点间的直线部分进行微分。通过对图4所示折线波形进行微分，可以得到图5所示由阶梯形的波形构成的阶段函数。
这样，本实施例的D/A变换器的插值运算中使用的取样函数在全数域进行一次微分，得到折线函数，将该折线函数再次微分得到阶梯函数。因此，反过来产生图5所示取样函数，通过将其2次积分，可以得到图1所示取样函数H(t)。
图5所示阶梯函数的特征是，正区域和负区域具有相等的面积，将它们合计的值为0。即通过将具有这种特征的阶梯函数多次积分，可以得到在图1所示全数域保证能微分的有限台阶的取样函数。
在图3所示叠加运算的插值的计算中，是将取样函数H(t)乘以各取样值，而在将图5所示阶梯函数进行2次积分，计算取样函数H(t)时，除了将经过该积分处理得到的取样函数的值乘以各取样值的情况外，与之等价地，可以在产生积分处理前的阶梯函数时，产生被乘以各取样值的阶梯函数，利用该阶梯函数进行叠加运算，对该叠加运算的结果进行2次积分处理，计算出插值。本实施例的D/A变换器通过这种过程来计算插值，下面对其进行详细说明。
图6是本实施例的D/A变换器的结构的示意图。图6所示D/A变换器包括D/A变换器10、4个电压保持部11-1、11-2、11-3、11-4、4个阶梯函数波形发生部12-1、12-2、12-3、12-4、电压合成部14、2个积分处理部16、18、时钟控制部20。
D/A变换器10根据以预定时间间隔依次输入的离散数字数据产生模拟电压。在该D/A变换器10中，由于产生与输入的数字数据的值成比例的一定的模拟电压，可以得到与输入的数字数据对应的离散的脉冲形状的输出电压。
电压保持部11-1～11-4以预定的时间周期循环读取D/A变换器10的输出端输出的脉冲形状的输出电压，一直到下一个读取的时间周期到来为止，保持该电压值。例如，最开始从D/A变换器10输出的脉冲形状的输出电压被电压保持部11-1保持，第2输出的脉冲形状的输出电压被电压保持部11-2保持。第3、第4输出的脉冲形状的输出电压被电压保持部11-3、11-4保持。当各电压保持部11-1～11-4的电压保持动作进行了一个循环周期时，接着从D/A变换器10输出的第5个输出的脉冲形状的输出电压被电压保持时间最长的电压保持部11～1读取而被保持。这样，与依次输入的各数字数据对应的电压被电压保持部11-1等循环地保持。
阶梯函数波形发生部12-1～12-4与对应的电压保持部11-1～11-4的电压保持动作的时间同步，产生具有与各自的保持电压的大小成比例的电压电平的阶梯函数波形。阶梯函数波形有图5所示形状，该阶梯函数波形的电压电平与电压保持部11-1～11-4分别保持的电压值成比例。图5所示阶梯函数的具体的值，可以通过将上述(3)式的各分段多项式2次微分来得到，成为以下的值。
-1；-2≤t＜-3/2
3；-3/2≤t＜-1
5；-1≤t＜-1/2
-7；-1/2≤t＜0
-7；0≤t＜1/2
5；1/2≤t＜1
3；1≤t＜3/2
-1；3/2≤t≤2
这些值与后述的电压合成部14进行电压的合成处理时的加权系数相对应，其具体内容将在后面叙述。
电压合成部14将4个阶梯函数波形发生部12-1～12-4的各输出电压进行模拟合成。串级连接的2个积分处理器16、18对出现在电压合成部14的输出端的以阶梯形状变化的输出电压进行2次积分处理。从前端的积分处理部16得到以直线形状(一次函数)变化的输出电压，从后端的积分处理部18得到以二次函数变化的输出电压。这样，当多个数字数据以一定间隔被输入时，从后端的积分处理部18可以得到连续的模拟信号，该连续的模拟信号在与各数字数据对应的电压间用只能进行一次微分的平滑的曲线连接。
从上述阶梯函数波形发生部12-1输出的阶梯函数波形由于具有与电压保持部11-1保持的电压(与输入的数字数据对应的电压)成比例的电压电平，通过2个积分处理部16、18对该阶梯函数波形反复进行2次积分处理，从后端的积分处理部18输出的信号，其波形与将图1所示阶梯函数和输入的数字数据相乘的结果相对应。而电压合成部14对各阶梯函数波形发生部12-1～12-4输出的阶梯函数波形进行的电压的合成，等同于将各个阶梯函数的值相加的处理，从电压合成部14得到与该相加结果对应的合成电压。
因此，在以一定时间间隔输入数字数据的情况下，与该输入间隔对应，将各阶梯函数波形发生部12-1～12-4产生阶梯函数波形的开始时刻错开，利用分别产生的阶梯函数波形进行电压的合成，通过对该结果进行2次积分处理，得到将与该数字数据对应的电压平滑连接的模拟信号。
图7是本实施例的D/A变换器的工作时间示意图。当以一定的时间间隔输入数字数据时，如图7(A)所示，D/A变换器10产生与各数字数据的值对应的脉冲形状的模拟电压V1、V2、V3…。各电压保持部11-1～11-4循环地读取这样产生的脉冲形状的电压V1、V2、V3…并予以保持。具体来说，电压保持部11-1读取最初产生的脉冲形状的电压V1，保持到D/A变换器10的输出电压循环一次为止(到第5脉冲形状电压V5产生为止)(图7(B))。按照该最初的脉冲形状的电压的V1保持时间，阶梯函数波形发生部12-1产生具有与该电压V1成比例的电压电平的阶梯函数波形(图7(C))。
同样，电压保持部11-2读取第二产生的脉冲形状的电压V2，保持到D/A变换器10的输出电压循环一次为止(到第6脉冲形状电压V6产生为止)(图7(D))。按照该第二的脉冲形状的电压的V2的保持时间，阶梯函数波形发生部12-2产生具有与该电压V2成比例的电压电平的阶梯函数波形(图7(E))。
电压保持部11-3读取第3产生的脉冲形状的电压V3，保持到D/A变换器10的输出电压循环一次为止(到第7脉冲形状电压V7产生为止)(图7(F))。按照该第3的脉冲形状的电压的V3的保持时间，阶梯函数波形发生部12-3产生具有与该电压V3成比例的电压电平的阶梯函数波形(图7(G))。
电压保持部11-4读取第4产生的脉冲形状的电压V4，保持到D/A变换器10的输出电压循环一次为止(到第8脉冲形状电压V8产生为止)(图7(H))。按照该第4的脉冲形状的电压的V4的保持时间，阶梯函数波形发生部12-4产生具有与该电压V4成比例的电压电平的阶梯函数波形(图7(I))。
电压合成部14通过这样将4个阶梯函数波形发生部12-1～12-4各自产生的阶梯函数波形(模拟电压)进行合成，进行与之等同的4个阶梯函数波形的相加处理(图7(J))。由于4个阶梯函数波形相加，其结果也成为单纯的阶梯函数波形。
如图5所示，各阶梯函数波形发生部12-1～12-4产生的阶梯函数波形是这样一种有限台阶的函数，该函数具有将在图1所示取样函数的有限台阶的范围的取样位置t＝-2～+2的区域以0.5单位分割的8个分段区域。例如，从取样位置t＝-2向+2方向按顺序为第1分段区域、第2分段区域、…第8分段区域。
具体来说，首先电压合成部14将阶梯函数波形发生部12-1产生的与第7分段区域对应的电压(3V1)、阶梯函数波形发生部12-2产生的与第5分段区域对应的电压(-7V2)、阶梯函数波形发生部12-3产生的与第3分段区域对应的电压(5V3)、阶梯函数波形发生部12-4产生的与第1分段区域对应的电压(-V4)进行合成，产生与将各电压值相加的值(3V1-7V2+5V3-V4)对应的合成电压。
接着，电压合成部14将阶梯函数波形发生部12-1产生的与第8分段区域对应的电压(-V1)、阶梯函数波形发生部12-2产生的与第6分段区域对应的电压(5V2)、阶梯函数波形发生部12-3产生的与第4分段区域对应的电压(-7V3)、阶梯函数波形发生部12-4产生的与第2分段区域对应的电压(3V4)进行合成，产生与将各电压值相加的值对应的(-V1+5V2-7V3+3V4)合成电压。
当从电压合成部14输出具有阶梯形状的电压电平的波形时，前端的积分处理部16将该波形积分，输出折线形状的波形(图7(K))，后端的积分处理部18对该折线形状的波形再次积分，产生将与数字数据D2和D3分别对应的电压值之间用只能进行一次微分的平滑的曲线连接的输出电压(图7(L))。
这样，本实施例的D/A变换器按照保持与输入的数字数据对应的电压的时间，产生阶梯函数波形，通过将该阶梯函数波形对4个数字数据合成后进行2次积分处理，能够产生将与各数字数据对应的电压平滑连接的连续的模拟信号。
特别是，通过与输入的各数字数据相对应，在各个不同的开始时刻产生4个阶梯函数波形，并将这些电压合成后进行2次积分处理，能得到连续的模拟信号，因此，可以不像以往那样，需要取样保持多路和低通滤波器，不会产生直线相位特性的恶化，可以实现良好的群延迟特性。另外，由于在取样位置t＝±2采用在0收敛的有限台阶的取样函数H(t)，因此为了进行数字数据间的插值处理，只要用4个数字数据即可，可以使进行差值运算的必须的处理量减少。而且，由于不进行以往的超采样处理，因此不但可以确保根据输入的数字数据的时间间隔决定的预定的动作速度，特别是由于不需要进行高速的信号处理，所以不需要使用价格昂贵的产品。
接着说明上述D/A变换器的具体结构。图8是产生图5所示阶梯函数波形的阶梯函数波形发生部的基本结构的示意图。图8所示阶梯函数波形发生部112包括：构成进行非反转放大或反转放大的放大器的2个阻抗108、109和运算放大器110；与运算放大器110的反转输入端子侧连接的阻抗100、103和开关104、107；与运算放大器110的非反转输入端子侧连接的阻抗101、102和开关105、106。与运算放大器110的各输入端子侧连接的4个阻抗100～103，其各自的阻抗被设定为R、R/3、R/5、R/7。
图9是图8所示阶梯函数波形发生部112产生的阶梯函数波形与各开关的闭合断开切换时间的关系示意图。在图9中，S1、S2、S3、S4表示与阻抗100～103分别串联连接的开关104～107的闭合断开状态。
如图9所示，在阶梯函数波形发生部112产生与阶梯函数波形的第1和第8分段区域对应的电压时，可以将在运算放大器110的反转输入端子和阻抗值R的阻抗100间插入的开关104闭合。同样，在阶梯函数波形发生部112产生与阶梯函数波形的第2和第7分段区域对应的电压时，可以将在运算放大器110的非反转输入端子和阻抗值R/3的阻抗101间插入的开关105闭合。在阶梯函数波形发生部112产生与阶梯函数波形的第3和第6分段区域对应的电压时，可以将在运算放大器110的非反转输入端子和阻抗值R/5的阻抗102间插入的开关106闭合。在阶梯函数波形发生部112产生与阶梯函数波形的第4和第5分段区域对应的电压时，可以将在运算放大器110的反转输入端子和阻抗值R/7的阻抗104间插入的开关107闭合。
在图8所示阶梯函数波形发生部112中，需要设定与4个阻抗100～103分别连接的4个开关104～107的开关状态，该4个阻抗100～103分别与运算放大器110的输入侧连接，但通过对电路结构下功夫，可以减少作为控制对象的开关的数量。
图10是阶梯函数波形发生部的另一个例子的结构的示意图。图10所示阶梯函数波形发生部132包括：构成差动放大器的2个阻抗127、128和运算放大器129；与运算放大器129的非反转输入端子侧连接的阻抗120、121、122和开关124、125、126；与运算放大器129的反转输入端子连接的阻抗123。与运算放大器129的非反转输入端子侧连接的3个阻抗120～122，其各自的阻抗被设定为R/6、R/10、R/12。与运算放大器129的反转输入端子连接的阻抗123被设定为R/7。
图11是图10所示阶梯函数波形发生部132产生的阶梯函数波形与各开关的闭合断开切换时间的关系示意图。在图11中，S5、S6、S7表示与阻抗120～122分别串联连接的开关124～126的闭合断开状态。
如图11所示，在阶梯函数波形发生部122产生与阶梯函数波形的第1和第8分段区域对应的电压时，可以将在运算放大器129的非反转输入端子和阻抗120间插入的开关124闭合。在这种状态下，当预定的输入电压被施加时，通过具有阻抗值R/6的阻抗120的电压被施加到运算放大器129的非反转输入端子的同时，通过具有阻抗值R/7的阻抗123的电压被施加到运算放大器129的反转输入端子，由于运算放大器129作为差动放大器工作，与施加在这2个输入端子的电压的差分成比例的电压在运算放大器129的输出端子输出。
同样地，在阶梯函数波形发生部122产生与阶梯函数波形的第2和第7分段区域对应的电压时，可以将在运算放大器129的非反转输入端子和阻抗121间插入的开关125闭合。在这种状态下，当预定的输入电压被施加时，通过阻抗值R/10的阻抗121的电压被施加到运算放大器129的非反转输入端子，同时，通过具有阻抗值R/7的阻抗123的电压被施加到反转输入端子，由于运算放大器129作为差动放大器工作，与施加在这2个输入端子的电压的差分成比例的电压在运算放大器129的输出端子输出。
在阶梯函数波形发生部122产生与阶梯函数波形的第3和第6分段区域对应的电压时，可以将在运算放大器129的非反转输入端子和阻抗122间插入的开关126闭合。在这种状态下，当预定的输入电压被施加时，通过阻抗值R/12的阻抗122的电压被施加到运算放大器129的非反转输入端子，而通过阻抗值R/7的阻抗123的电压被施加到反转输入端子，由于运算放大器129作为差动放大器工作，与施加在这2个输入端子的电压的差分成比例的电压在运算放大器129的输出端子输出。
在阶梯函数波形发生部122产生与阶梯函数波形的第4和第5分段区域对应的电压时，可以将与运算放大器129的非反转输入端子侧连接的3个阻抗120～122分别对应的3个开关124～126全部断开。在这种状态下，运算放大器129的非反转输入端子通过阻抗127接地，预定的输入电压通过阻抗值R/7的阻抗123被施加到运算放大器129的反转输入端子。因此将该施加电压反转放大的电压在运算放大器129的输出端子输出。
图12是图6所示D/A变换器具体结构的示意图。如图12所示，各电压保持部11-1～11-4包括开关210、电容器211、缓冲器212。例如，D/A变换器10的输出电压V1施加在电压保持部11-1上，开关210在输出电压V1被施加的时间处于闭合状态，电容器211通过该施加电压V1被充电。其后，通过将开关210断开，电容器211的两端电压被保持，与其两端电压对应的一定电压作为缓冲器212的输出电压被取出。对于其它的电压保持部11-2～11-4也同样地，通过控制各个开关210在预定的时间闭合，与此时施加的电压对应的一定电压被保持到下一次开关210被切换为闭合状态为止。
如图12所示，各阶梯函数波形发生部12-1～12-4包括4个阻抗120～123和3个开关124～126。这些阻抗和开关与图10所示阶梯函数波形发生部132所具有的单元相同，各开关124～126在图11的S5、S6、S7所示时间被控制为闭合断开状态。
如图12所示，电压合成部14是通过将各阶梯函数波形发生部12-1～12-4所包括的3个开关124～126的一端之间连接，并将未与开关123～126连接的各阻抗123的相同一端连接而实现。
在对图10所示阶梯函数波形132产生的阶梯函数波形进行合成的情况下，在原理上，如图13所示，多个阶梯函数波形发生部132分别产生阶梯函数波形，通过将运算放大器129的相同输出端子用预定的阻抗134连接，对与各个波形对应的电压进行合成。而在图12所示D/A变换器中，如后述那样，由于积分处理部16中包括有运算放大器，可以省略各阶梯函数波形发生部132内的运算放大器129、和与各个运算放大器129的输出端子连接的阻抗134，各阶梯函数波形发生部12-1～12-4中的运算放大器129、及电压合成部14中的各阻抗134被省略。
如图12所示，前端的积分处理部16包括2个运算放大器140、141，2个电容器142、143、2个阻抗144、145。一边的运算放大器140和电容器142及阻抗144构成积分电路，对分别施加在运算放大器140的2个输入端子(非反转输入端子和反转输入端子)上的电压的差分进行预定的积分动作。在另一边的运算放大器141和电容器143及阻抗145构成电平保持电路，对运算放大器140非反转输入端子的电压电平进行调节，以使积分电路的输出的平均值总是为0V。特别是，作为输入D/A变换器的数字数据，在考虑对音频信号采样所生成的数据的情况下，由于根据该数据产生的模拟信号的平均值为0V，最好通过利用上述0电平保持电路，防止积分电路的输出电压的偏移。
后端的积分处理部18基本上与上述前端的积分处理部16具有相同的结构，包括2个运算放大器150、151、2个电容器152、153、3个阻抗154、155、156。一边的运算放大器150和电容器152及阻抗154、155构成积分电路，对施加在运算放大器150的反转输入端子上的电压的差分进行预定的积分动作。在另一边的运算放大器151和电容器153及阻抗156构成0电平保持电路，对运算放大器150非反转输入端子的电压电平进行调节，以使积分电路的输出的平均值总是为0V。
图14是时钟控制部20的具体结构的示意图。如图所示，时钟控制部20由3位(bit)计数器160、具有非反转输出的3个“异”电路161～163、具有反转输出的2个“异”电路164、165、具有非反转输出的3个“与”电路166～170、具有反转输出的3个“与”电路171～173。
图15是图14所示时钟控制部20的动作时间的示意图。图15所示CLK、b0~b2、c1~c5、d1~d8的各个波形表示在图14被赋予各个符号的位置处的波形。如图14和图15所示，3位计数器160与输入的时钟信号CLK同步进行计数动作，在该时钟信号每次开始出现时进行计数，更新3位的输出b0、b1、b2。
通过利用上述时钟控制部20，对各阶梯函数波形发生部12-1～12-4中的3个开关的闭合断开状态进行切换，可以产生图7(C)、(E)、(G)、(I)所示各阶梯函数波形。具体来说，阶梯函数波形发生部12-1为了产生图7(C)所示阶梯函数波形，根据图14所示“与”电路171的输出(d3)、“与”电路167的输出(d2)、“与”电路166的输出(d1)的逻辑状态，分别切换该阶梯函数波形发生部12-1内的3个开关124～126的闭合断开状态。
同样地，阶梯函数波形发生部12-2为了产生图7(E)所示阶梯函数波形，根据图14所示“与”电路173的输出(d6)、“与”电路172的输出(d5)、“与”电路168的输出(d4)的逻辑状态，分别切换该阶梯函数波形发生部12-2内的3个开关124～126的闭合断开状态。阶梯函数波形发生部12-3为了产生图7(G)所示阶梯函数波形，根据图14所示“与”电路169的输出(d7)、“与”电路166的输出(d1)、“与”电路167的输出(d2)的逻辑状态，分别切换该阶梯函数波形发生部12-3内的3个开关124～126的闭合断开状态。阶梯函数波形发生部12-4为了产生图7(I)所示阶梯函数波形，根据图14所示“与”电路170的输出(d8)、“与”电路168的输出(d4)、“与”电路172的输出(d5)的逻辑状态，分别切换该阶梯函数波形发生部12-4内的3个开关124～126的闭合断开状态。
本发明不限于上述实施例，在本发明的精神的范围内可以实施各种变化。例如，在上述实施例中，取样函数是在全数域只能进行一次微分的有限台阶的函数，但也可以将能微分的次数设定为2次以上。另外，如图1所示，本实施例的取样函数是在t＝±2收敛的函数，但也可以是在t＝±3以上收敛的函数。例如，在t＝±3收敛的情况下，使图6所示D/A变换器中的电压保持部和阶梯函数波形发生部的数量分别为6，将6个离散数据作为对象进行插值处理，产生将这些离散数据平滑连接的模拟电压。
另外，不一定限于用有限台阶的取样函数进行插值处理，也可以利用在-∞～+∞的范围具有值的可进行有限次微分的取样函数，只将与有限的取样位置对应的多个数字数据作为插值对象。例如，当设这种取样函数是用二次分段多项式定义，则由于通过将各分段多项式2次微分，可以得到预定的阶梯函数波形，所以通过对利用该阶梯函数波形进行的电压合成的结果进行2次积分处理，可以得到与数字数据对应的平滑连接电压的模拟信号。
在上述实施例中，将图13的部分结构予以简化，构成图12所示D/A变换器，但也可以采用未予以简化的具有图13所示结构的D/A变换器。
在上述实施例中，当输入离散数字数据时，在将各个数字数据变换为一定的模拟电压后，由各电压保持部11-1～11-4保持该模拟电压，但也可以先由4个数据保持部(例如D型双稳态多谐振荡器flip-flop)来保持输入的离散的数字数据，然后将被分别保持的数字数据分别通过D/A变换器变换为模拟电压。
工业的应用性
如上所述，根据本发明，由于通过产生与依次输入的多个数字数据对应的预定阶梯函数波形，并将这些波形合成，然后将该合成波形积分，得到连续变化的模拟电压，所以为了得到最终的模拟信号，不需要使用低通滤波器，不会因为处理信号的频率导致相位不同，而使群延迟特性恶化，能够得到变形小的输出变形。与进行超采样的现有技术相比，由于不需要提高产品的工作速度，所以不需要使用高价格的产品，能够降低产品的成本。

Claims (8)

1.一种数字-模拟变换器，其特征在于，包括：
电压保持部，在预定期间保持与按照预定间隔输入的多个数字数据分别对应的一定的电压电平；
多个阶梯函数波形发生部，将具有与多个上述电压保持部分别保持的电压对应的电压电平的阶梯函数波形与多个上述数字数据的各输入时间同步产生；
电压合成部，将多个上述阶梯函数波形发生部分别产生的上述阶梯函数波形进行合成；
积分处理部，对上述电压合成部合成的电压进行多次模拟积分处理。
2.根据权利要求1所述的数字-模拟变换器，其特征在于，上述阶梯函数波形被设定为正区域和负区域的面积相等。
3.根据权利要求1所述的数字-模拟变换器，其特征在于，上述阶梯函数波形是对由分段多项式构成的预定的取样函数，将上述分段多项式分别进行多次微分而得到的波形。
4.根据权利要求3所述的数字-模拟变换器，其特征在于，上述取样函数在全数域只能进行1次微分，具有有限台阶的值。
5.根据权利要求4所述的数字-模拟变换器，其特征在于，上述取样函数是在取样位置t从-2至+2间具有0以外的值的有限台阶的函数，
对于-2≤t＜-3/2， 用(-t2-4t-4)/4
对于-3/2≤t＜-1， 用(3t2+8t+5)/4
对于-1≤t＜-1/2， 用(5t2+12t+7)/4
对于-1/2≤t＜1/2，用(-7t2+4)/4
对于1/2≤t＜1，   用(5t2-12t+7)/4
对于1≤t＜3/2，   用(3t2-8t+5)/4
对于3/2≤t≤2     用(-t2+4t-4)/4来定义。
6.根据权利要求1所述的数字-模拟变换器，其特征在于，
上述阶梯函数波形在与等间隔配置的5个上述数字数据对应的预定范围，由-1、+3、+5、-7、-7、+5、+3、-1的进行加权的相同宽度的8个分段区域形成。
7.根据权利要求4所述的数字-模拟变换器，其特征在于，
进行上述模拟积分的次数是2次，产生将与多个上述数字数据对应的电压平滑连接的连续的模拟信号。
8.根据权利要求5所述的数字-模拟变换器，其特征在于，
上述模拟积分进行的次数是2次，产生将与多个上述数字数据对应的电压平滑连接的连续的模拟信号。
CNB998074993A 1998-06-17 1999-06-08 数字－模拟变换器 Expired - Fee Related CN1192484C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP186835/1998 1998-06-17
JP18683598A JP3992845B2 (ja) 1998-06-17 1998-06-17 デジタル−アナログ変換器

Publications (2)

Publication Number Publication Date
CN1305663A CN1305663A (zh) 2001-07-25
CN1192484C true CN1192484C (zh) 2005-03-09

Family

ID=16195471

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB998074993A Expired - Fee Related CN1192484C (zh) 1998-06-17 1999-06-08 数字－模拟变换器

Country Status (8)

Country Link
US (1) US6763407B1 (zh)
EP (1) EP1096688B1 (zh)
JP (1) JP3992845B2 (zh)
CN (1) CN1192484C (zh)
DE (1) DE69921327T2 (zh)
HK (1) HK1037281A1 (zh)
TW (1) TW507134B (zh)
WO (1) WO1999066642A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1928093B1 (en) * 2002-08-26 2015-10-21 Mitsubishi Denki K.K. Waveform generation method, waveform generation program, waveform generation circuit and radar apparatus
CN1926768B (zh) * 2004-03-03 2010-07-14 独立行政法人科学技术振兴机构 信号处理装置和方法
JP3808483B2 (ja) 2004-07-27 2006-08-09 独立行政法人科学技術振興機構 離散信号の信号処理装置及び信号処理方法
KR20070111791A (ko) 2006-05-19 2007-11-22 삼성전자주식회사 표시 장치, 그 구동 장치 및 방법
US8698663B2 (en) * 2012-08-29 2014-04-15 Telefonaktiebolaget L M Ericsson (Publ) Digital analog converter
RU2571614C1 (ru) * 2014-11-20 2015-12-20 Федеральное государственное бюджетное учреждение науки Ордена Ленина и Ордена Октябрьской революции Институт геохимии и аналитической химии им. В.И. Вернадского Российской академии наук (ГЕОХИ РАН) Аналоговый интегратор напряжения
US10338185B2 (en) * 2014-12-19 2019-07-02 Keithley Instruments, Llc Method for self calibration of measurement nonlinearity
CN113433479B (zh) * 2021-06-17 2022-11-18 芯天下技术股份有限公司 可编程电源测试系统、模拟方法、装置、存储介质和终端
CN114024603A (zh) * 2021-11-19 2022-02-08 北京邮电大学 一种基于脉冲积分的光采样分析系统

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3617880A (en) * 1970-05-15 1971-11-02 Northern Electric Co Time domain reflectometer
NL164438C (nl) * 1970-11-18 1980-12-15 Philips Nv Inrichting voor het testen van de omzetnauwkeurigheid van een door een analoog-digitaalomzetter en een digitaal-analoogomzetter gevormde keten.
JPS5122150B1 (zh) * 1970-12-31 1976-07-07
US4591828A (en) * 1981-05-07 1986-05-27 Cambridge Consultants Limited Digital-to-analog converter
US4430641A (en) * 1981-05-11 1984-02-07 Tektronix, Inc. Charge-pump glitch filter
JPH0681046B2 (ja) * 1988-05-24 1994-10-12 亮一 森 デジタルアナログ変換器
US5124939A (en) 1988-07-23 1992-06-23 Ryoichi Mori Signal modification circuit
JP2993570B2 (ja) * 1990-01-23 1999-12-20 沖電気工業株式会社 デジタル／アナログ変換回路
JPH04137907A (ja) 1990-09-28 1992-05-12 Yokogawa Electric Corp スムージングフィルタ
JP3217126B2 (ja) 1992-06-18 2001-10-09 タムラ化研株式会社 感光性樹脂組成物
JP3992849B2 (ja) * 1998-07-16 2007-10-17 新潟精密株式会社 デジタル−アナログ変換器

Also Published As

Publication number Publication date
TW507134B (en) 2002-10-21
EP1096688B1 (en) 2004-10-20
DE69921327D1 (de) 2004-11-25
JP3992845B2 (ja) 2007-10-17
HK1037281A1 (en) 2002-02-01
JP2000013226A (ja) 2000-01-14
EP1096688A4 (en) 2003-08-27
DE69921327T2 (de) 2006-02-09
WO1999066642A1 (fr) 1999-12-23
EP1096688A1 (en) 2001-05-02
CN1305663A (zh) 2001-07-25
US6763407B1 (en) 2004-07-13

Similar Documents

Publication Publication Date Title
US6172634B1 (en) Methods and apparatus for providing analog-fir-based line-driver with pre-equalization
CN1192484C (zh) 数字－模拟变换器
CN1135703C (zh) 数字-模拟变换器
US7599447B2 (en) Method and system for a reduced emissions direct drive transmitter for unshielded twisted pair (UTP) applications
US5892701A (en) Silicon filtering buffer apparatus and the method of operation thereof
CN104272687A (zh) 信号转换系统及方法
CN1150722A (zh) 在csd滤波器中处理信号的方法及适用于该方法的电路
CN1707954A (zh) 多线型平行处理三角积分模拟/数字转换器
CN107078725A (zh) 具有三角波产生的脉冲密度调制数/模转换器
CN104022782A (zh) 一种数字式多通道模拟信号发生方法
CN110957983A (zh) 一种三频率伪随机可变的扩频调制方法及用该方法构建的免滤波脉冲宽度调制器
CN1154233C (zh) 数模变换器及方法,数据插值装置及方法
CN1158770C (zh) 数字-模拟变换器
CN1160866C (zh) 过采样处理电路及数-模转换器
CN1162975C (zh) 过采样处理电路及数-模转换器
CN108881754A (zh) 一种数字域内实现相关双采样的降采样滤波器
WO2005004373A2 (en) Continuous-time digital signal generation, transmission, storage and processing
CN106716846A (zh) 数字模拟转换器中的频率响应补偿
CN100464500C (zh) 时-频混叠信号的几何特征滤波方法
CN1160645C (zh) 内插处理电路
CN1158771C (zh) 数-模转换器
CN1397115A (zh) 模拟滤波器
CN1158772C (zh) 过采样处理电路及数-模转换器
US6745218B1 (en) Adaptive digital filter
Chen et al. Generalized Pipelined Tomlinson–Harashima Precoder Design Methodology With Build-In Arbitrary Speed-Up Factors

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NONE

Free format text: FORMER OWNER: CO., LTD. SMOOTH RESEARCH INSTITUTE

Effective date: 20020418

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20020418

Address after: Niigata Prefecture, Japan

Applicant after: Niigato Precision Co., Ltd.

Address before: Niigata Prefecture, Japan

Applicant before: Niigato Precision Co., Ltd.

Co-applicant before: Research Institute of fluency

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1083608

Country of ref document: HK

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050309

Termination date: 20100608