TW507134B - Digital-analog converter - Google Patents
Digital-analog converter Download PDFInfo
- Publication number
- TW507134B TW507134B TW088110094A TW88110094A TW507134B TW 507134 B TW507134 B TW 507134B TW 088110094 A TW088110094 A TW 088110094A TW 88110094 A TW88110094 A TW 88110094A TW 507134 B TW507134 B TW 507134B
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- step function
- digital
- waveform
- digital data
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/661—Improving the reconstruction of the analogue output signal beyond the resolution of the digital input signal, e.g. by interpolation, by curve-fitting, by smoothing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
ο 5 A7 ___ B7___ 五、發明說明(1 ) 技術領域 本發明;係關於一種將離散的數位資料轉換成連續的 類比信號之數位/類比轉換器。又,於本說明書,將函數 值在局部性之區域具有0以外之值但在其以外之區域則成 為〇之場合稱做「有限台」,據此說明本發明。 技術背景 於最近之數位聲訊裝置’例如CD(Compact Disk)唱機 方面,為了從離散的音樂資料(數位資料)獲得連續性類比 之音頻信號而使用一種適用附加取樣技術之D/A(數位/類 比)轉換器。這種D/A轉換器,係為了内插於所輸入之數 位資料間以便虛偽地提高抽樣頻率而通常使用數位濾波器 ,並藉取樣保持電路來保持各内插值以生成階梯波形之後 ,將之通入低通滤波器,藉此輸出平潰的音頻信號。 且說,由含在D/A轉換器之數位濾波器所進行之資料 内插,一般而言,乃使用稱做以以函數之抽樣函數。第16 圖’係sine函數之說明-圖。sinc函數,係將狄萊克⑼㈣) 之△函數變換成反傅利葉函數時顯現者,其將抽樣頻率設 為f時,由SincUft)/;rft所定義。此sinc函數,係只在户〇 之抽樣點成為1 ’其他之所有抽樣點則成為〇。 以往’乃使用-種'將該sinc函數之波形資料設定於 FHKFinite Impulse Response)濾波器之分接計數的數位濾 波器,藉此進行附加取樣。 且說,若使用藉數位渡波器來進行離散性音頻資料間 之内插運算的附加取樣技術,則可使用衰減特性平穩之低- 紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公H------------ -4 - ---VI I .1 I--— II--· I I (請先閱讀背面之注意事項再填寫本頁) •線- 經濟部智慧財產局員工消費合作社印製 507134
五、發明說明(2 通濾波器,因此可藉助低通濾波器之相位特性接近直線相 位特性之同時,減低抽樣褶疊噪音。這種效果雖愈提高虛 偽性取樣頻率愈變為顯著,但提高取樣頻率的話,數位濾 波器器和抽樣保持電路之處理速度也跟著高速度化其提高 之部分,所以必需要適於高速度化之昂責零件,招來零件 成本之上升。又,如圖像資料那樣,若原來之取樣頻率本 身南時(例如幾MHz),為了將之附加取樣而必需使用可在 幾十MHz至數百MHz之範圍内動作之零件,來構成數位濾 波器和抽樣保持電路,所以其實現並不容易。 又即使使用附加取樣技術之場合,最後仍將階梯狀 之號通入低通遽波器來生成平滑的類比信號,所以只要 使用低通濾波器即無法使其備有嚴密的意義上之直線相位 特性。又,上述之Sinc函數,為一在、&收歛於〇之函數, 所以若要求出正確之内插值的話,雖必要考慮所有數位資 料之值,但實際上,從電路規模等之關係上,乃界定要考 慮的數位資料之範圍,·設定有數位濾波器之分接係數,其 所得之内插值則含有截斷誤差。 像這樣’適用附加取樣技術之習用D/a轉換器,係為 了提高虛偽性取樣頻率而需要高速度之零件,為此招來成 本之提高,或者不容易實現,又,因通入低通濾波器而有 相位特性之劣化,而且因使用適用了 sinc函數之數位遽波 ’而含有截斷誤差,,產生了對應於此等誤差之輸出波形之 畸變。 登明之福霪 一 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 X 297公釐) --------------裝--- (請先閱讀背面之注咅?事項再填寫本頁) 訂·· --線· 507134 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(3 ) 本發明r係鑑於上述諸問題而創作者,其目的,係在 於提供一種在不提高零件之動作速度下可獲得畸變小之輸 出波形的數位/類比轉換器。 本發明之數位/類比轉換器,係使其產生一具有對應 ,於所輸入之數位資料各個的電壓位準之給定階段函數波 形’將此等波形合成後進行多數次之類比積分,藉此產生 一將對應於依次輸入之多數數位資料的電壓平滑地連結之 連績類比信號。如此,使其產生對應於依次輸入的多數數 位資料之給定階梯函數波形,其後積分此合成波形,藉此 可獲得連續地變化之類比信號,因此不需要為獲得最後的 類比信號而使用低通濾波器,同時依處理信號之頻率而有 不同之相位特性,故群延遲特性不會惡化,可獲得畸變少 之輸出波形。又,較之實行附加取樣的習用手法,更不需 要提高零件之動作速度,所以並不需要使用昂貴之零件, 可減低零件成本。 · 尤其是,上述階梯函數波形,宜使用一種就由區分多 項式所構成之給定抽樣函數,積分各區分多項式多數次, 藉此獲得之波形。即,相反地積分此階梯函數波形多數次 ’藉此可獲得對應於給;函數之波形,所以合成階梯函數 波形’藉此可等效地實現藉抽樣函數來進行之褶積運算, 並可使處理内容單純化,所以可減低為轉換數位資料成類 比信號而必要之處理量。 又,上述抽樣函數,宜為整個區域只能微分一次且具 有有限台者。存在於自然界之各種信號,雖因平滑地變化 ---i---^----I----裝--- (請先閱讀背面之注意事項再填寫本頁}
JST 線· 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 6 507134 A7 五、發明說明(4 ) 而被認為需要可微分性,但其可微分次數並不一定為無限 -人,毋寧說被遇為只要可微分一次即可充分近似自然現象 。像這樣,由於可微分有限次且使用有限台之抽樣函數而 有各種優點,但以往卻認為滿足這種條件並不存在。可是 在本發明者之研究下,卻發見了滿足上述條件的函數。 具體言之,上述抽樣函數為,一抽樣位置1在_2至+2 之間而且具有〇以外之值的有限台之函數。其中:關_2 $ t <-3/2,可使用由(/-4^4)/4所定義者;關於_3/2^t<-l ’可使用由(3t2+8t+5)/4所定義;關於-i$t<_1/2,可使用 由(5t +12t+7)/4所定義者;關於-1/2 $ t < 1/2,可使用由(_ 7t2+4)/4所定義者;關於1/2^< 1,可使用由(5t2_12t+7)/4 所定義者;關於1 $ t < 3/2,可使用、由(3t2-8t+5)/4所定義 者,關於3/2 $ t < 2,可使用(-t2+4t-4)/4所—定義者。或者, 作為對應於這種抽樣函數之階梯函數波形用者,可在對應 於配置成等間隔之五甸數位資料給定範圍,使用施有4、 +3、+5、·7、-7、+5、+3、-1之加權的同一寬度之八個區 分領域所成者。 像這樣,在整個區域使用只能微分一次之抽樣函數, 藉此在合成多數個階梯函數波形之後可減少進行積分處理 之次數同時,可減低處理量。又,使用具有有限台之值的 抽樣函數,藉此只將對應於該有限台區間之數位資料作為 處理對象即可,所以更可減低處理量,而且可防止將有限 個之數位資料作為對象處理時之截斷誤差之產生。^ , I式之簡單說明 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) II !·裝 i — (請先閱讀背面之注意事項再填寫本頁) . --線. A7 B7 五、 發明說明(5) 第1圖係用於本實施形態之D/A轉換部中之内插運算 的抽樣函數說明圖。 圖,係顯示抽樣值與其間之内插值的關係。 彳 1?^系使用第1圖所示之抽樣函數的資料内插之說明 圖。 第4圖係顯示將第i圖所示之抽樣函數積分一次的波形 〇 第5圖係顯.示將第4圖所示之折線函數更予微分的波形 〇 第6圖係顯示本實施形態之D/A轉換器的構成。 顯示本實施形態之D/A轉換器之動作定時。 ^示產生第5圖所示之.階梯函數波形的階梯 函數波形產ί芝基本構成。 , 第9圖’係顯示由第8圖所示之階梯函數波形產生部所 產生之階段波形產與各開關之通斷轉換定時之關係。 第10圖’係顯示階梯函數波形產生部之變形例的構成 i—ri-------^裝—— (請先閱讀背面之注意事項再填寫本頁) 訂· _ 線- 經濟部智慧財產局員工消費合作社印製 第11圖’係顯示由第10圖所示之階梯函數波形產生部 所產生之階函數波形產與各開關之通斷轉換定時之關係。 第12圖’係顯示第6圖所示之d/A轉換器的詳細構成 第13圖’係顯示使用第10圖所示階梯函數波形產生部 的D/A轉換器之部分構成。 ——— - 第14圖’係顯示定時控制部之詳細構成。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) 8 507134 ’:,::: A7
507134 Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明說明(7 ) 來定義。在此,3階B樣條函數F(t),係用 (4t2+12t+9)/4 -2t2+3/2 (4t2-12t+9)/4 來表示。 上述抽樣函數Η⑴ -3/2$t<-l/2 -1/2$ t< 1/2 l/2^t< 3/2 (2) 為二次之區分多項式,由於使用 3階B樣條函數F(t),而成為在整個區域保證僅一次之可微 分性的有限台之函數。又,在t= ± 1,± 2之抽樣位置為0 如將述(2)式代入(1)式,以區分多項式之形式求抽樣 函數Η⑴的話,可表示為: (.t2-4t-4)/4 (3t2+8t+5)/4 (5t2+12t+7)/4 (-7t2+4)/4 (5t2-12t+7)/4 (3t2-8t+5)/4 (_t2+4t-4)/4 t< -3/2 -3/2^t<-l -l^t<-l/2 -1/2$ t< 1/2 1/2^ t< 1 1 ^ t< 3/2 3/2^ t< 2 (3) 像這樣,上述函數H⑴為一抽樣函數,其係在整個區 域只能微分'次’而且在抽樣位置t= 土 2收欽於0之有限台 之函數者,因此使用此抽樣函數Η⑴來進行依據各抽樣值 之疊加,藉此可使用只能微分抽樣值間之值一次的函數來 内插。 ’… 第2圖,係顯示抽樣值與其間之内插值的關係。一般 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 10 (請先閱讀背面之注意事項再填寫本頁) 痤齊郎皆慧財轰笱員!.消費合阼杜印製 507134 'κι -------- B7 五、發明說明(8 ) 而言’就所授與之各抽樣值分別求出内插位置中之抽樣函 • 數值,使用此抽樣函數值來進行褶積運算(convolution operation),藉此可求出對應於各抽樣值間之中間位置的 内插值y。 由於從以往即使用之sine函數為一在t= 土 〇〇之抽樣位 置收歛於0之函數,所以若要正確地求出内插值y ;則需要 與t=±〇〇為止之各抽樣值對應地計算在内插位置之以以函 數值,使用此s,inc函數值來進行褶積運算。然而,在本實 加形悲所用之抽樣函數H(t),由於在t= ± 2之抽樣位置收 歛於0,所以只考慮夾内插位置於中間之前後各二個之抽 樣值就可,可大幅地削減運算量。而且,關於其以外之抽 樣值者,其非本來應考慮但考慮運算量和精度等而忽視, 疋在理論上不需要考慮’所以不會產生氣斷誤差。 第3圖,係使用第1圖所示之抽樣函數的資料内插之說 明圖。例如’就第3圖(A)所示之抽樣位置11之抽樣值Y(t 1) ,具體地說明之。内插位置t〇與位置tl之距離,係將鄰接 之兩個抽樣位置間之距離規格化而設為i時,成為1+a。 因此,使抽樣函數H(t)之中心位置一致於抽樣位置tl時之 内插位置tO的抽樣函數值便成為H(l+a)。實際上,為了調 .合抽樣函數H(t)之中心位置的尖峰高度以便一致於抽樣值 Y(tl),將上述H(l+a)加以Y(tl)倍之值H(l+a) · Y(tl)便成 為欲求之值。 同樣地進行後,一如第3圖(B)〜(D)所示,與^他三― 個抽樣值對應地,獲得内插位置t0之各運算結果H(a) · Y(t 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公髮) 11 — — — — — — ----- - -- ^ίι —----線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 /U4 A7 ----B7____ 五、發明說明(9 ) 、H(l-a) · Y《t3·)、H(2-a) · Y(t4),將如此獲得之四個運算 結果H(l+a) · Y(tl)、H(a) · Y(t2)、H(l-a) · Y(t3)、H(2-a) • Y(t4)相加,進行褶積運算,藉此求出内插位置t〇之内 插值y。 且說,如上所述,雖在原理上使其對應於各抽樣值來 計算抽樣函數Η⑴之值以進行褶積運算,藉此可求對應於 各抽樣值間之中間位置的内插值,但第1圖所示之抽樣函 數為在整個區域只能微分一次之二次區分多項式,可利用 此特徵,藉等效的其他處理順序來求出内插值。 第4圖,係顯示將第1圖所示之抽樣函數微分一次之波 形。由於第1圖所示之抽樣函數為一在整個區域可微分一 一人之一次區分多項式’故將之微分一攻,藉此可獲得由如 第4圖所示之連續折線狀波形所成之折線函—數。 又’第5圖係顯示將第4圖所示之折線函數進一步微分 的波形。但,在折線波形中因含有多數之角點,而在整個 區域無法微分,所以規定就夾在鄰接兩個角點之直線部分 進行微分,微分第4圖所示之折線波形,藉此可獲得由如 第5圖所示之階梯狀波形所成的階梯函數。 像這樣’用於本實施形態之D/A轉換器中的内插運算 之抽樣函數,係將整個區域微分一次而獲得折線函數,並 進一步微分此折線函數之各直線部分,藉此獲得階梯函數 ,因此,相反地產生第5圖所示之階梯函數,將之積分一 次’藉此可獲得第1圖所示之抽樣函數H(t)。 - — 又,第5圖所示之階梯函數具有正區域與負區域相等 -ΙΓΙ-------Μ 裝·I — (請先閱讀背面之注意事項再填寫本頁) 訂: 線-
五、發明說明(10) 之面積,且-具有將此等區域之面積合計之值等於0之特徵 。換言之,將具有這種特徵之階梯函數積分多數次,藉此 可獲得保證整個區域之可微分性的有限台之抽樣函數。 且說,依據第3圖所示之褶積運算的内插值,雖將抽 樣值乘於抽樣函數Η⑴之值來算出,但若將第5圖所示之 Ρ白梯函數積刀一次以求出抽樣函數Η⑴時,除了將抽樣值 乘於由該積分處理而得之抽樣函數值之場合以外,更等效 地,使積分處琿前之階梯函數產生時,使相乘了各抽樣值 之梯函數產生,且對於使用此階梯函數來進行糟積運算 之結果進行二次之積分處理,藉此可求出内插值。本實施 形態之D/A轉換器,係如此進行之後求出内插值者,其次 ’說明其詳細。 、、_ 第6圖’係本實施形態之D/A轉換器之構成。該圖所 示之D/A轉換器,包含有:D/A轉換器1〇 ;四個電壓保持 部11-1、11-2、11·3、11-4;四個階梯函數產生部12-1、12-2 、12-3、12-4 ;電壓合成部14;兩個積分處理部16,18; 及定時控制部2 0。 D/A轉換器1 〇,係用以產生根據以給定之時間間隔依 次輸入之離散性數位資料的類比電壓。此D/A轉換器10, 由於產生與所輸入之數位資料值成比例的一定類比電壓, 而獲得對應於所輸入之數位資料的離散性脈衝狀之輸出電 壓。 電壓保持部11-1〜11-4,係以給定之定時循環性地取1 進出現在D/A轉換器10之輸出端的脈衝狀輸出電壓,然後 13 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 507134
五、發明說明(11) 經濟部智慧財產局員工消費合作社印製 保持其電壓值直到下-取進定時到來為止。例如,由電壓 保持部η_ι保持最初從D/A轉換器1〇輸出之脈衝狀輸出電 壓,接著由電壓保持部U.2保持第二輸出的脈衝狀輸出電 壓。又,由電壓保持部u+im保持第三、第四輸出的 脈衝狀輸出電壓。當各電壓保持部1Μ〜η·4之電壓保持 動作一循環時,下—輪出自D/A轉換㈣之第五脈衝狀輸 出電壓’财取進料在電壓料時間最長的電壓保持部 1-1 °如此’藉電壓保持部i 等來循環性地保持對應於 依次輸入之各數位資料的電壓。 階梯函數波形產生部叫〜;^^,係與根據對應電壓 保持部11-1〜11-4之電壓保持動作之定時同步地,產生具 有與各保持電壓之大小成比例的電壓孜準之階梯函數波形 。階梯函數波形其本身具有第5圖所示之形狀.;此階梯函 數之電壓位準,係與由電壓保持部丨丨“〜丨丨^之各個所保 持之電壓成比例,第5·圖所示之階梯函數之具體性值,可 藉著微分上述(3)式之各區分多項式二次而獲得,成為如 下。 -2^t<-3/2 -3/2^t<-l 1^ί<·1/2 l/2St<0 t< 1/2 1/2^ t< 1 — 〜 l^t<3/2
I F------------裝--- (請先閱讀背面之注意事項再填寫本頁} 訂: 線-
本紙張尺度適用中國國家標準(CNS)A4規格(210 X
斯134 A7 --------- R7_ 五、發明說明(12) -1 - ; 3/2^ t< 2 這些值,係對應於,在後段電壓合成部14進行電壓合 成處理時之加權係數。關於其詳細則後述之。 電壓合成部14,係將四個階梯函數波形產生部12-1〜 12-4之各輸出電壓類比地合成。被級聯連接之兩個積分處 理部16,18,係對於出現在電壓合成部14輸出端的變化成 階梯狀之輸出電壓,進行二次積分處理。從前段之積分處 理部16獲得直線狀地(一次函數地)變化之輸出電壓,而後 段之積分處理部18則獲得二次函數地變化之輸出電壓,當 如此以一定間隔輸入多數個之數位資料時,從後段之積分 處理部18獲得一由只能微分對應於各數位資料之電壓間一 次的平滑曲線所連結之連續性類比信諕。 且说,輸出自上述階梯函數波形產生-部丨2_丨之階梯函 數,係因具有一與由電壓保持部丨丨-丨所保持的電壓(對應 於所輸入之數位資料之電壓)成比例之電壓位準,而對於 此階梯函數波形藉兩個積分處理部16,18來重覆積分處理 二次,藉此輸出一具有對應於第丨圖所示之階梯函數與輸 入數位資料之乘積的波形之信號。又,藉由電壓合成部14 ,對於輸出自各階梯函數波形產生部12_v〜12-4之階梯函 數進行電壓合成事,係意味著與相加各階梯函數值之處理 等效;因而從電壓合成部14可獲得對應於此相加結果之分 成電壓。 因此,若考慮以一定之時間間隔輸入數位資料之場合-,則與此輸入間隔相對地錯開由各階段函數波形產生部 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) 15 II — — — — — — — — ---— II--^---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製
— —---------Μ--- (請先閱讀背面之注意事項再填寫本頁) A7 -- ——____B7 ' 1 ........ - 五、發明說明(13) 12-1〜12.4所產生之階梯函數波形之產生初始定時,使用 分別產生之階梯函數波形來進行電壓之合成,進而對於其 結果進行二次之積分處理,藉此獲得一將對應於數位資料 之電壓平滑地連結之類比信號。 第7圖,係顯不本實施形態之D/A轉換器之動作定時 。當以一定之時間間隔輸入數位資料時,如第7圖(A)所示 ,D/A轉換器10,則產生對應於各數位資料值之脈衝狀類 比電壓V〗、V2.、V3......。各電壓保持部11-1〜ii-4,接著 循裱性地取進保持著如此產生的脈衝狀電壓Vi、卩2、% ……,具體言之,由電壓保持部1M,取進最初產生的脈 衝狀電壓Vi,保持到d/a轉換器1〇之輸出電壓一循環為止 (到第五之脈衝狀電壓Vs產生為止)(第7圖(B))。又,階梯 函數波形部產生部12-1,接著配合該最初脈衝狀 電壓Vi之 保持疋時,產生具有與此電壓V〗成比例的電壓位準之階 梯函數波形(第7圖(C))·。 同樣,由電壓保持部11-2取進第二產生的脈衝狀電壓 V2 ’保持D/A轉換器1〇之輸出電壓一循環為止(到第六脈 衝狀電壓νδ出現為止)(第7圖(D))。又,階梯函數波形產 生部12-2,接著配合此第二脈衝狀電壓%之保持定時,產 生具有與此電壓%成比例的電壓位準之階梯函數波形(第7 圖(E)) 〇 由電壓保持部11-3,取進第三產生的脈衝狀電壓%, 保持到D/A轉換器10之輸出電壓一循環為止(到第七脈每 狀電壓V?出現為止)(第7圖(F))。又,階梯函數產生部12·3 核張尺度適用準(CNS)A4規格⑽X 297公釐)-Γ-ΤΓΤ 訂· · --線· A7 B7 五、 a £ 發明說明(l4) ’接著配合此第三脈衝狀電壓V3之保持定時,產生具有 ’與該電壓V3成比例的電壓位準之階梯函數波形(第7圖(G)) --------------裝--- (請先閱讀背面之注意事項再填寫本頁) 〇 由電壓保持部11·4,取進第四產生之脈衝狀電壓1/4 ’保持到D/A轉換器1〇之輸出電壓一循環為止(到第八脈 衝狀電壓Vs出現為止)(第7圖(Η))。又,階梯函數波形產 生部12-4,接著配合此第四脈衝狀電壓%之保持定時,產 生具有與此電壓V4成比例的電壓位準之階梯函數波形(第7 圖(I))。 電壓合成部14,接著合成由如此四個階梯函數波形產 生部12-1〜12-4之各個所產生之階段函數波形(類比電壓) ’藉此等效地進行四個階梯函數波形之相加處理(第7圖(j)) 。由於相加四個之階梯函數波形,所以此^目加結果也變成 單純之階梯函數波形。 且說,如第5圖所·示,由各階梯函數波形產生部12-1 〜12-4所產生之階梯函數波形,係一具有將抽樣位置卜_2 〜+2之領域(第1圖所示之抽樣函數之有限台的範圍),分 割成各0 · 5之八個區分領域的有限台之函數者。例如,從 抽樣位置t=-2向+2依次為第一區分領域、第二區分領域、 ......苐八區分領域。 具體言之,首先由電壓合成部14,將對應於由階梯函 數波形產生部12-1所產生之第七區分領域之電壓(3Vi), 對應於由階梯函數波形產生部12-2所產生之第五區。分領域 的電壓(-7VO、對應於由階梯函數波產生部12·3所產生之 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 507134 A7 B7 五、發明說明(15) * I I l· Γ — — — — — — — — · I I (請先閱讀背面之注意事項再填寫本頁) 第三區分領域的電壓(5 V3)、及對應於由階梯函數波形產 生部12-4所產生之第一區分領域的電壓(_v4),加以合成, 以產生對應於相加了各電壓值之值(3Vr7V2+5V3-V4)之合 成電壓。 當如此從電壓合成部14輸出具有階梯狀電壓位準之波 形時’前段之積分處理部16則積分此波形以輸出折線狀之 波形(第7圖(K)),後段之積分處理部18便進一步積分此折 線狀之波形,以產生輸出電壓(第7圖(C))。此輸出電壓係 以只能微分一次之平滑曲線來連結對應於數位資料〇2及 D3之各個的電壓值間而成者。 --線· 像這樣’本實施形態之D/A轉換器,係配合一用來保 持對應於所輸入之數位資料的電壓之定時,使階段函數波 形產生,就四個之數位資料合成此階梯函數波形之後,進 行二次之積分處理,藉此可產生一將對應於各數位資料之 電壓平滑地連結的,連接著之類比信號。 經濟部智慧財產局員工消費合作社印製 尤其是,使其對應於所輸入之各數位資料,以各異之 初始定時使四個階梯函數波形產生,將此等之電壓合成後 進行二次之積分處理’藉此獲得連續性之類比信號,所以 不需要像習知那樣之抽辱保持電路和低通濾波器,可在不 使直線相位特性惡化下,實現良好的群延遲特性。又,由 於使用在抽樣位置±2收歛於〇之有限台的抽樣函數H(t), 所以進行數位資料間之内插處理時只使用四個數位資料即 可,從而可減少為進行内插運算而必需之處理量。—由於未; 像習知那樣進行附加取樣處理,所以只確保按照所輸入之 18 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) Α7
4 507134 五、發明說明(I6) 數位 > 抖的時間間隔決定之給定動作即可,並不需要進行 別高速度之信號處理,從而也不需要使用昂貴之零件。 其次,就上述D/A轉換器之具體構成說明之。第8圖 ,係顯示產生第5圖所示之階梯函數波形的階梯函數波形 產生部之基本構成。第8圖所示之階梯函數波形產生部U2 ’包含有:兩個電阻108,109及運算放大器11〇,其係構 成一用來貫行非反相放大或反相放大之放大器;電阻1〇〇 ,103及開關1Q4,107,其係連接至運算放大器110之反相 輸入端子侧;及電阻101,102及開關105,106,其係連接 至運算放大器110之非反相輸入端子側。連接至運算放大 器110之各輸入端子側的四個電阻1〇〇〜丨〇3,係將各電阻 值分別設定於R、R/3、R/5、R/7。 … 第9圖,係顯示第8圖所示的由階梯函^波形產生部112 所產生的階梯函數波形與各開關之通斷轉換定時的關係。 於第9圖中,S1,S2,_S3,S4,係顯示分別串聯地連接於 電阻100〜103之各個的開關104〜107之通斷狀態。 如第9圖所示,若要藉階梯函數波形產生部112來產生 對應於階梯函數波形之第一及第八區分領域的電壓時,只 將插入在運鼻放大器110之反相輸入端子與電阻值R之電 阻100間的開關104,作成接通狀態即可。同樣,若要藉階 梯函數波形產生部112來產生對應於階梯函數波形之第二 及第七區分領域的電壓時,只將插入在運算放大器110之 非反相輸入端子與電阻值R/3之電阻101間的開關Γ〇5,作 成接通狀態就可。若要藉階梯函數波形產生部112來產生 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 19 • 11----- -裝-----— — 1 訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 507134 A7 B7 五、發明說明(17) 對應於階梯函數波形之第三及第六區分領域的電壓時,只 將插入在運算放大器110之非反相輸入端子與電阻值R/5之 電阻102間的開關106,作成接通即可。若要藉階梯函數波 形產生部112來產生對應於階梯函數波形之第四及第五區 分域的電壓時,只將插入在運算放大器11〇之反相輸入端 子與電阻值R/7之電阻104間之開關1〇7,作成接通狀態就 "5J" 〇 且說,第8·圖所示之階梯函數波形產生部112,雖需要 設定連接至四個電阻100〜103各個的四個開關1〇4〜1〇7之 轉換狀態(四個開關104〜107係連接於運算放大器110之輸 入側),但可藉著設計電路構成而減少成為控制對象之開 關數。 … 第10圖,係顯示階梯函數波形產生部之變形例的構成 。第10圖所示之階梯函數波形產生部132,包含有:構成 差動放大器之兩個電阻127、128及運算放大129 ;連接至 運算放大器129之非反相輸入端子側的電阻no、121、122 及開關124、125、126 ;及連接至運算放大器129之反相輸 入端子之電阻123。連接至運算放大器129之非反相輸入端 子側之三個電阻120〜122,係將各電阻值設定於R/6、R/10 、R/12。又’連接至運鼻放大|§ 129之反相輸入端子的電 阻123,係將其電阻值設定於R/7。 第11圖係顯示,由階梯函數波形產生部132所產生之 階梯函數波形與各開關之通斷轉換定時的關係。於第1圖一 中,S5,S6,S7,係顯示分別串聯地連接於電阻120〜122 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱1 :~^~: (請先閱讀背面之注意事項再填寫本頁)
507134 痤齊郎IP曰慧財轰笱員工消費合阼Fi印製
A7 ______B7___ 五、發明說明(18) 之各個的開關124〜126之通斷狀態。 / 如第11圖所示,若要藉階梯函數波形產生部122來產 生對應於階梯函數波形之第一及第八區分領域的電壓時, 只將插入在運算放大器12 9之非反相輸入端子與電阻12 0間 之開關124,作成接通狀態即可。在此狀態下,由於外加 給定之輸入電壓時,透過具有電阻值R/6之電阻120的電壓 則被外加於運算放大器129之非反相輸入端子,同時透過 具有電阻值R/7之電阻123的電壓便被外加於運算放大器 129之反相輸入端子,使運算放大器129作為差動放大器動 作’所以在運算放大器129之輸出端子出現與外加於此等 兩個輸入端子之電壓的差分成比例的電壓。 同樣,若要藉階梯函數波形產生、部122來產生對應於 階梯函數波形之第二及第七區分領域之電灰時,只將插入 在運算放大器129之非反相輸入端子與電阻121間的開關 125 ’作成接通狀態即·可。在此狀態下,由於外加給定之 輸入電壓時,透過電阻值R/10之電阻121之電壓則被外加 於運算放大器129之非反相輸入端子,同時透過電阻值R/7 之電阻123的電壓便被外加於反相輸入端子,使運算放大 器129作為差動放大器動作,所以在運算放大器129之輸出 端子出現與外加於此等兩個輸入端子之電壓的差分成比例 的電壓。 ' 若要藉階梯函數波形產生部122來產生對應於階梯函 數波形之第三及第四區分領域之電壓時,只將插入在運# 放大器129之非反相輸入端子與電阻122間的開關126作成 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 21 I---— 丨--I!--裝·! !| 訂--I-----線 (請先閱讀背面之注意事項再填寫本頁) /U4 :観 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 A7 〜^ ___ B7___ 五、發明說明(19) 接通狀態就可。在此狀態下,由於外加給定之輸入電壓時 ,透過電1SLR/12之電阻122之電壓則被外加於運算放大器 129之非反相輸入端子,同時透過電阻值R/7之電阻123之 電壓便被外加於反相輸入端子,使運算放大129作為差動 放大器動作,所以在運算放大器129之輸出端子出現與外 加於此等兩個輸入端子之電壓的差分成比例的電壓。 又,若要藉階梯函數波形產生部122來產生對應於階 梯函數波形之第四及第五區分領域之電壓時,將分別對應 於三個電阻120〜122之各個(此等三個電阻120〜122係連 接至運算放大器129之非反相輸入端子)之三個開關124〜 126全部作成斷開狀態。在此狀態下,由於運算放大器ι29 之非反相輸入端子乃透過電阻127接地之同時,給定之輸 入電壓則透過電阻值R/7之電阻123而外加於運算放大器 129之反相輸入端子,所以在運算放大器ι29之輸出端子出 現一將此外加電壓反相放大的電壓。 第12圖’係顯示·第6圖所示之D/A轉換器之詳細構成 。如第12圖所示,各電壓保持部11β1〜11-4,分別包含有 開關210,電容器211 ;及緩衝器212。例如,開關21 〇係在 D/A轉換器1〇之輸出電壓被外加於電壓保持部u」之定 時’成為接通狀態;而、藉該外加電壓%充電電容器211。 其後,使開關210成為斷開狀態,藉此保持電容器2丨〗之兩 端電壓,進而取出對應於此兩端電壓之一定電壓以作為緩 衝器212之輸出電壓使用。關於其他電壓保持部11-2〜11· 4也一樣,都在給定之定時,分別控制各開關21〇成接通狀 先 閱 讀、 背 面 之 注 意 事
3U/1J4
五、發明說明(2〇 經濟部智慧財產局員工消費合作社印製 恶,藉此保持一對應於此時所外加之電壓的一定電壓,直 到下次將開關21 〇轉換成接通狀態為止。 又,如第12圖所示,各階梯函數波形產生部12_丨〜12_4 ,包含有四個電阻12〇〜123及三個開關U4〜126。 此等電阻及開關,係與第10圖之階梯函數波形產生部 132所包含者相同;各開關124〜120,係以第11圖中所示 的S5、S6、S7之定時,控制通斷狀態。 又如第12圖所示,電塵合成部14,係將含在各階梯 函數波形產生部12_1〜12_4之三個開關124〜126之一方端 彼此加以結線之同時,將未連接開關123〜126之各電阻123 之一方端彼此加以結線,藉此來實現電壓合成。 且說,若要合成由第1〇圖之階梯函數波形產生部132 所產生之階梯函數波形時,在原理J,如第13圖所示,在 多數個階梯函數波形產生部132使階梯函數波形各別地產 生,透過給定之電阻134來連接運算放大器129之諸輸出端 子’藉此進行對應於·各波形之電壓的合成。然而,第12圖 所不之D/A轉換器,由於如後述在積分處理部16含有運算 放大器’所以可省略各階梯函數波形產生部132内之運算 放大器129、及連接至各運算放大器129之輸出端子的電阻 134 ;並在各稭梯函數波形產生部12-1〜12_4省略了運算 放大器129,同時在電壓合成部14省略了各電阻134。 又,如第12圖所示,前段之積分處理部16包含有:兩 個運算放大器140,141 ;兩個電容器142,143 ;兩個電阻 144, 145。由一方之運算放大器14〇、電容器142及電阻144 ^--------^---------^ (請先閱讀背面之注意事項再填寫本頁)
A7
507134 五、發明說明(21 ) 來構成積分電路;對於分別外加於運算放大器14〇之兩個 輸入端子(非反相輸入端子及反相輸入端子)的電壓差分, 進行給定之積分動作。又,由另一方之運算放大器i4i、 電容器143及電阻器145來構成〇位準保持電路;其係用以 凋整運算放大器140之非反相輸入端子之電壓位準,以便 積分電路之輸出的平均值經常成0V。特別,若將抽樣音 頻信號來製作之資料,作為輸入D/v轉換器之數位資料考 慮時,根據此資料產生之類比信號之平均則成為〇¥,故 以使用上述0位準保持電路,藉此防止積分電路之輸出電 壓之偏移為宜。 又,後段之積分處理部18,係在基本上具有與前段之 積分處理部16相同之構成,包含:兩個運算放大器15〇,151 ;兩個電容器152,153 ;及三個電酕154,155,156。由 方之運算放大器150、電容器152及兩個電阻154,155來 構成積分電路;其係對於外加於運算放大器15〇之反相輸 入知子的電壓,進行給定之積分動作。又,由另一方之運 算放大器151、電容器153及電阻156來構成〇位準保持電路 ,其係用以調整運算放大器150之非反相輸入端子之電壓 位準’以便積分電路之輸出的平均值經常成為〇V。 第14圖,係顯示定時控制部2〇之詳細構成。如該圖所 不,定時控制部20,包含有:3位元計數器160 ;具有非反 相輸出之三個互斥‘‘或,,電路161〜163 ;具有反相輸出的兩 個互斥“或”電路164,165 ;具有非反相輸出之三個“與,,電 路166〜170 ;及具有反相輸出之三個‘‘或,,電路pi—〗73 本紙張尺&用中關家標準(CNS)A4規格(21G χ 297公爱) 「24 :----— -----1—------裝--- (請先閱讀背面之注意事項再填寫本頁) · •線. 經濟部智慧財產局員工消費合作社印製 A7
❿ 經濟部智慧財產局員工消費合作社印製 507134 五、發明說明(22) 又,第15圖係顯示第14圖所示之定時控制20的動作定 時。於第-15圖所示之CLK、b〇〜b2、cl〜c5、以〜⑽之各 波形,係顯示出現在第14圖中附註各符號之地方的波形。 如第14圖及第15圖所示,3位元計數器16〇,係用以進行與 所輸入之時鐘信號CLK同步的計數動作;此時鐘信號每上 升即完成計數,而更新3位元輸出b〇、bl、b2。 使用上述定時控制部2〇來轉換含在各階梯函數波形產 12-1〜12-4之三個開關的通斷狀態,藉此可使第7圖(C)、(E) 、(G)、(I)所示之各階梯函數波形產生。具體言之,為了 藉階梯函數波形產生部12-1使第7圖所示之階梯函數波形 產生,而依第14圖所示之‘‘或,,電路ι71之輸出(d3)、“與” 電路167之輸出(d2)、“與,,電路166之輸出(dl)之邏輯狀態 ’分別轉換該階梯函數波形產生部12-1内之三個開關124 〜126之通斷狀態。 同樣,為了藉階梯函數波形產生部12-2使第7圖(E)所 示之階梯函數波形產生,而依第14圖所示之“或,,電路173 之輸出(d6)、“或”電路172之輸出(d5)、“與,,電路168之輸 出(d4)之遇輯狀態,分別轉換該階梯函數波形產生部12-2 内之三個開關124〜126之通斷狀態。又,為了藉階梯函數 波形產生部12-3使第7圖(G)所示之階梯函數波形產生,而 依第14圖所示之‘‘與’’電路169之輸出(d7)、“與”電路166之 輸出(dl)、“與”電路167之輸出(d2)之邏輯狀態,分別轉換 該階梯函數波形產生部12-3内之三個開關124〜126_之通斷 狀態。又,為了藉階梯函數波形產生部12-4使第7圖(I)所 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 25 — — — — — — — — 1 — — — — - * I I I I I I I t — — — — — — — I· (請先閱讀背面之注意事項再填寫本頁) 507134 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(23) 示之階梯函-數波形產生,而依第14圖所示之“與,,電路 170(d8)、“與”電路168之輸出(d4)、‘‘或”電路172之輸出(d5) 之邏輯狀態,分別轉換該階梯函數波形產生物12-4内之三 個開關124-126之通斷狀態。 又,本發明並不限定於上述實施形態,在本發明要旨 之範圍内可進行各種之變形實施。例如,依照上述實施形 態,雖將抽樣函數作成在整個區域只能微分一次之有限台 的函數,但將可微分次數設定2次以上也可。又,如第1圖 所示,將本實施形態之抽樣函數作成,在t=±2收歛於〇, 但在t=±3以上收歛於〇也可。例如,若在t== 土 3收歛於〇時 ’將含在第6圖所示之D/A轉換器的電壓保持部和階梯函 數波形產生部之各數作成6,只要能將石個之離分散資料作 為對象來進行内插處理,產生一將此等離奴資料平滑地連 結之類比電壓即可。 又,不一定限於使用有限台之抽樣函數來進行内插處 理之場合,使用一在·〇〇〜+〇〇之範圍具有可微分有限次之 抽樣函數,只將對應於有限之抽樣位置的多數個數位資料 作為内插處理之對象也可。例如,假定這種抽樣函係用二 次區分多項式來定義時,將各區分多項式微分二次,藉此 可獲得給定之階梯函數波形,因此對於使用該階梯函數波 形來進行電壓合成之結果,進行二次之積分處理,藉此可 獲得一將對應於數位資料之電壓平滑地連結之類比信號。 又,上述之實施形態,乃將第13圖中部分地表二示之構 成簡略化以構成第12圖所示之D/A轉換器,但使用具有未 -^6 (請先閱讀背面之注音?事項再填寫本頁) 裝 Η^τ. 線· 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 X 297公釐) 507134 A7 五、發明說明(24) 簡略化之第·13圖所示之構成的d/A轉換器也可。 又,上述實施形態,雖離散性數位資料被輸入時,將 各數位資料變換成一定之類比電壓之後,用各電壓保持部 11-1〜11-4來保持該類比電壓,但將所輸入之離散性數位 資料預先保持在四個之資料保持部(例如D型正反器),把 由各個所保持之數位資料各別地通入D/A轉換器,藉此轉 換成類比電壓也可。 產業之可利用性 如上所述,如依本發明,由於使對應於依次輸入之多 數個數位資料的給定函數波形產生後合成此等之波形,其 後藉著積分此合成波形而獲得連續地變化之類比電壓,所 以不需要為了獲得最後之類比信號而、使用低通濾波器,且 ,相位特性依所處理之信號之頻率而相異、從而不會有群 延遲特性惡化之情事,可獲得畸變少之輸出波形。又,若 與進行附加取樣之習知手法相較的話,由於不需要提高零 件之動作速度’所以不需要使用昂貴之零件,可減低零件 成本。 — — — — — — i I (請先閱讀背面之注意事項再填寫本頁) 訂.· ;線· t 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) 507134 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(25) 10…D/A轉換器 11-1…電壓保持部 11-2…電壓保持部 11-3…電壓保持部 11- 4…電壓保持部 12- 1…階梯函數波形產生部 12-2…階梯函數波形產生部 12-3…階梯函數波形產生部 12-4…階梯函數波形產生部 14…電壓合成部 16…積分處理部 16…前段積分處理部 16,18…積分處理部 · 18…後段積分處理部 20…定時控制部100〜103…電阻104,105,106,107···開關 元件標號對照 108,109…電阻 110…運算放大器 112…階樣函數波形產部 120〜123···電阻 124〜126···開關 129…運算放大器 132…階梯函數波形產生部 140,141…運算放大器 142,143…電容器 144,145···電阻 150,151 —達算放大器 152,153…電容器 154〜156···電阻 160· "3位元計數器 161〜165···互斥“或”電路 166〜170···“與”電路 171-173···“或”電路 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 28
Claims (1)
- 經濟部中央標準局員工消費合作社印製 507134 A8 B8 C8 _______D8 專利範圍 ' ^~^ :~— 1. 一種數位V類比轉換器,其特徵在於: 使該轉換器產生具有-分別對應於以給定間隔輸 入之多數個數位資料的電壓位準之給定階梯函數波形 ;對於合成此等多數個函數波形而得之波形,進行多 數次之類比積分,藉此產生一將對應於前述多數個數 位資料之電壓間平滑地連結的連續類比信號。 2. —種數位/類比轉換器,包含有: 多數個·電壓保持部,係將分別對應於以給定間隔 輸入之多數個數位資料的一定電壓位準,保持給定期 間; / 多數個階梯函數波形產生部,係與多數個前述數 位資料之各輸入定時同步地,產生給定之階梯函數波 形,此階梯函數波形具有對應於由多數個前述電壓保 持部之各個所分別保持的電壓位準; 電壓合成部’ ·係用.以合成由多數個前述階梯函數 波形產生部之各個所產生的前述階梯函數波形;及 積分處理部,係對於由前述電壓合成部所合成的 電壓,進行多數次之類比積分。 3·如申請專利範圍第2項所述之數位/類比轉換器,其特 徵為: 前述階梯函數波形,係將正區域與負區域之面積 設定為相等。 4·如申请專利範圍第2項所述之數位/類比轉換器,其轉 徵為: 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公嫠) 29 丨^-----•裝------、玎--------, (請先閲讀背面之注意事項再填寫本頁) 507134 •I 經濟部t央標準局員工消費合作社印製 六、申請專利範圍 ABCD 前述-階梯函數波形,係就由區分多項式所構成之 定抽樣函數,分別積分前述區分多項式之各個多數 次,藉此獲得之波形者。 5·如申請專利範圍第4項所述之數位/類比轉換器 徵為: 、 其特 刖述抽樣函數,係其整個區域只能微分一次且具 有有限台之值。 6·如申請專利範圍第5項所述之數位/類比轉換器,其特 徵為: ^ 前述抽樣函數,為一抽樣位置1在_2至+2間,且具 有0以外之值的有限台之函數,其中 關於-2$t<-3/2者,由(_t2-4t4)/4所定義者; 關於-3/2$t<-l者,係由(3ΐ2+8ΐ+5’)/4所定義; 關於-l$t<-l/2者,係由(5t2+12t+7)/4所定義; 關於-l/2^t<l/2者.,係由(_7t2+4)/4所定義; 關於1/2么t<l者,係由(5t2-12t+7)/4所定義; 關於l^t<3/2者,係由(3t2-8t+5)/4所定義; 關於3/2$t<2者,係用(-t2+4t-4)/4所定義。 7.如申凊專利範圍第2項所述之數位/類比轉換器,其特 徵為: 前述階梯函數波形,係於對應於配置成等間隔的 五個刖述數位資料之給定範圍,由施有_ 1、+3、+5、- 7、-7、+5、-3、-1之加權的同一寬度之八個區-分領域 所成者。 ---------^------、玎------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標率(CNS〉A4規格(210X297公釐) 30申碕專利範圍 如申請專-利範圍第5項所述之數位/類比轉換 徵為: 器,其特 進行則述類比積分之次數為二次,且,使平滑地 連結對應於?數個前述數位資料之電Μ的連續類比信 號產生 9. 申明專利範圍苐6項所述之數位/類比轉換 器,其特 芦進行Μ類比錢之讀為二:欠,且使平滑地連 、只對應於多數個前述數位資料t電壓的連續類比信號 產生 (請先閱讀背面之注意事項再填寫本頁) 訂 線 經濟部中央榡準局員工消費合作社印製
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18683598A JP3992845B2 (ja) | 1998-06-17 | 1998-06-17 | デジタル−アナログ変換器 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW507134B true TW507134B (en) | 2002-10-21 |
Family
ID=16195471
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW088110094A TW507134B (en) | 1998-06-17 | 1999-06-16 | Digital-analog converter |
Country Status (8)
Country | Link |
---|---|
US (1) | US6763407B1 (zh) |
EP (1) | EP1096688B1 (zh) |
JP (1) | JP3992845B2 (zh) |
CN (1) | CN1192484C (zh) |
DE (1) | DE69921327T2 (zh) |
HK (1) | HK1037281A1 (zh) |
TW (1) | TW507134B (zh) |
WO (1) | WO1999066642A1 (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1533906B1 (en) * | 2002-08-26 | 2008-01-02 | Mitsubishi Denki Kabushiki Kaisha | Waveform generation method, waveform generation program, waveform generation circuit, and radar device |
JP4500307B2 (ja) * | 2004-03-03 | 2010-07-14 | 独立行政法人科学技術振興機構 | 信号処理方法及び装置 |
JP3808483B2 (ja) | 2004-07-27 | 2006-08-09 | 独立行政法人科学技術振興機構 | 離散信号の信号処理装置及び信号処理方法 |
KR20070111791A (ko) | 2006-05-19 | 2007-11-22 | 삼성전자주식회사 | 표시 장치, 그 구동 장치 및 방법 |
US8698663B2 (en) | 2012-08-29 | 2014-04-15 | Telefonaktiebolaget L M Ericsson (Publ) | Digital analog converter |
RU2571614C1 (ru) * | 2014-11-20 | 2015-12-20 | Федеральное государственное бюджетное учреждение науки Ордена Ленина и Ордена Октябрьской революции Институт геохимии и аналитической химии им. В.И. Вернадского Российской академии наук (ГЕОХИ РАН) | Аналоговый интегратор напряжения |
US10338185B2 (en) * | 2014-12-19 | 2019-07-02 | Keithley Instruments, Llc | Method for self calibration of measurement nonlinearity |
CN113433479B (zh) * | 2021-06-17 | 2022-11-18 | 芯天下技术股份有限公司 | 可编程电源测试系统、模拟方法、装置、存储介质和终端 |
CN114024603A (zh) * | 2021-11-19 | 2022-02-08 | 北京邮电大学 | 一种基于脉冲积分的光采样分析系统 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3617880A (en) * | 1970-05-15 | 1971-11-02 | Northern Electric Co | Time domain reflectometer |
NL164438C (nl) * | 1970-11-18 | 1980-12-15 | Philips Nv | Inrichting voor het testen van de omzetnauwkeurigheid van een door een analoog-digitaalomzetter en een digitaal-analoogomzetter gevormde keten. |
JPS5122150B1 (zh) * | 1970-12-31 | 1976-07-07 | ||
US4591828A (en) * | 1981-05-07 | 1986-05-27 | Cambridge Consultants Limited | Digital-to-analog converter |
US4430641A (en) * | 1981-05-11 | 1984-02-07 | Tektronix, Inc. | Charge-pump glitch filter |
JPH0681046B2 (ja) | 1988-05-24 | 1994-10-12 | 亮一 森 | デジタルアナログ変換器 |
US5124939A (en) * | 1988-07-23 | 1992-06-23 | Ryoichi Mori | Signal modification circuit |
JP2993570B2 (ja) | 1990-01-23 | 1999-12-20 | 沖電気工業株式会社 | デジタル/アナログ変換回路 |
JPH04137907A (ja) | 1990-09-28 | 1992-05-12 | Yokogawa Electric Corp | スムージングフィルタ |
JP3217126B2 (ja) | 1992-06-18 | 2001-10-09 | タムラ化研株式会社 | 感光性樹脂組成物 |
JP3992849B2 (ja) * | 1998-07-16 | 2007-10-17 | 新潟精密株式会社 | デジタル−アナログ変換器 |
-
1998
- 1998-06-17 JP JP18683598A patent/JP3992845B2/ja not_active Expired - Fee Related
-
1999
- 1999-06-08 WO PCT/JP1999/003047 patent/WO1999066642A1/ja active IP Right Grant
- 1999-06-08 DE DE69921327T patent/DE69921327T2/de not_active Expired - Fee Related
- 1999-06-08 CN CNB998074993A patent/CN1192484C/zh not_active Expired - Fee Related
- 1999-06-08 US US09/719,621 patent/US6763407B1/en not_active Expired - Fee Related
- 1999-06-08 EP EP99923951A patent/EP1096688B1/en not_active Expired - Lifetime
- 1999-06-16 TW TW088110094A patent/TW507134B/zh not_active IP Right Cessation
-
2001
- 2001-11-15 HK HK01108057A patent/HK1037281A1/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
DE69921327T2 (de) | 2006-02-09 |
HK1037281A1 (en) | 2002-02-01 |
EP1096688A4 (en) | 2003-08-27 |
EP1096688B1 (en) | 2004-10-20 |
JP2000013226A (ja) | 2000-01-14 |
JP3992845B2 (ja) | 2007-10-17 |
WO1999066642A1 (fr) | 1999-12-23 |
CN1192484C (zh) | 2005-03-09 |
US6763407B1 (en) | 2004-07-13 |
CN1305663A (zh) | 2001-07-25 |
EP1096688A1 (en) | 2001-05-02 |
DE69921327D1 (de) | 2004-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5182558A (en) | System for generating correction signals for use in forming low distortion analog signals | |
TW507134B (en) | Digital-analog converter | |
US5892701A (en) | Silicon filtering buffer apparatus and the method of operation thereof | |
KR101450044B1 (ko) | 비선형 오차의 추정 및 보상을 위한 방법 및 장치 | |
TW440773B (en) | Digital-analog convertor | |
US20050122169A1 (en) | Class D amplifier | |
JP2548210B2 (ja) | 時間軸補正装置 | |
Yuce et al. | Novel floating inductance and FDNR simulators employing CCII+ s | |
Kim et al. | Multi-channel sparse data conversion with a single analog-to-digital converter | |
CN1815893B (zh) | 利用滤波器乘积的线性校正器 | |
EP1652302A4 (en) | Degradable DIGITAL / ANALOG TRANSMITTER AND DIGITAL SIGNAL SYNTHESIZER SYSTEM | |
TW445419B (en) | Data interpolation system | |
JPH10122U (ja) | 線形信号再構成システム | |
CN106716846A (zh) | 数字模拟转换器中的频率响应补偿 | |
TW457780B (en) | Digital-analog converter | |
TW564597B (en) | Apparatus and method for interpolating data, sampling function generator, recording medium | |
Samad et al. | Wave digital filters with minimum multiplier for discrete Hilbert transformer realization | |
EP1164703B1 (en) | Digital/analog converter | |
Lagadec | Digital sampling frequency conversion | |
TW201535968A (zh) | 同步電荷分享濾波器 | |
Angus | Modern Sampling: A Tutorial | |
JP2001177415A (ja) | デジタル−アナログ変換器 | |
JPH0640616B2 (ja) | デイジタルフイルタ−周波数特性変換装置 | |
Gomez-Pancorbo | Discrete Sampling in Continuous Time, Band-limited Signals | |
JP3146878B2 (ja) | クロックレート変換回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |