JP2001177415A - デジタル−アナログ変換器 - Google Patents

デジタル−アナログ変換器

Info

Publication number
JP2001177415A
JP2001177415A JP37679399A JP37679399A JP2001177415A JP 2001177415 A JP2001177415 A JP 2001177415A JP 37679399 A JP37679399 A JP 37679399A JP 37679399 A JP37679399 A JP 37679399A JP 2001177415 A JP2001177415 A JP 2001177415A
Authority
JP
Japan
Prior art keywords
data
digital
analog
multiplication
function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP37679399A
Other languages
English (en)
Other versions
JP4397492B2 (ja
Inventor
Yukio Koyanagi
裕喜生 小柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP37679399A priority Critical patent/JP4397492B2/ja
Application filed by Individual filed Critical Individual
Priority to US09/890,538 priority patent/US6448918B1/en
Priority to CNB008036896A priority patent/CN1158771C/zh
Priority to DE60029936T priority patent/DE60029936T2/de
Priority to EP00981756A priority patent/EP1164705B1/en
Priority to PCT/JP2000/008903 priority patent/WO2001045270A1/ja
Publication of JP2001177415A publication Critical patent/JP2001177415A/ja
Priority to HK02104682.3A priority patent/HK1043260B/zh
Application granted granted Critical
Publication of JP4397492B2 publication Critical patent/JP4397492B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/50Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H03M3/508Details relating to the interpolation process

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

(57)【要約】 【課題】 部品の動作速度を上げることなく歪みの少な
い出力波形を得ることができるデジタル−アナログ変換
器を提供すること。 【解決手段】 D/A変換器は、乗算部1、4つのデー
タ保持部2−1〜2−4、4つのデータセレクタ3−1
〜3−4、加算部4、D/A変換器5、2つの積分回路
6−1、6−2を含んで構成されている。入力データに
対して乗算部1によって4つの乗数が乗算され、この4
つの乗算結果が1組となって各データ保持部に保持され
る。データセレクタは、対応するデータ保持部に保持さ
れた4つのデータを所定の順番に読み出して階段関数の
データを生成する。加算部は、それぞれのデータセレク
タから出力される4つの階段関数の値を加算する。さら
に、この加算値に対応した階段状のアナログ電圧をD/
A変換器5によって発生した後、2つの積分回路6−
1、6−2によって2回の積分処理を行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、離散的なデジタル
データを連続的なアナログ信号に変換するデジタル−ア
ナログ変換器に関する。なお、本明細書においては、関
数の値が局所的な領域で0以外の有限の値を有し、それ
以外の領域で0となる場合を「有限台」と称して説明を
行うものとする。
【0002】
【従来の技術】最近のデジタルオーディオ装置、例えば
CD(コンパクトディスク)プレーヤ等においては、離
散的な音楽データ(デジタルデータ)から連続的なアナ
ログの音声信号を得るためにオーバーサンプリング技術
を適用したD/A(デジタル−アナログ)変換器が用い
られている。このようなD/A変換器は、入力されるデ
ジタルデータの間を補間して擬似的にサンプリング周波
数を上げるために一般にはデジタルフィルタが用いられ
ており、各補間値をサンプルホールド回路によって保持
して階段状の信号波形を生成した後にこれをローパスフ
ィルタに通すことによって滑らかなアナログの音声信号
を出力している。
【0003】ところで、離散的なデジタルデータの間を
補間する方法としては、WO99/38090に開示さ
れたデータ補間方式が知られている。このデータ補間方
式では、全域で1回だけ微分可能であって、補間位置を
挟んで前後2個ずつ、合計4個の標本点のみを考慮すれ
ばよい標本化関数が用いられている。この標本化関数
は、標本化周波数をfとしたときにsin(πft)/
(πft)で定義されるsinc関数と異なり、有限台
の値を有しているため、4個という少ないデジタルデー
タを用いて補間演算を行っても打ち切り誤差が生じない
という利点がある。
【0004】一般には、上述した標本化関数の波形デー
タをFIR(finite impulse resp
onse)フィルタのタップ係数に設定したデジタルフ
ィルタを用いることにより、オーバーサンプリングを行
っている。
【0005】
【発明が解決しようとする課題】ところで、上述したデ
ジタルフィルタによって離散的なデジタルデータ間の補
間演算を行うオーバーサンプリング技術を用いると、減
衰特性がなだらかなローパスフィルタを用いることがで
きるため、ローパスフィルタによる位相特性を直線位相
特性に近づけることができるとともに標本化折返し雑音
を低減することが可能になる。このような効果はオーバ
ーサンプリングの周波数を上げれば上げるほど顕著にな
るが、サンプリング周波数を上げるとそれだけデジタル
フィルタやサンプルホールド回路の処理速度も高速化さ
れるため、高速化に適した高価な部品を使用する必要が
あり、部品コストの上昇を招く。また、画像データのよ
うに本来のサンプリング周波数自体が高い場合(例えば
数MHz)には、これをオーバーサンプリングするには
数十MHzから数百MHzで動作可能な部品を用いてデ
ジタルフィルタやサンプルホールド回路を構成する必要
があり、その実現が容易ではなかった。
【0006】また、オーバーサンプリング技術を用いた
場合であっても、最終的には階段状の信号波形をローパ
スフィルタに通して滑らかなアナログ信号を生成してい
るため、ローパスフィルタを用いている限り厳密な意味
での直線位相特性を持たせることができず、出力波形の
歪みが生じていた。
【0007】本発明は、このような点に鑑みて創作され
たものであり、その目的は、部品の動作速度を上げるこ
となく歪みの少ない出力波形を得ることができるデジタ
ル−アナログ変換器を提供することにある。
【0008】
【課題を解決するための手段】上述した課題を解決する
ために、本発明のデジタル/アナログ変換器は、所定間
隔で入力される複数のデジタルデータのそれぞれに対応
して、複数の乗数を用いた複数の乗算処理を乗算手段に
よって行い、これら複数の乗算結果を用いて、入力され
た各デジタルデータに対応する階段関数を発生させてい
る。そして、それぞれのデジタルデータに対応する階段
関数の値を加算手段によって加算して得られるデジタル
データに対応する階段状のアナログ電圧を階段電圧波形
発生手段によって生成した後、複数の積分処理手段によ
って複数回のアナログ積分を行うことにより、順に入力
される各デジタルデータに対応する電圧値の間を滑らか
につなぐ連続したアナログ信号を発生する。このよう
に、順に入力される複数のデジタルデータのそれぞれに
対応する各階段関数の値を加算し、その後この加算結果
をアナログ電圧に変換して積分することにより連続的に
変化するアナログ信号が得られるため、最終的なアナロ
グ信号を得るためにローパスフィルタを用いる必要がな
く、扱う信号の周波数によって位相特性が異なるために
群遅延特性が悪化するといったことがなく、歪みの少な
い出力波形を得ることができる。また、オーバーサンプ
リングを行っていた従来の手法に比べると、部品の動作
速度を上げる必要がないため、高価な部品を使用する必
要がなく、部品コストの低減が可能になる。
【0009】また、上述した乗算手段による乗算処理に
用いられる各乗数は、区分多項式によって構成された所
定の標本化関数について、これらの区分多項式のそれぞ
れを複数回微分することにより得られる階段関数の各値
に対応していることが望ましい。すなわち、反対にこの
ような階段関数を複数回積分することにより、所定の標
本化関数に対応した波形を得ることができるため、標本
化関数による畳み込み演算を、階段関数を合成すること
によって等価的に実現することが可能になる。したがっ
て、処理内容を単純化することができ、デジタルデータ
をアナログデータに変換するために必要な処理量の低減
が可能になる。
【0010】また、上述した階段関数は、正領域と負領
域の面積が等しく設定されていることが望ましい。これ
により、積分処理手段による積分結果が発散することを
防止することができる。
【0011】また、上述した標本化関数は、全域が1回
だけ微分可能であって有限台の値を有することが望まし
い。全域が1回だけ微分可能であれば充分に自然現象を
近似できると考えられ、しかも微分回数を少なく設定す
ることにより、積分処理手段によりアナログ積分を行う
回数を少なくすることができるため、構成の簡略化が可
能になる。
【0012】また、上述した階段関数は、等間隔に配置
された5つのデジタルデータに対応した所定範囲におい
て、−1、+3、+5、−7、−7、+5、+3、−1
の重み付けがなされた同じ幅の8つの区分領域からなっ
ており、この8つの重み付け係数を乗算手段のそれぞれ
の乗数として設定することが望ましい。単純な重み付け
係数を乗算手段の乗数として用いることができるため、
乗算処理の簡略化が可能になる。
【0013】特に、乗算手段において行われる乗算処理
は、ビットシフトによる2のべき乗倍の演算結果にデジ
タルデータ自身を加算することによって実現することが
望ましい。乗算処理をビットシフト処理と加算処理に置
き換えることができるため、処理内容を簡素化すること
による構成の簡略化、処理の高速化が可能になる。
【0014】また、アナログ積分が行われる回数は2回
であり、積分処理手段から電圧レベルが二次関数的に変
化するアナログ信号を出力することが望ましい。離散的
なデジタルデータに対応する電圧値の間を二次関数的に
変化するアナログ信号によって補間することにより、不
要な高周波成分等を含まない良好な出力波形を得ること
ができる。
【0015】
【発明の実施の形態】以下、本発明を適用した一実施形
態のD/A変換器について、図面を参照しながら詳細に
説明する。図1は、本実施形態のD/A変換器における
補間演算に用いられる標本化関数の説明図である。この
標本化関数H(t)は、WO99/38090に開示さ
れたものであり、以下の式で表される。
【0016】 (−t−4t−4)/4 ;−2≦t<−3/2 (3t+8t+5)/4 ;−3/2≦t<−1 (5t+12t+7)/4 ;−1≦t<−1/2 (−7t+4)/4 ;−1/2≦t<0 (−7t+4)/4 ;0≦t<1/2 (5t−12t+7)/4 ;1/2≦t<1 (3t−8t+5)/4 ;1≦t<3/2 (−t+4t−4)/4 ;3/2≦t≦2 …(1) ここで、t=0、±1、±2が標本位置を示している。
図1に示される標本化関数H(t)は、全域において1
回だけ微分可能であって、しかも標本位置t=±2にお
いて0に収束する有限台の関数であり、この標本化関数
H(t)を用いて各標本値に基づく重ね合わせを行うこ
とにより、標本値の間を1回だけ微分可能な関数を用い
て補間することができる。
【0017】図2は、標本値とその間の補間値との関係
を示す図である。図2に示すように、4つの標本位置を
t1、t2、t3、t4とし、それぞれの間隔を1とす
る。標本位置t2とt3の間の補間位置t0に対応する
補間値yは、 y=Y(t1)・H(1+a)+Y(t2)・H(a) +Y(t3)・H(1−a)+Y(t4)・H(2−a) …(2) となる。ここで、Y(t)は標本位置tにおける各標本
値を示している。また、1+a、a、1−a、2−aの
それぞれは、補間位置t0と各標本位置t1〜t4間で
の距離である。
【0018】ところで、上述したように、原理的には各
標本値に対応させて標本化関数H(t)の値を計算して
畳み込み演算を行うことにより、各標本値の間の補間値
を求めることができるが、図1に示した標本化関数は全
域で1回だけ微分可能な二次の区分多項式であり、この
特徴を利用して、等価的な他の処理手順によって補間値
を求めることができる。
【0019】図3は、図1に示した標本化関数を1回微
分した波形を示す図である。図1に示した標本化関数H
(t)は、全域で1回微分可能な二次の区分多項式であ
るため、これを1回微分することにより、図3に示すよ
うな連続的な折れ線状の波形からなる折れ線関数を得る
ことができる。
【0020】また、図4は図3に示した折れ線関数をさ
らに微分した波形を示す図である。但し、折れ線波形に
は複数の角点が含まれており、全域で微分することはで
きないため、隣接する2つの角点に挟まれた直線部分に
ついて微分を行うものとする。図3に示す折れ線波形を
微分することにより、図4に示すような階段状の波形か
らなる階段関数を得ることができる。
【0021】このように、上述した標本化関数H(t)
は、全域を1回微分して折れ線関数が得られ、この折れ
線関数の各直線部分をさらに微分することにより階段関
数が得られる。したがって、反対に図4に示した階段関
数を発生させ、これを2回積分することにより、図1に
示した標本化関数H(t)を得ることができる。
【0022】なお、図4に示した階段関数は正領域と負
領域とが等しい面積を有しており、これらを合計した値
が0となる特徴を有している。換言すれば、このような
特徴を有する階段関数を複数回積分することにより、図
1に示したような全域における微分可能性が保証された
有限台の標本化関数を得ることができる。
【0023】ところで、(2)式に示した畳み込み演算
による補間値の算出では、標本化関数H(t)の値に各
標本値を乗算したが、図4に示した階段関数を2回積分
して標本化関数H(t)を求める場合には、この積分処
理によって得られた標本化関数の値に各標本値を乗算す
る場合の他に、等価的には、積分処理前の階段関数を発
生させる際に、各標本値が乗算された階段関数を発生さ
せ、この階段関数を用いて畳み込み演算を行った結果に
対して2回の積分処理を行って補間値を求めることがで
きる。本実施形態のD/A変換器は、このようにして補
間値を求めており、次にその詳細を説明する。
【0024】図5は、本実施形態のD/A変換器の構成
を示す図である。同図に示すD/A変換器は、乗算部
1、4つのデータ保持部2−1、2−2、2−3、2−
4、4つのデータセレクタ3−1、3−2、3−3、3
−4、加算部4、D/A変換器5、2つの積分回路6−
1、6−2を含んで構成されている。
【0025】乗算部1は、所定の時間間隔で順次入力さ
れる離散的なデジタルデータに対して、図4に示した階
段関数の各値に対応した乗数を乗算した結果を出力す
る。図4に示した階段関数の各値は、上述した(1)式
の各区分多項式を2回微分することにより得ることがで
き、以下のようになる。
【0026】−1 ;−2≦t<−3/2 +3 ;−3/2≦t<−1 +5 ;−1≦t<−1/2 −7 ;−1/2≦t<0 −7 ;0≦t<1/2 +5 ;1/2≦t<1 +3 ;1≦t<3/2 −1 ;3/2≦t≦2 したがって、乗算部1は、例えば、データDが入力され
た場合に、この入力データDに対して上述した階段関数
に対応した4種類の値(−1、+3、+5、−7)を乗
数としてそれぞれ乗算して、−D、+3D、+5D、−
7Dの4つで1組のデータを並行して出力する。
【0027】データ保持部2−1〜2−4は、乗算部1
から出力される4つのデータを1組として巡回的に取り
込み、次の取り込みタイミングまでそのデータを保持す
る。例えば、最初の入力データに対応して乗算部1から
出力される4つのデータがデータ保持部2−1に取り込
まれて保持され、2番目の入力データに対応して乗算部
1から出力される4つのデータがデータ保持部2−1に
取り込まれて保持される。同様に、3番目、4番目の入
力データに対応して乗算部1から出力される4つのデー
タがデータ保持部2−3、2−4に順番に取り込まれて
保持される。各データ保持部2−1〜2−4におけるデ
ータの保持動作を一巡すると、次に5番目の入力データ
に対応して乗算部1から出力される4つのデータが、一
番早くデータを保持したデータ保持部2−1に取り込ま
れて保持される。このようにして、入力データに対応し
て乗算部1から出力される4つのデータがデータ保持部
2−1等によって巡回的に保持される。
【0028】データセレクタ3−1〜3−4は、1対1
に対応するデータ保持部2−1〜2−4のそれぞれに保
持された4つのデータを所定の順番で読み出すことによ
り、階段関数に対応して階段状に値が変化するデータを
出力する。具体的には、例えば、データDに上述した4
種類の乗数を乗算して得られた4つのデータ(−D、+
3D、+5D、−7D)がデータ保持部2−1に保持さ
れている場合に、データセレクタ3−1は、この保持さ
れたデジタルデータを所定の時間間隔で−D、+3D、
+5D、−7D、−7D、+5D、+3D、−Dという
順番で巡回的に読み出すことにより、入力データDに比
例した値を有する階段関数のデータを出力する。
【0029】加算部4は、4つのデータセレクタ3−1
〜3−4から出力されるそれぞれの階段関数の値をデジ
タル的に加算する。D/A変換器5は、加算部4から出
力される階段状のデジタルデータに対応するアナログ電
圧を発生する。このD/A変換器5は、入力されるデジ
タルデータの値に比例した一定のアナログ電圧を発生す
るため、階段状の出力電圧が得られる。
【0030】縦続接続された2つの積分回路6−1、6
−2は、D/A変換器5の出力端に現れる階段状の出力
電圧に対して2回の積分処理を行う。前段の積分回路6
−1からは直線状(一次関数的)に変化する出力電圧が
得られ、後段の積分回路6−2からは二次関数的に変化
する出力電圧が得られる。このようにして、複数のデジ
タルデータが一定間隔で乗算部1に入力されると、後段
の積分回路6−2からは、各デジタルデータに対応する
電圧値の間を1回だけ微分可能な滑らかな曲線で結んだ
連続的なアナログ信号が得られる。
【0031】図6は、積分回路の具体的な構成の一例を
示す図である。同図では、積分回路6−1の具体的な構
成の一例が示されているが、積分回路6−2も同様の構
成により実現することができる。図6に示す積分回路6
−1は、演算増幅器61、キャパシタ62、抵抗63を
含んで構成された一般的なアナログ積分回路であり、抵
抗63の一方端に印加される電圧に対して所定の積分動
作が行われる。
【0032】上述した乗算部1が乗算手段に、データ保
持部2−1等とデータセレクタ3−1等との組み合わせ
が階段関数発生手段に、加算部4が加算手段に、D/A
変換器5が階段電圧波形発生手段に、積分回路6−1、
6−2が積分処理手段にそれぞれ対応する。
【0033】図7は、本実施形態のD/A変換器の動作
タイミングを示す図である。図7(A)に示すように一
定の時間間隔でデジタルデータD、D、D、…が
入力されると、各データ保持部2−1〜2−4は、これ
らのデジタルデータD、D、D、…に対応した4
つのデータを巡回的に保持する。具体的には、データ保
持部2−1は、1番目の入力データDに対応して乗算
部1から出力される4つのデータ−D、+3D、+
5D、−7Dを取り込んで、入力されるデジタルデ
ータが一巡するまで(5番目の入力データDに対応す
る4つのデータ(−D、+3D、+5D、−7D
)が入力されるまで)保持する(図7(B))。ま
た、データセレクタ3−1は、この1番目の入力データ
に対応する4つのデータを所定の順番で読み出し
て、入力データDに比例した値を有する階段関数を発
生する(図7(C))。
【0034】同様に、データ保持部2−2は、2番目の
入力データDに対応して乗算部1から出力される4つ
のデータ−D、+3D、+5D、−7Dを取り
込んで、入力されるデジタルデータが一巡するまで(6
番目の入力データDに対応する4つのデータが入力さ
れるまで)保持する(図7(D))。また、データセレ
クタ3−2は、この2番目の入力データDに対応する
4つのデータを所定の順番で読み出して、入力データD
に比例した値を有する階段関数を発生する(図7
(E))。
【0035】データ保持部2−3は、3番目の入力デー
タDに対応して乗算部1から出力される4つのデータ
−D、+3D、+5D、−7Dを取り込んで、
入力されるデジタルデータが一巡するまで(7番目の入
力データDに対応する4つのデータが入力されるま
で)保持する(図7(F))。また、データセレクタ3
−3は、この3番目の入力データDに対応する4つの
データを所定の順番で読み出して、入力データDに比
例した値を有する階段関数を発生する(図7(G))。
【0036】データ保持部2−4は、4番目の入力デー
タDに対応して乗算部1から出力される4つのデータ
−D、+3D、+5D、−7Dを取り込んで、
入力されるデジタルデータが一巡するまで(8番目の入
力データDに対応する4つのデータが入力されるま
で)保持する(図7(H))。また、データセレクタ3
−4は、この4番目の入力データDに対応する4つの
データを所定の順番で読み出して、入力データDに比
例した値を有する階段関数を発生する(図7(I))。
【0037】加算部4は、このようにして4つのデータ
セレクタ3−1〜3−4のそれぞれから出力される各階
段関数の値を加算する。ところで、図4に示したよう
に、各データセレクタ3−1〜3−4によって発生する
階段関数は、図1に示した標本化関数の有限台の範囲で
ある標本位置t=−2〜+2の領域を0.5毎に分割し
た8つの区分領域を有する有限台の関数である。例え
ば、標本位置t=−2から+2に向かって順に第1区分
領域、第2区分領域、…第8区分領域とする。
【0038】まず、加算部4は、データセレクタ3−1
から出力される第7区分領域に対応する値(+3D
と、データセレクタ3−2から出力される第5区分領域
に対応する値(−7D)と、データセレクタ3−3か
ら出力される第3区分領域に対応する値(+5D
と、データセレクタ3−4から出力される第1区分領域
に対応する値(−D)とを加算して、加算結果(+3
−7D+5D−D)を出力する。
【0039】次に、加算部4は、データセレクタ3−1
から出力される第8区分領域に対応する値(−D
と、データセレクタ3−2から出力される第6区分領域
に対応する値(+5D)と、データセレクタ3−3か
ら出力される第4区分領域に対応する値(−7D
と、データセレクタ3−4から出力される第2区分領域
に対応する値(+3D)とを加算して、加算結果(−
+5D−7D+3D)を出力する。
【0040】このようにして加算部4から順に階段状の
加算結果が出力されると、D/A変換器5は、この加算
結果(デジタルデータ)に基づいてアナログ電圧を発生
する。このD/A変換器5では、入力されるデジタルデ
ータの値に比例した一定のアナログ電圧が生成されるた
め、入力されるデジタルデータに対応して階段状に電圧
レベルが変化する出力波形が得られる(図7(J))。
【0041】D/A変換器5から階段状の電圧レベルを
有する波形が出力されると、前段の積分回路6−1は、
この波形を積分して折れ線状の波形を出力し(図7
(K))、後段の積分回路6−2は、この折れ線状の波
形をさらに積分して、デジタルデータDとDのそれ
ぞれに対応した電圧値の間を1回だけ微分可能な滑らか
な曲線で結ぶ出力電圧を発生する(図7(L))。
【0042】このように、本実施形態のD/A変換器
は、入力されるデジタルデータのそれぞれに対応する4
つの乗算結果を一組として4つのデータ保持部2−1〜
2−4に巡回的に保持し、この保持した4つのデータを
データセレクタ3−1〜3−4によって所定の順番で読
み出すことにより階段関数を発生させた後、この階段関
数の値を4つの入力データに対応させて加算部4によっ
て加算している。そして、D/A変換器5によってこの
加算結果に対応したアナログ電圧を発生させ、さらにそ
の後に2段の積分回路6−1、6−2によって2回の積
分処理を行うことにより、入力された各デジタルデータ
に対応した電圧値の間を滑らかにつなぐ連続したアナロ
グ信号を発生することができる。
【0043】特に、入力される4つのデジタルデータの
それぞれに対応した階段関数を発生させた後に、これら
の階段関数の値を加算し、この加算結果に対応するアナ
ログ電圧を発生させた後に2回の積分処理を行うことに
より連続的なアナログ信号が得られるため、従来のよう
なサンプルホールド回路やローパスフィルタが不要とな
り直線位相特性が悪化することもなく、出力波形の歪み
を低減して、良好な群遅延特性を実現することができ
る。
【0044】また、従来のようにオーバーサンプリング
処理を行っていないため、入力されるデジタルデータの
時間間隔に応じて決まる所定の動作速度を確保するだけ
でよく、高速な信号処理を行う必要もないため、高価な
部品を用いる必要もない。例えば、従来のD/A変換器
では、サンプリング周波数の1024倍の擬似的な周波
数を得るためにオーバーサンプリング処理を行う場合を
考えると、各部品の動作速度もこの擬似的な周波数と同
じにする必要があったが、本実施形態のD/A変換器で
は、サンプリング周波数の2倍の周波数で各乗算器や各
加算器を動作させる必要があるだけであり、各部品の動
作速度を大幅に下げることができる。
【0045】図8は、図5に示した乗算部1の詳細構成
を示す図である。図8に示すように、乗算部1は、入力
データの各ビットの論理を反転して出力する2つのイン
バータ10、11と、乗数「2」の乗算を行う乗算器1
2と、乗数「4」の乗算を行う乗算器13と、乗数
「8」の乗算を行う乗算器14と、4つの加算器15、
16、17、18とを含んで構成されている。
【0046】例えば、このような構成を有する乗算部1
にデータDが入力された場合に、インバータ10から
入力データDの各ビットの論理を反転したデータが出
力され、加算器15によってこの出力データに対して最
下位ビットに“1”を加算することにより、入力データ
の補数が得られる。これは、入力データDを−1
倍した値(−D)を等価的に表している。また、乗算
器12から入力データDを2倍した値(+2D)が
出力され、加算器16によってこのデータに対して元の
入力データDが加算されることにより、入力データD
を3倍した値(+3D)が得られる。同様に、乗算
器13から入力データDを4倍した値(+4D)が
出力され、これと元の入力データDとが加算器17に
よって加算されて、入力データDを5倍した値(+5
)が得られる。また、乗算器14から入力データD
を8倍した値(+8D)が出力され、この出力デー
タの各ビットの論理をインバータ11によって反転した
データに対して、加算器18によって元の入力データD
が加算される。この加算器18はキャリー端子Cが有
効になっており、インバータ11の出力データに対して
最下位ビットに“1”を加算することにより、インバー
タ11の出力データの補数が得られる。したがって、加
算器18によって、入力データDを−8倍した値(−
8D)に対して元の入力データDが加算されること
により、入力データDを−7倍した値(−7D)が
得られる。
【0047】上述した3つの乗算器12、13、14
は、乗数が2のべき乗であることから単純にビットシフ
トを行うだけで乗算処理を行うことができる。このよう
に、ビットシフトによる2のべき乗の乗算処理と加算処
理とを組み合わせることにより、4つの乗数の乗算処理
を行うことにより、構成の簡略化が可能となる。
【0048】なお、本発明は上記実施形態に限定される
ものではなく、本発明の要旨の範囲内で種々の変形実施
が可能である。例えば、上述した実施形態では、標本化
関数を全域で1回だけ微分可能な有限台の関数とした
が、微分可能回数を2回以上に設定してもよい。この場
合には、微分可能回数に一致させた数の積分回路を備え
るようにすればよい。
【0049】また、図1に示すように、本実施形態の標
本化関数は、t=±2で0に収束するようにしたが、t
=±3以上で0に収束するようにしてもよい。例えば、
t=±3で0に収束するようにした場合には、図5に示
したD/A変換器に含まれるデータ保持部やデータセレ
クタのそれぞれの数を6とし、6組のデジタルデータを
対象に補間処理を行うようにすればよい。
【0050】また、必ずしも有限台の標本化関数を用い
て補間処理を行う場合に限らず、−∞〜+∞の範囲にお
いて所定の値を有する有限回微分可能な標本化関数を用
い、有限の標本位置に対応する複数個のデジタルデータ
のみを補間処理の対象とするようにしてもよい。例え
ば、このような標本化関数が二次の区分多項式で定義さ
れているものとすると、各区分多項式を2回微分するこ
とにより所定の階段関数波形を得ることができるため、
この階段関数波形を用いて電圧の合成を行った結果に対
して2回の積分処理を行うことにより、デジタルデータ
に対応した電圧を滑らかにつなぐアナログ信号を得るこ
とができる。
【0051】
【発明の効果】上述したように、本発明によれば、順に
入力される複数のデジタルデータのそれぞれに対応する
各階段関数の値を加算し、その後この加算結果をアナロ
グ電圧に変換して積分することにより連続的に変化する
アナログ信号が得られるため、最終的なアナログ信号を
得るためにローパスフィルタを用いる必要がなく、扱う
信号の周波数によって位相特性が異なるために群遅延特
性が悪化するといったことがなく、歪みの少ない出力波
形を得ることができる。また、オーバーサンプリングを
行っていた従来の手法に比べると、部品の動作速度を上
げる必要がないため、高価な部品を使用する必要がな
く、部品コストの低減が可能になる。
【図面の簡単な説明】
【図1】本実施形態のD/A変換器における補間演算に
用いられる標本化関数の説明図である。
【図2】標本値とその間の補間値との関係を示す図であ
る。
【図3】図1に示した標本化関数を1回微分した波形を
示す図である。
【図4】図3に示した折れ線関数をさらに微分した波形
を示す図である。
【図5】本実施形態のD/A変換器の構成を示す図であ
る。
【図6】積分回路の詳細な構成を示す図である。
【図7】本実施形態のD/A変換器の動作タイミングを
示す図である。
【図8】乗算部の詳細な構成を示す図である。
【符号の説明】
1 乗算部 2−1、2−2、2−3、2−4 データ保持部 3−1、3−2、3−3、3−4 データセレクタ 4 加算部 5 D/A変換器 6−1、6−2 積分回路

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 所定間隔で入力される複数のデジタルデ
    ータのそれぞれに対して、複数の乗数を用いた複数の乗
    算処理を行う乗算手段と、 前記乗算手段によって得られた複数の乗算結果を用い
    て、前記複数のデジタルデータのそれぞれに対応する階
    段関数を、前記複数のデジタルデータのそれぞれの入力
    タイミングに同期させて発生する複数の階段関数発生手
    段と、 前記複数の階段関数発生手段によって発生した前記階段
    関数の値を加算する加算手段と、 前記加算手段によって得られたデジタルデータに対応す
    る階段状のアナログ電圧を生成する階段電圧波形発生手
    段と、 前記階段電圧波形発生手段によって生成されたアナログ
    電圧に対して、複数回のアナログ積分を行う積分処理手
    段と、 を備えることを特徴とするデジタル−アナログ変換器。
  2. 【請求項2】 請求項1において、 前記乗算手段による乗算処理に用いられる各乗数は、区
    分多項式によって構成された所定の標本化関数につい
    て、前記区分多項式のそれぞれを複数回微分することに
    より得られる階段関数の各値に対応していることを特徴
    とするデジタル−アナログ変換器。
  3. 【請求項3】 請求項2において、 前記階段関数は、正領域と負領域の面積が等しく設定さ
    れていることを特徴とするデジタル−アナログ変換器。
  4. 【請求項4】 請求項3において、 前記標本化関数は、全域が1回だけ微分可能であって有
    限台の値を有することを特徴とするデジタル−アナログ
    変換器。
  5. 【請求項5】 請求項2または3において、 前記階段関数は、等間隔に配置された5つの前記デジタ
    ルデータに対応した所定範囲において、−1、+3、+
    5、−7、−7、+5、+3、−1の重み付けがなされ
    た同じ幅の8つの区分領域からなっており、この8つの
    重み付け係数を前記乗算手段の乗数として設定すること
    を特徴とするデジタル−アナログ変換器。
  6. 【請求項6】 請求項5において、 前記乗算手段において行われる乗算処理は、ビットシフ
    トによる2のべき乗倍の演算結果に前記デジタルデータ
    自身を加算することによって実現されることを特徴とす
    るデジタル−アナログ変換器。
  7. 【請求項7】 請求項1〜6のいずれかにおいて、 前記アナログ積分が行われる回数は2回であり、前記積
    分処理手段から電圧レベルが二次関数的に変化するアナ
    ログ信号を出力することを特徴とするデジタル−アナロ
    グ変換器。
JP37679399A 1999-12-18 1999-12-18 デジタル−アナログ変換器 Expired - Fee Related JP4397492B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP37679399A JP4397492B2 (ja) 1999-12-18 1999-12-18 デジタル−アナログ変換器
CNB008036896A CN1158771C (zh) 1999-12-18 2000-12-15 数-模转换器
DE60029936T DE60029936T2 (de) 1999-12-18 2000-12-15 Digital/analog-wandler
EP00981756A EP1164705B1 (en) 1999-12-18 2000-12-15 Digital/analog converter
US09/890,538 US6448918B1 (en) 1999-12-18 2000-12-15 Digital/analog converter
PCT/JP2000/008903 WO2001045270A1 (fr) 1999-12-18 2000-12-15 Convertisseur numerique-analogique
HK02104682.3A HK1043260B (zh) 1999-12-18 2002-06-24 數-模轉換器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP37679399A JP4397492B2 (ja) 1999-12-18 1999-12-18 デジタル−アナログ変換器

Publications (2)

Publication Number Publication Date
JP2001177415A true JP2001177415A (ja) 2001-06-29
JP4397492B2 JP4397492B2 (ja) 2010-01-13

Family

ID=18507740

Family Applications (1)

Application Number Title Priority Date Filing Date
JP37679399A Expired - Fee Related JP4397492B2 (ja) 1999-12-18 1999-12-18 デジタル−アナログ変換器

Country Status (7)

Country Link
US (1) US6448918B1 (ja)
EP (1) EP1164705B1 (ja)
JP (1) JP4397492B2 (ja)
CN (1) CN1158771C (ja)
DE (1) DE60029936T2 (ja)
HK (1) HK1043260B (ja)
WO (1) WO2001045270A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4605157B2 (ja) * 2004-02-25 2011-01-05 三菱電機株式会社 波形生成方法、レーダ装置及びレーダ装置用発振装置
JP5145766B2 (ja) * 2007-05-21 2013-02-20 株式会社Jvcケンウッド 軟判定装置及び軟判定方法
US8981982B2 (en) * 2013-04-05 2015-03-17 Maxlinear, Inc. Multi-zone data converters

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7708150A (nl) 1977-07-22 1979-01-24 Philips Nv Integrerende kode-omzetter.
JPH06101683B2 (ja) * 1983-03-14 1994-12-12 株式会社日立製作所 デイジタルアナログ変換装置
JPS60165120A (ja) * 1984-02-08 1985-08-28 Hitachi Ltd デイジタル・アナログ変換方法
JPS63245129A (ja) * 1987-03-31 1988-10-12 Mori Ryoichi デジタルアナログ変換器
JPH0681046B2 (ja) * 1988-05-24 1994-10-12 亮一 森 デジタルアナログ変換器
JP2659608B2 (ja) * 1990-06-29 1997-09-30 アルパイン株式会社 Daコンバータ
JP2929807B2 (ja) 1991-06-07 1999-08-03 日本電気株式会社 ディジタルフィルタ
CA2160045C (en) * 1994-10-13 1999-04-27 Thad J. Genrich Parallel cascaded integrator-comb filter
JP3983475B2 (ja) * 1998-02-26 2007-09-26 新潟精密株式会社 デジタル−アナログ変換器
FR2787280B1 (fr) * 1998-12-14 2001-01-05 Cit Alcatel Circuit electronique de conversion numerique-analogique pour une chaine de transmission en bande de base

Also Published As

Publication number Publication date
HK1043260A1 (en) 2002-09-06
HK1043260B (zh) 2005-04-22
CN1158771C (zh) 2004-07-21
JP4397492B2 (ja) 2010-01-13
US6448918B1 (en) 2002-09-10
DE60029936T2 (de) 2007-03-01
CN1340244A (zh) 2002-03-13
EP1164705B1 (en) 2006-08-09
WO2001045270A1 (fr) 2001-06-21
DE60029936D1 (de) 2006-09-21
EP1164705A4 (en) 2004-04-07
EP1164705A1 (en) 2001-12-19

Similar Documents

Publication Publication Date Title
JP3992849B2 (ja) デジタル−アナログ変換器
JP2000010960A (ja) データ補間方式
US6763407B1 (en) Digital-to-analog converter with plural voltage holding sections, plural step function generators, voltage summing section and integrator
US6515608B1 (en) Digital-analog converter and method, and data interpolation device and method
US6486813B1 (en) Oversampling circuit digital/analog converter
JP4397492B2 (ja) デジタル−アナログ変換器
US6486814B2 (en) Digital-to-analog converter using different multiplicators between first and second portions of a data holding period
JP2001177414A (ja) オーバーサンプリング処理回路およびデジタル−アナログ変換器
US6489910B1 (en) Oversampling circuit and digital/analog converter
JP2002374170A (ja) 1ビットd/a変換器
JP2600820B2 (ja) 標本化周波数変換装置
JP4249424B2 (ja) 波形等化器および記録情報再生装置
WO2001004789A1 (fr) Dispositif de generation de donnees sur forme d'onde a fonction d'echantillonnage
JPH061915B2 (ja) 非同期標本化周波数変換方式
JPH04318782A (ja) 連続可変時間軸圧縮および伸張回路
WO2002071619A1 (fr) Convertisseur numerique-analogique et procede de conversion; interpolateur de donnees

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20041111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20041111

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090818

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091021

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121030

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121030

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121030

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121030

Year of fee payment: 3

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

LAPS Cancellation because of no payment of annual fees