JPH0258427A - Ａ／ｄ・ｄ／ａ変換装置 - Google Patents
Ａ／ｄ・ｄ／ａ変換装置Info
- Publication number
- JPH0258427A JPH0258427A JP63208253A JP20825388A JPH0258427A JP H0258427 A JPH0258427 A JP H0258427A JP 63208253 A JP63208253 A JP 63208253A JP 20825388 A JP20825388 A JP 20825388A JP H0258427 A JPH0258427 A JP H0258427A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- conversion
- converter
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 19
- 238000005070 sampling Methods 0.000 claims abstract description 19
- 238000009499 grossing Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000005236 sound signal Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明はＡ／Ｄ・Ｄ／Ａ変換装置に関するものである
。ここにいうＡ／Ｄ −Ｄ／Ａ変換装置とは、アナログ
信号をＡ／Ｄ （アナログディジタル）変換器でディジ
タル信号に変換し、伝送または記録再生など所定の処理
を施した後、Ｄ／Ａ （ディジタルアナログ）変換器に
より元のアナログ信号に変換する装置をいい、特にこの
場合のＤ／Ａ変換器がＰＷＭ （パルス幅変調）信号を
仲介とするＤ／Ａ変換器である場合に関するものである
。
。ここにいうＡ／Ｄ −Ｄ／Ａ変換装置とは、アナログ
信号をＡ／Ｄ （アナログディジタル）変換器でディジ
タル信号に変換し、伝送または記録再生など所定の処理
を施した後、Ｄ／Ａ （ディジタルアナログ）変換器に
より元のアナログ信号に変換する装置をいい、特にこの
場合のＤ／Ａ変換器がＰＷＭ （パルス幅変調）信号を
仲介とするＤ／Ａ変換器である場合に関するものである
。
［従来の技術］
第２図は従来の装置を示す接続図で、図において１は入
力アナログ信号、２はＡ／Ｄ変換器、３はメモリ、４は
アドレスカウンタ、５はＤ／Ａ変換器、６０はＰＷＭ信
号、７０はローパスフィルタ（以下ＬＰＦと略記する）
、８は出力アナログ信号、１３はクロック信号である。
力アナログ信号、２はＡ／Ｄ変換器、３はメモリ、４は
アドレスカウンタ、５はＤ／Ａ変換器、６０はＰＷＭ信
号、７０はローパスフィルタ（以下ＬＰＦと略記する）
、８は出力アナログ信号、１３はクロック信号である。
第３図はこの発明の装置の動作を説明する動作タイムチ
ャートであるが、第３図（ｄ）を除けば、第２図の装置
にも適用できるので、第３図によって、第２図の装置の
動作を説明する。第３図の横軸は時間ｔであり、第３図
（ａ）のｆ（ｔ）は時間の関数である入力アナログ信号
１を示し、ｓｌ。
ャートであるが、第３図（ｄ）を除けば、第２図の装置
にも適用できるので、第３図によって、第２図の装置の
動作を説明する。第３図の横軸は時間ｔであり、第３図
（ａ）のｆ（ｔ）は時間の関数である入力アナログ信号
１を示し、ｓｌ。
ｓ２．ｓ３．ｓ４．ｓ５はクロック信号１３のすンブリ
ングパルスの位置を示す。第３図（ｂ）はＡ ／’ Ｄ
変換器２の出力のディジタル信号の大きさを示し、第３
図（Ｃ）はＰＷＭ信号６０を示す。
ングパルスの位置を示す。第３図（ｂ）はＡ ／’ Ｄ
変換器２の出力のディジタル信号の大きさを示し、第３
図（Ｃ）はＰＷＭ信号６０を示す。
ｓｌ、ｓ２．ｓ３．ｓ４．ｓ５点でｆ （ｔ）をサンプ
ルし、ディジタル信号に変換すると第３図（ｂ）に示す
経過になり、これをメモリ３に記憶し、後でＡ／Ｄ変換
のときと同一クロック信号１３で読み出して、同一クロ
ック信号１３でＤ／Ａ変換する。このＤ／Ａ′Ｒ換では
ＰＷＭ信号を生成する。
ルし、ディジタル信号に変換すると第３図（ｂ）に示す
経過になり、これをメモリ３に記憶し、後でＡ／Ｄ変換
のときと同一クロック信号１３で読み出して、同一クロ
ック信号１３でＤ／Ａ変換する。このＤ／Ａ′Ｒ換では
ＰＷＭ信号を生成する。
すなわち、ｓｌ、ｓ２．ｓ３．ｓ４．ｓ５で表されるサ
ンプリングレートと同一の周期を有しパルス幅がディジ
タル信号の大きさに比例するＰＷＭ信号６０を出力する
。このＰＷＭ信号６０は第３図＜ｃ）に示す通りである
が、これをＬＰＦ７０で平滑化すると元のアナログ信号
を出力アナログ信号８として得ることが出来る。
ンプリングレートと同一の周期を有しパルス幅がディジ
タル信号の大きさに比例するＰＷＭ信号６０を出力する
。このＰＷＭ信号６０は第３図＜ｃ）に示す通りである
が、これをＬＰＦ７０で平滑化すると元のアナログ信号
を出力アナログ信号８として得ることが出来る。
し発明が解決しようとする課題］
従来の装置は以上のように構成されて先に説明したよう
に動作するので、ＬＰＦが複雑になるという問題があっ
た。すなわち、ディジタル信号を処理する場合、伝送や
記録再生における信号の占有周波数帯域をできるだけ狭
くし、記憶において必要なメモリ容量を成るべく小さく
するためＡ／Ｄ変換のサンプリングレートは成るべく小
さく（すなわち、クロック信号１３の周波数はなるべき
低く）選定する。例えば入力アナログ信号１が音声信号
である場合、クロック信号１３の周波数を８ｋＨｚ程度
にする。
に動作するので、ＬＰＦが複雑になるという問題があっ
た。すなわち、ディジタル信号を処理する場合、伝送や
記録再生における信号の占有周波数帯域をできるだけ狭
くし、記憶において必要なメモリ容量を成るべく小さく
するためＡ／Ｄ変換のサンプリングレートは成るべく小
さく（すなわち、クロック信号１３の周波数はなるべき
低く）選定する。例えば入力アナログ信号１が音声信号
である場合、クロック信号１３の周波数を８ｋＨｚ程度
にする。
これと同じサンプリングレートでＤ／Ａ変換を行って第
３図（ｃ）に示すようなＰＷＭ信号６０を発生すると、
このＰＷＭ信号６０に含まれる信号の最大周波数成分と
サンプリングの基本周波数成分との周波数が互いに接近
し、これを分離するためには複雑で高価なＬＰＦ７０を
必要とする。
３図（ｃ）に示すようなＰＷＭ信号６０を発生すると、
このＰＷＭ信号６０に含まれる信号の最大周波数成分と
サンプリングの基本周波数成分との周波数が互いに接近
し、これを分離するためには複雑で高価なＬＰＦ７０を
必要とする。
この発明は従来の装置における上述の問題点を解決し、
ＬＰＦの簡単なＡ／Ｄ 、Ｄ／Ａ変換装置を得ることを
目的とする。
ＬＰＦの簡単なＡ／Ｄ 、Ｄ／Ａ変換装置を得ることを
目的とする。
［課題を解決するための手段］
この発明ではＡ／Ｄ変換のときのサンプリングレートの
ｎ倍のサンプリングレートでＤ／Ａ変換し、かつ同一デ
ィジタルデータを０回サンプルしてｎ個のアナログデー
タを生成することにした。
ｎ倍のサンプリングレートでＤ／Ａ変換し、かつ同一デ
ィジタルデータを０回サンプルしてｎ個のアナログデー
タを生成することにした。
［作用］
Ｄ／Ａ変換のサンプリングレートが高くなると、サンプ
リングの基本周波数が高くなって信号の周波数成分との
周波数差が大きくなるのでＬＰＦが簡単になる。
リングの基本周波数が高くなって信号の周波数成分との
周波数差が大きくなるのでＬＰＦが簡単になる。
［実施例］
以下、この発明の実施例を図面を用いて説明する。第１
図はこの発明の一実施例を示す接続図で、第１図におい
て第３図と同一符号は同一または相当部分を示し、９は
クロック発生器、１０は分周比が１ ／ ｎの分周器で
ある。１１はＡ／Ｄ変換のサンプリングクロックとなる
タロツク信号で、第２図のクロック信号１３に相当する
。１２はＤ／Ａ変換のサンプリングクロックとなるクロ
ック信号である。また６はこの発明の装置のＰＷＭ信号
を、７はこの発明の装置のＬＰＦを示し、それぞれ第２
図の６０．７０に対応する。
図はこの発明の一実施例を示す接続図で、第１図におい
て第３図と同一符号は同一または相当部分を示し、９は
クロック発生器、１０は分周比が１ ／ ｎの分周器で
ある。１１はＡ／Ｄ変換のサンプリングクロックとなる
タロツク信号で、第２図のクロック信号１３に相当する
。１２はＤ／Ａ変換のサンプリングクロックとなるクロ
ック信号である。また６はこの発明の装置のＰＷＭ信号
を、７はこの発明の装置のＬＰＦを示し、それぞれ第２
図の６０．７０に対応する。
Ａ／Ｄ変換及びメモリ３への書き込みは第２図に示す従
来の装置と同様に行われ、メモリ３の読み出しもクロッ
ク信号１１で行われるが、Ｄ／Ａ変喚器５のサンプリン
グはクロック信号１１のｎ倍の周波数を有するクロック
１２によって行われる。
来の装置と同様に行われ、メモリ３の読み出しもクロッ
ク信号１１で行われるが、Ｄ／Ａ変喚器５のサンプリン
グはクロック信号１１のｎ倍の周波数を有するクロック
１２によって行われる。
第３図はこの発明の装置の動作を示す動作タイムチャー
トで、第３図（ｄ）以外は既に説明済みである。メモリ
３からは第３図（ｂ）に示す数値を有するディジタル信
号が読み出され、同一信号が１回（図に示す例ではｎ＝
４）ＰＷＭ信号６に変換されるのでＰＷＭ信号６の波形
は第３図（ｄ）に示す通りになる。第３図（ｄ）の信号
を平滑化して元のアナログ信号を得ることは第３図（ｃ
）の信号を平滑化して元のアナログ信号を得るより簡単
なＬＰＦ７で行うことができる。
トで、第３図（ｄ）以外は既に説明済みである。メモリ
３からは第３図（ｂ）に示す数値を有するディジタル信
号が読み出され、同一信号が１回（図に示す例ではｎ＝
４）ＰＷＭ信号６に変換されるのでＰＷＭ信号６の波形
は第３図（ｄ）に示す通りになる。第３図（ｄ）の信号
を平滑化して元のアナログ信号を得ることは第３図（ｃ
）の信号を平滑化して元のアナログ信号を得るより簡単
なＬＰＦ７で行うことができる。
元のアナログ信号が音声信号である場合、Ｄ／Ａ変換の
サンプリング周波数を十分に高くし、ＬＰＦ７を簡単な
コンデンサだけとし、またはＬＰＦを全熱省略して、ス
ピーカに加え、スピーカ自体の周波数特性によって平滑
化することができる。
サンプリング周波数を十分に高くし、ＬＰＦ７を簡単な
コンデンサだけとし、またはＬＰＦを全熱省略して、ス
ピーカに加え、スピーカ自体の周波数特性によって平滑
化することができる。
なお以上の説明はディジタル信号の受ける所定の処理が
メモリ３への書き込み読み出しの場合に就いて説明した
が、この所定の処理が伝送または磁気記録再生などどの
ような場合でも同様な効果を得ることが出来る。
メモリ３への書き込み読み出しの場合に就いて説明した
が、この所定の処理が伝送または磁気記録再生などどの
ような場合でも同様な効果を得ることが出来る。
［発明の効果］
以上のようにこの発明によれば、Ｄ／Ａ変換のサンプリ
ングレートを高くしてディジタル信号をＰＷＭ信号に変
換するので、ＰＷＭ信号の平滑化の回路を簡単にするこ
とが出来る。
ングレートを高くしてディジタル信号をＰＷＭ信号に変
換するので、ＰＷＭ信号の平滑化の回路を簡単にするこ
とが出来る。
第１図はこの発明の一実施例を示す接続図、第２図は第
１図の装置の動作を示す動作タイムチャート、第３図は
従来の装置を示す接続図。 １・・・入力アナログ信号、２・・・Ａ／Ｄ変換器、３
・・・メモリ、４・・・アドレスカウンタ、５・・・Ｄ
／Ａ変換器、６・・・ＰＷＭ信号、７・・・ＬＰＦ、８
・・・出力アナログ信号、９・クロック発生器、１０・
・・分周器。 なお、図中同一符号は同一または相当部分を示す。 第 図 第 図
１図の装置の動作を示す動作タイムチャート、第３図は
従来の装置を示す接続図。 １・・・入力アナログ信号、２・・・Ａ／Ｄ変換器、３
・・・メモリ、４・・・アドレスカウンタ、５・・・Ｄ
／Ａ変換器、６・・・ＰＷＭ信号、７・・・ＬＰＦ、８
・・・出力アナログ信号、９・クロック発生器、１０・
・・分周器。 なお、図中同一符号は同一または相当部分を示す。 第 図 第 図
Claims (1)
- 【特許請求の範囲】 アナログ信号を所定のサンプリングレートでディジタル
信号に変換し、所定の処理を施した後、このディジタル
信号をパルス幅変調信号に変換し、このパルス幅変調信
号から元のアナログ信号を再生するＡ／Ｄ・Ｄ／Ａ変換
装置において、 アナログ信号をディジタル信号に変換する上記所定のサ
ンプリングレートのｎ（ｎは２以上の整数）倍のサンプ
リングレートで上記ディジタル信号を、同一信号をｎ回
繰り返して、パルス幅変調信号に変換する手段を備えた
ことを特徴とするＡ／Ｄ・Ｄ／Ａ変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63208253A JPH0258427A (ja) | 1988-08-24 | 1988-08-24 | Ａ／ｄ・ｄ／ａ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63208253A JPH0258427A (ja) | 1988-08-24 | 1988-08-24 | Ａ／ｄ・ｄ／ａ変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0258427A true JPH0258427A (ja) | 1990-02-27 |
Family
ID=16553187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63208253A Pending JPH0258427A (ja) | 1988-08-24 | 1988-08-24 | Ａ／ｄ・ｄ／ａ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0258427A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07292969A (ja) * | 1994-04-22 | 1995-11-07 | Yuan Hoo Lee | コンクリート打込区を阻隔する施工方法 |
| US7753899B2 (en) | 2003-06-20 | 2010-07-13 | Livedo Corporation | Disposable absorbent article |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6091727A (ja) * | 1983-10-25 | 1985-05-23 | Sony Corp | デジタル・アナログ変換装置 |
| JPS6198024A (ja) * | 1984-10-18 | 1986-05-16 | Sony Corp | デジタル・アナログ変換装置 |
| JPS61144126A (ja) * | 1984-12-18 | 1986-07-01 | Sony Corp | アナログ信号のデジタル処理装置 |
-
1988
- 1988-08-24 JP JP63208253A patent/JPH0258427A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6091727A (ja) * | 1983-10-25 | 1985-05-23 | Sony Corp | デジタル・アナログ変換装置 |
| JPS6198024A (ja) * | 1984-10-18 | 1986-05-16 | Sony Corp | デジタル・アナログ変換装置 |
| JPS61144126A (ja) * | 1984-12-18 | 1986-07-01 | Sony Corp | アナログ信号のデジタル処理装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07292969A (ja) * | 1994-04-22 | 1995-11-07 | Yuan Hoo Lee | コンクリート打込区を阻隔する施工方法 |
| US7753899B2 (en) | 2003-06-20 | 2010-07-13 | Livedo Corporation | Disposable absorbent article |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0631990B2 (ja) | 波形の補間装置 | |
| EP0240286B1 (en) | Low-pitched sound creator | |
| JPS63163897A (ja) | 楽音信号発生方法 | |
| JPH0258427A (ja) | Ａ／ｄ・ｄ／ａ変換装置 | |
| JPH0479180B2 (ja) | ||
| JP2004214932A (ja) | クロック信号再生ｐｌｌ回路 | |
| JPS62281521A (ja) | Ｄ／ａ変換回路 | |
| JP3312538B2 (ja) | 音響信号処理装置 | |
| JP3289462B2 (ja) | 標本化周波数変換装置 | |
| JPH09153814A (ja) | ディジタル信号処理装置及び記録装置 | |
| JPH1141101A (ja) | ディジタルデータ処理装置及び方法 | |
| JPS6011484B2 (ja) | 信号変換装置 | |
| JPH0549132B2 (ja) | ||
| JP3312539B2 (ja) | 音響信号処理装置 | |
| JP2001177415A (ja) | デジタル−アナログ変換器 | |
| JP3849271B2 (ja) | １ビットｄ／ａ変換器の入力回路 | |
| JPH0481279B2 (ja) | ||
| KR900005636B1 (ko) | 디지탈 필터를 사용하여 음질의 손상을 제거한 디엠퍼시스 회로 | |
| JPH02113497A (ja) | 記憶装置 | |
| JPS6023761Y2 (ja) | 遅延変調回路の位相制御回路 | |
| JPS62239198A (ja) | 音声再生回路 | |
| JPH0636454A (ja) | 情報信号処理装置 | |
| JPH05173583A (ja) | カラオケ装置 | |
| JPH11340788A (ja) | オーバーサンプリング回路および該回路を用いたアナログ信号再生装置 | |
| JPS63172524A (ja) | デジタル−アナログ変換器 |