CN1158771C

CN1158771C - 数-模转换器

Info

Publication number: CN1158771C
Application number: CNB008036896A
Authority: CN
Inventors: С��ԣϲ��; 小柳裕喜生
Original assignee: Individual
Current assignee: NIIGATO PRECISION CO Ltd
Priority date: 1999-12-18
Filing date: 2000-12-15
Publication date: 2004-07-21
Anticipated expiration: 2020-12-15
Also published as: EP1164705B1; JP4397492B2; CN1340244A; EP1164705A4; DE60029936T2; JP2001177415A; HK1043260B; WO2001045270A1; EP1164705A1; DE60029936D1; US6448918B1; HK1043260A1

Abstract

本发明的目的在于，提供一种无须提高部件的动作速度就可以获得畸变小的输出波形的数-模转换器。D/A转换器，在结构上包含乘法部1、4个数据保持部2-1～2-4、4个数据选择器3-1～3-4、加法部4、D/A转换器5、2个积分电路6-1、6-2。由乘法器1将4个乘数与输入数据相乘，并由各数据保持部2-2～2-4将该4个乘法运算结果作为1组保持。数据选择器，按规定顺序读出由对应的数据保持部保持的4个数据并生成阶梯函数的数据。加法部，将从各数据选择器输出的4个阶梯函数的值相加。进一步，由D/A转换器5产生与该相加值对应的阶梯状模拟电压，然后由2个积分电路6-1、6-2进行2次积分处理。

Description

数-模转换器

技术领域

本发明涉及将离散的数字数据转换为连续模拟信号的数-模转换器。另外，在本说明书中，假定将函数值在局部区域上具有不等于0的有限值、在其以外的区域上等于0的情况称为「有限域」而进行说明。

背景技术

在最近的数字音频装置、例如CD(压缩光盘)播放机等中，为了从离散的音乐数据(数字数据)得到连续的模拟声音信号，采用着应用了过采样技术的D/A(数-模)转换器。这种D/A转换器，为在所输入的数字数据之间进行内插而以虚拟的方式提高采样频率，一般采用数字滤波器，并用采样保持电路保持各内插值而生成阶梯状的信号波形，然后使其通过低通滤波器从而输出平滑的模拟声音信号。

其中，作为在离散的数字数据之间进行内插的方法，已知有在WO99/38090中公开的数据内插方式。在这种数据内插方式中，采用一种在全域上只能进行1次微分但可以只考虑在内插位置前后的各2个、合计4个采样点的采样函数。这种采样函数，与假定采样频率为f时以sin(πft)/(πft)定义的sinc函数不同，具有有限域的值，所以，即使采用4个这么少的数字数据进行内插运算，也仍具有不产生舍位误差的优点。

一般来说，过采样，通过采用按FIR(finite impulse response：有限冲击响应)滤波器的抽头系数设定上述采样函数的波形数据的数字滤波器进行。

当采用由上述数字滤波器进行离散数字数据间的内插运算的过采样技术时，可以使用衰减特性平缓的低通滤波器，所以，可以使低通滤波器的相位特性趋近于线性相位特性，同时能够减低反复采样噪声。过采样的频率越高，这种效果越显著，但如提高采样频率，则必须相应地使数字滤波器和采样保持电路的处理速度高速化，所以必需使用适于高速化的高价部件，因而将导致部件成本的提高。此外，在像图象数据那样原来的采样频率本身就很高的情况下(例如几MHz)，

为了对其进行过采样，必需用能以几十MHz到几百MHz动作的部件构成数字滤波器和采样保持电路，因而其实现是很困难的。

另外，即使是采用了过采样技术时，也必须使最后的阶梯状信号波形通过低通滤波器，而只要是使用了低通滤波器就不能保持严格意义下的线性相位特性，因而将使输出波形发生畸变。

发明内容

本发明，是为解决上述课题而开发的，其目的是提供一种无须提高部件的动作速度就可以获得畸变小的输出波形的数-模转换器。本发明的数/模转换器，由乘法装置用多个乘数对依次输入的多个数字数据分别进行多项乘法处理，用所得到的多个乘法运算结果产生与所输入的各数字数据对应的阶梯函数。接着，由加法装置将与各数字数据对应的阶梯函数的值相加并由阶梯电压波形发生装置生成与所得到的数字数据数据对应的阶梯状的模拟电压，然后由多个积分处理装置进行多次模拟积分，从而产生在依次输入的各数字数据之间平滑连接的连续模拟信号。按照这种方式，将与依次输入的多个数字数据分别对应的各阶梯函数的值相加，然后将该相加结果转换为模拟电压并进行积分，从而可以得到连续变化的模拟信号，所以没有必要为得到最后的模拟信号而使用低通滤波器，也不会因使用频率引起的相位特性的不同而使群延迟特性恶化，因而可以得到畸变小的输出波形。此外，与进行过采样的现有方法相比，由于无须提高部件的动作速度，所以不需要使用高价的部件，因而可以降低部件的成本。

另外，在上述乘法装置的乘法处理中使用的各乘数，对由分段多项式构成的规定采样函数而言，最好与通过对该各分段多项式进行多次微分而得到的阶梯函数的各值相对应。即，由于反过来可以通过对这种阶梯函数进行多次积分而得到与规定采样函数对应的波形，所以通过将阶梯函数合成可以等效地实现采样函数的卷积运算。因此，可以简化处理内容，并能减少为将数字数据转换为模拟数据所需的处理量。

另外，上述阶梯函数，最好设定为使正区域和负区域的面积相等。由此，可以防止积分处理装置的积分结果的发散。

另外，上述采样函数，最好在全域上只能进行1次微分并具有有限域的值。考虑到如在全域上只能进行1次微分则可以充分地近似于自然现象，而且可以设定很少的微分次数，因此可以减少由积分处理装置进行模拟积分的次数，所以能使结构得到简化。

另外，上述阶梯函数，最好是，在与按等间隔配置的5个数字数据对应的规定范围内，由按-1、+3、+5、-7、-7、+5、+3、-1进行了加权的宽度相等的8个分段区域构成，并将这8个加权系数设定为乘法装置的各个乘数。由于可以将简单的加权系数用作乘法装置的乘数，所以能够简化乘法处理。

特别是，由乘法装置进行的乘法处理，最好是按照将数字数据本身与通过移位进行的乘2的乘方值的运算结果相加的方式实现。由于将乘法运算置换为移位处理和加法处理，因此可以通过简化处理内容而使结构得到简化并使处理高速化。

另外，进行模拟积分的次数最好是2次，并从积分处理装置输出电压电平按二次函数变化的模拟信号。通过利用按二次函数变化的模拟信号在与离散数字数据对应的电压值之间进行内插，可以获得不含不需要的高频分量等的良好输出波形。

附图的简单说明

图1是在本实施形态的D/A转换器的内插运算中使用的采样函数的说明图。

图2是表示采样值与其间的内插值的关系的图。

图3是表示对图1所示采样函数进行了1次微分后的波形的图。

图4是表示将图3所示的折线函数进一步微分后的波形的图。

图5是表示本实施形态的D/A转换器的结构的图。

图6是表示积分电路的详细结构的图。

图7是表示本实施形态的D/A转换器的动作时序的图。

图8是表示乘法部的详细结构的图。

用于实施发明的最佳形态

以下，边参照附图边详细说明应用了本发明的一实施形态的D/A转换器。图1是在本实施形态的D/A转换器的内插运算中使用的采样函数的说明图。该采样函数H(t)，是在WO99/38090中公开的，由下式表示。

(-t²-4t-4)/4 ；-2≤t＜-3/2

(3t²+8t+5)/4 ；-3/2≤t＜-1

(5t²+12t+7)/4 ；-1≤t＜-1/2

(-7t²+4)/4 ；-1/2≤t＜0

(-7t²+4)/4 ；0≤t＜1/2

(5t²-12t+7)/4 ；1/2≤t＜1

(3t²-8t+5)/4 ；1≤t＜3/2

(-t²+4t-4)/4 ；3/2≤t≤2 …(1)

式中，t＝0、±1、±2，表示采样位置。图1所示的采样函数H(t)，是在全域上只能进行1次微分并在采样位置t＝±2处收敛于0的有限域函数，通过用该采样函数H(t)根据各采样值进行叠加，可以用只能进行1次微分的函数在采样值之间进行内插。

图2是表示采样值与其间的内插值的关系的图。如图2所示，设4个采样位置为t1、t2、t3、t4，并假定其各自的间隔为1。与采样位置t2和t3之间的内插位置t0对应的内插值y为

y＝Y(t1)·H(1+a)+Y(t2)·H(a)+Y(t3)·H(1-a)

+Y(t4)·H(2-a) …(2)

式中，Y(t)表示采样位置t的各采样值。此外，1+a、a、1-a、2-a，分别为内插位置t0与各采样位置t1～t4之间的距离。

另外，如上所述，从原理上说，可以通过计算与各采样值对应的采样函数H(t)的值并进行卷积运算而求得各采样值之间的内插值，但图1所示的采样函数是在全域上只能进行1次微分的二次分段多项式，因而可以利用这一特征而按照其他的等效处理方法求取内插值。

图3是表示对图1所示采样函数进行了1次微分后的波形的图。图1所示的采样函数H(t)，是可以在全域上进行1次微分的二次分段多项式，所以，通过对其进行1次微分，可以得到如图3所示的由连续折线状的波形构成的折线函数。

另外，图4是表示将图3所示的折线函数进一步微分后的波形的图。但是，由于在折线波形中含有多个折点，因而不能在全域上进行微分，所以假定对相邻的2个折点之间的直线部分进行微分。通过对图3所示的折线波形进行微分，可以得到如图4所示的由阶梯状波形构成的阶梯函数。

按照这种方式，上述采样函数H(t)，在全域上进行1次微分后得到折线函数，通过对该折线函数的各直线部分进一步微分，得到阶梯函数。因此，反过来在产生图4所示的阶梯函数后对其进行2次积分，即可得到图1所示的采样函数H(t)。

另外，图4所示的阶梯函数的特征在于，其正区域和负区域具有相等的面积，因而其总面积值为0。换句话说，通过对具有这种特征的阶梯函数进行多次积分，可以得到如图1所示的保证全域的微分可能性的有限域采样函数。

可是，在式(2)所示的基于卷积运算的内插值计算中，将各采样值与采样函数H(t)的值相乘，但当通过对图4所示的阶梯函数进行2次积分而求取采样函数H(t)时，除了将各采样值与通过该积分处理得到的采样函数的值相乘以外，还可以采用一种等效的方式，即当产生积分处理前的阶梯函数时，产生对各采样值进行乘法运算后的阶梯函数，并对用该阶梯函数进行卷积运算后的结果进行2次积分处理，从而求得内插值。本实施形态的D/A转换器，按这种方式求取内插值，以下，对其进行详细说明。

图5是表示本实施形态的D/A转换器的结构的图。该图所示的D/A转换器，在结构上包含乘法部1、4个数据保持部2-1、2-2、2-3、2-4、4个数据选择器3-1、3-2、3-3、3-4、加法部4、D/A转换器5、2个积分电路6-1、6-2。

乘法部1，将与图4所示的阶梯函数的各值对应的乘数与按规定时间间隔依次输入的离散数据相乘并输出其运算结果。图4所示的阶梯函数的各值，可以通过对上述式(1)的各分段多项式进行2次微分而求得，其具体值如下。

-1 ；-2≤t＜-3/2

+3 ；-3/2≤t＜-1

+5 ；-1≤t＜-1/2

-7 ；-1/2≤t＜0

-7 ；0≤t＜1/2

+5 ；1/2≤t＜1

+3 ；1≤t＜3/2

-1 ；3/2≤t≤2

因此，乘法部1，例如当输入数据D时，将与上述阶梯函数对应的4种值(-1、+3、+5、-7)作为乘数而分别与该输入数据D相乘后，以并行的方式输出-D、+3D、+5D、-7D的4个为1组的数据。

数据保持部2-1～2-4，将从乘法部1输出的4个数据作为1组循环取入，并将该数据保持到下一次的取入时刻为止。例如，将从乘法部1输出的与第1个输入数据对应的4个数据取入并保持在数据保持部2-1内，将从乘法部1输出的与第2个输入数据对应的4个数据取入并保持在保持部2-1内。同样，将从乘法部1输出的与第3个、第4个输入数据对应的4个数据依次取入并保持在保持部2-3、2-4内。当各数据保持部2-1～2-4的数据保持动作循环一周时，将接着从乘法部1输出的与第5个输入数据对应的4个数据取入并保持在最先开始保持数据的数据保持部2-1内。按照这种方式，由数据保持部2-1等循环保持从乘法部1依次输出的与输入数据对应的4个数据。

数据选择器3-1～3-4，按规定顺序读出由一一对应的各数据保持部2-1～2-4分别保持的4个数据，从而输出其值与阶梯函数对应地按阶梯状变化的数据。具体地说，例如，当由数据保持部2-1保持着将上述4种乘数与数据D相乘后得到的4个数据(-D、+3D、+5D、-7D)时，数据选择器3-1，通过以规定的时间间隔并按-D、+3D、+5D、-7D、-7D、+5D、+3D、-D这样的顺序循环读出该保持的数字数据，输出具有与输入数据D成比例的值的阶梯函数数据。

加法部4，对从4个数据选择器3-1～3-4输出的各阶梯函数的值对进行数字加法运算。D/A转换器5，产生与从加法器4输出的阶梯状的数字数据对应的模拟电压。该D/A转换器5，由于产生与所输入的数字数据值成比例的一定的模拟电压，所以得到阶梯状的输出电压。

级联连接的2个积分电路6-1、6-2，对出现在D/A转换器5的输出端的阶梯状输出电压进行2次积分运算。从前一级的积分电路6-1输出按直线状(一次函数)变化的数据，从后一级的积分电路6-2输出按二次函数变化的数据。按照这种方式，当多个数字数据以一定间隔输入到乘法部1时，从后一级的积分电路6-2得到以只能进行1次微分的平滑曲线在与各数字数据对应的电压值之间连接的连续的模拟信号。

图6是表示积分电路的具体结构的一例的图。在该图中，示出积分电路6-1的具体机构的一例，但积分电路6-2也可以按同样的结构实现。图6所示的积分电路6-1，是在结构上包含运算放大器61、电容器62、电阻63的一般模拟积分电路，对施加于电阻63的一端的电压进行规定的积分动作。

上述的乘法部1对应于乘法装置，数据保持部2-1等与数据选择器3-1等的组合，对应于阶梯函数发生装置，加法部4对应与加法装置，D/A转换器5对应于阶梯电压波形发生装置，积分电路6-1、6-2对应于积分处理装置。

图7是表示本实施形态的D/A转换器的动作时序的图。如图7(A)所示，当按一定时间间隔输入数字数据D₁、D₂、D₃…时，各数据保持部2-1～2-4，循环保持与这些数字数据D₁、D₂、D₃…对应的4个数据。具体地说，数据保持部2-1，取入从乘法部1输出的与第1个输入数据D₁对应的4个数据-D₁、+3D₁、+5D₁、-7D₁，并保持到所输入的数字数据循环一周为止(直到输入与第5个输入数据D₅对应的4个数据(-D₅、+3D₅、+5D₅、-7D₅)为止)(图7(B))。另外，数据选择器3-1，按规定的顺序读出与该第1个输入数据D₁对应的4个数据，并产生具有与输入数据D₁成比例的值的阶梯函数(图7(C))。

同样，数据保持部2-2，取入从乘法部1输出的与第2个输入数据D₂对应的4个数据-D₂、+3D₂、+5D₂、-7D₂，并保持到所输入的数字数据循环一周为止(直到输入与第6个输入数据D₆对应的4个数据为止)(图7(D))。另外，数据选择器3-2，按规定的顺序读出与该第2个输入数据D₂对应的4个数据，并产生具有与输入数据D₂成比例的值的阶梯函数(图7(E))。

数据保持部2-3，取入从乘法部1输出的与第3个输入数据D₃对应的4个数据-D₃、+3D₃、+5D₃、-7D₃，并保持到所输入的数字数据循环一周为止(直到输入与第7个输入数据D₇对应的4个数据为止)(图7(F))。另外，数据选择器3-3，按规定的顺序读出与该第3个输入数据D₃对应的4个数据，并产生具有与输入数据D₃成比例的值的阶梯函数(图7(G))。

数据保持部2-4，取入从乘法部1输出的与第4个输入数据D₄对应的4个数据-D₄、+3D₄、+5D₄、-7D₄，并保持到所输入的数字数据循环一周为止(直到输入与第8个输入数据D₈对应的4个数据为止)(图7(H))。另外，数据选择器3-4，按规定的顺序读出与该第4个输入数据D₄对应的4个数据，并产生具有与输入数据D₄成比例的值的阶梯函数(图7(I))。

加法部4，将按如上方式从4个数据选择器3-1～3-4分别输出的各阶梯函数的值相加。另外，如图4所示，由各数据选择器3-1～3-4产生的阶梯函数，是具有将图1所示采样函数的有限域范围即采样位置t＝-2～+2的区域按每段为0.5划分的8个分段区域的有限域函数。例如，假定从采样位置t＝-2到+2按顺序为第1分段区域、第2分段区域、…第8分段区域。

首先，加法部4，将从数据选择器3-1输出的与第7分段区域对应的值(+3D₁)、从数据选择器3-2输出的与第5分段区域对应的值(-7D₂)、从数据选择器3-3输出的与第3分段区域对应的值(+5D₃)、从数据选择器3-4输出的与第1分段区域对应的值(-D₄)相加，并输出相加结果(+3D₁-7D₂+5D₃-D₄)。

接着，加法部4，将从数据选择器3-1输出的与第8分段区域对应的值(-D₁)、从数据选择器3-2输出的与第6分段区域对应的值(+5D₂)、从数据选择器3-3输出的与第4分段区域对应的值(-7D₃)、从数据选择器3-4输出的与第2分段区域对应的值(+3D₄)相加，并输出相加结果(-D₁+5D₂-7D₃+3D₄)。

当按这种方式从加法部4依次输出阶梯状的相加结果时，D/A转换器5，根据该相加结果(数字数据)产生模拟电压。在该D/A转换器5中，由于生成与所输入的数字数据值成比例的一定的模拟电压，所以得到电压电平与所输入的数字数据对应地按阶梯状变化的输出波形(图7(J))。

当从D/A转换器5输出具有阶梯状电压电平的波形时，前一级的积分电路6-1，对该波形进行积分并输出折线状的波形(图7(K))，后一级的积分电路6-2，进一步对该折线状的波形进行积分，从而输出以只能进行1次微分的平滑曲线在与数字数据D₂和D₃分别对应的电压值之间连接的输出电压(图7(L)。

按照上述方式，本实施形态的D/A转换器，将与所输入的数字数据分别对应的4个乘法运算结果作为1组循环地保持在4个数据保持部2-1～2-4内，并由数据选择器3-1～3-4按规定的顺序读出该保持的4个数据从而产生阶梯函数，然后，由加法部4将该阶梯函数的值与4个输入数据对应相加。接着，由D/A转换器5产生与该相加结果对应的模拟电压，在这之后再由2个积分电路6-1、6-2进行2次数字积分处理，从而可以产生在与所输入的各数字数据对应的电压值之间平滑连接的连续模拟信号。

特别是，在产生与所输入的4个数字数据分别对应的阶梯函数之后，将这些阶梯函数的值相加，并在产生与该相加结果对应的模拟电压后通过进行2次积分处理，即可获得连续的模拟信号。所以，不需要像现有方法那样的采样保持电路和低通滤波器因而不会发生线性相位特性的恶化，因此可以减小输出波形的畸变并能实现良好的群延迟特性。

另外，由于不进行像现有方法那样的过采样处理，所以只要确保由所输入的数字数据的时间间隔决定的规定动作速度即可，而不需要进行高速的信号处理，因而也不需要使用高价的部件。例如，在现有的D/A转换器中，当考虑为得到等于采样频率的1024倍的虚拟频率而进行过采样处理时，必须将各部件的速度也设定为与该虚拟的频率相同，但在本实施形态的D/A转换器中，只需使各乘法器和各加法器以采样频率的2倍的频率进行动作即可，因而能大幅度地减低各部件的动作速度。

图8是表示图5所示的乘法部1的详细结构的图。如图8所示，乘法部1，在结构上包含将输入数据的各位的逻辑反转后输出的2个反相器10、11、进行乘数为「2」的乘法运算的乘法器12、进行乘数为「4」的乘法运算的乘法器13、进行乘数为「8」的乘法运算的乘法器14、4个加法器15、16、17、18。

例如，当数据D₁输入到具有上述结构的乘法部1时，从反相器10输出将输入数据D₁的各位的逻辑反转后的数据，通过由加法器15对该输出数据在最低位加“1”，可以求得输入数据D₁的补码。该补码等效地表示输入数据D₁乘-1后的值(-D₁)。此外，从乘法器12输出将输入数据D₁乘2后的值(+2D₁)，并由加法器16将该数据与原来的输入数据D₁相加，从而得到将输入数据D₁乘3后的值(+3D₁)。同样，从乘法器13输出将输入数据D₁乘4后的值(+4D₁)，并由加法器17将该数据与原来的输入数据D₁相加，从而得到将输入数据D₁乘5后的值(+5D₁)。另外，从乘法器14输出将输入数据D₁乘8后的值(+8D₁)，并由加法器18将由反相器11将该输出数据的各位的逻辑反转后的数据与原来的输入数据D₁相加。该加法器18在进位端子C变为有效时对反相器11的输出数据在最低位加“1”，从而得到反相器11的输出数据的补码。因此，通过由加法器18将输入数据D₁乘-8后的值(-8D₁)与原来的输入数据D₁相加，可以得到将输入数据D₁乘-7后的值(-7D₁)。

上述3个乘法器12、13、14，由于其乘数是2的乘方值，所以只需通过简单的移位即可进行乘法处理。因此，将通过移位进行的乘2的乘方值的乘法处理与加法处理组合而进行4个乘数的乘法处理，可以使结构得到简化。

另外，本发明并不限定于上述实施形态，可以在不脱离本发明的要点的范围内实施各种变形。例如，在上述实施形态中，作为采样函数使用了在全域上只能进行1次微分的有限域函数，但也可以将可微分次数设定在2次以上。在这种情况下，只需备有与可微分次数一致的积分电路即可。

另外，如图1所示，本实施形态的采样函数，在t＝±2处收敛于0，但也可以在t＝±3处收敛于0。例如，当在t＝±3处收敛于0时，只需使图5所示的D/A转换器中所包含的数据保持部和数据选择器各为6个并以6组数字数据为对象进行内插处理即可。

另外，内插处理也不一定限定于用有限域函数进行，也可以利用在-∞～+∞的范围上具有规定值的可进行有限次微分的采样函数，并仅将与有限的采样位置对应的多个数字数据作为内插处理的对象。例如，如假定这种采样函数由二次的分段多项式定义，则通过对各分段多项式进行2次微分即可得到规定的阶梯函数波形，所以，通过对用该阶梯函数波形进行电压合成后的结果进行2次积分处理，可以得到将与数字数据对应的电压平滑连接的模拟信号。

产业上的可应用性

如上所述，按照本发明，将与依次输入的多个数字数据分别对应的阶梯函数的值相加，然后将该相加结果转换为模拟模拟电压并进行积分，从而可以得到连续变化的模拟信号，所以没有必要为得到最后的模拟信号而使用低通滤波器，也不会因使用频率引起的相位特性的不同而使群延迟特性恶化，因而可以得到畸变小的输出波形。此外，与进行了过采样的现有方法相比，由于无须提高部件的动作速度，所以不需要使用高价的部件，因而可以降低部件的成本。

Claims

1.一种数-模转换器，其特征在于，备有：乘法装置，用多个乘数对依次输入的多个数字数据分别进行多项乘法处理；阶梯函数发生装置，用由上述乘法装置得到的多个乘法运算结果，以与上述多个数字数据的各自的输入时刻同步的方式产生与上述多个数字数据分别对应的阶梯函数；加法装置，将由上述阶梯函数发生装置产生的上述阶梯函数的值相加；阶梯电压波形发生装置，生成与由上述加法装置得到的数字数据对应的阶梯状的模拟电压；及积分处理装置，对由上述阶梯电压波形发生装置生成的模拟电压进行多次模拟积分

2.根据权利要求1所述的数-模转换器，其特征在于：在上述乘法装置的乘法处理中使用的各乘数，对由分段多项式构成的规定采样函数而言，与通过对上述各分段多项式进行多次微分而得到的阶梯函数的各值相对应。

3.根据权利要求2所述的数-模转换器，其特征在于：上述阶梯函数，设定为使正区域和负区域的面积相等。

4.根据权利要求3所述的数-模转换器，其特征在于：上述采样函数，在全域上只能进行1次微分并具有有限域的值。

5.根据权利要求2所述的数-模转换器，其特征在于：上述阶梯函数，在与按等间隔配置的5个上述数字数据对应的规定范围内，由按-1、+3、+5、-7、-7、+5、+3、-1进行了加权的宽度相等的8个分段区域构成，并将这8个加权系数设定为上述乘法装置的乘数。

6.根据权利要求5所述的数-模转换器，其特征在于：由上述乘法装置进行的乘法处理，按照将上述数字数据本身与通过移位进行的乘2的乘方值的运算结果相加的方式实现。

7.根据权利要求1所述的数-模转换器，其特征在于：进行上述模拟积分的次数为2次，并从上述积分处理装置输出电压电平按二次函数变化的模拟信号。