DE60029936T2

DE60029936T2 - Digital/analog-wandler

Info

Publication number: DE60029936T2
Application number: DE60029936T
Authority: DE
Inventors: Yukio Urawa-shi KOYANAGI
Original assignee: Nigata Semitsu Co Ltd
Current assignee: NSC Co Ltd
Priority date: 1999-12-18
Filing date: 2000-12-15
Publication date: 2007-03-01
Anticipated expiration: 2020-12-16
Also published as: DE60029936D1; EP1164705B1; CN1158771C; CN1340244A; HK1043260B; HK1043260A1; WO2001045270A1; EP1164705A1; EP1164705A4; US6448918B1; JP2001177415A; JP4397492B2

Description

Technisches Gebiet
Die vorliegende Erfindung betrifft einen Digital/Analog-Konverter zur Umwandlung von diskreten digitalen Daten in kontinuierliche analoge Signale. In der vorliegenden Beschreibung wird angenommen, dass ein Fall, bei dem Funktionswerte endliche Werte mit Ausnahme von Null in einer lokalen Region aufweisen und in Regionen, die sich von dieser Region unterscheiden, Null werden, als eine "lokale Unterstützung" ("local support") bezeichnet wird.
Stand der Technik
Eine neuere digitale Audiovorrichtung, z. B. ein CD-Player (Compact Disk-Player) bedient sich eines D/A(Digital-Analog)-Konverters, auf den eine Oversampling-Technik angewandt wird, um ein kontinuierliches analoges Audiosignal aus diskreten Musikdaten (digitalen Daten) zu erhalten. Ein derartiger D/A-Konverter verwendet im allgemeinen einen digitalen Filter, um eine Pseudo-Samplingfrequenz durch Interpolation von digitalen Eingabedaten zu erhöhen, und gibt glatte analoge Audiosignale aus, indem er die jeweiligen Interpolationswerte durch ein Tiefpassfilter nach Erzeugen einer Treppensignal-Wellenform leitet, wobei jeder Interpolationswert vom Sampling-Halte-Schaltkreis gehalten wird.
US-4 992 792 beschreibt einen Digital/Analog-Konverter, der einen digitalen Datengenerator, eine Mehrzahl von Halteschaltungen für die zyklische Speicherung der digitalen Daten, eine Mehrzahl von Funktionsgeneratoren zur Erzeugung eines Einheitsimpuls-Reaktionssignals, das aus einem glatten, kontinuierlichen, analogen Signal besteht, eine Mehrzahl von D/A-Konvertern vom Multiplikationstyp zum Multiplizieren der digitalen Daten in den Halteschaltungen mit dem Einheitsimpuls-Reaktionssignal und einen Mischer, der aus einem analogen Addierer zur Kombination der analogen, von den D/A-Konvertern vom Multiplikationstyp ausgegebenen analogen Signalen zur Erzeugung eines analogen Ausgangsignals besteht, umfasst.
Ein in WO-99/38090 beschriebenes Dateninterpolationssystem stellt ein bekanntes Verfahren zum Interpolieren von Daten zu diskreten digitalen Daten dar. Bei diesem Dateninterpolationssystem kann eine Differenzierung nur einmal im gesamten Bereich durchgeführt werden und eine Samplingfunktion wird so verwendet, dass zwei Samplingpunkte jeweils vor und nach einer Interpolationsposition, d. h. insgesamt 4 Samplingpunkte, berücksichtigt werden können. Da die Samplingfunktion Werte einer lokalen Unterstützung aufweist, im Gegensatz zur Si-Funktion, die durch sin(πft)/(πft) definiert ist, wobei f eine Samplingfrequenz darstellt, besteht ein Vorteil darin, dass keine Kürzungsfehler auftreten, obgleich nur 4 Stücke von digitalen Daten beim Interpolationsvorgang verwendet werden.
Im allgemeinen wird ein Oversampling durchgeführt, indem man einen digitalen Filter verwendet, bei dem die Wellenformdaten der vorerwähnten Samplingfunktion auf einen Abgreifkoeffizienten eines FIR-Filters (Filter mit begrenztem Impulsansprechverhalten) eingestellt wird.
Bei Anwendung der Oversampling-Technik zur Durchführung eines Interpolationsvorgangs für diskrete digitale Daten unter Verwendung des vorerwähnten digitalen Filters kann ein Tiefpassfilter mit einer mäßigen Dämpfungscharakteristik verwendet werden. Daher kann sich die Phasencharakteristik mit einem Tiefpassfilter einer linearen Phasencharakteristik annähern und das Sampling-Aliasing-Geräusch verringert werden. Diese Effekte sind bei einer höheren Oversampling-Frequenz ausgeprägter. Wenn jedoch die Samplingfrequenz höher wird, steigt die Leistung des digitalen Filters und die Samplinghalteschaltung wird ebenfalls beschleunigt. Daher ist es erforderlich, teure Bauteile, die für den raschen Vorgang geeignet sind, zu verwenden, wodurch die Kosten für die erforderlichen Bauteile erhöht werden. wenn ferner die Samplingfrequenz hoch ist (beispielsweise mehrere MHz), wie im Fall von Bilddaten, ist es erforderlich, einen digitalen Filter oder eine Samplinghalteschaltung unter Verwendung von Bauteilen, die mit einigen 10 MHz bis mehreren 100 MHz betrieben werden, zu konfigurieren, was sich nicht leicht realisieren lässt.
Ferner wird trotz der Anwendung der Oversampling-Technik unter Durchleiten einer Signalwellenform in Stufenform durch einen Tiefpassfilter ein glattes analoges Signal erzeugt. Daher lässt sich eine angestrebte lineare Phasencharakteristik bei Verwendung eines Tiefpassfilters nicht realisieren und es ergibt sich eine verzerrte Ausgabewellenform.
Kurze zusammenfassande Darstellung der Erfindung
Erfindungsgemäß ist es gelungen, die vorerwähnten Probleme zu lösen. Ziel der Erfindung ist die Bereitstellung eines Digital-Analog- Konverters, der zur Erzielung einer Ausgabewellenform mit geringerer Verzerrung ohne Beschleunigung des Betriebs der Bauteile befähgt ist.
Demzufolge besteht die vorliegende Erfindung in einem Digital/Analog-Konverter gemäß der Definition in Anspruch 1.
Im erfindungsgemäßen Digital/Analog-Konverter führt eine Multipliziereinheit eine Mehrzahl von Multipliziervorgängen unter Verwendung von mehreren Multiplikatoren an einer Mehrzahl von digitalen Daten, die in vorgegebenen Abständen eingegeben werden, durch, und unter Verwendung der Mehrzahl von Multiplikationsergebnissen werden Sprungfunktionen (Stufenfunktionen) entsprechend den jeweils eingegebenen digitalen Daten erzeugt. Nachdem die stufenweise Spannungswellenform-Erzeugungseinheit eine stufenweise analoge Spannung entsprechend den digitalen Daten erzeugt hat, die von der Addiereinheit durch Addieren der Werte der Sprungfunktionen entsprechend den einzelnen digitalen Daten erhalten worden sind, führt eine Mehrzahl von Integriereinheiten mehrmals eine analoge Integration durch, und kontinuierliche analoge Signale, die die Spannungswerte, die den sequenziell eingegebenen jeweiligen digitalen Daten entsprechen, glatt verbinden, werden erzeugt. Somit werden die Sprungfunktionswerte entsprechend den sequenziell eingegebenen mehreren Stücken von digitalen Daten aufaddiert und anschließend wird das Additionsergebnis in eine analoge Spannung umgewandelt und integriert, wodurch man sich kontinuierlich verändernde analoge Signale erhält. Im Ergebnis ist es nicht erforderlich, zur Erzielung eines endgültigen analogen Signals einen Tiefpassfilter zu verwenden, und die Gruppenverzögerungscharakteristik wird nicht durch verschiedene Phasencharakteristiken in Abhängigkeit von den anwendbaren Signalfrequenzen beeinträchtigt, so dass eine Ausgabewellenform mit geringerer Verzerrung erhalten werden kann. Im Vergleich zum herkömmlichen, beim Oversampling angewandten Verfahren lassen sich die Kosten der Bauteile verringern, da es nicht erforderlich ist, den Betrieb der Bauteile zu beschleunigen und teure Bauteile zu verwenden.
Es ist erstrebenswert, dass die einzelnen Multiplikatoren, die bei den Multipliziervorgängen von der Multipliziereinheit verwendet werden, jeweils den Werten von Sprungfunktionen entsprechen, die durch mehrfache Differenzierung von stückweisen Polynomen für eine vorgegebene Samplingfunktion, die durch die stückweisen Polynome konfiguriert ist, erhalten worden sind. Dies bedeutet, dass sich durch mehrfache Integration der vorerwähnten Sprungfunktion eine Wellenform, die einer vorgegebenen Samplingfunktion entspricht, erhalten lässt. Daher kann ein Faltungsvorgang unter Verwendung einer Samplingfunktion gleichwertig durch Erzeugen einer Sprungfunktion realisiert werden. Im Ergebnis lässt sich der Inhalt des gesamten Vorgangs vereinfachen und die Anzahl der zur Umwandlung von digitalen Daten in analoge Daten erforderlichen Vorgänge in erfolgreicher Weise verringern.
Ferner ist es erstrebenswert, dass die vorerwähnte Sprungfunktion gleichermaßen auf die positiven und negativen Bereiche eingestellt wird. Somit lässt sich die Divergenz der Integrationsergebnisse der Integriereinheit verhindern.
Ferner ist es erstrebenswert, dass die vorerwähnte Samplingfunktion einen Wert der lokalen Unterstützung aufweist und innerhalb des gesamten Bereiches nur einmal differenzierbar ist. Es wird angenommen, dass ein natürliches Phänomen näherungsweise erreicht wird, wenn der gesamte Bereich nur einmal differenzierbar ist. Durch Einstellen einer geringeren Anzahl der Differenzierungsvorgänge kann die Anzahl der von der Integriereinheit durchgeführten digitalen Integrationsvorgänge verringert werden, wodurch in erfolgreicher Weise die Konfiguration vereinfacht wird.
Ferner ist es erstrebenswert, dass die vorerwähnte Sprungfunktion eine Fläche von acht stückweisen Abschnitten von gleicher Breite mit einem Gewicht von –1, +3, +5, –7, –7, +5, +3 und –1 in einem vorgegebenen Bereich enthält, der fünf Stücken von digitalen Daten, die in gleichen Abständen angeordnet sind, entspricht, und dass die acht Gewichtskoeffizienten als entsprechende Multiplikatoren der Multipliziereinheit festgelegt werden. Da einfache Gewichtskoeffizienten als Multiplikatoren in der Multipliziereinheit verwendet werden können, lässt sich der Multipliziervorgang vereinfachen.
Insbesondere ist es erstrebenswert, dass ein Multipliziervorgang, der in der Multipliziereinheit vorgenommen wird, durch Addieren von digitalen Daten zu einem Operationsergebnis der Exponentenbildung von zwei durch eine Bit-Verschiebung realisiert wird. Da der Multipliziervorgang durch einen Bit-Verschiebungsvorgang und eine Additionsoperation ersetzt werden kann, lässt sich die Konfiguration vereinfachen und das Verfahren lässt sich durch Vereinfachung der Inhalte der Vorgänge beschleunigen.
Ferner ist es erstrebenswert, dass die Anzahl der analogen Integrationsvorgänge zwei beträgt und ein analoges Signal, dessen Spannungsniveau sich wie eine quadratische Funktion verändert, von der Integriereinheit ausgegeben wird. Durch Interpolation eines analogen Signals, das sich wie eine quadratische Funktion zu einem Spannungswert in Entsprechung zu diskreten digitalen Daten verändert, lässt sich eine angestrebte Ausgabewellenform ohne unnötige Hochfrequenzkomponenten und dergl. erhalten.
Kurze Beschreibung der Zeichnungen
1 ist ein Diagramm zur Darstellung einer Samplingfunktion, die bei einer Interpolationsoperation im D/A-Konverter gemäß einer Ausführungsform verwendet wird.
2 ist ein Diagramm zur Darstellung der Beziehung zwischen den Samplingwerten und den Interpolationswerten.
3 ist ein Diagramm zur Darstellung einer durch einmaliges Differenzieren der Samplingfunktion, die in 1 dargestellt ist, erhaltenen Wellenform.
4 ist ein Diagramm zur Darstellung der Wellenform, die durch weitere Differenzierung der in 3 dargestellten polygonalen Linienfunktion erhalten worden ist.
5 ist ein Diagramm zur Darstellung der Konfiguration eines D/A-Konverters einer Ausführungsform.
6 ist eine Darstellung einer detaillierten Konfiguration eines Integrierschaltkreises.
7A bis 7L sind Diagramme zur Darstellung der Operationszeitgebung des D/A-Konverters einer Ausführungsform.
8 ist ein Diagramm zur Darstellung einer detaillierten Konfiguration eines Multiplizierabschnitts.
Beste Ausführungsform zur Durchführung der Erfindung
Nachstehend wird eine Ausführungsform des erfindungsgemäßen D/A-Konverters ausführlich unter Bezugnahme auf die beigefügten Zeichnungen beschrieben. 1 zeigt eine Samplingfunktion, die bei einer Interpolationsoperation im D/A-Konverter gemäß der vorliegenden Ausführungsform verwendet wird. Die Samplingfunktion H(t) ist in WO-99/38090 beschrieben und wird durch die folgenden Ausdrücke wiedergegeben: (–t2 – 4t – 4)/4; –2 ≤ t < –3/2 (3t2 + 8t + 5)/4; –3/2 ≤ t < –1 (5t2 + 12t + 7)/4; –1 ≤ t < –1/2 (–7t2 + 4)/4; –1/2 ≤ t < 0 (–7t2 + 4)/4; 0 ≤ t < 1/2 (5t2 – 12t + 7)/4; 1/2 ≤ t< 1 (3t2 – 8t + 5)/4; 1 ≤ t < 3/2 (–t2 + 4t – 4)/4; 3/2 ≤ t ≤ 2 (1)wobei t = 0, ±1, ±2 die Samplingposition angibt. Die in 1 dargestellte Samplingfunktion H(t) kann nur einmal im gesamten Bereich differenziert werden und stellt eine Funktion lokaler Unterstützung dar, die bei der Samplingposition t = ±2 nach 0 konvergiert. Unter Durchführung eines Überlappungsvorgangs bei Verwendung der Samplingfunktion H(t) auf der Grundlage der einzelnen Samplingwerte lässt sich der Interpolationsvorgang unter Verwendung einer Funktion durchführen, die in den Samplingwerten nur einmal differenzierbar ist.
2 zeigt die Beziehung zwischen den Samplingwerten und den Interpolationswerten. Wie in 2 dargestellt, wird angenommen, dass es sich bei den vier Samplingpositionen um t1, t2, t3 und t4 handelt und der Abstand zwischen zwei benachbarten Samplingpositionen 1 beträgt. Der Interpolationswert y, der der Interpolationsposition t0 zwischen den Samplingpositionen t2 und t3 entspricht, wird durch die folgende Gleichung erhalten. y = Y(t1)·H(1 + a) + Y(t2)·H(a) + Y(t3)·H(1 – a) + Y(t4)·H(2 – a) (2)wobei Y(t) den jeweiligen Samplingwert an der Samplingposition t darstellt. 1 + a, a, 1 – a und 2 – a geben jeweils den Abstand zwischen der Interpolationsposition t0 und jeder der Samplingpositionen t1 bis t4 wieder.
Wie vorstehend beschrieben, lässt sich durch Durchführung einer Faltungsoperation unter Berechnung des Werts der Samplingfunktion H(t), der jedem Samplingwert entspricht, theoretisch ein Interpolationswert von Samplingwerten erhalten. Jedoch handelt es sich bei der in 1 dargestellten Samplingfunktion um ein quadratisches stückweises Polynom, das im gesamten Bereich nur einmal differenzierbar ist. Unter Verwendung dieses Merkmals lässt sich der Interpolationswert in einem weiteren gleichwertigen Verfahrensschritt erhalten.
3 zeigt eine Wellenform, die durch einmaliges Differenzieren der in 1 dargestellten Samplingfunktion erhalten wird. Die in 1 dargestellte Samplingfunktion H(t) ist ein quadratisches stückweises Polynom, das im gesamten Bereich einmal differenzierbar ist. Daher lässt sich durch Durchführung der einmaligen Differenzierung eine polygonale Linienfunktion, die durch die Wellenform einer kontinuierlichen polygonalen Linie gebildet wird, gemäß Darstellung in 3 erhalten.
4 zeigt die Wellenform, die durch weitere Differenzierung der in 3 dargestellten polygonalen Linienfunktion erhalten wird. Jedoch enthält die polygonale Linienwellenform eine Mehrzahl von Eckpunkten und die Differenzierung kann nicht im gesamten Bereich vorgenommen werden. Daher wird die Differenzierung am linearen Bereich zwischen zwei benachbarten Eckpunkten vorgenommen. Durch Differenzieren der in 3 dargestellten polygonalen Linienwellenform lässt sich die Sprungfunktion, die durch die stufenweise Wellenform gebildet wird, gemäß der Darstellung in 4 erhalten.
Somit wird die vorerwähnte Samplingfunktion H(t) einmal im gesamten Bereich differenziert, wodurch man eine polygonale Linienfunktion erhält. Durch weitere Differenzierung der jeweiligen linearen Bereiche der polygonalen Linienfunktion lässt sich eine Sprungfunktion erhalten. Daher lässt sich in umgekehrter Reihenfolge durch Erzeugen der in 4 dargestellten Sprungfunktion und durch deren zweimalige Integration die in 1 erhaltene Samplingfunktion H(t) erhalten.
Bei der in 4 dargestellten Sprungfunktion sind die positiven und negativen Flächen einander gleich und die Summe der Flächen beträgt 0. Dies bedeutet, dass durch mehrmaliges Integrieren einer derartigen Sprungfunktion sich eine Samplingfunktion von lokaler Unterstützung gemäß der Darstellung in 1 erhalten lässt, deren Differenzierbarkeit im gesamten Bereich garantiert ist.
Bei der Berechnung des Interpolationswerts bei der durch die Gleichung (2) dargestellten Faltungsoperation wird der Wert der Samplingfunktion H(t) mit jedem Samplingwert multipliziert. Wenn die Samplingfunktion H(t) durch zweimaliges Integrieren der in 4 dargestellten Sprungfunktion erhalten wird, wird der Wert der beim Integrationsvorgang erhaltenen Samplingfunktion mit jedem Samplingwert multipliziert, oder es lässt sich in gleichwertiger Weise dann, wenn eine Sprungfunktion vor dem Integrationsvorgang erzeugt wird, ein Interpolationswert erhalten, indem man eine Sprungfunktion durch Multiplikation mit jedem Samplingwert erzeugt und den Integrationsvorgang an dem Ergebnis, das bei der Faltungsoperation unter Verwendung der Sprungfunktion erhalten worden ist, zweimal durchführt. Der D/A-Konverter gemäß der vorliegenden Ausführungsform erreicht einen Interpolationswert gemäß den vorstehenden Ausführungen. Dieser Vorgang wird nachstehend ausführlich beschrieben.
5 zeigt die Konfiguration des D/A-Konverters gemäß der vorliegenden Ausführungsform. Der in 5 dargestellte D/A-Konverter ist durch einen Multiplizierabschnitt 1, vier Datenhalteabschnitte 2-1, 2-2, 2-3 und 2-4, vier Datenwähler 3-1, 3-2, 3-3 und 3-4, einen Addierabschnitt 4, einen D/A-Konverter 5 und zwei Integrierschaltungen 6-1 und 6-2 konfiguriert.
Der Multiplizierabschnitt 1 gibt ein Ergebnis der Multiplikation von diskreten digitalen Daten aus, die nacheinander in vorgegebenen Zeitabständen durch einen Multiplikator entsprechend den einzelnen Werten der in 4 dargestellten Sprungfunktion eingegeben werden. Jeder Wert der in 4 dargestellten Sprungfunktionen lässt sich durch zweimaliges Differenzieren eines jeden stückweisen Polynoms der vorerwähnten Gleichung (1) auf folgende Weise erhalten.
–1; –2 ≤ t < –3/2
+3; –3/2 ≤ t < –1
+5; –1 ≤ t < –1/2
–7; –1/2 ≤ t < 0
–7; 0 ≤ t < 1/2
+5; 1/2 ≤ t < 1
+3; 1 ≤ t < 3/2
–1; 3/2 ≤ t ≤ 2
Daher multipliziert der Multiplizierabschnitt 1 die eingegebenen Daten D mit vier Typen des Werts, der den vorerwähnten Sprungfunktionen entspricht, als Multiplikatoren (–1, +3, +5 und –7), wenn der Datenwert D eingegeben wird, und gibt gleichzeitig einen Satz von vier Stück Daten aus, d. h. –D, +3D, +5D und –7D.
Die Datenhalteabschnitte 2-1 bis 2-4 nehmen in zyklischer Weise einen Satz von vier Stück Daten, die vom Multiplizierabschnitt 1 ausgegeben werden, auf und halten die Daten bis zur nächsten Datenaufnahme. Zum Beispiel wird ein Satz von vier Stück Daten, die vom Multiplizierabschnitt 1 entsprechend den ersten Eingabedaten ausgegeben werden, aufgenommen und im Datenhalteabschnitt 2-1 gehalten. Ein Satz von vier Stück Daten, die vom Multiplizierabschnitt 1 entsprechend den zweiten Eingabedaten ausgegeben werden, wird aufgenommen und im Datenhalteabschnitt 2-2 gehalten. Gleichermaßen wird jeweils ein Satz von vier Stück Daten, die vom Multiplizierabschnitt 1 entsprechend den dritten und vierten Eingabedaten ausgegeben werden, aufgenommen und in den Datenhalteabschnitten 2-3 bzw. 2-4 gehalten. Wenn ein Zyklus der Datenhalteoperation in den Datenhalteabschnitten 2-1 bis 2-4 beendet ist, werden die nächsten Ausgabedaten aus dem Multiplizierabschnitt 1 entsprechend den fünften Eingabedaten aufgenommen und vom Datenhalteabschnitt 2-1, der die Daten zunächst gehalten hat, gehalten. Somit werden Sätze von vier Stück Daten, die sequenziell vom Multiplizierabschnitt 1 entsprechend den Eingabedaten ausgegeben werden, zyklisch von den Datenhalteabschnitten 2-1 und dergl. gehalten.
Die Datenwähler 3-1 bis 3-4 geben Daten aus, deren Werte sich stufenweise entsprechend einer Sprungfunktion verändern, indem sequenziell vier Stücke von Daten gelesen werden, die eins zu eins entsprechend den Datenhalteabschnitten 2-1 bis 2-4 in einer vorgegebenen Reihenfolge gehalten werden. Wenn in der Praxis beispielsweise vier Stücke von Daten (–D, +3D, +5D und –7D), die durch Multiplizieren des Datenwerts D durch die vorerwähnten vier Typen von Multiplikatoren erhalten worden sind, im Datenhalteabschnitt 2-1 gehalten werden, liest der Datenwähler 3-1 in zyklischer Weise die gehaltenen digitalen Daten in der Reihenfolge –D, +3D, +5D, –7D, –7D, +5D, +3D und –D in vorgegebenen Zeitabständen, wodurch die Daten von Sprungfunktionen mit einem Wert, der proportional zum eingegebenen Datenwert D ist, ausgegeben werden.
Der Addierabschnitt 4 addiert in digitaler Weise die Werte der Sprungfunktionen, die von den vier Datenwählern 3-1 bis 3-4 ausgegeben werden. Der D/A-Konverter 5 erzeugt eine konstante analoge Spannung entsprechend den stufenweisen digitalen Daten, die vom Addierabschnitt 4 ausgegeben werden. Da der D/A-Konverter 5 eine konstante analoge Spannung, die proportional zum eingegebenen digitalen Datenwert ist, erzeugt, lässt sich eine Ausgabespannung in Stufenform erhalten.
Die zwei seriell verbundenen Integrierschaltungen 6-1 und 6-2 führen zwei Integrationsvorgänge an der ausgegebenen Spannung, die in Form von Stufen, die am Ausgangsterminal des D/A-Konverters 5 auftreten, durch. Eine sich linear ändernde Ausgangsspannung (ähnlich einer linearen Funktion) wird von der Integrierschaltung 6-1 in der ersten Stufe erhalten, und eine Ausgangsspannung, die sich wie eine quadratische Funktion verändert, wird von der Integrierschaltung 6-2 in der folgenden Stufe erhalten. Wenn somit mehrere Stücke von digitalen Daten in vorgegebenen Abständen in den Multiplizierabschnitt 1 eingegeben werden, werden von der Integrierschaltung 6-2 in der folgenden Stufe kontinuierliche analoge Signale erhalten, die die Spannungswerte, die den jeweiligen Stücken von digitalen Daten entsprechen, zu einer glatten Kurve, die nur einmal differenzierbar ist, verbinden.
6 zeigt ein Beispiel einer praktischen Konfiguration einer Integrierschaltung. In 6 ist ein Beispiel einer praktischen Konfiguration der Integrierschaltung 6-1 dargestellt, wobei aber auch die Integrierschaltung 6-2 in einer ähnlichen Konfiguration realisiert werden kann. Bei der in 6 dargestellten Integrierschaltung 6-1 handelt es sich um eine übliche analoge Integrierschaltung, die einen Operationsverstärker 61, einen Kondensator 62 und einen Widerstand 63 umfasst. Ein vorgegebener Integriervorgang wird an der an einen Anschluss des Widerstands 63 angelegten Spannung durchgeführt.
Der vorerwähnte Multiplizierabschnitt 1 entspricht der Multipliziereinheit, die Kombinationen des Datenhalteabschnitts 2-1 oder dergl. und des Datenwählers 3-1 oder dergl. entsprechen der Sprungfunktionserzeugungseinheit, der Addierabschnitt 4 entspricht der, Addiereinheit, der D/A-Konverter entspricht der stufenweisen Spannungswellenform-Erzeugungseinheit und die Integrierabschnitte 6-1 und 6-2 entsprechen der Integriereinheit.
7A bis 7L sind Diagramme zur Darstellung der Operationszeitgebung des Oversampling-Schaltkreises dieser Ausführungsform. Wie in 7A dargestellt, halten dann, wenn die digitalen Daten D₁, D₂, D₃ ... in einem konstanten Zeitabstand eingegeben werden, die einzelnen Datenhalteabschnitte 2-1 bis 2-4 in zyklischer Weise vier Daten entsprechend diesen digitalen Daten D₁, D₂, D₃, ... Speziell nimmt der Datenhalteabschnitt 2-1 vier Daten –D₁, +3D₁, +5D₁, –7D₁, die aus dem Multiplizierabschnitt 1 entsprechend dem ersten Eingabedatenwert D₁ ausgegeben werden, auf und hält die Daten, bis die eingegebenen digitalen Daten in den Kreislauf eingeführt werden (oder bis vier Daten entsprechend einem fünften Eingabedatenwert D₅ (–D₅, +3D₅, +5D₅, –7D₅) eingegeben werden) (7B). Der Datenwähler 3-1 liest vier Daten entsprechend dem ersten Eingabedatenwert D₁ in vorgegebener Reihenfolge aus und erzeugt eine Sprungfunktion mit einem Wert, der proportional zum eingegebenen Datenwert D₁ ist (7C).
Gleichermaßen nimmt der Datenhalteabschnitt 2-2 vier Daten –D₂, +3D₂, +5D₂, –7D₂, die vom Multiplizierabschnitt 1 entsprechend dem zweiten eingegebenen Datenwert D₂ ausgegeben werden, auf und hält die Daten, bis die eingegebenen digitalen Daten im Kreislauf geführt werden (oder bis vier Daten entsprechend einem sechsten Eingabedatenwert D₆ eingegeben werden) (7D). Der Datenwähler 3-2 liest vier Daten entsprechend dem zweiten eingegebenen Datenwert D₂ in vorgegebener Reihenfolge aus und erzeugt eine Sprungfunktion mit einem Wert, der proportional zum eingegebenen Datenwert D₂ ist (7E).
Der Datenhalteabschnitt 2-3 nimmt vier Daten –D₃, +3D₃, +5D₃, –7D₃, die vom Multiplizierabschnitt 1 entsprechend dem dritten eingegebenen Datenwert D₃ ausgegeben werden, auf und hält die Daten, bis die eingegebenen digitalen Daten in den Kreislauf eingeführt werden (oder bis vier Daten entsprechend einem siebten Eingabedatenwert D₇ eingegeben werden) (7F). Der Datenwähler 3-3 liest vier Daten entsprechend dem dritten eingegebenen Datenwert D₃ in vorgegebener Reihenfolge aus und erzeugt eine Sprungfunktion mit einem Wert, der proportional zum eingegebenen Datenwert D₃ ist (7G).
Der Datenhalteabschnitt 2-4 nimmt vier Daten –D₄, +3D₄, +5D₄, –7D4, die vom Multiplizierabschnitt 1 entsprechend dem vierten eingegebenen Datenwert D₄ ausgegeben werden, auf und hält die Daten, bis die eingegebenen digitalen Daten im Kreislauf geführt werden (oder bis vier Daten entsprechend einem achten Eingabedatenwert D₈ eingegeben werden) (7A). Der Datenwähler 3-4 liest vier Daten entsprechend dem vierten eingegebenen Datenwert D₄ in vorgegebener Reihenfolge aus und erzeugt eine Sprungfunktion mit einem Wert, der proportional zum eingegebenen Datenwert D₄ ist (7I).
Der Addierabschnitt 4 addiert Werte von Sprungfunktionen, die von jedem von vier Datenwählern 3-1 bis 3-4 auf diese Weise ausgegeben werden. Im übrigen stellt die Sprungfunktion, die von jedem der Datenwähler 3-1 bis 3-4 gemäß der Darstellung in 4 erzeugt wird, eine Funktion einer lokalen Unterstützung mit acht stückweisen Abschnitten dar, die bei jeweils 0,5 von einem Bereich der Samplingposition t = –2 bis +2 unterteilt sind, worin die Samplingfunktion von 1 endliche Werte hat. Beispielsweise werden ein erster stückweiser Abschnitt, ein zweiter stückweiser Abschnitt, ..., und ein achter stückweiser Abschnitt in einer Richtung von der Samplingposition t = –2 bis +2 definiert.
Speziell addiert der Addierabschnitt 4 zunächst einen Wert (+3D₁) entsprechend dem siebten stückweisen Abschnitt, der vom Datenwähler 3-1 ausgegeben wird, einen Wert (–7D₂), entsprechend dem fünften stückweisen Abschnitt, der vom Datenwähler 3-2 ausgegeben wird, einen Wert (+5D₃), entsprechend dem dritten stückweisen Abschnitt, der vom Datenwähler 3-3 ausgegeben wird, und einen Wert (–D₄), entsprechend dem ersten stückweisen Abschnitt, der vom Datenwähler 3-4 ausgegeben wird, um ein Additionsergebnis (+3D₁ –7D₂ +5D₃ –D₄) auszugeben.
Anschließend addiert der Addierabschnitt 4 einen Wert (–D₁), entsprechend dem achten stückweisen Abschnitt, der vom Datenwähler 3-1 ausgegeben wird, einen Wert (+5D₂), entsprechend dem sechsten stückweisen Abschnitt, der vom Datenwähler 3-2 ausgegeben wird, einen Wert (–7D₃), entsprechend dem vierten stückweisen Abschnitt, der vom Datenwähler 3-3 ausgegeben wird, und einen Wert (+3D₄), entsprechend dem zweiten stückweisen Abschnitt, der vom Datenwähler 3-4 ausgegeben wird, um ein Additionsergebnis (–D₁ +5D₂ –7D₃ +3D₄) auszugeben.
Wenn somit die Additionsergebnisse sequenziell in Form von Stufen aus dem Addierabschnitt 4 ausgegeben werden, erzeugt der D/A-Konverter 5 eine analoge Spannung auf der Grundlage des Additionsergebnisses (digitaler Datenwert). Da der D/A-Konverter 5 eine konstante analoge Spannung, die proportional zum Wert des eingegebenen digitalen Datenwerts ist, erzeugt, lässt sich eine Ausgabewellenform erhalten, die durch sich entsprechend den eingegebenen digitalen Daten stufenweise verändernde Spannungswerte gebildet werden (7J).
Wenn der D/A-Konverter 5 eine Wellenform mit einem stufenweisen Spannungsniveau ausgibt, gibt die Integrierschaltung 6-1 in der vorhergehenden Stufe durch Integration der Wellenform eine polygonale Linienwellenform aus (7K), die Integrierschaltung 6-2 in der anschließenden Stufe führt eine weitere Integration der polygonalen Linienwellenform durch und erzeugt eine Ausgangsspannung, die die Spannungswerte, die den digitalen Daten D₂ und D₃ entsprechen, zu einer glatten Kurve, die nur einmal differenzierbar ist, verbindet (7L).
Somit hält der D/A-Konverter gemäß der vorliegenden Ausführungsform die vier Multiplikationsergebnisse als eine Einheit entsprechend den jeweils eingegebenen digitalen Daten in den vier Datenhalteabschnitten 2-1 bis 2-4 in zyklischer Weise. Die Datenwähler 3-1 bis 3-4 lesen die vier gehaltenen Daten in vorgegebener Reihenfolge aus, wodurch sie die Sprungfunktionen erzeugen. Anschließend addiert der Addierabschnitt 4 die Werte der Sprungfunktion unter Entsprechung zu den vier Eingabedaten. Der D/A-Konverter 5 erzeugt eine analoge Spannung entsprechend dem Additionsergebnis und anschließend können die beiden Integrierschaltungen 6-1 und 6-2 zwei Integriervorgänge durchführen, wodurch kontinuierliche analoge Signale, die die Spannungswerte entsprechend den eingegebenen digitalen Daten glatt verbinden, erzeugt werden.
Die kontinuierlichen analogen Signale lassen sich erhalten, indem man Stufenfunktionen, die den vier Stücken von eingegebenen digitalen Daten entsprechen, erzeugt, die Werte der Stufenfunktionen addiert, eine analoge Spannung, die dem Additionsergebnis entspricht, erzeugt und zwei Integrationsvoränge durchführt. Daher sind die herkömmliche Samplinghalteschaltung oder der herkömmliche Tiefpassfilter nicht erforderlich, wodurch eine Beeinträchtigung einer linearen Phasencharakteristik verhindert wird, die Verzerrung einer Ausgabewellenform verringert wird und eine angestrebte Gruppenverzögerungscharakteristik realisiert wird.
Da ferner der herkömmliche Oversampling-Vorgang nicht durchgeführt wird, ist es lediglich erforderlich, eine vorgegebene Betriebsgeschwindigkeit in Abhängigkeit von den Zeitabständen der eingegebenen digitalen Daten zu garantieren. Da die Durchführung von Hochgeschwindigkeits-Signalverarbeitungen nicht erforderlich ist, sind keine kostspieligen Bauteile erforderlich.
Beispielsweise führt der herkömmliche D/A-Konverter einen Oversampling-Vorgang durch, um eine Pseudofrequenz vom 1024-fachen der Samplingfrequenz zu erhalten, so dass Betriebsgeschwindigkeiten der entsprechenden Bauteile je nach den Pseudofrequenzen erforderlich sind. Daten ist es für den D/A-Konverter der vorliegenden Ausführungsform lediglich erforderlich, die Multiplizierer oder die Addierer jeweils mit einer Frequenz, die dem 2-fachen der Samplingfrequenz entspricht, zu betreiben. Infolgedessen ist es möglich, die Betriebsgeschwindigkeiten der entsprechenden Bauteile stark zu verringern.
8 zeigt die ausführliche Konfiguration des in 5 dargestellten Multiplizierabschnittes 1. Der in 8 dargestellte Multiplizierabschnitt 1 umfasst zwei Inverter 10 und 11 zum Invertieren der Logik der einzelnen Bits der Eingabedaten und zum Ausgeben des Ergebnisses, einen Multiplizierer 12 zum Multiplizieren mit dem Multiplikator 2, einen Multiplizierer 13 zum Multiplizieren mit dem Multiplikator 4, einen Multiplizierer 14 zum Multiplizieren mit dem Multiplikator 8 und vier Addierglieder 15, 16, 17 und 18.
Wenn beispielsweise der Datenwert D₁ in den Multiplizierabschnitt 1, der die vorstehend erwähnte Konfiguration aufweist, eingegeben wird, gibt der Inverter 10 den durch Invertieren der Logik der einzelnen Bits des eingegebenen Datenwerts D₁ aus, der Addierer 15 addiert den Wert 1 zum niedrigsten Bit eines jeden Stückes der Ausgabedaten, wodurch man das Komplement des eingegebenen Datenwerts D₁ erhält. Dieser zeigt in äquivalenter Weise den Wert (–D₁), der durch Multiplizieren des eingegebenen Datenwerts D₁ mit –1 erhalten worden ist. Ferner gibt der Multiplizierer 12 einen Wert (+2D₁) aus, der das 2-fache des Werts des eingegebenen Datenwerts D₁ beträgt, und der Addierer 16 addiert den ursprünglich eingegebenen Datenwert D₁ zu diesem Datenwert, wodurch man den Wert (+3D₁) erhält, der das 3-fache des angegebenen Datenwerts D₁ beträgt. Gleichermaßen gibt der Multiplizierer 13 einen Wert (+4D₁) aus, der das 4-fache des eingegebenen Datenwerts D₁ beträgt, und der Addierer 17 addiert den Wert zum ursprünglich eingegebenen Datenwert D₁, wodurch man einen Wert (+5D₁) erhält, der das 5-fache des eingegebenen Datenwerts D₁ beträgt. Außerdem gibt der Multiplizierer 14 einen Wert (+8D₁) aus, der das 8-fache des eingegebenen Datenwerts D₁ beträgt. Der Inverter 11 invertiert die Logik der einzelnen Bits der ausgegebenen Daten und der Addierer 18 addiert den ursprünglich eingegebenen Datenwert D₁ zum invertierten Datenwert. Der Addierer 18 weist ein gültiges Übertragterminal C auf und addiert 1 zum niedrigsten Bit des ausgegebenen Datenwerts des Inverters 11, wodurch man das Komplement des ausgegebenen Datenwerts des Inverters 11 erhält. Daher lässt sich ein Wert (–7D₁) erhalten, der das –7-fache des eingegebenen Datenwerts D₁ beträgt, indem man den ursprünglich eingegebenen Datenwert D₁ zum Wert (–8D₁), der das –8-fache des eingegebenen Datenwerts D₁ beträgt, mittels des Addierers 18 addiert.
Da die Multiplikatoren Zweierpotenzen sind, können die vorerwähnten drei Multiplikatoren 12, 13 und 14 den Multipliziervorgang lediglich durch Vornahme einer Bit-Verschiebungsoperation durchführen. Somit wird durch Kombination des Multipliziervorgangs der Zweierpotenz durch die Bit-Verschiebung mit dem Addiervorgang der Multipliziervorgang durch vier Multiplikatoren vorgenommen, was die Konfiguration vereinfacht.
Die vorliegende Erfindung ist nicht auf die vorerwähnte Ausführungsform beschränkt. Es können verschiedene Typen von Ausführungsformen innerhalb des Erfindungsgedankens realisiert werden. Beispielsweise wird gemäß der vorerwähnten Ausführungsform eine Samplingfunktion als eine Funktion von lokaler Unterstützung definiert, die im gesamten Bereich nur einmal differenzierbar ist, wobei aber die Anzahl der Differenzierungen auf einen Wert von 2 oder mehr eingestellt werden kann. In diesem Fall soll die Anzahl der Integrierschaltungen der Anzahl der Differenzierungen entsprechen.
Die Samplingfunktion dieser Ausführungsform konvergiert bei t = ±2 nach Null, wie in 1 dargestellt ist, kann aber auch bei t = ±3 oder darüber nach Null konvergieren. Beispielsweise können im Fall einer Samplingfunktion, die bei t = ±3 nach Null konvergiert, sechs Datenhalteabschnitte und sechs Datenwähler in dem in 5 dargestellten D/A-Konverter enthalten sein, um eine Interpolation für die sechs digitalen Daten vorzunehmen.
Ferner besteht keine Beschränkung auf den Interpolationsvorgang unter Verwendung einer Samplingfunktion von lokaler Unterstützung, vielmehr kann unter Verwendung einer Samplingfunktion, die endliche Male mit einem vorgegebenen Wert im Bereich von –∞ bis +∞ differenzierbar ist, ein Interpolationsvorgang nur für mehrere digitale Daten, entsprechend der endlichen Samplingposition, durchgeführt werden. Beispielsweise kann unter der Annahme, dass die Samplingfunktion durch ein quadratisches stückweises Polynom definiert ist, eine vorgegebene Sprungfunktion erhalten werden, indem man jedes stückweise Polynom zweimal differenziert. Somit wird eine Spannung unter Verwendung dieser Stufenfunktionswellenform kombiniert und eine erhaltene Spannung wird zweimal integriert, um ein analoges Signal zu erhalten, das die den Spannungen entsprechenden digitalen Daten glatt verbindet.
Gewerbliche Verwertbarkeit
Wie vorstehend beschrieben, werden erfindungsgemäß die Werte der Sprungfunktionen entsprechend sequenziell eingegebenen mehreren Stücken von digitalen Daten aufaddiert und anschließend wird das Additionsergebnis in eine analoge Spannung umgewandelt und integriert, wodurch man sich kontinuierlich verändernde analoge Signale erhält. Demzufolge besteht keine Notwendigkeit zur Verwendung eines Tiefpassfilters, um schließlich ein analoges Signal zu erhalten. Somit ergibt sich keine Beeinträchtigung der Gruppenverzögerungscharakteristik, die durch variable Phasencharakteristiken in Abhängigkeit von der Frequenz eines zu verarbeitenden Signals verursacht werden, und es lässt sich eine Ausgabewellenform mit geringerer Verzerrung erhalten. Da ferner keine Notwendigkeit zur Beschleunigung der Betriebsgeschwindigkeit von Bauteilen und keine Notwendigkeit zur Verwendung von teuren Bauteilen besteht, ist es im Vergleich zum herkömmlichen Verfahren, das sich des Oversamplingvorgangs bedient, möglich, die Bauteilkosten zu verringern.

Claims

Digital/Analog-Konverter, umfassend: eine Multipliziereinheit (1) zur Durchführung einer Mehrzahl von Multipliziervorgängen an mehreren Stücken von in vorgegebenen Zeitabständen eingegebenen digitalen Daten; eine Mehrzahl von Funktionserzeugungseinheiten (2-1, ... 2-4, 3-1, ... 3-4)); und eine Addiereinheit (4); dadurch gekennzeichnet, dass die Multipliziereinheit (1) zur Durchführung der Multipliziervorgänge unter Verwendung von mehreren Multiplizierern geeignet ist; die Funktionserzeugungseinheiten (2-1, ... 2-4, 3-1, ... 3-4) zur Erzeugung von Stufenfunktionen entsprechend den mehreren Stücken von digitalen Daten unter Verwendung von mehreren, durch die Multipliziereinheit (1) erhaltenen Multiplikationsergebnissen in Synchronisation mit einer Eingabezeitgebung jedes der mehreren Stücke von digitalen Daten geeignet sind; die Addiereinheit (4) zur Durchführung eines Vorgangs zum Addieren von Werten der durch die Mehrzahl von Stufenfunktionserzeugungsseinheiten (2-1, ... 2-4, 3-1, ... 3-4) erzeugten Stufenfunktionen geeignet ist; und der Digital/Analog-Konverter ferner folgendes umfasst: eine Stufenspannungs-Wellenformerzeugungseinheit (5) zur Erzeugung eines stufenweisen analogen Spannungssignals entsprechend den digitalen Daten, die durch die Addiereinheit (4) erhalten worden sind; und eine Integriereinheit (6-1, 6-2) zur mehrfachen Durchführung einer analogen Integration an dem stufenweisen analogen Spannungssignal, das durch die Stufenspannungs-Wellenformerzeugungseinheit (5) erzeugt worden ist.
Digital/Analog-Konverter nach Anspruch 1, dadurch gekennzeichnet, dass jeder der beim Multipliziervorgang durch die Multipliziereinheit (1) verwendeten Multiplizierer jedem der Werte der Stufenfunktionen entspricht, die durch mehrfaches Differenzieren von stückweisen Polynomen, die eine vorgegebene Samplingfunktion H(t) bilden, erhalten worden sind.
Digital/Analog-Konverter nach Anspruch 2, wobei die Stufenfunktion eine positive Region und eine negative Region umfasst, die so eingestellt sind, dass sie flächengleich sind.
Digital/Analog-Konverter nach Anspruch 3, wobei die Samplingfunktion H(t) über den gesamten Bereich nur einmal differenzierbar ist und bei t = ±2 oder ±3 oder darüber nach Null konvergiert.
Digital/Analog-Konverter nach Anspruch 2, dadurch gekennzeichnet, dass die Stufenfunktion aus acht stückweisen Abschnitten von gleicher Breite mit einem Gewicht von –1, +3, +5, –7, –7, +5, +3 und –1 in einem vorgegebenen Bereich besteht, entsprechend fünf der digitalen Daten, die in gleichen Abständen angeordnet sind, und dass die acht Gewichtskoeffizienten als Multiplikatoren in der Multipliziereinheit (1) festgelegt werden.
Digital/Analog-Konverter nach Anspruch 5, dadurch gekennzeichnet, dass der in der Mulipliziereinheit (1) durchgeführte Multipliziervorgang realisiert wird, indem die digitalen Daten zu einem Operationsergebnis der Exponentenbildung von zwei durch eine Bit-Verschiebung addiert werden.
Digital/Analog-Konverter nach einem der vorstehenden Ansprüche 5, dadurch gekennzeichnet, dass die Anzahl der analogen Integrationen zwei beträgt und das analoge Signal, dessen Spannungsniveau sich wie eine quadratische Funktion ändert, von der Integrationseinheit (6-1, 6-2) ausgegeben wird.