WO1999066642A1

WO1999066642A1 - Convertisseur numerique/analogique

Info

Publication number: WO1999066642A1
Application number: PCT/JP1999/003047
Authority: WO
Inventors: Yukio Koyanagi; Kazuo Toraichi
Original assignee: Niigata Seimitsu Co., Ltd.; Fluency Research & Development Co., Ltd.
Priority date: 1998-06-17
Filing date: 1999-06-08
Publication date: 1999-12-23
Also published as: CN1305663A; JP3992845B2; JP2000013226A; EP1096688B1; HK1037281A1; EP1096688A4; DE69921327T2; CN1192484C; DE69921327D1; US6763407B1; TW507134B; EP1096688A1

Description

明細書デジタル一アナログ変換器技術分野

本発明は、離散的なデジタルデータを連続的なアナログ信号に変換するデジ夕ルーアナログ変換器に関する。なお、本明細書においては、関数の値が局所的な領域で 0以外の有限の値を有し、それ以外の領域で 0となる場合を「有限台」と称して説明を行うものとする。背景技術

最近のデジ夕ルオーディオ装置、例えば C D (コンパクトディスク）プレーヤ等においては、離散的な音楽データ（デジタルデータ）から連続的なアナログの音声信号を得るためにオーバーサンプリング技術を適用した D /A (デジタル一アナログ）変換器が用いられている。このような D /A変換器は、入力されるデジタルデータの間を補間して擬似的にサンプリング周波数を上げるために一般にはデジタルフィル夕が用いられており、各補間値をサンプルホールド回路によつて保持して階段状の信号波形を生成した後にこれをローパスフィル夕に通すことによって滑らかなアナログの音声信号を出力している。

ところで、 D /A変換器に含まれるデジタルフィルタによるデータ補間は、一般には s i n c関数と称される標本化関数を用いて行われる。図 1 6は、 s i n c関数の説明図である。 s i n e関数は、ディラックのデルタ関数を逆フーリエ変換したときに現れるものであり、標本化周波数を f としたときに s i n ( 7t f t ) / ( Tr f t ) で定義される。この s i n c関数は、 t = 0の標本点のみで 1 になり、他の全ての標本点では 0となる。

従来は、この s i n c関数の波形データを F I R (finite impulse response ) フィルタのタップ計数に設定したデジタルフィル夕を用いることにより、ォーバーサンプリングを行っている。

ところで、デジタルフィルタによって離散的な音声データ間の補間演算を行うオーバ一サンプリング技術を用いると、減衰特性がなだらかなローパスフィル夕を用いることができるため、口一パスフィル夕による位相特性を直線位相特性に近づけるとともに標本化折返し雑音を低減することが可能になる。このような効果は擬似的なサンプリング周波数を上げれば上げるほど顕著になるが、サンプリング周波数を上げるとそれだけデジタルフィル夕ゃサンプルホールド回路の処理速度も高速化されるため、高速化に適した高価な部品を使用する必要があり、部品コストの上昇を招く。また、画像データのように本来のサンプリング周波数自体が高い場合（例えば数 M H z ) には、これをオーバ一サンプリングするには数十 M H zから数百 M H zで動作可能な部品を用いてデジタルフィル夕ゃサンプルホールド回路を構成する必要があり、その実現が容易ではなかった。

また、オーバーサンプリング技術を用いた場合であっても、最終的には階段状の信号波形をローパスフィルタに通して滑らかなアナログ信号を生成しているため、口一パスフィルタを用いている限り厳密な意味での直線位相特性を持たせることができなかった。また、上述した s i n e関数は、 ±∞で 0に収束する関数であるため、正確な補間値を求めようとすると、全てのデジタルデ一夕の値を考慮する必要があるが、実際は回路規模等の都合から、考慮するデジタルデータの範囲を限定してデジタルフィルタのタップ係数の数が設定されており、得られる補間値には打ち切り誤差が含まれていた。

このように、オーバーサンプリング技術を適用した従来の D / A変換器は、擬似的にサンプリング周波数を上げるために高速な部品が必要であって、コスト高を招いたり、あるいは実現が容易ではなかった。また、ローパスフィルタを通すため位相特性の劣化があり、しかも s i n c関数を適用したデジタルフィルタを用いているため打ち切り誤差が含まれ、これらに対応した出力波形の歪みが生じていた。発明の開示

本発明は、このような点に鑑みて創作されたものであり、その目的は、部品の動作速度を上げることなく歪みの少ない出力波形を得ることができるデジタル一アナログ変換器を提供することにある。本発明のデジ夕ルーアナログ変換器は、入力されたデジタルデ一夕のそれぞれに対応する電圧レベルを有する所定の階段関数波形を発生させてこれらを合成した後に複数回のアナログ積分を行うことによって、順に入力される各デジタルデ —夕に対応する電圧をなめらかにつなぐ連続したアナログ信号を発生する。このように、順に入力される複数のデジタルデータに対応する所定の階段関数波形を発生させてこれらの波形を合成し、その後この合成波形を積分することにより連続的に変化するアナログ信号が得られるため、最終的なアナログ信号を得るために口一パスフィル夕を用いる必要がなく、扱う信号の周波数によって位相特性が異なるために群遅延特性が悪化するといつたことがなく、歪みの少ない出力波形を得ることができる。また、オーバーサンプリングを行っていた従来の手法に比ベると、部品の動作速度を上げる必要がないため、高価な部品を使用する必要がなく、部品コストの低減が可能になる。

特に、上述した階段関数波形は、区分多項式によって構成された所定の標本化関数について、各区分多項式を複数回微分することにより得られる波形を用いることが好ましい。すなわち、反対にこの階段関数波形を複数回積分することにより、所定の標本化関数に対応した波形を得ることができるため、標本化関数による畳み込み演算を、階段関数波形を合成することによって等価的に実現することが可能になり、処理内容を単純化することができるため、デジタルデータをアナ口グ信号に変換するために必要な処理量の低減が可能になる。

また、上述した標本化関数は、全域が 1回だけ微分可能であって有限台の値を有することが好ましい。自然界に存在する各種の信号は、滑らかに変化しているため微分可能性が必要であると考えられるが、その微分可能回数は必ずしも無限回である必要はなく、むしろ 1回だけ微分可能であれば充分に自然現象を近似できると考えられる。このように、有限回微分可能であって有限台な標本化関数を用いることにより数々の利点があるが、従来はこのような条件を満たす標本化関数が存在しないと考えられていた。ところが、本発明者の研究によって、上述した条件を満たす関数が見いだされた。

具体的には、上述した標本化関数は、標本位置 tが— 2から + 2までの間で 0 以外の値を有する有限台の関数であり、一 2≤ t <— 3 / 2については（一 t ² - 4 t - 4 ) /4で、一 3/2≤t <— 1については（3 t ² + 8 t + 5 ) /4 で、一 l≤t <— 1/2については（5 t ² + 1 2 t + 7) /4で、ー 1/2≤ tく 1/2については（一 7 t ² +4) /4で、 l/2≤t < lについては（5 t ² — 12 t + 7) /4で、 l≤t < 3/2については（3 t ² - 8 t + 5 ) / 4で、 3/2 ^t≤2については（一 t ² +4 t— 4) /4で定義されるものを用いることができる。あるいは、このような標本化関数に対応する階段関数波形としては、等間隔に配置された 5つのデジタルデータに対応した所定範囲において、一 1、 + 3、 + 5、 — 7、 — 7、 + 5、 + 3、一 1の重み付けがなされた同じ幅の 8つの区分領域からなっているものを用いることができる。

このように、全域で 1回だけ微分可能な標本化関数を用いることにより、複数の階段関数波形を合成した後に積分処理する回数を減らすことができ、処理量を低減することが可能になる。また、有限台の値を有する標本化関数を用いることにより、この有限台の区間に対応したデジタルデータのみを処理の対象とすればよいため、さらに処理量を低減することができ、しかも有限個のデジタルデ一夕を対象に処理を行った場合の打ち切り誤差の発生を防止することができる。図面の簡単な説明

図 1は、本実施形態の D/A変換器における補間演算に用いられる標本化関数の説明図、

図 2は、標本値とその間の補間値との関係を示す図、

図 3は、図 1に示す標本化関数を用いたデータ補間の説明図、

図 4は、図 1に示した標本化関数を 1回微分した波形を示す図、

図 5は、図 4に示した折れ線関数をさらに微分した波形を示す図、

図 6は、本実施形態の D/ A変換器の構成を示す図、

図 7は、本実施形態の D/ A変換器の動作タイミングを示す図、

図 8は、図 5に示した階段関数波形を発生する階段関数波形発生部の基本構成を示す図、

図 9は、図 8に示した階段関数波形発生部によって発生される階段関数波形と各スィツチのオンオフ切替タイミングとの関係を示す図、図 1 0は、階段関数波形発生部の変形例の構成を示す図、

図 1 1は、図 1 0に示した階段関数波形発生部によって発生される階段関数波形と各スィツチのオンオフ切替タイミングとの関係を示す図、

図 1 2は、図 6に示した D /A変換器の詳細構成を示す図、

図 1 3は、図 1 0に示した階段関数波形発生部を用いた D /A変換器の部分的な構成を示す図、

図 1 4は、タイミング制御部の詳細な構成を示す図、

図 1 5は、図 1 4に示したタイミング制御部の動作タイミングを示す図、図 1 6は、 s i n c関数の説明図である。発明を実施するための最良の形態

本発明を適用した一実施形態の D /A変換器は、デジタルフィルタを用いてォーバ一サンプリングを行った後にサンプルホールド回路、口一パスフィルタを通してアナログ信号を生成するのではなく、階段関数に対応したアナ口グ信号波形を連続的に発生させて畳み込み処理を行い、その結果得られた階段状のァナ口グ波形を積分回路に通すことにより、入力される離散的なデジタルデータの間を連続的に補間するアナログ信号を生成することに特徴がある。以下、一実施形態の D / A変換器について、図面を参照しながら詳細に説明する。

図 1は、本実施形態の D / A変換器における補間演算に用いられる標本化関数の説明図である。図 1に示す標本化関数 H ( t ) は、微分可能性に着目した有限台の関数であり、例えば全域において 1回だけ微分可能であって、横軸に沿った標本位置 tが一 2から + 2の間にあるときに 0以外の有限な値を有する有限台の関数である。また、 H ( t ) は標本化関数であるため、 t = 0の標本位置のみで 1になり、 t = ± l , ± 2の標本位置において 0になるという特徴を有する。上述した各種の条件（標本化関数、 1回だけ微分可能、有限台）を満たす関数 H ( t ) が存在することが本発明者の研究により確かめられている。具体的には、このような標本化関数 H ( t ) は、 3階 Bスプライン関数を F ( t ) としたときに、

H ( t ) =— F ( t + 1 / 2 ) / 4 + F ( t ) — F ( t - 1 ( 1 ) で定義することができるで、 3階 Bスプライン関数 F ( t ) は、

( 4 t ² + 1 2 t + 9 ) /4 ≤ t <- 1/2

- 2 t ² + 3/2 , - l/ , 2≤一t < l/ . 2

(4 t ² - 1 2 t + 9) /4 ； l1//22≤≤tt <<33//22 - (2) で表される。

上述した標本化関数 H (t) は、二次の区分多項式であり、 3階 Bスプライン関数 F ( t ) を用いているため、全域で 1回だけの微分可能性が保証される有限台の関数となっている。また、 t =± l， ± 2の標本位置において 0となる。上述した（ 2 ) 式を（ 1 ) 式に代入して、標本化関数 H (t) を区分多項式の形で求めると、

(- t ² - 4 t ~ 4 ) /4 - 2≤ t < - 3

( 3 t ² + 8 t + 5 ) /4 - 3/2≤ t <- l

( 5 t ² + 1 2 t + 7 ) 一 1 tく— 1/2

(- 7 t - + 4 ) /4 - l/2≤t < l/2

(5 t ² - 1 2 t + 7 ) /4 1 / 2≤ t < 1

( 3 t ² - 8 t + 5 ) /4 1≤ t < 3/2

(- t ² + 4 t - 4 ) /4 3 / 2 < t≤ 2 (3) と表すことができる。

このように、上述した関数 H ( t ) は、標本化関数であって、全域において 1 回だけ微分可能であり、しかも標本位置 t = ± 2において 0に収束する有限台の関数である。したがって、この標本化関数 H ( t ) を用いて各標本値に基づく重ね合わせを行うことにより、標本値間の値を 1回だけ微分可能な関数を用いて補間することができる。

図 2は、標本値とその間の補間値との関係を示す図である。一般に、与えられた各標本値のそれぞれについて補間位置における標本化関数の値を求め、これを用いて畳み込み演算を行うことにより、各標本値の間の中間位置に対応する補間値 yを求めることができる。

従来から用いられている s i n c関数は t =±∞の標本位置で 0に収束する関数であるため、補間値 yを正確に求めようとすると、 t =±∞までの各標本値に対応して補間位置での s i n c関数の値を計算し、これを用いて畳み込み演算を行う必要があった。ところが、本実施形態で用いる標本化関数 H (t) は、 t = ± 2の標本位置で 0に収束するため、補間位置を挟んで前後 2個ずつの標本値を考慮すればよく、演算量を大幅に削減することができる。しかも、それ以外の標本値については、本来考慮すべきであるが演算量や精度等を考慮して無視しているというわけではなく、理論的に考慮する必要がないため、打ち切り誤差は発生しない。

図 3は、図 1に示す標本化関数を用いたデータ補間の説明図である。例えば、図 3 (A) に示す標本位置 t 1における標本値 Y ( t 1 ) について具体的に説明する。補間位置 t 0と標本位置 t 1との距離は、隣接する 2つの標本位置間の距離を正規化して 1とすると、 1 +aとなる。したがって、標本位置 t lに標本化関数 H ( t ) の中心位置を合わせたときの補間位置 t 0における標本化関数の値は H ( 1 + a) となる。実際には、標本値 Y ( t 1 ) に一致するように標本化関数 H ( t ) の中心位置のピーク高さを合わせるため、上述した H ( 1 +a) を Y

( t 1 ) 倍した値 H ( 1 +a) · Y ( t 1 ) が求めたい値となる。

同様にして、図 3 (B) 〜（D) に示すように、他の 3つの標本値に対応して、補間位置 t 0における各演算結果 H (a) · Y (t 2 ) 、 H ( 1— a) · Y (t 3) 、 H (2— a) · Υ (ΐ 4 ) が得られる。このようにして得られた 4つの演算結果 H ( 1 +a) · Y ( t 1 ) , H (a) . Y (t 2 ) 、 H ( l—a) · Υ

(t 3) , H (2 -a) · Y ( t 4 ) を加算して畳み込み演算を行うことにより、補間位置 t 0における補間値 yが求められる。

ところで、上述したように、原理的には各標本値に対応させて標本化関数 H

( t ) の値を計算して畳み込み演算を行うことにより各標本値の間の中間位置に対応する補間値を求めることができるが、図 1に示した標本化関数は全域で 1回だけ微分可能な二次の区分多項式であり、この特徴を利用して、等価的な他の処理手順によって補間値を求めることができる。

図 4は、図 1に示した標本化関数を 1回微分した波形を示す図である。図 1に示した標本化関数 H ( t ) は、全域で 1回微分可能な二次の区分多項式であるため、これを 1回微分することにより、図 4に示すような連続的な折れ線状の波形からなる折れ線関数を得ることができる。

また、図 5は図 4に示した折れ線関数をさらに微分した波形を示す図である。但し、折れ線波形には複数の角点が含まれており、全域で微分することはできないため、隣接する 2つの角点に挟まれた直線部分について微分を行うものとする。図 4に示す折れ線波形を微分することにより、図 5に示すような階段状の波形からなる階段関数を得ることができる。

このように、本実施形態の D / A変換器における補間演算に用いられる標本化関数は、全域を 1回微分して折れ線関数が得られ、この折れ線関数の各直線部分をさらに微分することにより階段関数が得られる。したがって、反対に図 5に示した階段関数を発生させ、これを 2回積分することにより、図 1に示した標本化関数 H ( t ) を得ることができる。

なお、図 5に示した階段関数は正領域と負領域とが等しい面積を有しており、これらを合計した値が 0となる特徴を有している。換言すれば、このような特徴を有する階段関数を複数回積分することにより、図 1に示したような全域における微分可能性が保証された有限台の標本化関数を得ることができる。

ところで、図 3に示した畳み込み演算による補間値の算出では、標本化関数 H ( t ) の値に各標本値を乗算したが、図 5に示した階段関数を 2回積分して標本化関数 H ( t ) を求める場合には、この積分処理によって得られた標本化関数の値に各標本値を乗算する場合の他に、等価的には、積分処理前の階段関数を発生させる際に、各標本値が乗算された階段関数を発生させ、この階段関数を用いて畳み込み演算を行った結果に対して 2回の積分処理を行って補間値を求めることができる。本実施形態の D / A変換器は、このようにして補間値を求めており、次にその詳細を説明する。

図 6は、本実施形態の D /A変換器の構成を示す図である。同図に示す D /A 変換器は、 D /A変換器 1 0、 4つの電圧保持部 1 1— 1、 1 1— 2、 1 1— 3、 1 1— 4、 4つの階段関数波形発生部 1 2 - 1、 1 2— 2、 1 2— 3、 1 2 - 4 , 電圧合成部 1 4、 2つの積分処理部 1 6、 1 8、タイミング制御部 2 0を含んで構成されている。 D/A変換器 1 ◦は、所定の時間間隔で順次入力される離散的なデジタルデ一夕に基づいたアナログ電圧を発生する。この D/A変換器 1 0では、入力されるデジタルデ一夕の値に比例した一定のアナ口グ電圧が発生されるため、入力されるデジタルデータに対応した離散的なパルス状の出力電圧が得られる。

電圧保持部 1 1— 1〜 1 1— 4は、 D/A変換器 1 0の出力端に現れるパルス状の出力電圧を所定のタイミングで巡回的に取り込んで、次の取り込みタイミングが到来するまでその電圧値を保持する。例えば、最初に D/A変換器 10から出力されるパルス状の出力電圧が電圧保持部 1 1一 1に保持され、 2番目に出力されるパルス状の出力電圧が電圧保持部 1 1一 2に保持される。また、 3番目、 4番目に出力されるパルス状の出力電圧が電圧保持部 1 1一 3、 1 1—4に保持される。各電圧保持部 1 1— 1〜 1 1— 4における電圧保持動作が一巡すると、次に D/ A変換器 1 0から出力される 5番目のパルス状の出力電圧は、電圧保持時間が最も長い電圧保持部 1 1— 1に取り込まれて保持される。このようにして、順に入力される各デジタルデータに対応した電圧が電圧保持部 1 1一 1等によつて巡回的に保持される。

階段関数波形発生部 1 2— 1〜 1 2 _ 4は、対応する電圧保持部 1 1一 1〜 1 1一 4による電圧保持動作のタイミングに同期して、それぞれの保持電圧の大きさに比例した電圧レベルを有する階段関数波形を発生する。階段関数波形そのものは図 5に示した形状を有しており、この階段関数波形の電圧レベルが、電圧保持部 1 1一 1〜 1 1—4のそれぞれに保持された電圧値に比例している。図 5に示した階段関数の具体的な値は、上述した（3) 式の各区分多項式を 2回微分することより得ることができ、以下のようになる。

一 1 - 2≤t <- 3/2

3 - 3/2≤t <- l

5 - 1≤ t <- 1/2

一 7 - 1/2≤0

- 7 0≤ t < 1 /2

5 1/2≤ t < 1

3 1 < t < — 1 ； 3 / 2≤ t≤ 2

これらの値は、後段の電圧合成部 1 4において電圧の合成処理を行う場合の重み付け係数に対応しており、その詳細については後述する。

電圧合成部 1 4は、 4つの階段関数波形発生部 1 2— 1〜 1 2— 4の各出力電圧をアナログ的に合成する。縦続接続された 2つの積分処理部 1 6、 1 8は、電圧合成部 1 4の出力端に現れる階段状に変化する出力電圧に対して 2回の積分処理を行う。前段の積分処理部 1 6からは直線状（一次関数的）に変化する出力電圧が得られ、後段の積分処理部 1 8からは二次関数的に変化する出力電圧が得られる。このようにして、複数のデジタルデ一夕が一定間隔で入力されると、後段の積分処理部 1 8からは、各デジタルデータに対応する電圧の間を 1回だけ微分可能な滑らかな曲線で結んだ連続的なアナ口グ信号が得られる。

ところで、上述した階段関数波形発生部 1 2 — 1から出力される階段関数波形は、電圧保持部 1 1 一 1に保持された電圧（入力されたデジタルデータに対応する電圧）に比例した電圧レベルを有するため、この階段関数波形に対して 2つの積分処理部 1 6、 1 8によって積分処理を 2回繰り返すことにより、後段の積分処理部 1 8からは、図 1に示した階段関数と入力されるデジタルデ一夕とを乗算した結果に対応する波形を有する信号が出力される。また、電圧合成部 1 4によつて各階段関数波形発生部 1 2— 1〜 1 2 — 4から出力される階段関数波形に対して電圧の合成を行うということは、それそれの階段関数の値を加算する処理と等価であり、電圧合成部 1 4からは、この加算結果に対応した合成電圧が得られる。

したがって、デジタルデータが一定の時間間隔で入力される場合を考えると、この入力間隔に対応させて各階段関数波形発生部 1 2— 1〜 1 2— 4による階段関数波形の発生開始タイミングをずらし、それぞれにおいて発生した階段関数波形を用いて電圧の合成を行い、その結果に対して 2回の積分処理を行うことにより、デジタルデータに対応した電圧を滑らかに結ぶアナログ信号が得られる。図 7は、本実施形態の D /A変換器の動作タイミングを示す図である。一定の時間間隔でデジタルデータが入力されると、図 7 ( A ) に示すように、 D /A変換器 1 0は、各デジタルデータの値に応じたパルス状のアナログ電圧 V i 、 V ₂ 、 V₃ 、 …を発生する。各電圧保持部 1 1— 1 1 1一 4は、このようにして発生されたパルス状の電圧、 V₂ V₃ 、 …を巡回的に取り込んで保持する。具体的には、電圧保持部 1 1— 1は、最初に発生されるパルス状の電圧を取り込んで、 D/A変換器 1 ◦の出力電圧が一巡するまで（ 5番目のパルス状電圧 V が発生するまで）保持する（図 7 (B) ) 。また、この最初のパルス状電圧 V の保持タイミングに合わせて、階段関数波形発生部 1 2— 1は、この電圧 V に比例した電圧レベルを有する階段関数波形を発生する（図 7 (C) )

同様に、電圧保持部 1 1— 2は、 2番目に発生されるパルス状の電圧 V₂ を取り込んで、 D/A変換器 1 0の出力電圧が一巡するまで（ 6番目のパルス状電圧 V₆ が現れるまで）保持する（図 7 (D) ) 。また、この 2番目のパルス状電圧 V₂ の保持タイミングに合わせて、階段関数波形発生部 1 2— 2は、この電圧 V ₂ に比例した電圧レベルを有する階段関数波形を発生する（図 7 (E) )

電圧保持部 1 1— 3は、 3番目に発生されるパルス状の電圧 V₃ を取り込んで、 D/A変換器 1 0の出力電圧が一巡するまで（ 7番目のパルス状電圧 V₇ が現れるまで）保持する（図 7 (F) ) 。また、この 3番目のパルス状電圧 V₃ の保持タイミングに合わせて、階段関数波形発生部 1 2— 3は、この電圧 V₃ に比例した電圧レベルを有する階段関数波形を発生する（図 7 (G) )

電圧保持部 1 1— 4は、 4番目に発生されるパルス状の電圧 V₄ を取り込んで、 D/A変換器 1 0の出力電圧が一巡するまで（ 8番目のパルス状電圧 V₈ が現れるまで）保持する（図 7 (H) ) 。また、この 4番目のパルス状電圧 V₄ の保持タイミングに合わせて、階段関数波形発生部 1 2— 4は、この電圧 V₄ に比例した電圧レベルを有する階段関数波形を発生する（図 7 ( I ) )

電圧合成部 1 4は、このようにして 4つの階段関数波形発生部 1 2— 1 1 2 一 4のそれそれによつて発生される階段関数波形（アナログ電圧）を合成することにより、等価的に 4つの階段関数波形の加算処理を行う（図 7 (J) ) 4つの階段関数波形が加算されるため、この加算結果も単純な階段関数波形となる。ところで、図 5に示すように、各階段関数波形発生部 1 2 _ 1 1 2— 4によつて発生する階段関数波形は、図 1に示した標本化関数の有限台の範囲である標本位置 t 2 + 2の領域を 0. 5毎に分割した 8つの区分領域を有する有限台の関数である。例えば、標本位置 t =— 2から + 2に向かって順に第 1区分領域、第 2区分領域、 …第 8区分領域とする。

具体的には、まず電圧合成部 1 4は、階段関数波形発生部 1 2 _ 1によって発生される第 7区分領域に対応する電圧（3 V! ) と、階段関数波形発生部 1 2— 2によって発生される第 5区分領域に対応する電圧（― 7 V₂ ) と、階段関数波形発生部 1 2— 3によって発生される第 3区分領域に対応する電圧（5V₃ ) と、階段関数波形発生部 1 2— 4によって発生される第 1区分領域に対応する電圧 (― V₄ ) とを合成して、各電圧値を加算した値（ 3 V - 7 V₂ + 5 V₃ -V ) に対応する合成電圧を発生する。

次に、電圧合成部 1 4は、階段関数波形発生部 1 2— 1から出力される第 8区分領域に対応する電圧（— V, ) と、階段関数波形発生部 1 2— 2によって発生される第 6区分領域に対応する電圧（ 5 V₂ ) と、階段関数波形発生部 1 2— 3 によって発生される第 4区分領域に対応する電圧（一 7 V₃ ) と、階段関数波形発生部 1 2— 4によって発生される第 2区分領域に対応する電圧（ 3 V₄ ) とを合成して、各電圧値を加算した値（― + 5 V₂ - 7 V₃ + 3 V-, ) に対応する合成電圧を発生する。

このようにして電圧合成部 1 4から階段状の電圧レベルを有する波形が出力されると、前段の積分処理部 1 6は、この波形を積分して折れ線状の波形を出力し (図 7 (K) ) 、後段の積分処理部 1 8は、この折れ線状の波形をさらに積分して、デジタルデータ D₂ と D₃ のそれぞれに対応した電圧値の間を 1回だけ微分可能な滑らかな曲線で結ぶ出力電圧を発生する（図 7 (L) ) 。

このように、本実施形態の D/A変換器は、入力されるデジタルデータに対応する電圧を保持するタイミングに合わせて階段関数波形を発生させ、この階段関数波形を 4つのデジタルデ一夕について合成した後に 2回の積分処理を行うことにより、各デジタルデータに対応した電圧を滑らかにつなぐ連続したアナ口グ信号を発生することができる。

特に、入力される各デジタルデータに対応させて、それぞれが異なる開始タイミングで 4つの階段関数波形を発生させ、これらの電圧を合成した後に 2回の積分処理を行うことにより、連続的なアナログ信号が得られるため、従来のようにサンプルホールド回路やローパスフィル夕が不要であって直線位相特性が悪化することもなく、良好な群遅延特性を実現することができる。また、標本位置 tが ± 2において 0に収束する有限台の標本化関数 H ( t ) を用いているため、デジタルデータ間の補間処理を行うために 4つのデジタルデータのみを用いればよく、補間演算を行うために必要な処理量を少なくすることができる。さらに、従来のようにオーバ一サンプリング処理を行っていないため、入力されるデジタルデ一夕の時間間隔に応じて決まる所定の動作速度を確保するだけでよく、特に高速な信号処理を行う必要もないため、高価な部品を用いる必要もない。

次に、上述した D /A変換器の具体的な構成について説明する。図 8は、図 5 に示した階段関数波形を発生する階段関数波形発生部の基本構成を示す図である。図 8に示す階段関数波形発生部 1 1 2は、非反転増幅あるいは反転増幅を行う増幅器を構成する 2つの抵抗 1 0 8、 1 0 9および演算増幅器 1 1 0と、演算増幅器 1 1 0の反転入力端子側に接続された抵抗 1 0 0、 1 0 3およびスィツチ 1 0 4、 1 0 7と、演算増幅器 1 1 0の非反転入力端子側に接続された抵抗 1 0 1、 1 0 2およびスィツチ 1 0 5、 1 0 6とを含んで構成されている。演算増幅器 1 1 0の各入力端子側に接続された 4つの抵抗 1 0 0〜 1 0 3は、それぞれの抵抗値が R、 R / 3、 R / 5、 R / 7に設定されている。

図 9は、図 8に示した階段関数波形発生部 1 1 2によって発生される階段関数波形と各スィツチのオンオフ切替夕ィミングとの関係を示す図である。図 9において、 S l、 S 2、 S 3、 S 4は、抵抗 1 0 0〜 1 0 3のそれそれに直列に接続されたスイッチ 1 0 4〜 1 0 7のオンオフ状態を示している。

図 9に示すように、階段関数波形の第 1および第 8の区分領域に対応した電圧を階段関数波形発生部 1 1 2によって発生する場合には、演算増幅器 1 1 0の反転入力端子と抵抗値 Rの抵抗 1 0 0との間に挿入されたスィツチ 1 0 4をオン状態にすればよい。同様に、階段関数波形の第 2および第 7の区分領域に対応した電圧を階段関数波形発生部 1 1 2によって発生する場合には、演算増幅器 1 1 0 の非反転入力端子と抵抗値 R / 3の抵抗 1 0 1との間に挿入されたスィッチ 1 0 5をオン状態にすればよい。階段関数波形の第 3および第 6の区分領域に対応した電圧を階段関数波形発生部 1 1 2によって発生する場合には、演算増幅器 1 1 0の非反転入力端子と抵抗値 R/ 5の抵抗 1 0 2との間に挿入されたスィツチ 1 06をオン状態にすればよい。階段関数波形の第 4および第 5の区分領域に対応した電圧を階段関数波形発生部 1 1 2によって発生する場合には、演算増幅器 1 1 0の反転入力端子と抵抗値 R/ 7の抵抗 1 04との間に挿入されたスィツチ 1 07をオン状態にすればよい。

ところで、図 8に示した階段関数波形発生部 1 1 2では、演算増幅器 1 1 0の入力側に接続された 4つの抵抗 1 00〜 1 03のそれぞれに接続された 4つのスイッチ 1 04〜 1 07のスィツチング状態を設定する必要があつたが、回路構成を工夫することによって制御対象となるスィツチの数を減らすことができる。図 1 0は、階段関数波形発生部の変形例の構成を示す図である。図 1 0に示す階段関数波形発生部 1 3 2は、差動増幅器を構成する 2つの抵抗 1 2 7、 1 28 および演算増幅器 1 2 9と、演算増幅器 1 2 9の非反転入力端子側に接続された抵抗 1 2 0、 1 2 1、 1 2 2およびスィッチ 1 24、 1 2 5、 1 2 6と、演算増幅器 1 2 9の反転入力端子に接続された抵抗 1 2 3とを含んで構成されている。演算増幅器 1 2 9の非反転入力端子側に接続された 3つの抵抗 1 2 0〜 1 2 2は、それそれの抵抗値が R/ 6、 R/ 1 0、 R/ 1 2に設定されている。また、演算増幅器 1 2 9の反転入力端子に接続された抵抗 1 2 3は、抵抗値が R/7に設定されている。

図 1 1は、図 1 0に示した階段関数波形発生部 1 3 2によって発生される階段関数波形と各スィツチのオンオフ切替夕ィミングとの関係を示す図である。図 1 1において、 S 5、 S 6、 S 7は、抵抗 1 20〜 1 2 2のそれぞれに直列に接続されたスィッチ 1 2 4〜 1 2 6のオンオフ状態を示している。

図 1 1に示すように、階段関数波形の第 1および第 8の区分領域に対応した電圧を階段関数波形発生部 1 2 2によって発生する場合には、演算増幅器 1 29の非反転入力端子と抵抗 1 2 0との間に挿入されたスィツチ 1 2 4をオン状態にすればよい。この状態では、所定の入力電圧が印加されたときに、抵抗値 R/ 6を有する抵抗 1 2 0を介した電圧が演算増幅器 1 2 9の非反転入力端子に印加されると同時に、抵抗値 R/7を有する抵抗 1 2 3を介した電圧が演算増幅器 1 2 9 の反転入力端子に印加されて、演算増幅器 1 2 9が差動増幅器として動作するため、これら 2つの入力端子に印加される電圧の差分に比例した電圧が演算増幅器 1 2 9の出力端子に現れる。

同様に、階段関数波形の第 2および第 7の区分領域に対応した電圧を階段関数波形発生部 1 2 2によって発生する場合には、演算増幅器 1 2 9の非反転入力端子と抵抗 1 2 1との間に挿入されたスィツチ 1 2 5をオン状態にすればよい。この状態では、所定の入力電圧が印加されたときに、演算増幅器 1 2 9の非反転入力端子に抵抗値 R / 1 0の抵抗 1 2 1を介した電圧が、反転入力端子に抵抗値 R / 7の抵抗 1 2 3を介した電圧がそれそれ同時に印加されて、演算増幅器 1 2 9 が差動増幅器として動作するため、これら 2つの入力端子に印加される電圧の差分に比例する電圧が演算増幅器 1 2 9の出力端子に現れる。

階段関数波形の第 3および第 6の区分領域に対応した電圧を階段関数波形発生部 1 2 2によって発生する場合には、演算増幅器 1 2 9の非反転入力端子と抵抗 1 2 2との間に挿入されたスィツチ 1 2 6をオン状態にすればよい。この状態では、所定の入力電圧が印加されたときに、演算増幅器 1 2 9の非反転入力端子に抵抗値 R / 1 2の抵抗 1 2 2を介した電圧が、反転入力端子に抵抗値 R / 7の抵抗 1 2 3を介した電圧がそれそれ印加されて、演算増幅器 1 2 9が差動増幅器として動作するため、これら 2つの入力端子に印加される電圧の差分に比例する電圧が演算増幅器 1 2 9の出力端子に現れる。

また、階段関数波形の第 4および第 5の区分領域に対応した電圧を階段関数波形発生部 1 2 2によって発生する場合には、演算増幅器 1 2 9の非反転入力端子側に接続された 3つの抵抗 1 2 0〜 1 2 2のそれぞれに対応する 3つのスィヅチ 1 2 4〜 1 2 6を全てオフ状態にする。この状態では、演算増幅器 1 2 9の非反転入力端子が抵抗 1 2 7を介して接地されるとともに、所定の入力電圧が抵抗値 R / 7の抵抗 1 2 3を介して演算増幅器 1 2 9の反転入力端子に印加されるため、この印加電圧を反転増幅した電圧が演算増幅器 1 2 9の出力端子に現れる。

図 1 2は、図 6に示した D / A変換器の詳細構成を示す図である。図 1 2に示すように、各電圧保持部 1 1— 1〜 1 1 一 4は、スィッチ 2 1 0、キャパシ夕 2 1 1、バッファ 2 1 2を含んで構成されている。例えば、電圧保持部 1 1 一 1に D / A変換器 1 0の出力電圧 V , が印加されるタイミングでスィツチ 2 1 0がォン状態になり、この印加電圧 V, によってキャパシタ 2 1 1が充電される。その後スィツチ 2 1 0をオフ状態にすることにより、キャパシ夕 2 1 1の両端電圧が保持され、この両端電圧に対応した一定電圧がバッファ 2 1 2の出力電圧として取り出される。他の電圧保持部 1 1一 2〜 1 1— 4についても同様であり、所定の夕イミングでそれぞれのスィツチ 2 1 0をオン状態に制御することにより、このとき印加される電圧に対応した一定電圧が次にスィツチ 2 10をオン状態に切り替えるまで保持される。

また、図 1 2に示すように、各階段関数波形発生部 1 2— 1〜 1 2— 4は、 4 つの抵抗 1 20〜 1 23と 3つのスィツチ 1 24〜 1 2 6を含んで構成されている。これらの抵抗とスィッチは、図 1 0に示した階段関数波形発生部 1 32に含まれたものと同じであり、各スィッチ 1 24〜 1 26は、図 1 1において S 5、 S 6、 S 7で示されたタイミングでオンオフ状態が制御される。

また、図 1 2に示すように、電圧合成部 1 4は、各階段関数波形発生部 12— 1〜 1 2— 4に含まれる 3つのスィツチ 1 24〜 1 26の-一方端同士を結線するとともに、スィッチ 1 23〜 1 2 6が接続されていない各抵抗 1 23の一方端同士を結線することにより実現されている。

ところで、図 1 0に示した階段関数波形発生部 1 32によって発生した階段関数波形を合成する場合には、原理的には、図 1 3に示すように、複数の階段関数波形発生部 1 32において別々に階段関数波形を発生させ、演算増幅器 1 29の出力端子同士を所定の抵抗 1 34を介して接続することにより、それぞれの波形に対応した電圧の合成が行われる。ところが、図 1 2に示した D/A変換器では、後述するように積分処理部 1 6に演算増幅器が含まれているため、各階段関数波形発生部 1 32内の演算増幅器 1 29と、それそれの演算増幅器 129の出力端子に接続された抵抗 1 34とが省略可能であり、各階段関数波形発生部 1 2— 1 〜 1 2— 4では演算増幅器 1 29力電圧合成部 14では各抵抗 134が省略されている。

また、図 1 2に示すように、前段の積分処理部 1 6は、 2つの演算増幅器 14 0、 14 1、 2つのキャパシタ 142、 143、 2つの抵抗 144、 145を含んで構成されている。一方の演算増幅器 140とキャパシ夕 142および抵抗 1 4 4によって積分回路が構成されており、演算増幅器 1 4◦の 2つの入力端子 (非反転入力端子および反転入力端子）のそれそれに印加される電圧の差分に対して所定の積分動作が行われる。また、他方の演算増幅器 1 4 1とキャパシ夕 1

4 3および抵抗 1 4 5によって 0 レベル保持回路が構成されており、積分回路の出力の平均値が常に 0 Vとなるように演算増幅器 1 4 0の非反転入力端子の電圧レベルが調整される。特に、 D /A変換器に入力されるデジタルデ一夕として、オーディオ信号をサンプリングして作成されるデ一夕を考えた場合には、このデ —夕に基づいて発生するアナログ信号の平均値が◦ Vとなるため、上述した 0レベル保持回路を用いることにより、積分回路の出力電圧のドリフトを防止することが好ましい。

また、後段の積分処理部 1 8は、基本的には上述した前段の積分処理部 1 6と同じ構成を有しており、 2つの演算増幅器 1 5 0、 1 5 1、 2つのキャパシ夕 1

5 2、 1 5 3、 3つの抵抗 1 5 4、 1 5 5、 1 5 6を含んで構成されている。一方の演算増幅器 1 5 0とキャパシタ 1 5 2および 2つの抵抗 1 5 4、 1 5 5によつて積分回路が構成されており、演算増幅器 1 5 0の反転入力端子に印加される電圧に対して所定の積分動作が行われる。また、他方の演算増幅器 1 5 1とキヤパシ夕 1 5 3および抵抗 1 5 6によって 0レベル保持回路が構成されており、積分回路の出力の平均値が常に 0 Vとなるように演算増幅器 1 5 0の非反転入力端子の電圧レベルが調整される。

図 1 4は、タイミング制御部 2 0の詳細な構成を示す図である。同図に示すように、タイミング制御部 2 0は、 3ビットカウンタ 1 6 0と、非反転出力を有する 3つの排他的論理和回路 1 6 1〜 1 6 3と、反転出力を有する 2つの排他的論理和回路 1 6 4、 1 6 5と、非反転出力を有する 3つの論理積回路 1 6 6 ~ 1 7 0と、反転出力を有する 3つの論理和回路 1 7 1〜 1 7 3とを含んで構成されている。

また、図 1 5は、図 1 4に示したタイミング制御部 2 0の動作タイミングを示す図である。図 1 5において示した C L K、 b 0〜b 2、 c l〜c 5、 d l〜d 8のそれそれの波形は、図 1 4においてそれぞれの符号を付した箇所に現れる波形を示している。図 1 4および図 1 5に示すように、 3ビットカウン夕 1 6 0は、入力されるクロック信号 C LKに同期したカウント動作を行っており、このクロック信号が立ち上がる毎にカウントアップされ、 3ビット出力 b 0、 b l、 b 2 が更新される。

上述したタイミング制御部 20を用いて各階段関数波形発生部 1 2— 1〜 12 —4に含まれる 3つのスイッチのオンオフ状態を切り替えることにより、図 7 (C) 、（E) 、（G) 、（ I ) に示した各階段関数波形を発生させることができる。具体的には、階段関数波形発生部 1 2— 1によって図 7 (C) に示した階段関数波形を発生させるために、この階段関数波形発生部 1 2— 1内の 3つのスイッチ 1 24〜 1 26のオンオフ状態を、図 14に示した論理和回路 17 1の出力（d 3 ) 、論理積回路 1 67の出力（d 2 ) 、論理積回路 1 66の出力（d 1 ) の論理状態によってそれそれ切り替える。

同様に、階段関数波形発生部 1 2— 2によって図 7 (E) に示した階段関数波形を発生させるために、この階段関数波形発生部 1 2— 2内の 3つのスィツチ 1 24〜 1 26のオンオフ状態を、図 14に示した論理和回路 1 73の出力（d 6) 、論理和回路 1 72の出力（d 5 ) 、論理積回路 1 68の出力（d 4) の論理状態によってそれぞれ切り替える。階段関数波形発生部 1 2 _ 3によって図 7 (G) に示した階段関数波形を発生させるために、この階段関数波形発生部 12 —3内の 3つのスィッチ 1 24〜 126のオンオフ状態を、図 14に示した論理積回路 1 69の出力（d 7 ) 、論理積回路 1 66の出力（d 1 ) 、論理積回路 1 67の出力（d 2 ) の論理状態によってそれぞれ切り替える。階段関数波形発生部 12— 4によって図 7 ( I ) に示した階段関数波形を発生させるために、この階段関数波形発生部 1 2— 4内の 3つのスィツチ 1 24〜 1 26のオンオフ状態を、図 14に示した論理積回路 1 70の出力（d 8) 、論理積回路 1 68の出力 (d 4) 、論理和回路 1 72の出力（d 5) の論理状態によってそれぞれ切り替える。

なお、本発明は上記実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、上述した実施形態では、標本化関数を全域で 1回だけ微分可能な有限台の関数としたが、微分可能回数を 2回以上に設定してもよい。また、図 1に示すように、本実施形態の標本化関数は、 t =± 2で 0に収束するようにしたが、 t = ± 3以上で 0に収束するようにしてもよい。例えば、 t = ± 3で 0に収束するようにした場合には、図 6に示した D /A変換器に含まれる電圧保持部や階段関数波形発生部のそれそれの数を 6とし、 6個の離散データを対象に補間処理を行ってこれらの離散データをなめらかにつなぐァナログ電圧を発生すればよい。

また、必ずしも有限台の標本化関数を用いて補間処理を行う場合に限らず、一 ∞〜十 ooの範囲で値を有する有限回微分可能な標本化関数を用い、有限の標本位置に対応する複数個のデジタルデータのみを補間処理の対象とするようにしてもよい。例えば、このような標本化関数が二次の区分多項式で定義されているものとすると、各区分多項式を 2回微分することにより所定の階段関数波形を得ることができるため、この階段関数波形を用いて電圧の合成を行った結果に対して 2 回の積分処理を行うことにより、デジタルデータに対応した電圧をなめらかにつなぐアナログ信号を得ることができる。

また、上述した実施形態では、図 1 3に部分的に示した構成を簡略化して図 1 2に示した D /A変換器を構成するようにしたが、簡略化しない図 1 3に示した構成を有する D / A変換器を用いるようにしてもよい。

また、上述した実施形態では、離散的なデジタルデ一夕が入力されたときに、それぞれのデジタルデータを一定のアナ口グ電圧に変換した後にこのアナ口グ電圧を各電圧保持部 1 1— 1〜 1 1 一 4で保持するようにした力、入力された離散的なデジタルデータを 4つのデータ保持部（例えば D型フリップフロップ）に保持しておいて、それぞれに保持されたデジタルデータを別々に D /A変換器を通すことによりアナログ電圧に変換するようにしてもよい。産業上の利用可能性

上述したように、本発明によれば、順に入力される複数のデジタルデ一夕に対応ずる所定の階段関数波形を発生させてこれらの波形を合成し、その後この合成波形を積分することにより連続的に変化するアナログ電圧が得られるため、最終的なアナログ信号を得るためにローバスフィル夕を用いる必要がなく、扱う信号の周波数によって位相特性が異なるために群遅延特性が悪化するといつたことがなく、歪みの少ない出力波形を得ることができる。また、オーバーサンプリングを行っていた従来の手法に比べると、部品の動作速度を上げる必要がないため、高価な部品を使用する必要がなく、部品コス卜の低減が可能になる。

Claims

請求の範囲

1. 所定間隔で入力される複数のデジタルデータのそれぞれに対応する電圧レべルを有する所定の階段関数波形を発生させ、これら複数の階段関数波形を合成して得られる波形に対して複数回のアナログ積分を行うことにより、複数の前記デジ夕ルデータに対応する電圧間をなめらかにつなぐ連続したアナ口グ信号を発生させることを特徴とするデジタル一アナログ変換器。

2. 所定間隔で入力される複数のデジタルデータのそれそれに対応する一定の電圧レベルを所定期間保持する複数の電圧保持部と、

複数の前記電圧保持部のそれぞれに保持された電圧に対応した電圧レベルを有する所定の階段関数波形を、複数の前記デジタルデータの各入力タイミングに同期させて発生する複数の階段関数波形発生部と、

複数の前記階段関数波形発生部のそれそれによつて発生された前記階段関数波形を合成する電圧合成部と、

前記電圧合成部によって合成された電圧に対して、複数回のアナログ積分を行う積分処理部と、

を備えることを特徴とするデジタル一アナ口グ変換器。

3. 前記階段関数波形は、正領域と負領域の面積が等しく設定されていることを特徴とする請求の範囲第 2項記載のデジタル一アナログ変換器。

4. 前記階段関数波形は、区分多項式によって構成された所定の標本化関数について、前記区分多項式のそれそれを複数回微分することにより得られる波形であることを特徴とする請求の範囲第 2項記載のデジタル—アナログ変換器。

5. 前記標本化関数は、全域が 1回だけ微分可能であって有限台の値を有することを特徴とする請求の範囲第 4項記載のデジタル—アナログ変換器。

6. 前記標本化関数は、標本位置 tがー 2から + 2までの間で 0以外の値を有する有限台の関数であり、

— 2≤ t <— 3/2については（一 t ² - 4 t - 4 ) /4で、

— 3/2≤t <_ lについては（3 t ² + 8 t + 5 ) /4で、

一 l≤t <一 1/2については（5 t ² + 1 2 t + 7) /4で、

— l/2≤ t < l/2については（一 7 t ² + 4) /4で、 l/2≤t < lについては（5 t ² - 12 t + 7 ) / 4で、 l≤t < 3/2については（3 t ² - 8 t + 5 ) /4で、

3/2≤t≤ 2については（一 t ² 4- 4 t - 4 ) /4で定義されることを特徴とする請求の範囲第 5項記載のデジタル—アナ口グ変換器。

7. 前記階段関数波形は、等間隔に配置された 5つの前記デジタルデータに対応した所定範囲において、 — 1、 + 3、 + 5、一 7、 — 7、 + 5、 + 3、ー 1の重み付けがなされた同じ幅の 8つの区分領域からなっていることを特徴とする請求の範囲第 2項記載のデジタル—アナログ変換器。

8. 前記アナログ積分が行われる回数は 2回であり、複数の前記デジタルデータに対応した電圧をなめらかにつなぐ連続したアナログ信号を発生させることを特徴とする請求の範囲第 5項記載のデジタル—アナログ変換器。

9. 前記アナログ積分が行われる回数は 2回であり、複数の前記デジタルデ一夕に対応した電圧をなめらかにつなぐ連続したアナログ信号を発生させることを特徴とする請求の範囲第 6項記載のデジタル—アナログ変換器。