JPH01296714A - デジタルアナログ変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明はデジタルアナログ変換器に係り、特にデジタル
オーディオ信号をアナログ音声４２号に変換する際に用
いて好適なデジタルアナログ変換器に関する。

〈従来技術〉 コンパクトディスクプレーヤ（ＣＤプレーヤ）やデジタ
ルテープ録音・再生装置（ＤＡＴ装置）ではデジタルで
表現された音楽信号をアナログ信号に変換して出力する
必要がある。

−ｍに′使用されている音楽再生用のデジタルアナログ
変換Ｍ　（ＤＡ変換器という）は第１２図に示すように
、サンプリング周期で入力されるデジタルデータＤＴを
直流電流■。に変換するデジタル・電流変換部１と、サ
ンプリングパルスＰ５が発生する毎に電流１゜を電圧Ｓ
。（第１３図参照）に変換してホールドする電流・電圧
変換器２と、出力電圧Ｓ。を連続した清めらかなアナロ
グ信号ＳＡに成形して出力するローパスフィルタ３を有
して構成されている。尚、電流・電圧変換器２における
スイッチＳＷの可動接点はサンプリングパルスＰ。

により切り替わり、図示のａ接点状態で積分器を構成し
て電流Ｉ。に応じた電圧Ｓ０を発生し、又す接点状態で
はホールド回路を構成して該電圧を保持する。

かかる音楽再生用のＤＡ変換器で最も問題となるのはデ
ジタルデータを電流値に変換する変換精度とその変換ス
ピード及びローパスフィルタによる位相歪である。

このうち、変換精度と変換スピードはＬＳＩのハイスピ
ード化とトリミング技術の進歩により向上し問題はない
。しかし、ローパスフィルタによる位相歪に対してはデ
ジタルフィル多の採用により軽減できるとはいうものの
、構成上存在する以上これを無くすことができない。

第１４図は位相歪の説明図であり、第１４図（ａｌは原
オーディオ信号波形５ａと、ＩＫＨｚ成分波形５ｂと、
８ＫＨｚ成分波形５Ｃを示し、第１４図（ｂ）はローパ
スフィルタ３（第１２図）から出力されるオーディオ信
号波形６ａと、ＩＫＨｚ成分波形６ｂと、８ＫＨｚ成分
波形６ｃを示している。

この波形図かられかるように８ＫＨｚ成分の位相の遅れ
が存在するため出力オーディオ信号６ａは原オーディオ
信号５ａに比べて異なったものとなゆ、特に高周波にお
いての位相歪は大きく、ローパスフィルタの存在は多大
の音質劣化を招来する。

又、パルス状信号が入力された時のローパスフィルタ出
力は第１５図に示すように立ち上がり部７ａで緩慢にな
ると共にエンベロープ部７ｂ及び立ち下がり部７Ｃで振
動が発生する。このため、インパルス的な変化の多い音
楽信号が入力されると音質が大きく変化し、時としてリ
ズム感まで異なってしまう。

とのｔコめ、本願の発明者等は、第１６図に示すように
単位パルス応答信号ｓｐ（第１７図参照）を発生する単
位パルス応答信号発生−１と、所定時間ΔＴ毎に発生す
る１６ビツトのデジタルオーディオデータを発生するデ
ジタルデータ発生部２と、ある時刻において発生する単
位パルス応答信号に前記所定のデジタルオーディオデー
タを乗算する乗算部３と、デジタルオーディオデータが
乗算された各パルス応答信号を合成してアナログ信号を
出力する合成部４を有するデジタルアナログ変換器を提
案している。

この提案されたデジタルアナログ変換器では、単位パル
ス応答信号発生器１は所定時間ΔＴ間隔で単位パルス応
答信号波形ＳＰを分割するとき（第１７図参照）、分割
された各部分信号３．〜ＳＫを第１８図に示すように（
Ｓ−、、ｓｏ、　ｓ、のみ示す）時間ΔＴ毎に繰り返し
発生し、デジタルデータ発生部２は所定時間ΔＴ毎に発
生する最新の（２に＋１）個の１６ピツトデジタルオー
デイオデータＶ−１〜ｖＫを内蔵のシフトレジスタに順
次シフトしながら記憶し、乗算部３の乗算型ＤＡ変換器
はそれぞれ部分信号Ｓｋと該部分信号に対応するシフト
レジスタに記憶されている所定の１６ビツトデジタルオ
ーデイオデータｖ−６をそれぞれ乗算し、合成部４は各
乗算型ＤＡ変換器から出力される信号を合成しアナログ
信号５Ａ（＝ΣＳＫ・■−Ｋ）を出力するようにしてい
る。

又、本発明者等は、単位パルス応答信号発生器１から部
分信号Ｓ−３〜ＳＫでなく、第１９図に示すように周期
ｎ・ΔＴ（第１９図ではｎ＝９）の単位パルス応答信号
５ＰＫ（Ｋ＝−４〜４）そのものを繰り返し出力し、各
タイムスロット毎にｖ−３・ｓ　ｐ−、の乗算を乗算型
ＤＡ変換器３で実行し、乗算出力を合成部４で合成して
アナログ信号５Ａ（＝ΣｖＫ−ｓｐＫ）を出力するデジ
タルアナログ変換器も提案している。

〈発明が解決しようとしている課題〉 ところで、この提案されている第１のデジタルアナログ
変換器では、乗算型ＤＡ変換器に入力される部分信号波
形Ｓ−，〜ＳＫが第１８図に示すようにΔＴ毎に不連続
となるため、該乗算型ＤＡ変換器のセトリング時間の制
限から、合成部４から出力されるアナログ信号ＳＡにΔ
Ｔ毎にスパイク状のノイズが乗ってしまうという問題が
ある。尚、第２０図に単位パルスＵＰを入力した時のア
ナログ信号ＳＡの波形を示す。単位パルスＵＰを入力し
た場合にはアナログ信号ＳＡは第１７図に示す波形とな
らなければならないが、前述の乗算型ＤＡ変換器のセト
リングタイムの制限に起因してΔＴ毎にスパイク状のノ
イズ（グリッジノイズ）が乗った波形となっている。

一方、第２のデジタルアナログ変換器では、単位パルス
応答信号５ＰＫ（Ｋ＝−４〜４）が９・ΔＴ毎に繰り返
し発生し、このため９・６丁毎に若干の不連続が発生す
るだけであるから、各タイムスロットで発生するグリッ
ジノイズは前記第１のデジタルアナログ変換器に比べて
小さくなっている。

ところで、上記第１のデジタルアナログ変換器では、単
位パルス応答信号ＳＰ（第１７図参照）がタイムスロッ
トニー５以前及びタイムスロット下５以降でそれぞれ急
激に減衰することを考慮し、単位パルス応答信号ＳＰを
タイムスロットＴ−４〜Ｔ４における９個の部分信号Ｓ
−４〜Ｓ４で近似している。

このｔ、＝め、９個の部分信号発生器、９個のシフトレ
ジスタ構成の記憶回路、９個の乗算型ＤＡ変換器を必要
とし構成が大型化すると共にコスト高となる問題がある
。

そこで、単位パルス応答信号を少ない数の部分信号で近
似し、これにより部分信号発生器や記憶回路、乗算型Ｄ
Ａ変換器を減少させようとするとグリッジノイズの発生
に加えて、出力であるアナログ信号の周波数特性が可聴
帯域でレベル変動を生じるという問題が発生する。

又、第２のデジタル変換器では同様に９個の単位パルス
応答信号発生器、９個のラッチ回路、９個のアナログ乗
算器を必要として構成が大型化すると共にコスト高とな
る。

以上から本発明の目的は、乗算型ＤＡ変換器等の回路ユ
ニットの数を少なくできると共にグリッジノイズを減小
でき、しかも可聴帯域でのレベル変動が生じない、換言
すれば平坦な周波数特性を与えることができるデジタル
アナログ変換器を提供することである。

く課題を解決するための手段〉 第１図は本発明にかかるデジタルアナログ変換器のブロ
ック図である。

１０はデータ発生部、１１は最新の３つのデジタルデー
タＶ−，，Ｖｏ、　Ｖ、を順次ラッチするラッチ部、１
２は単位パルス応答信号発生器、１３はラッチ部と単位
パルス応答信号発生器とに接続された乗算部、１４は合
成部である。

く作用〉 データ発生部１０からサンプリング時間ΔＴ（サンプリ
ング周波数ｆ、＝１／ΔＴ）毎に発生する３つの最新の
デジタルデータをＶ　−、、Ｖ　ｏ、　Ｖ　＋。

を順次３個のラッチ回路１１．−、、　１１ｏ、　　１
１．に３・ΔＴづつ繰り返しラッチすると共に、周期３
・ΔＴの単位パルス応答信号を時間ΔＴ毎に単位パルス
応答信号発生器１２から出力する。

３個の乗算型ＤＡ変換器１３−、、１３ｏ、　　１３゜
は３個の単位パルス応答信号φ。（ｔ＋ΔＴ）、φ。（
ｔ）、φ。（を−ΔＴ）にデジタルデータＶ−１゜Ｖｏ
、Ｖ、をそれぞれａ　−ｆｓの速度で（ΔＴの間にａ回
）乗算し、合成部１４は各乗算型ＤＡ変換器の出力を合
成してアナログ信号ＳＡを出力する。

〈実施例〉 以下、第２図乃至第７図に従って本発明にかかる単位パ
ルス応答信号について説明し、しかろ後第１図に従って
本発明のデジ・タルアナログ変換器について説明する。

第２図に示すように時間軸を所定時間ΔＴ毎に区分し、
各タイムスロットＴよ（ｋ＝・・・Ｔ−４゜Ｔ−３，Ｔ
−２，”Ｊ、、　Ｔｏ、　Ｔ、、　Ｔ２．　Ｔ、、　Ｔ
、、　　・・・・）における離散時間信号値（デジタル
値）を第３図に示すようにＶ、とすれば離散時間信号Ｒ
ＴＳに対する連続時間信号は、時々刻々と入力されるデ
ジタルデータｖｋによって重み付けされたパルス応答信
号を時間軸に沿って重ね合わせることによって得られる
。

一実施例として、単位パルス応答信号を第４図に示す黒
丸点Ｐ、（ｉ、＝１〜７）を通過する事を条件（条件Ａ
という）として設定する。具体的に単位パルス応答信号
は 時間１＝０で０、 ｔ　＝　０　、、５・ΔＴで０、 ｔ＝１・ΔＴで０．５、 ｔ＝１．５ΔＴで１１ ｔ＝２・ΔＴで０．５、 ｔ＝２．５ΔＴで０、 ｔ＝３・ΔＴで０ の値をとる周期３・ΔＴの信号となる。第５図は上記条
件Ａを満足する単位パルス応答信号の説明図であり、同
図（ａｌは単位パルス信号、同図（ｂ）は単位パルス応
答信号　φ。（１）である。

この単位パルス応答信号φ。（１）は次式により表現さ
れる （１）式は直線のみにより条件Ａ１１ｉ足するような単
位パルス応答信号を生成した場合であるが、第６図に示
すように２次関数のみにより条件Ａを満足するようにも
できる。そして、この場合には単位パルス応答信号φ。

（１）は次式 ％式％（２） により表現される。又、第７図に示すように、条件Ａを
直線と３次関数を用いて満足するようにもでき、この場
合には単位パルス応答信号φ。（１）は次式 ％式％（３） により表現される。更に条件Ａは３次関数のみで、ある
いは直線と正弦関数を用いて、あるいは直線と正接関数
を用いて満足するようにもでき、それぞれの場合におけ
る単位パルス応答信号φ。（１）は（４）、　（５１，
［６１式により表現される。すなわち、３次関数のみで
表現した単位パルス応答″信号は次式 ％式％（４） となり、正弦関数を用いたものは ・・・・・・（５） となり、正接を用いたものは ・・・・・・（６） となる。

以下、第１図に従って本発明にかかるデジタルアナログ
変換器について説明する。第１図において、１０はデジ
タルデータ発生部１０ａとタイミング発生部１０ｂを備
えたデータ発生部、１１はラッチ部、１２は関数φ。（
ｔ＋Ｔ）、φｏ（１）。

φ。（ｔ−Ｔ）を発生する関数発生ｉ１ｊ、、１２い１
２１を有する単位パルス応答信号発生器、１３はラッチ
部と単位パルス応答信号発生器に接続された３つの乗算
型ＤＡ変換器１３−Ｉ〜１３．を有する乗算部、１４は
乗算部から出力される複数の信号Ｍ−，，ＭＯ，Ｍ、を
合成してアナログ信号ＳＡを出力する合成部である。

データ発生部１０のタイミング信号発生部１０ｂはビッ
トクロックＢＣＬＫ、データラッチパルスＰ３Ｎ＋Ｉ〜
Ｐ３Ｎ＋３、ＲＯＭデーデータラッチパルスＬＣＫ発生
し、デジタルデータ発生部１０ａは所定時間（サンプリ
ング時間）ΔＴ間隔で、たと丸ば１６ピツトのデジタル
データ■Ｋ（第３図参照）を発生し、最新の３つのデジ
タルデータＶ−，，Ｖ０゜■、ヲ順次ラうチ部１１　ｆ
）’ｔッチ回ＦＩＩ１１１−１．　１１゜、１１１に３
・Δτづつ記憶する。尚、ピットクロックＢＣＬＫの周
波数は、サンプリング周波数をｆｓ（＝１／ΔＴ）とす
ればａ　−ｆ、　（たとえばａ＝６４）であり、又デー
タラッチパルスＰ３　Ｎや。

〜Ｐ３　Ｎ　＋　３の周期は３・ΔＴであや、それぞれ
Δτづつ位相がずれている。

ラッチ部１１は３個ノラッチ回＊１１−．．　１１゜。

１１、を有し、デジタルデータ発生部１０ａからΔＴ毎
に発生するデジタルデータｖＫをデータラッチパルスＰ
、□、〜Ｐ３Ｎ＋３により順次循環的に記憶するように
なっている。すなわち、デジタルデータ発生部１０ａか
らΔＴ毎に発生するデジタルデータをまずラッチ回路１
１−１に記憶し、ついで次のデジタルデータをラッチ回
Ｒ１１１゜に記憶し、しかる後火のデジタルデータをラ
ッチ回路１１１に格納し、４個目のデータから再びラッ
チ回路ＩＬ１゜１１゜、１１１に循環的にデジタルデー
タを格納し、以後３個のデータ毎に同様の記憶サイクル
を行う。

単位パルス応答信号発生器１２は３個のタイムスロット
幅（＝３・ΔＴ）の単位パルス応答信号（たとえば第５
図（ｂｌ参照）を、サンプリング時間ΔＴの時間遅れを
持たせて繰り返し発生するものである。すなわち、単位
パルス応答信号発生器１２は、３個の関数発生器Ｉ　Ｌ
、、　１２ｏ、　１２．。

を有し、各関数発生器は第８図に示すように順次Δτづ
つ遅れた周期Ｔ（＝３・ΔＴ）の単位パルス応答信号φ
。（ｔ＋ΔＴ）、φ。（ｔ）、φ。（を−ΔＴ）を繰り
返し発生する。

第１１図は関数発生器１２−１のブロック図であす、リ
セットパルスＲ３Ｎ＋、　（データラッチパルスＰ　３
Ｎ＋　１と同一）により計数値をクリアされると共に、
周波数ａ　−ｆ、（ｆ、はサンプリング周波数）のピッ
トクロック信号ＢＣＬＫを計数して次段のＲＯＭ２２の
アドレス信号Ａ６を発生するカウンタ２１と、時間１／
　（ａ　−ｆ、−）の間隔でデジタル化した関数φ。（
１）のデジタル値がアドレス順に連続して記憶されカウ
ンタ２１から出力されるアドレス信号Ａｓが指示する記
憶域から順次デジタルデータを読み取って離散的な関数
φ。（１）を発生するＲＯＭ２２と、ＲＯＭから出力さ
れるデジタルデータをラッチするラッチ回路２３と、デ
ジタル値に比例した大きさを有する電流Ｉ０に変換して
出力するＤＡ変換器２４と、ＤＡ変換器２４から出力さ
れた電流値！。に比例した電圧信号に変換する電流・電
圧変換器（ＩＶ変換器）２５と、ＩＶ変換器出力を清め
らかな連続アナログ信号にするローパスフィルタ２６と
、アンプ２７を有している。

尚、関数発生器１２ｏ、１２．も第１１図と殆ど同一の
構成を有し、異なる点はリセットパルスＲ３Ｎ＋１の代
わりにリセットパルスＲ３Ｎ　＋　２または　Ｒ３Ｎ　
＋　３（データラッチパルスＰ３Ｎ＋２またはＲ３Ｎ　
＋　３と同一）によりカウンタ２１の計数値がリセット
される点である。

乗算部１３は３個の乗算型ＤＡ変換器（ＭＤＡＣ）　　
１３−、〜１３．ｅ有し、乗算型ＤＡ変換ｖ！１３−１
はラッチ回路Ｉ　Ｌ、に記憶されたデジタルデータ■−
４と単位パルス応答信号φ。（ｔ＋ΔＴ）とを乗算して
アナログ信号Ｍ−，を出力し、乗算型ＤＡ変換器１３゜
はラッチ回路１１゜に記憶されたデジタルデータｖ０と
単位パルス応答信号φ。（１）とを乗算してアナログ信
号Ｍ０を出力し、乗算型ＤＡ変換器１３．はラッチ回路
１１１に記憶されたデジタルデー゛りＶ、と単位パルス
応答信号φ。（ｔ−ΔＴ）を乗算してアナログ信号Ｍ、
を出力する。

合成部１４は周知のアナログ加算器の構成を有し、各乗
算型ＤＡ変換Ｍ１３−１〜１３．から出力されるアナロ
グ信号Ｍｋ（＝に＝−１〜１）を合成して出力する。

第９図及び第１０図は、単位パルス応答信号として第５
図（ｂ）に示す波形、すなわち（１）式で表現される波
形を用いた場合の説明図であり、第９図はデジタルデー
タ列を示し、第１０図は１ｘ調されたアナログ信号波形
（太実線）を示している。尚、第１０図における綿実線
はφ。（ｔ＋ΔＴ）、点線はφ。（ｔ）、−点鎖線はφ
。（ｔ−ΔＴ）である。

さて、単位パルス応答信号として（１）式を採用すると
、復調信号の微分波形は不連続となる。しかし、ＰＡＭ
波形（パルス・アンプチュード・モヂ二し−シリン波形
）より清めらかになる。

また、単位パルス応答信号として（２）式を採用し、か
つ所定のタイムスロットにおける最新の３つの隣接する
デジタルデータ値をそれぞれＤＮ−１，ＤＮ。

ＤＮ＋、とすれば、該タイムスロットにおける復調され
たアナログ信号波形ＬＮ（ｔ）は次式％式％） で表現され、ＤＮ−、＝Ｄ、＝Ｄ、＋、とするとＬＮ（
ｔ）＝１となり、ＩＫＨｚ正弦波を４４．１ＫＨｚでサ
ンプリングすると、Ｎ番目のサンプリングデータＤＮの
値は り、＝ｓ　ｉ　ｎ　（２πＮ／４４．１）　＝ｓ　ｉｎ
　（ω。Ｎ）となり、従ってアナログ信号ＬＨ（ｔ）は
ＬＮ（ｔ）　＝　（３，５ｓ　ｉｎω。Ｎ＋７．５ｓ　
ｉｎω。（Ｎ−１）　）＋（−５，５ｓｉｎω。（Ｎ−
１）　＋６　ｓ　ｉ　ｎω。Ｎ−０，５ｓ　ｉ　ｎω。

（Ｎ＋１）　ｌ　ｔ＋（ｓｉｎω。（Ｎ−１）　−２ｓ
　ｉ　ｎω。Ｎ＋ｓｉｎω。（Ｎ＋１）　）　ｔ２ となる。さて、単位パルス応答信号として（２）式を′
採用すると、該単位パルス応答信号の微分波形に不連続
点が存在する為、復調アナログ信号に多少の不連続点が
存在するが、サンプリングデータ値（サンプリング点）
を通過し、（１）式の場合に比べて復調信号がより清め
らかになる。

更に、単位パルス応答信号として（３）式を採用し、か
つ所定のタイムスロットにおける最新の３つの隣接する
デジタルデータ値をそれぞれり、４−、、　ＤＮ。

ＤＮ＋、とすれば、該タイムスロットにおける復調され
たアナログ信号波形ＬＮ（ｔ）は次式％式％） となる。さて、単位パルス応答信号として（３）式を採
用すると、単位パルス応答信号の微分関数は連続である
為、復調アナログ信号はサンプリングデータ値（サンプ
リングテンシリン）を通過する不連続点の無い清めらか
なものとなる。

尚、単位パルス応答信号として（４）式を採用すると、
該単位パルス応答信号波形の微分関数が不連続である為
、ｔＸ調アナログ信号に多少の不連続点が存在するが、
サンプリング点を通過し、これらを清めらかに結ぶ関数
となる。

又、単位パルス応答信号として（５）式を採用し、かつ
所定のタイムスロットにおける最新の３つの隣接するデ
ジタルデータ値をそれぞれＤ　Ｎ−、、ＤＮ。

Ｄ、４＋１とすれば、該タイムスロットにおける復調さ
れたアナログ信号波形ＬＮ（ｔ）は次式％式％） となる。単位パルス応答信号として（５）式の正弦波を
用いると、該単位パルス応答信号の微分関数が連続であ
るから、復調されたアナログ信号はサンプリング点を通
過する不連続点の無い清めらか、なものとなる。更に、
第４図の黒丸点を全て通る同一関数として下記の様な６
次関数も考えられる。

φ　（ｔ）＝−６，９２８・１０３ｔ’＋１．３５　ｔ
’＋６．６２　ｔ’＋ＩＱ、　４４ｔ３−５．０２ｔ２
＋Ｑ、　０６３８ｔ＋０．２８９４・・・・（７） 以上は、第４図におけるポイントＰ、（ｉ＝１〜７）を
全て通るように単位パルス応答信号φ。（１）を決定し
た場合であるがポイントｐ、、ｐ２．ｐ、。

Ｐ６．Ｐ、を通過するように単位パルス応答信号を決定
してもよい。今、１＝ΔＴ及び２ΔＴにおける単位パル
ス応答信号の値をａ　（０＜ａ＜１）として２次関数で
結んで単位パルス応答信号とすると、該単位パルス応答
信号は次式 となる。この（７）式の単位パルス応答信号においてａ
を変化させるとｆ特性、歪率等の静特性及び音質が変化
するので、好ましいａの値を定めることができる。尚、
ａ＝０．５で（２）式と一致する。又、単位パルス応答
信号の連続性を考慮するとａ　＝　４／７どなる。

更に、別実施例としてポイントＰ、、Ｐ、、Ｐ７のみを
通過する事を条件として単位パルス応答信号を決定して
もよい。−例としては下記の様な（９）式乃至（模式と
なる。

φｏ（ｔ）　＝　ｉｏ、　５４；０．４６ｃｏｓ　：π
（ｔ／１．５−１）　’、じ・・・・（９） φ。（ｔ）　＝　（０，５−ｉ−０，５ｃｏｓ　’、ｙ
ｒ　（ｔ／１．５　１）　；）　’・・・・（ｌＯ） φ。（ｔ）　＝　（０，４２＋０．５ｃｏｓ″ニーπ（
ｔ／１．５　１）　：十〇、　０８　ｃｏｓ　：２π（
ｔ／１．５−１）ビ　−・（１１）φｏ（ｔ）　＝　（
０，５４＋〇、　４６ｃｏｓ　、’π（ｔ／１．５−１
）コじ×（Ｏｓ　５＊０．５　ｃｏｓ　’、π（ｔ／１
．５−１）ビ・・（【７Ｊφｏ（ｔ）＝　（０，５４＋
０，４６ｃｏｓ　’、π（ｔ／　１．５−１）　〕）　
’Ｘ　（０，４２＋０．５　ｃｏｓ　”、ｗ　（ｔ／　
１．５−１）　＋０、０８　ｃｏｓ　［２ｒ　（ｔ／１
．５−１）ビ・（１１φ。（ｔ）　＝　（０，５＋０．
５ｃｏｓ　［π（ｔ／１．５−１）　］　）　’Ｘ　（
０，４２＋０．５　ｃｏｇ　［π（ｔ／１．５−１）　
］十０．０ａ　ｃｏｓ　［２π（ｔ／１．５−１）　）
　’″　・・（１４ただし、ｎ、ｍは任意であり、この
数を選ぶことにより音質のｆｆｉ調整を行うことができ
る。尚、上記の式に補正項Ｃを入れることにより単位パ
ルス応答信号の形状を変え、音質を微調することが可能
である。−例として、０１式を使うと・・・・（四 更に、別実施例として従来例（９・６１間で終るもの）
の中心の３・ΔＴのみに窓関数を掛けた単位パルス応答
信号も有効である。−例として下記に示す。

〈発明の効果〉 以上本発明によれば、デジタルデータのサンプリング時
間をΔＴとするとき、時間１＝０で０１ｔ＝０．５ΔＴ
で０、ｔ＝１．５ΔＴで１、ｔ＝２．５ΔＴで０、ｔ＝
３・ΔＴで０となる周期３ΔＴの単位パルス応答信号を
ΔＴの位相差を持たせて３個連続的に発生すると共に、
最新の３つのデジタルデータをそれぞれ３・ΔＴづつ記
憶し、各単位パルス応答信号にこれらデジタルデータを
それぞれ乗算して合成してデジタルアナログ変換するよ
うに構成したから、単位パルス応答信号発生回路や乗算
型ＤＡ変換晋等の回路ユニットの数を少なくでき小型化
及びコストダウンが図れると共に、グリッジノイズを減
小でき、しかも可聴帯域でのレベル変動を抑制すること
ができる。

又、本発明によれば、人間の聴感上好ましい単位パルス
応答信号が得られ、しかもデジタルデータはラッチ回路
を１回通るだけであるためデータの汚れ（変調）がな（
、更に加算する系が少ないため系のアンバランスによる
変調が少なく、従って音質が良好である。

又、構成が簡単であるため調整ポイントが少なく、音質
調整が容易である。

【図面の簡単な説明】

第１図は本発明にかかるデジタルアナログ変換器のブロ
ック図、 第２図は時間軸をＴ毎に区分した場合のタイムスロット
説明図、 第３図は各タイムスロットにおけるデジタルデータ説明
図、 第４図は本発明にかかるデジタルアナログ変換器を構成
するために必要な単位パルス応答信号の条件説明図、 第５図は本発明における単位パルス応答信号波形説明図
、 第６図及び第７図は本発明の別の単位パルス応答信号波
形図、 第８図乃至第１０図は本発明におけるデジタルアナログ
変換器の動作説明波形図、 第１１図は関数発生器のブロック図、 第１２図は従来のデジタルアナログ変換器のブロック図
、第１３図はその各部波形図、第１４図及び第１５図は
従来のデジタルアナログ変換器における位相歪、波形歪
説明図、第１６図乃至第１９図は提案されているデジタ
ルアナログ変換器の概略を説明するための説明図、第２
０図は提案されているデジタルアナログ変換器の欠点を
説明するための波形図である。 １０・・デジタルデータ発生部、 １１・・・・ラッチ部、 １２・・単位パルス応答信号発生部、 １２−、．１２゜、１２．・・関数発生器、１３・・乗
算部、 １３−１〜１３．・・乗算型ＤＡ変換器、１４・・合成
部 特許出願人　　　　　　　　森　亮−（外２名）代理人
　　　　　　　　　　弁理士　齋藤千幹第４図 第５図 第８図 第９図 第１０図 第１２図 第１３図 （ｂ） 第１５図 第１６図 第１８図 第１９図

Claims (4)

【特許請求の範囲】
1. （１）デジタルデータのサンプリング時間をΔＴとする
   とき、周期３ΔＴで形成される単位パルス応答信号を時
   間ΔＴ毎に発生する単位パルス応答信号発生器と、 前記所定時間毎にデジタルデータを発生するデータ発生
   部と、 データ発生部から発生するデジタルデータのうち最新の
   ３個のデジタルデータを順次記憶する３個の記憶部と、 各単位パルス応答信号に所定の記憶部に記憶されている
   デジタルデータをそれぞれ乗算して出力する３個の乗算
   型ＤＡ変換器と、 各乗算型ＤＡ変換器の出力を合成してアナログ信号を出
   力する合成部とを有することを特徴とするデジタルアナ
   ログ変換器。
2. （２）前記単位パルス応答信号を、時間ｔ＝０で０、ｔ
   ＝１．５・ΔＴで１、ｔ＝３・ΔＴで０となるように決
   定することを特徴とする特許請求の範囲第１項記載のデ
   ジタルアナログ変換器。
3. （３）前記単位パルス応答信号を更にｔ＝０．５・ΔＴ
   で０、ｔ＝２．５・ΔＴで０となるように決定すること
   を特徴とする特許請求の範囲第２項記載のデジタルアナ
   ログ変換器。
4. （４）前記単位パルス応答信号を更にｔ＝ΔＴで０．５
   、ｔ＝２・ΔＴで０．５となるように決定することを特
   徴とする特許請求の範囲第３項記載のデジタルアナログ
   変換器。