JPH03242025A - ディジタル―アナログ変換回路とその方法、ならびに、フィルタのタップの数とタップウェイト係数とを決定する方法 - Google Patents

ディジタル―アナログ変換回路とその方法、ならびに、フィルタのタップの数とタップウェイト係数とを決定する方法

Info

Publication number
JPH03242025A
JPH03242025A JP2263986A JP26398690A JPH03242025A JP H03242025 A JPH03242025 A JP H03242025A JP 2263986 A JP2263986 A JP 2263986A JP 26398690 A JP26398690 A JP 26398690A JP H03242025 A JPH03242025 A JP H03242025A
Authority
JP
Japan
Prior art keywords
signal
filter
shift register
tap
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2263986A
Other languages
English (en)
Inventor
Jeffrey W Scott
ジェフリー　ウィリアム　スコット
Thayamkulangara R Viswanathan
サヤムクランガラ　ラマスワミ　ビスワナサン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc filed Critical American Telephone and Telegraph Co Inc
Publication of JPH03242025A publication Critical patent/JPH03242025A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H19/00—Networks using time-varying elements, e.g. N-path filters
    • H03H19/004—Switched capacitor networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H21/00—Adaptive networks
    • H03H21/0001—Analogue adaptive filters
    • H03H21/0007—Analogue adaptive filters comprising switched capacitor [SC] devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H03M3/502—Details of the final digital/analogue conversion following the digital delta-sigma modulation
    • H03M3/504—Details of the final digital/analogue conversion following the digital delta-sigma modulation the final digital/analogue converter being constituted by a finite impulse response [FIR] filter, i.e. FIRDAC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H21/00—Adaptive networks
    • H03H21/0012—Digital adaptive filters
    • H03H2021/0096—Digital adaptive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; anti-aliasing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、−役向に、ディジタル信号処理に関し、特に
、切替キャパシタディジタル−アナログ変換器および有
限インパルス応答フィルタに関する。
［従来の技術］ コンパクトディスク（ＣＤ）やディジタルオーディオテ
ープ（ＤＡＴ）のようなディジタルオーディオアプリケ
ーションは、再生装置の一部として、非常に高い精度の
ディジタル−アナログ変換器（ＤＡＣ）を必要とする。
ＤＡＣが受容可能なビット数が単調線形に増加すればす
るほど、再生装置のダイナミックレンジは広くなる。従
来のＤＡＣは、アナログ信号をディジタル信号から、並
列に、すなわち、アナログ信号サンプルのディジタル表
現を構成するビットの全部またはほとんどの部分が、ア
ナログ信号サンプルを再現するために、はとんど同時に
使用される。しかし、１４個以上のビットを使用した従
来のＤＡＣを形成することは、低コストの商業的アプリ
ケーションとして、必要な線形性および単調性を達成す
ることが困難である。
これらの制限を克服するため、−度にほんの少しのビッ
ト（−役向に、１ビツト）を使用した、非常に高いデー
タ速度のＤＡＣは、１６ビツトＤＡＣと同等の性能レベ
ルを達成することかできるオーバーサンプリング技術が
開発された。
オーバーサンプリングの欠点は、並列ディジタルデータ
を単一の高速ディジタルビットストリームに変換するオ
ーバーサンプリング過程の一部によって導入される雑音
の量である。この変換を行う回路はシグマ−デルタ（Σ
−Δ）エンコーダと呼ばれ、あるいはノイズ−シェーバ
または補間変調器とも呼ばれる。雑音を減少させるため
、このエンコーダは、−役向に２つ以上の、多くの段階
（オーダと呼ばれる）をもつ。オーダが高いほど、雑音
は低くランダムになる。このようなエンコーダは、従来
可能であったものよりもさらに広い、１８ビット等価分
解が達成されるほどのダイナミックレンジを実現する。
しかし、高いオーダのオーバーサンプリングエンコーダ
によっても、単純なローパスフィルタが有効に除去でき
ないエイリアス信号とともに、十分量の雑音が、必要な
アナログ通過帯域（ここでは、約２０から２０，０００
Ｈｚまでの周波数のオーディオ帯域）上に存在する。こ
のことは、好ましくない帯域外信号が後続の線形増幅器
によって増幅され、そこからのひずみを増大させる。
［発明の概要］ 従って、本発明の１つの目的は、オーバーサンプリング
されたディジタルデータに対し、帯域外雑音を縮小して
より低いひずみを達成する集積フィルタ／ＤＡＣを提供
することである。
本発明のもう１つの目的は、この集積フィルタ／ＤＡＣ
を、集積回路として製造しやすいコンパクトな形で提供
することである。
本発明のさらにもう１つの目的は、任意の種類のオーバ
ーサンプリングΣ−Δエンコーダで自動的にフィルタの
特性をほとんど最適化する、集積フィルタ／ＤＡＣのフ
ィルタ部分を設計するプロセスを提供することである。
本発明のこれらおよびその他の目的は、−役向に、単一
ビットディジタル入力データをアナログ形に変換する、
以下のものによって特徴づけられた回路によって与えら
れる：多重タップを有し、ディジタル入力データをシフ
トするための、シフトレジスタ；シフトレジスタのタッ
プに対応した複数の信号キャパシタで、各信号キャパシ
タは所定容量を有し、一方の端は加算ノードに結合する
：そして、複数の信号キャパシタに対応し、シフトレジ
スタの対応するタップに応じた、複数の第１切替手段で
、２つの基準電圧のうちの１つを、シフトレジスタの対
応するタップの状態およびクロック信号の状態に依存し
て、信号キャパシタのもう一方の端に選択に結合する手
段。ここで、加算ノードの信号は、ディジタル入力デー
タに対応するアナログ信号であり、信号キャパシタの容
量は、有限インパルス応答フィルタのタップウェイト係
数を表現する。
本発明のこれらの目的はまた、一般的に、以下のステッ
プによって特徴づけられる、単一ビットディジタル入力
データをアナログ型に変換する方法によって与えられる
：多重タップシフトレジスタでディジタル入力データを
シフトするステップ；シフトレジスタのタップに対応し
て、複数の信号キャパシタからのチャージを加算ノード
に加算するステップで、各信号キャパシタは所定の容量
を有する；そして、信号キャパシタを、シフトレジスタ
の対応するタップの状態およびクロック信号の状態に依
存して、２つの基準電圧のうちの１つに選択的に結合す
るステップ。ここで、加算ノドの信号は、ディジタル入
力データに対応するアナログ信号であり、信号キャパシ
タの容量は、有限インパルス応答フィルタのタップウェ
イト係数を表現する。
さらに、本発明のこれらの目的はまた、一般的に、以下
のステップによって特徴づけられる、フィルタオーバー
サンプリングされたデータに適合した、フィルタ内のタ
ップの数およびタップウェイト係数を決定する方法によ
って与えられるニオ−バーサンプリングされたデータを
エンコードするために使用される、信号入力なしに、エ
ンコーダからのディジタルデータストリームを生成する
ステップ；要求されるフィルタの通過帯域を表現する、
サンプリングされた信号を生成するステ・ノブ；ディジ
タルデータストリームとサンプリングされた信号を組み
合わせるステップ；組み合わされたディジタルデータス
トリームおよびサンプリングされた信号をフィルタによ
ってフィルタリングするステップ；フィルタの出力を、
サンプリングされた信号の遅延されたバージョンから減
算してエラー信号を形成するステップで、遅延量はフィ
ルタを通るサンプリングされた信号の遅延とほぼ等しい
；そして、フィルタのタップの数およびタップウェイト
係数を調節してエラー信号を縮小するステップ。
［実施例］ 第１図には、ディジタルオーディオ変換器１０の例のブ
ロックが示されており、これは、ディジタルオーディオ
チーブ（ＤＡＴ）やコンパクトディスク（ＣＤ）のよう
なソース１１から、１８ビゾト並列ディジタルデータワ
ードを取り込み、それをアナログ出力、ここではオーデ
ィオ信号に変換する。取り決めでは、データ速度は、Ｄ
ＡＴでは４８ＫＨｚ　（毎秒１８ビツトデイジタルデー
タワードの数）であり、ＣＤでは４４．１ＫＨｚである
。このデータストリームは、６４倍オーバーサンプラ１
２に与えられ、さらに、有限インパルス応答（Ｆ　Ｉ　
Ｒ）補間器１３に与えられて、データ速度を増大し、ソ
ース１１からのサンプル間の６４個のサンプルをスムー
ズにする。オーバーサンプリングされ、補間された１８
ビツトデータは、ＤＡＴでは３．０７２ＭＨｚ、ＣＤで
は２．８２２４ＭＨｚの速度で、上で説明された２次ま
たは４次のオーダのエンコーダのような、Σ−Δエンコ
ーダ１４に印加される。その出力は、エンコーダ１４へ
の入力データと等しい周波数の、すなわち、ＤＡＴおよ
びＣＤに対しそれぞれ３．　０７２および２．８２２４
ＭＨｚの、単一ビットストリームである。Σ−Δエンコ
ーダおよびオーバーサンプリングされたディジタルビッ
トストリームは、つづいて、組み合わされた切替キャパ
シタ有限インパルス応答フィルタおよびディジタル−ア
ナログ変換器１５　（Ｆ　ＩＲ／ＤＡＣ）に印加される
が、その詳細は以下で説明される。結果として生じるア
ナログ信号は、次に、ローパスフィルタ１６を通り、Ｆ
　Ｉ　Ｒ／ＤＡＣ１５によるディジタル−アナログ変換
過程からのクロックおよびエイリアス信号エネルギーを
除去する。
第２図には、ＦＩＲ／ＤＡＣ１５およびローパスフィル
タ１６が単純化された模式図で示されている。切替キャ
パシタ技術でよく知られているように、ここでは説明し
ないが、非並行うロック信号（図示せず）が、スイッチ
２０１−２０Ｎ　、２４．３０、および３１を制御する
。クロ１．り信号の周波数ｆ　は、Σ−Δエンフーダで
エンコードされ、オーバーサンプリングされた、ＦＩＲ
／ＤＡＣ１５へのディジタルデータ速度と等しい。同様
に周知のように、ここでは詳細には説明しないか、切替
キャパシタは抵抗を合成し、等価「抵抗」の値は、切替
周波数およびキャパシタの容ｆｆ１（Ｃ）に依存する。
ここでは、「抵抗」の値は約１／ｆｃＣである。
Ｆ　Ｉ　Ｒ／ＤＡＣ１５は、２つの基準電圧１７．１８
、シフトレジスタタップをもつ２×２スイッチ１．９　
−１９Ｎ　（Ｎ≧１）、２：１スイッチ２０　−２０．
、および加算ノード２３に結合しま た信号キャパシタ２１　−２１Ｎを有する。２×２スイ
ッチ１９　−１９Ｎおよび２：１スイッチ２（１−２Ｑ
　　は、対応信号キャパシタ２１゜Ｎ ２１Ｎを、クロック信号の状態とともにシフトレジスタ
の対応するタップ（図示せず、以下で説明する）の状態
に応じて、２つの基準電圧１７．１８のうちの１つに選
択的に結合する。信号キャパシタ２１　−２１Ｎの容量
は、ＦＩＲフィルタのタップウェイト係数に対応して、
Σ−Δエンコーダでエンコードされオーバーサンプリン
グされたディジタル入力データにＤＡＣ機能を実行する
間に、要求されるＦＩＲフィルタ応答が達成されるよう
に選択される。組み合わされたＦＩＲフィルタリングお
よびＤＡＣ過程からのアナログ信号は加算ノード２３に
加算され、スイッチ２４を通してローパスフィルター６
に与えられる。フィルター６は、信号演算増幅器２５を
含み、抵抗２６および、キャパシタ２７によって決定さ
れるカットオフ周波数によって設定される利得を有する
。抵抗２６は、ディジタルアナログ変換過程の利得の正
確な制御、および、信号依存クロックフィードスルー、
すなわち、要求される信号振幅に依存したクロックエネ
ルギーによって生じる調和ひずみの回避のために、もう
１つの切替キャパシタの代わりに使用されるのが望まし
い。キャパシタ２７は、フィルター６が、要求されるア
ナログ信号を妨害されずに送る間に、ＦＩＲ／ＤＡＣ１
５のアナログ出力からの残留クロ・ツク信号およびエイ
リアス信号を減衰させるように選択される。
さらに詳細には、Ｆ　Ｉ　Ｒ／ＤＡＣ１５は、Ｎ個の２
×２スイッチ１９　−１９Ｎを駆動する第１基準電圧１
７および第２基準電圧１８を有する。
２つの基準電圧の動作およびそれらの利点は、同日に出
願された特許出願の明細書に詳細に説明されでいる。
基準電圧１８は、従来の固定電圧源であり、固定バイア
ス電圧を供給し、ＡＣ信号に対してはインピーダンスが
ほとんど０である。基準電圧１８は、例えば、必要なバ
イアス電圧をローパスフィルタ１６およびその他の回路
（図示せず）に供給する、バンドギャップ由来の基準電
圧である。基準電圧１８の出力電圧は、−役向に、ディ
ジタルオーディオ変換器１０（第１図）への電源電圧（
図示せず）間の電圧差の約半分であり、例えば、５ボル
トの電源に対しては、もう一方の電源かはぼ０ボルトの
とき、２ボルトである。基準電圧１７は、基準電圧１８
からの電圧に依存し、切替キャパシタ２つの等価抵抗と
ともに抵抗２８の抵抗値に応じて変化される。ここでは
、基準電圧１７からの出力電圧は信号キャパシタ２１　
−２１Ｎの全容量の変動によるＦＩＲ／ＤＡＣ１５の全
利得の変動を補償するように、キャパシタ２９の容量と
ともに変動するということを述べておけば十分である。
抵抗２８の抵抗値は、基準電圧１７の電圧値を外部から
設定するために使用され、キャパシタ２９の容量と比較
するとほとんど不変である。信号キャパシタ２１　−２
１Ｎの全容量の変動は、例えばローパスフィルター６内
の抵抗２６のような抵抗の相対的に厳しい公差と比較し
て、キャパシタ２１　−２１．の物理的大きさにおけす る製造公差が大きいことから生じる。しかし、キャパシ
タ２１　−２１Ｎの相対的な容量は、集積回路間ではほ
ぼ一定である。容量のこれらの変動は、キャパシタ２９
によって調節される。その理由は、これらのキャパシタ
は同一の集積回路に存在するからである。注意すべき点
は、基準電圧１７と１８の電圧の差が、ＦＩＲ／ＤＡＣ
１５からの、従って、ローパスフィルタ１６がらのアナ
ログ出力信号の全振幅を決定するということである。
従って、Ｆ　Ｉ　Ｒ／ＤＡＣ１５からのアナログ信号に
おける変動は、ローパスフィルタ１６の利得ヲ変化させ
る代わりに、基／＄電圧１７と１８の電圧差を変化させ
ることによって補償される。注意すべき点は、ＦＩＲフ
ィルタ特性は、基準電圧１７と１８の電圧差を変化させ
る結果として変化しないということである。
上述のように、スイッチ３０，３１はクロック信号（図
示せず）によって制御される。キャパシタ３２が基準電
圧１７に付加されることがあり、これによって、キャパ
シタ２９の切替によって発生する雑音か２×２スイッチ
１９１−１９Ｎに入ってフィルタリングおよびディジタ
ル−アナログ変換過程に悪影響を及はすことを減少させ
る。
上述のように、２×２スイッチ１９１−１９Ｎはそれぞ
れシフトレジスタタップ（図示せず）を有する。第３図
には、２×２スイッチのうちの１つ１９１の例のダイヤ
グラムが示されている。フリップフロップ３５は、フリ
ップフロップ３５を直列に結合（カスケード）すること
によって構成されたシフトレジスタの１段階として使用
されている。フリップフロップ３５、またはタップから
の出力は、２：１スイッチの例３６．３７を制御し、２
×２スイッチ機能を実行する。図示されているように、
フリップフロップ３５の状態に依存して、スイッチ３６
．３７は入力１　ｎｏ　１１　Ｊの信号を、出力Ｏｕ　
ｔ　ｏ　、Ｏｕ　ｔ　ｔへ、直接または交差結合で送る
。注意すべき点は、この実施例は例示のためだけのもの
であり、必要な２×２スイッチの機能を達成する多くの
配置があるということである。
第２図に戻って、キャパシタ２０１−２０Ｎの容量は、
ＦＩＲフィルタ部分のタップウェイト係数に対応して、
ＦＩＲ／ＤＡＣ１５におけるＦＩＲフィルタ応答および
ディジタル−アナログ変換過程の利得を決定する。Σ−
Δエンコーダ１４（第１図）を使用する場合、その過程
が非常に非線形であること、および、その出力が、印加
される入力が０の場合にもＯにならないということのた
めに、ＦＩＲフィルタのタップウェイト係数を決定する
ことは困難であるということが知られている。従って、
タップウェイト係数を選択するためには経験的な方法か
望ましい。これを行う＋１１１！ｌ的な方法は、現在関
心のある要求された周波数帯域（通過帯域）のシヌソイ
ドでΣ−Δエンコーダ１４を励振することを含む。その
とき、使用されているＦＩＲフィルタは、（ディジタル
−アナログ変換後の）ＦＩＲフィルタの出力と、入力シ
ヌソイドの差を最小化するように調節されたタップウェ
イト係数を有する。しかし、この方法は最適な係数を生
成しないということが知られている。
Σ−Δエンコーダ１４への信号が存在しない場合、ＦＩ
Ｒフィルタから生じる残留雑音は、達成されるはずの理
論的な雑音レベルよりも大きい。
従って、以下に提示されたタップウェイト係数を設計す
る新しい方法は、変換器１０の出力雑音レベルを改善す
る。はじめに認識しておかなければならないことは、Σ
−Δエンコーダ１４からのディジタルビットストリーム
のパワーは制限されでいるということである。さらに、
ディジタルビットストリームの雑音パワーの量は、信号
パワーが増大するとともに減少する。このトレードオフ
は、Σ−Δエンコーダ１４の入力への信号が存在しない
（０信号）場合に最も明らかである。このとき、出力は
、雑音から構成されるほとんどランダムなピットストリ
ームである。
Σ−Δエンコーダでエンコードされたディジタルデータ
をフィルタリングするために使用されるフィルタのタッ
プウェイト係数を決定する望ましい方法が第４図に示さ
れている。ここでは、第１図で使用されているΣ−Δエ
ンコーダ１４への入力はＯに置かれた、０信号の場合で
ある。そこからのピットストリームは、加算器４１にお
いて、変換器１０（第１図）の要求された通過帯域での
、例えばシヌソイドのような信号を表現する、サンプル
発生器４０　−４０Ｍ　（Ｍ≧１）からサンプリングさ
れた信号に、加算される。発生器４０□−４０Ｍからサ
ンプリングされた信号のサンプル速度は、ビットストリ
ームの速度と等しい。ディジタルビットストリームと、
サンプリングされた信号の和は、ＦＩＲフィルタ４２に
印加される。
注意すべき点は、ＦＩＲフィルタ４２は、ＤＡＣの機能
が使用されないことを除いては第２図のＦＩＲ／ＤＡＣ
と同様であることである。さらに、（第２図の信号キャ
パシタ２１−２１Ｎの容量に対応した）タップウェイト
係数は、以下で明らかになるような目的のために、可変
である。
フィルタ４２の出力は、つぎに、デイレイ４４からの遅
延サンプリング信号との比較のため、減算器４３に送ら
れる。注意すべき点は、デイレイ４４からの遅延は、意
味のある比較か実行できるように、サンプリングされた
信号にフィルタ４２によって与えられる遅延とほぼ等し
い。減算器４３による比較は、ディジタルビットストリ
ームでフィルタリングされたサンプリング信号と、（遅
延された）サンプリング信号自身との間のエラの程度を
示す。フィルタリング過程が良好なほど、エラーは小さ
い。エラー信号はＦＩＲフィルタ４２にフィードバック
され、ＦＩＲフィルタ４２のタップウェイト係数を適切
に調節する。エラーを最小化する望ましい方法は、減算
器４３からのエラー信号に、最小平均二乗（Ｌ　Ｍ　Ｓ
　）アルゴリズムを適用することによる。ＬＭＳアルゴ
リズムは、ウィンドロウ（Ｗｉｎｄｒｏｗ）とスターン
ズ（Ｓｔｅａｒｎｓ）の教科書の９９〜１０２ページに
詳細に説明されている。しかし、その他のアルゴリズム
、例えば、逐次回帰法（ＳＥＲ）や、ＬＭＳ／ニュート
ンアルゴリズムもまた、エラーを最小化するために使用
できる。
発生器４０１−４０Ｍ　（Ｍ≧１）からサンプリングさ
れた信号は、サンプリングシヌソイドであり、加算器４
７によって結合されることが望ましい。発生器４０　−
４０Ｍは、全通過帯域に広がす る周波数、例えば、ディジタルオーディオアプリケーシ
ョンでは２０Ｈｚから２０ＫＨｚ、を有しなければなら
ない。
第４図に示されたシステムを、物理的な実施例を構築す
るよりも、コンピュータ上でモデル化するのか望ましい
。その出力は、第１図のＦＩＲ／ＤＡＣ１５に対するタ
ップウェイト係数となる。
この設；−Ｉ法は、ＦＩＲ型フィルタたけでなくあらゆ
るフィルタ４２に適用できる。しかし、（フィードバッ
クか使用されない）ＦＩＲフィルタは線形位相応答を示
すことがあり、このことは、ＦＩＲフィルタ内のタップ
の数に依存して、デイレイ４４からの遅延量の決定を予
測可能にする。無限インパルス応答（ＩＩＲ）フィルタ
も使用できるが、その実現におけるフィードバックは、
遅延およびＬＭＳ機能を複雑化する。
本発明の望ましい実施例を説明したが、当業者には明ら
かなように、本発明の概念を取り入れた他の実施例もま
た使用できる。従って、本発明は、上で開示された実施
例に限定されるべきではなく、「特許請求の範囲」によ
ってのみ制限されるべきであろう。
尚、特許請求の範囲に記載した参照番号は、発明の容易
なるる理解のためで、その範囲を制限するよう解釈され
るべきではない。
【図面の簡単な説明】
第１図は、オーバーサンプリングデータ技術を使用した
、コンパクトディスクやディジタルオーディオチーブの
アプリケーションのための、ディジタルオーディオ変換
器の例のダイヤグラム、第２図は、第１図に示された切
替キャパシタＦＩＲフィルタおよびＤＡＣの模式図、 第３図は、第２図に示された２×２スイッチの単純化さ
れたダイヤグラム、 第４図は、第２図に示された、組み合わされた切替キャ
パシタＦＩＲフィルタおよびＤＡＣに対するタップウェ
イト係数を決定する望ましい方法の代表的なダイヤグラ
ムである。 出　願　人：アメリカン　テレフォン　アンドへのディ
ジタルデータ

Claims (10)

    【特許請求の範囲】
  1. （１）単一ビットディジタル入力データをアナログ型に
    変換する回路において、 Ｎ個のタップを有し前記ディジタル入力データをシフト
    するシフトレジスタ（１９＿１−１９＿Ｎ）と、 各信号キャパシタは所定容量を有し、その一端は加算ノ
    ード（２３）に結合する、前記シフトレジスタのタップ
    に対応した複数の信号キャパシタ（２１＿１−２１＿Ｎ
    ）と、 前記複数の信号キャパシタに対応し、前記シフトレジス
    タの対応するタップに応じて、前記シフトレジスタの対
    応するタップの状態およびクロック信号の状態に依存し
    て２つの基準電圧（１７、１８）のうちの１つを前記信
    号キャバシタンスの他端に選択的に結合する複数の第１
    交換手段とを有し、 前記加算ノード上の信号は、前記ディジタル入力データ
    に対応したアナログ信号であり、前記信号キャパシタの
    容量は、有限インパルス応答フィルタの対応するタップ
    ウェイト係数を表す ことを特徴とするディジタル−アナログ変換回路。
  2. （２）前記各複数の第１交換手段が、前記シフトレジス
    タの対応するタップに応じて、前記２つの基準電圧と２
    つの出力に結合した２つの入力を有する２×２スイッチ
    （３６、３７）と、 前記クロック信号に応じて、前記複数の信号キャパシタ
    のうちの対応する１つを前記２×２スイッチの出力のう
    ちのいずれかに結合するための２：１スイッチ（２０＿
    １−２０＿Ｎ）とを有することを特徴とする請求項１記
    載の回路。
  3. （３）前記第２基準電圧を基準にする仮想アース入力と
    出力とを有する反転ローパスフィルタ（１６）と、 前記クロック信号に応じて、前記加算ノードを、前記反
    転ローパスフィルタの仮想アース入力と、前記第２基準
    電圧とに交互に結合する第２交換手段とを有し、 前記回路のアナログ出力は、前記反転ローパスフィルタ
    の出力である ことを特徴とする請求項２記載の回路。
  4. （４）ディジタル入力データをアナログに変換する方法
    において、 前記ディジタル入力データを多重タップシフトレジスタ
    （１９＿１−１９＿Ｎ）でシフトするステップと、 前記シフトレジスタのタップに対応して、加算ノード（
    ２３）に、所定容量をもつ複数の信号キャパシタ（２１
    ＿１−２１＿Ｎ）からのチャージを加算するステップと
    、 前記シフトレジスタの対応するタップの状態とクロック
    信号の状態に依存して、前記信号キャパシタを２つの基
    準電圧のうちの１つに選択的に結合するステップとを有
    し、 前記加算ノード上の信号は、前記ディジタル入力データ
    に対応したアナログ信号であり、前記信号キャパシタの
    容量は、有限インパルス応答フィルタの対応するタップ
    ウェイト係数を表す ことを特徴とするディジタル入力データをアナログに変
    換する方法。
  5. （５）前記信号キャパシタをそれぞれ２つの基準電圧の
    うちの１つに選択的に結合する前記ステップは、 ２×２スイッチ（３６、３７）で、前記シフトレジスタ
    の対応するタップに応じて、前記２つの基準電圧を前記
    ２×２スイッチの２つの出力間で切替えるステップと、 前記クロック信号に応じて、前記２：１スイッチ（２０
    ＿１−２０＿Ｎ）に、前記対応する信号キャパシタを前
    記２×２スイッチの２つの出力間で切替えるステップを
    含む ことを特徴とする請求項４記載の方法。
  6. （６）前記加算ノード上の信号をローパスフィルタ（１
    ６）でフィルタリングするステップを含む ことを特徴とする請求項５記載の方法。
  7. （７）オーバーサンプリングされたデータをフィルタリ
    ングするのに適合したフィルタのタップの数およびタッ
    プウェイト係数を決定する方法において、 ディジタルデータストリームを、オーバーサンプリング
    されたデータをエンコードするために使用されるエンコ
    ーダ（１４）から、信号入力なしで発生するステップと
    、 前記要求されるフィルタの通過帯域を表現する、サンプ
    リングされた信号（４０＿１−４０＿Ｍ、４７）を発生
    するステップと、 前記ディジタルデータストリームと前記サンプリングさ
    れた信号を組み合わせる（４１）ステップと、 前記組み合わされたディジタルデータストリームと前記
    サンプリングされた信号とを前記フィルタ（４２）によ
    ってフィルタリングするステップと、 エラー信号を形成する為に、前記フィルタの出力を、前
    記サンプリングされた信号の遅延されたバージョンから
    減算する（４３）ステップ（その遅延量は前記フィルタ
    を通る遅延とほぼ等しく）と、 前記エラー信号を減少させる為に、前記フィルタのタッ
    プの数およびタップウェイト係数を調節するテップと からなることを特徴とするフィルタのタップの数とタッ
    プウェイト係数とを決定する方法。
  8. （８）サンプリングされた信号を発生する前記ステップ
    は、 周波数が前記フィルタの要求された通過帯域内にある、
    複数のサンプリングされたシヌソイドを発生する（４０
    ＿１−４０＿Ｍ）ステップと、サンプリングされた信号
    を生成する為に、前記サンプリングされたシヌソイドを
    組み合わせる（４７）ステップとからなる ことを特徴とする請求項７記載の方法。
  9. （９）前記タップの数およびタップウェイト係数を調節
    する前記ステップが、最小平均二乗最小化過程を使用す
    ることを特徴とする請求項８記載の方法。
  10. （１０）前記フィルタが有限インパルス応答フィルタで
    あることを特徴とする請求項９記載の方法。
JP2263986A 1989-10-04 1990-10-03 ディジタル―アナログ変換回路とその方法、ならびに、フィルタのタップの数とタップウェイト係数とを決定する方法 Pending JPH03242025A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US417219 1989-10-04
US07/417,219 US5012245A (en) 1989-10-04 1989-10-04 Integral switched capacitor FIR filter/digital-to-analog converter for sigma-delta encoded digital audio

Publications (1)

Publication Number Publication Date
JPH03242025A true JPH03242025A (ja) 1991-10-29

Family

ID=23653078

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2263986A Pending JPH03242025A (ja) 1989-10-04 1990-10-03 ディジタル―アナログ変換回路とその方法、ならびに、フィルタのタップの数とタップウェイト係数とを決定する方法

Country Status (3)

Country Link
US (1) US5012245A (ja)
EP (1) EP0421651A3 (ja)
JP (1) JPH03242025A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224772A (ja) * 1992-04-17 1994-08-12 Crystal Semiconductor Corp マルチビットデルタ−シグマ変調器の較正方法及び装置
DE19711715B4 (de) * 1996-03-22 2009-10-01 Sony Corp. Signalverarbeitungsvorrichtung zur Umsetzung eines Vielfachbit-Signales, in dem Unterdaten (Sub-Daten) an ein Ein-Bit-Signal angefügt sind

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5245344A (en) * 1991-01-15 1993-09-14 Crystal Semiconductor High order switched-capacitor filter with dac input
JPH04243326A (ja) * 1991-01-18 1992-08-31 Nec Corp オーバサンプリングｄ−ａ変換器
US5157395A (en) * 1991-03-04 1992-10-20 Crystal Semiconductor Corporation Variable decimation architecture for a delta-sigma analog-to-digital converter
US5323157A (en) * 1993-01-15 1994-06-21 Motorola, Inc. Sigma-delta digital-to-analog converter with reduced noise
US5513209A (en) * 1993-02-26 1996-04-30 Holm; Gunnar Resampling synchronizer of digitally sampled signals
JPH0774645A (ja) * 1993-09-01 1995-03-17 Nec Corp オーバサンプリングｄ／ａ変換器の出力フィルタ
US5469164A (en) * 1993-09-30 1995-11-21 Ford Motor Company Circuit and method for digital to analog signal conversion
US5798724A (en) * 1996-02-14 1998-08-25 Harris Corporation Interpolating digital to analog converter architecture for improved spurious signal suppression
US5703589A (en) * 1996-03-08 1997-12-30 Burr-Brown Corporation Switched capacitor input sampling circuit and method for delta sigma modulator
DE19619208A1 (de) * 1996-05-11 1997-11-13 Klugbauer Heilmeier Josef Digitaler Verstärker
DE19630052A1 (de) * 1996-07-25 1997-07-10 Siemens Ag Nach einem Sigma-Delta-Verfahren arbeitender Digital/Analog-Wandler
US5983139A (en) * 1997-05-01 1999-11-09 Med-El Elektromedizinische Gerate Ges.M.B.H. Cochlear implant system
US6067327A (en) * 1997-09-18 2000-05-23 International Business Machines Corporation Data transmitter and method therefor
US6275259B1 (en) * 1998-02-02 2001-08-14 International Business Machines Corporation Digital automatic gain control circuit for image system
DE69934924T2 (de) * 1998-02-03 2007-06-28 Texas Instruments Inc., Dallas Hybrides FIR/IIR-Analogfilter
US6061551A (en) 1998-10-21 2000-05-09 Parkervision, Inc. Method and system for down-converting electromagnetic signals
US7515896B1 (en) 1998-10-21 2009-04-07 Parkervision, Inc. Method and system for down-converting an electromagnetic signal, and transforms for same, and aperture relationships
US6243733B1 (en) 1998-09-16 2001-06-05 Cirrus Logic, Inc. Correct carry bit generation
US6321246B1 (en) 1998-09-16 2001-11-20 Cirrus Logic, Inc. Linear phase FIR sinc filter with multiplexing
US6317765B1 (en) 1998-09-16 2001-11-13 Cirrus Logic, Inc. Sinc filter with selective decimation ratios
US6337636B1 (en) 1998-09-16 2002-01-08 Cirrus Logic, Inc. System and techniques for seismic data acquisition
US6594284B1 (en) * 1998-09-16 2003-07-15 Cirrus Logic, Inc. Network synchronization
US6546408B2 (en) 1998-09-16 2003-04-08 Cirrus Logic, Inc. Sinc filter using twisting symmetry
US6980037B1 (en) 1998-09-16 2005-12-27 Cirrus Logic, Inc. Power on reset techniques for an integrated circuit chip
US6281718B1 (en) 1998-09-16 2001-08-28 Cirrus Logic, Inc. Noise management using a switched converter
US6370371B1 (en) 1998-10-21 2002-04-09 Parkervision, Inc. Applications of universal frequency translation
US7236754B2 (en) 1999-08-23 2007-06-26 Parkervision, Inc. Method and system for frequency up-conversion
US7295826B1 (en) * 1998-10-21 2007-11-13 Parkervision, Inc. Integrated frequency translation and selectivity with gain control functionality, and applications thereof
US7039372B1 (en) 1998-10-21 2006-05-02 Parkervision, Inc. Method and system for frequency up-conversion with modulation embodiments
US6011501A (en) * 1998-12-31 2000-01-04 Cirrus Logic, Inc. Circuits, systems and methods for processing data in a one-bit format
US7209725B1 (en) 1999-01-22 2007-04-24 Parkervision, Inc Analog zero if FM decoder and embodiments thereof, such as the family radio service
US6535153B1 (en) 1999-02-04 2003-03-18 Med-El Electromedizinische Gerate Ges.M.B.H. Adaptive sigma-delta modulation with one-bit quantization
US6661363B2 (en) 2002-03-28 2003-12-09 Med-El Elektromedizinische Geraete Ges.M.B.H. System and method for adaptive sigma-delta modulation
US6885326B2 (en) * 1999-02-04 2005-04-26 Med-El Elektromedizinische Geraeta Gmbh Accumulator for adaptive Σ-Δ modulation
US6879817B1 (en) * 1999-04-16 2005-04-12 Parkervision, Inc. DC offset, re-radiation, and I/Q solutions using universal frequency translation technology
US6853690B1 (en) 1999-04-16 2005-02-08 Parkervision, Inc. Method, system and apparatus for balanced frequency up-conversion of a baseband signal and 4-phase receiver and transceiver embodiments
US7110444B1 (en) 1999-08-04 2006-09-19 Parkervision, Inc. Wireless local area network (WLAN) using universal frequency translation technology including multi-phase embodiments and circuit implementations
US7065162B1 (en) 1999-04-16 2006-06-20 Parkervision, Inc. Method and system for down-converting an electromagnetic signal, and transforms for same
US7693230B2 (en) 1999-04-16 2010-04-06 Parkervision, Inc. Apparatus and method of differential IQ frequency up-conversion
KR100416289B1 (ko) * 1999-06-18 2004-01-31 야쓰에 사카이 디지털 아날로그변환기 및 그 방법과 데이터 보간장치 및그 방법
US8295406B1 (en) 1999-08-04 2012-10-23 Parkervision, Inc. Universal platform module for a plurality of communication protocols
US6532259B1 (en) * 1999-09-28 2003-03-11 International Business Machines Corporation Equalization method and apparatus with gain adjustment for direct access storage device (DASD) data channels
US6441761B1 (en) * 1999-12-08 2002-08-27 Texas Instruments Incorporated High speed, high resolution digital-to-analog converter with off-line sigma delta conversion and storage
US6963734B2 (en) * 1999-12-22 2005-11-08 Parkervision, Inc. Differential frequency down-conversion using techniques of universal frequency translation technology
US7010286B2 (en) 2000-04-14 2006-03-07 Parkervision, Inc. Apparatus, system, and method for down-converting and up-converting electromagnetic signals
JP2001352247A (ja) * 2000-06-09 2001-12-21 Burr-Brown Japan Ltd 周波数領域において変調された信号をデジタル−アナログ変換する方法および装置
US6501405B1 (en) * 2000-06-13 2002-12-31 Ikanos Communication, Inc. Method and apparatus for digital to analog conversion with distortion calibration
US7454453B2 (en) 2000-11-14 2008-11-18 Parkervision, Inc. Methods, systems, and computer program products for parallel correlation and applications thereof
US7072427B2 (en) 2001-11-09 2006-07-04 Parkervision, Inc. Method and apparatus for reducing DC offsets in a communication system
US7085335B2 (en) * 2001-11-09 2006-08-01 Parkervision, Inc. Method and apparatus for reducing DC offsets in a communication system
US7379883B2 (en) 2002-07-18 2008-05-27 Parkervision, Inc. Networking methods and systems
US7460584B2 (en) 2002-07-18 2008-12-02 Parkervision, Inc. Networking methods and systems
US7190288B2 (en) * 2003-06-27 2007-03-13 Northrop Grumman Corp. Look-up table delta-sigma conversion
US6856267B1 (en) * 2004-02-17 2005-02-15 Broadcom Corporation Method and system for a multi-rate analog finite impulse response filter
US7436339B2 (en) * 2005-07-20 2008-10-14 M/A-Com, Inc. Method and apparatus to emulate a filter using digital elements
US7307570B2 (en) * 2005-07-20 2007-12-11 M/A-Com, Inc. Method and apparatus to emulate a filter
US8130821B2 (en) * 2006-05-18 2012-03-06 Oracle America, Inc. Equalization in capacitively coupled communication links
US7990185B2 (en) * 2008-05-12 2011-08-02 Menara Networks Analog finite impulse response filter
US8867154B1 (en) * 2013-05-09 2014-10-21 Lsi Corporation Systems and methods for processing data with linear phase noise predictive filter
US10243581B1 (en) * 2018-03-19 2019-03-26 Apple Inc. System and method for implementing finite impulse response filter in an audio processor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59174018A (ja) * 1983-03-23 1984-10-02 Nippon Gakki Seizo Kk デイジタル−アナログ変換回路
JPS6096014A (ja) * 1983-10-31 1985-05-29 Nippon Telegr & Teleph Corp <Ntt> トランスバ−サルフイルタ
JPS62168412A (ja) * 1986-01-20 1987-07-24 Sanyo Electric Co Ltd デジタルフイルタ
JPS6471210A (en) * 1987-05-18 1989-03-16 Advanced Micro Devices Inc Method of increasing and decreasing decimated digital filter tap coefficient

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS573541A (en) * 1980-06-09 1982-01-09 Mitsubishi Electric Corp Armature winding of electric rotary machine
CA1144653A (en) * 1980-08-27 1983-04-12 Adrian Worsman Codec
US4384276A (en) * 1981-05-08 1983-05-17 Motorola, Inc. Capacitive DAC to filter interface circuit
US4573038A (en) * 1984-02-23 1986-02-25 At&T Information Systems, Inc. Linear codec with dual divider
CA1233891A (en) * 1985-05-27 1988-03-08 Peter Gillingham Switched capacitor finite impulse response filter
US4918454A (en) * 1988-10-13 1990-04-17 Crystal Semiconductor Corporation Compensated capacitors for switched capacitor input of an analog-to-digital converter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59174018A (ja) * 1983-03-23 1984-10-02 Nippon Gakki Seizo Kk デイジタル−アナログ変換回路
JPS6096014A (ja) * 1983-10-31 1985-05-29 Nippon Telegr & Teleph Corp <Ntt> トランスバ−サルフイルタ
JPS62168412A (ja) * 1986-01-20 1987-07-24 Sanyo Electric Co Ltd デジタルフイルタ
JPS6471210A (en) * 1987-05-18 1989-03-16 Advanced Micro Devices Inc Method of increasing and decreasing decimated digital filter tap coefficient

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224772A (ja) * 1992-04-17 1994-08-12 Crystal Semiconductor Corp マルチビットデルタ−シグマ変調器の較正方法及び装置
DE19711715B4 (de) * 1996-03-22 2009-10-01 Sony Corp. Signalverarbeitungsvorrichtung zur Umsetzung eines Vielfachbit-Signales, in dem Unterdaten (Sub-Daten) an ein Ein-Bit-Signal angefügt sind

Also Published As

Publication number Publication date
EP0421651A3 (en) 1993-03-03
US5012245A (en) 1991-04-30
EP0421651A2 (en) 1991-04-10

Similar Documents

Publication Publication Date Title
JPH03242025A (ja) ディジタル―アナログ変換回路とその方法、ならびに、フィルタのタップの数とタップウェイト係数とを決定する方法
US5357252A (en) Sigma-delta modulator with improved tone rejection and method therefor
US5061925A (en) Phase equalization system for a digital-to-analog converter utilizing separate digital and analog sections
JP3244597B2 (ja) 制御されたポール−ゼロ場所を有するろ過を持つシグマ−デルタ・アナログ・デジタル変換器とその装置
JP2761137B2 (ja) 過剰標本化変換器
US5198817A (en) High-order sigma-delta analog-to-digital converter
US5055843A (en) Sigma delta modulator with distributed prefiltering and feedback
JPH0629786A (ja) デジタル・インターポレーション用低精度ｆｉｒフィルタ
JPH11284491A (ja) ハイブリッドｆｉｒ／ｉｉｒアナログフィルタ
JPH1028017A (ja) 信号処理システムおよび方法
US5140325A (en) Sigma-delta analog-to-digital converters based on switched-capacitor differentiators and delays
JP3194752B2 (ja) Ｐｃｍディジタルオーディオ信号再生装置
JPH04293317A (ja) デジタル／アナログ変換器においてデジタル信号をアナログ信号に変換する方法
US6163286A (en) Digitally driven analog test signal generator
JP3214981B2 (ja) Ａｇｃ機能付きデルタシグマ型ａ／ｄ変換器
US5872532A (en) Selection apparatus
WO2000004643A1 (fr) Convertisseur numerique/analogique
US6130633A (en) Multibit digital to analog converter with feedback across the discrete time/continuous time interface
WO1999066642A1 (fr) Convertisseur numerique/analogique
JP2002374170A (ja) １ビットｄ／ａ変換器
JP2002300007A (ja) サンプリング周波数変換装置
Maulik et al. An analog/digital interface for cellular telephony
JP4397492B2 (ja) デジタル−アナログ変換器
JP2002506312A (ja) 離散時間値を信号処理するための装置
WO2001045266A1 (fr) Convertisseur numerique-analogique