CN104022782A - 一种数字式多通道模拟信号发生方法 - Google Patents

Abstract

本发明涉及一种数字式多通道模拟信号发生方法，其特征在于:FPGA产生N路可具有不同时延的1bit流信号，前述N路信号相应依次经过N路隔离型驱动器、N路去偏置电路以及N路滤波器后，输出N路高信噪比的模拟信号。

Description

一种数字式多通道模拟信号发生方法

技术领域

本发明涉及一种数字式多通道模拟信号发生方法。

背景技术

随着数字电子器件和数字信号处理技术的快速发展，FPGA、DSP、单片机、ARM等数字器件被逐步应用于生产和生活的各个领域。在声呐、雷达等多个领域中，多通道模拟信号发生器是一个关键的设备或系统模块，特别是相控发射技术对具有不同时延值的高信噪比多通道模拟信号产生提出了高技术指标的要求。

但目前数字式多通道模拟信号发生器设计存在以下几个方面的问题：(1)电路结构不够优化。数字式模拟信号发生器多采用“数字器件+DAC+滤波器”的设计方案，但对于多通道模拟信号发生器来说，随着通道数的增加使用DAC(nbits)的数量将随之增加，同时占用数字器件I/O资源也成倍增加(n×通道数)，对具有多I/O的高性能数字器件也提出了更高的要求，DAC和数字器件I/O占用数量的增加既耗费了大量的硬件资源，也增加了研制成本；(2)对滤波器性能指标要求高。为了保证高信噪比的模拟信号输出，需对DAC输出信号的量化噪声进行高性能滤波处理，这通常要求滤波器过渡带更加陡峭(阶数足够高)，而更高阶的滤波器意味着电路复杂度的增加和集成度的下降。(3)信号带内信噪比进一步提高受限。由于量化噪声在频域是均匀分布的，即便采用更高性能的滤波器也不能去除带内信号与噪声间的耦合，因此，在产生模拟信号时，仅采用基于滤波技术的设计方案无法有效提高带内信号信噪比，特别是对于宽带信号这一问题更为突出。

ΔΣ变换器主要由差分器、积分器、比较器和1位DAC构成的反馈结构组成，可将输入信号与反馈信号之差作积分处理，将积分结果输出至比较器，并持续利用反馈控制使积分器输出最小，从而使比较器输出1bit编码序列(1比特流信号)中的量化噪声偏向于较高频域，即实现了量化噪声的整形；同时，由于采用了过采样技术，使用低阶次的滤波器即可实现变换器输出1比特流信号的滤波解码，得到带内具有高信噪比特性的模拟信号。核心期刊“仪表技术与传感器”中发表文章“基于高阶ΔΣ调制的任意波形发生器(2011,2:74-80)”提出了采用FPGA和多位ΔΣ调制器实现波形发生器的方案，充分利用了ΔΣ变换器噪声整形等特性实现了高信噪比模拟信号的产生，其实现过程为：通过FPGA内部自行计算或外部提供的方式得到产生波形的离散数据序列；经过M位ΔΣ调制器后实现量化噪声整形，使大部分噪声集中到更高的频段，使频带内信噪比得到大幅提高；将调制后数据序列存入FPGA的RAM存储空间；采用循环读取地址的方式将存储空间的每个数据样本并行地输出到M位的DAC，转换输出模拟信号；通过抗混叠滤波器滤波输出高信噪比的模拟信号。该方案可在降低模拟电路复杂度及对元器件间匹配要求的情况下实现高信噪比模拟信号的产生，对于进一步提高传统数字式信号发生器输出模拟信号信噪比具有重要的科学意义。但由于仍采用了“DAC+滤波器”的设计方案将数字信号转换为模拟信号，在多通道模拟信号产生时仍未解决传统数字式模拟信号发生器存在的电路结构不够优化、对滤波器性能指标要求高、硬件规模和研制成本随通道数增加而增加等问题。

发明内容

本发明目的在于提供一种数字式多通道模拟信号发生方法，具有更优化的电路结构，更少的硬件资源，且适用于产生包括单频信号、线性调频(LinearFrequency Modulation，LFM)、幅度调制信号等多种形式的具有数字信号表达式的模拟信号。

实现本发明目的技术方案：

一种数字式多通道模拟信号发生方法，其特征在于:FPGA产生N路可具有不同时延的1bit流信号，前述N路信号相应依次经过N路隔离型驱动器、N路去偏置电路以及N路滤波器后，输出N路高信噪比的模拟信号。

FPGA产生N路可具有不同时延的1bit流信号，通过如下方法实现，

M个信号参量输入至数字信号计算模块，数字信号计算模块计算获得与待产生模拟信号相对应的数字信号，前述数字信号输入至ΔΣ变换器，ΔΣ变换器产生的1bit流信号经过N个时延器后由N个I/O引脚输出。

ΔΣ变换器可以是一阶、二阶或多阶。

滤波器可以是带通滤波器或低通滤波器，其截止频率由信号频率范围确定。

本发明具有的有益效果：

本发明数字信号计算模块计算生成的数字信号不必存储而直接输入ΔΣ变换器，降低实现复杂度的同时有效节约了FPGA的片上存储空间；本发明通过ΔΣ变换器产生1bit流信号，数字处理器(FPGA)的一个I/O即可实现1比特流信号的输出，不必采用DAC变换器，极大地节约了数字处理器的I/O资源，特别是多通道设计时这一优越性更为明显，在简化电路结构的同时有效降低了研制成本；本发明采用ΔΣ变换器，ΔΣ变换器过采样和噪声整形的技术特点使得采用更低指标的低阶滤波器即可实现高信噪比模拟信号的输出，与高指标的高阶滤波器相比，低阶滤波器的使用可降低滤波电路的复杂度，提高电路集成度；本发明量化噪声整形以及高的过采样率使得量化噪声集中分布于奈奎斯特率附近的高频频谱区域，而信号频带内量化噪声很少，从源头上有效提高信号带内信噪比的同时支持了采用低阶滤波器获得高信噪比模拟信号的设计方案；本发明产生多通道信号间可具有相同的时延值，也可具有不同的时延值，这一设计增加了多通道信号使用的灵活性，也扩大了其应用范围。

另外，本发明适用于多种信号形式模拟信号的多通道产生，不同形式信号在数字信号计算模块中采用不同的数字信号表达式，同时根据信号参数设计滤波器即可实现可具有不同时延的、多通道高信噪比模拟信号的产生。本发明具有广阔的应用前景，例如：应用于具有相控发射能力的多通道发射机、具有不同回波时延的多通道回波信号模拟器等，用于提供不同形式的高信噪比多通道模拟信号。

附图说明

图1实现本发明方法的数字式多通道模拟信号发生器结构示意图；

图2产生LFM信号的波形及频谱；

图3二阶ΔΣ变换器结构图；

图4产生LFM信号对应的1比特流信号图；

图5产生LFM信号对应1比特流信号的频谱图；

图6低通滤波器的幅频和相频特性图；

图7低通滤波输出LFM模拟信号图；

图8具有不同时延的五路bit流信号及模拟信号图；

图9单频信号对应1比特流信号的频谱图。

具体实施方式

如图1所示，FPGA产生N路可具有不同时延的1bit流信号，时延权值n_i可根据需要设计取值，i∈[1,2,···,N]，前述N路信号相应依次经过N路隔离型驱动器、N路去偏置电路以及N路滤波器后，输出N路高信噪比的模拟信号。

FPGA产生N路可具有不同时延的1bit流信号，通过如下方法实现，

M个信号参量输入至数字信号计算模块，数字信号计算模块计算获得与待产生模拟信号相对应的数字信号，前述数字信号输入至ΔΣ变换器，ΔΣ变换器产生的1bit流信号经过N个时延器后由N个I/O引脚输出。

ΔΣ变换器可以是一阶、二阶或多阶。滤波器可以是带通滤波器或低通滤波器，其截止频率由信号频率范围确定。

本发明中输入FPGA的M个参量与描述待产生模拟信号S(t)的数字信号表达式中的参量相对应，不同的模拟信号S(t)对应不同的信号参量和数字信号表达式，根据该数字表达式在数字信号计算模块(如图1所示)中实现数字信号的计算产生。下面以LFM信号为例，进一步详细说明本发明高信噪比多通道模拟信号的产生过程。

首先，LFM信号的数字信号表达式为：

$s_{\mathrm{AM}}\left(n\right)=A\·\cos (\frac{2\mathrm{\π}{f}_{L}n}{f_s}+\frac{\mathrm{\π}(f_H-f_L)n^2}{{\mathrm{Tf}}_s^2})---\left(1\right)$

其中，A为信号幅度，f_L为起始频率，f_H为截止频率，T为脉冲宽度，f_s为采样频率。因此，对于LFM信号需输入FPGA上述M＝5个参量，这里取A＝0.6V，f_L＝6kHz，f_H＝14kHz，T＝4ms，f_s＝1MHz，对应的LFM信号如图2所示。

向FPGA输入上述5个参量后，在FPGA中根据公式(1)在“数字信号计算模块”中计算得到LFM数字信号，并输入ΔΣ变换器；设计ΔΣ变换器可以是一阶、二阶或多阶的，主要根据实际具体需求确定，低阶(小于等于二阶)变换器具有绝对的稳定性，而高阶的具有条件稳定性，以二阶ΔΣ变换器为例对本发明的具体实施方式进行详细说明。ΔΣ变换器每增加一阶即在差分器和比较器之间增加一个积分器。

二阶ΔΣ变换器结构原理图如图3所示，“数字信号计算模块”产生的LFM数字信号经过二阶ΔΣ变换器后输出1比特流信号见图4，其频谱如图5所示，从产生的1比特流信号频谱可以清楚地发现，量化噪声被整形至高频区域(趋近奈奎斯特率)，带内量化噪声值很低，在小于50kHz的频带内噪声低于-30dB。

m阶ΔΣ变换器的带内信噪比为：

$S/N{|}_m=(6.02m+3){\log }_2\mathrm{\η}+10\log \frac{1.5(2m+1)}{{\mathrm{\π}}^{2m}}\left(\mathrm{dB}\right)---\left(2\right)$

其中，η＝f_s(2f_B)为过取样率，则本例中产生LFM信号的带内信噪比为42.64dB。

N路I/O输出的N路bit流信号经隔离型驱动器和去偏置电路输入N个滤波器，该滤波器可以是低通或带通滤波器，这是由于去偏置电路彻底去除了信号中的直流成分，这里选用低通滤波器，其截止频率为62.5kHz，对经“去偏置电路”输出的1bit流信号进行滤波处理后最终得到高信噪比的LFM模拟信号，该低通滤波器幅频和相频特性如图6所示，滤波得到的LFM模拟信号见图7。由于ΔΣ变换器的噪声整形和过采样技术，采用截止频率高于信号最高频率(14kHz)5倍以上的低通滤波器仍可输出高信噪比的模拟信号，充分体现了本发明对滤波器较低的性能要求。

以通道数N＝5为例，Δτ＝0.5ms，n_i＝[012345](等时间延迟增量)，数字式多通道模拟信号发生器产生的5路具有不同时延的LFM信号如图8所示，其中，图8中左侧一列依次为FPGA的5个I/O引脚输出的具有不同时延的5路bit流信号；中间一列为经过去偏置电路后输出无偏置的5路bit流信号；右侧一列为相应的滤波器输出的具有不同时延的5路LFM模拟信号。以此类推，也可以设计更多通道模拟信号输出的情况。

上述以LFM信号为例的多通道模拟信号产生过程对本发明的工作流程及优越性能进行了详细说明，该信号发生器对于单频信号、LFM信号、幅度调制信号等多种信号均具有适用性，仅通过改变“数字信号计算模块”中信号的数字表达式和滤波器的设计参数(阶数、截至频率)即可实现相应的可具有不同时延的高信噪比多通道模拟信号产生。如单频信号的数字信号表达式为：

$s_{\mathrm{AM}}\left(n\right)=A\·\cos \left(\frac{2\mathrm{\π}{f}_{0}n}{f_s}\right),n=\mathrm{0,1,2},...,N-1---\left(3\right)$

其中，A为信号幅度，f₀为信号频率，N＝T·f_s，T为脉冲宽度，f_s为采样频率。因此，对于单频信号需输入FPGA上述M＝4个参量，这里取A＝0.8V，f₀＝6kHz，T＝4ms，f_s＝1MHz，“数字信号计算模块”输出数字信号经ΔΣ变换器后输出单频信号对应1比特流的频谱如图9所示。

Claims (4)

1.一种数字式多通道模拟信号发生方法，其特征在于:FPGA产生N路可具有不同时延的1bit流信号，前述N路信号相应依次经过N路隔离型驱动器、N路去偏置电路以及N路滤波器后，输出N路高信噪比的模拟信号。

2.根据权利要求1所述的数字式多通道模拟信号发生方法，其特征在于：FPGA产生N路可具有不同时延的1bit流信号，通过如下方法实现，

M个信号参量输入至数字信号计算模块，数字信号计算模块计算获得与待产生模拟信号相对应的数字信号，前述数字信号输入至ΔΣ变换器，ΔΣ变换器产生的1bit流信号经过N个时延器后由N个I/O引脚输出。

3.根据权利要求2所述的数字式多通道模拟信号发生方法，其特征在于：ΔΣ变换器可以是一阶、二阶或多阶。

4.根据权利要求3所述的数字式多通道模拟信号发生方法，其特征在于：滤波器可以是带通滤波器或低通滤波器，其截止频率由信号频率范围确定。