JPH0738561B2 - ディジタルフィルタ回路 - Google Patents
ディジタルフィルタ回路Info
- Publication number
- JPH0738561B2 JPH0738561B2 JP5024619A JP2461993A JPH0738561B2 JP H0738561 B2 JPH0738561 B2 JP H0738561B2 JP 5024619 A JP5024619 A JP 5024619A JP 2461993 A JP2461993 A JP 2461993A JP H0738561 B2 JPH0738561 B2 JP H0738561B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- integration
- filter
- sampling frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000005070 sampling Methods 0.000 claims description 48
- 230000010354 integration Effects 0.000 claims description 26
- 238000012545 processing Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000013139 quantization Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
- H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
- H03H17/0635—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
- H03H17/065—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer
- H03H17/0657—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer where the output-delivery frequency is higher than the input sampling frequency, i.e. interpolation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Filters That Use Time-Delay Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明はディジタルフィルタ回路
に関し、特にオーバサンプリング型ＤＡＣに用いられる
インターポレーション用のディジタルフィルタ回路に関
する。
に関し、特にオーバサンプリング型ＤＡＣに用いられる
インターポレーション用のディジタルフィルタ回路に関
する。
【０００２】
【従来の技術】オーバサンプリング方式のＤＡＣは通常
のサンプリング周波数の数十倍から数百倍という高いサ
ンプリンググレートでＤ／Ａ変換動作を行う。このよう
に高いサンプリンググレートを用いることにより、量子
化ノイズを広い周波数域に分散させ、所望の帯域内に於
ける量子化ノイズを低減できる。このことは、Ｄ／Ａ変
換時の量子化ビット数が同一でもサンプリング周波数の
高速化により信号対雑音比（Ｓ／Ｎ）を改善できること
を意味する。よって同一Ｓ／Ｎに対し、より高いサンプ
リング周波数を用いることにより量子化ビット数を削減
できる。
のサンプリング周波数の数十倍から数百倍という高いサ
ンプリンググレートでＤ／Ａ変換動作を行う。このよう
に高いサンプリンググレートを用いることにより、量子
化ノイズを広い周波数域に分散させ、所望の帯域内に於
ける量子化ノイズを低減できる。このことは、Ｄ／Ａ変
換時の量子化ビット数が同一でもサンプリング周波数の
高速化により信号対雑音比（Ｓ／Ｎ）を改善できること
を意味する。よって同一Ｓ／Ｎに対し、より高いサンプ
リング周波数を用いることにより量子化ビット数を削減
できる。
【０００３】またＤ／Ａ変換には必ず帯域外にイメージ
信号が発生する。この信号を除去するためアナログフィ
ルタ（ポストフィルタ）が必要である。通常のオーバサ
ンプリング型でないすなわちサイキストサンプリング型
のＤＡＣは、上記イメージ信号の除去のために急峻な周
波数特性を持った高精度のポストフィルタが必要であっ
た。ＤＡＣをオーバサンプリング型にすることにより、
このポストフィルタを簡単なフィルタで構成できアナロ
グ回路を削減できる。しかしながら、通常のナイキスト
サンプリング周波数のデータをそのままオーバサンプリ
ングレシオ倍毎にＤ／Ａ変換したのでは、このナイキス
トサンプリング周波数おきに上記イメージ信号が発生
し、ポストフィルタの特性を軽減することはできない。
そこでディジタルフィルタを用いこのイメージ信号を除
去することで上記ポストフィルタの特性を軽減すること
がオーバサンプリング型のＤＡＣの特徴である。この時
使用されるディジタルフィルタがインターポレーション
フィルタである。
信号が発生する。この信号を除去するためアナログフィ
ルタ（ポストフィルタ）が必要である。通常のオーバサ
ンプリング型でないすなわちサイキストサンプリング型
のＤＡＣは、上記イメージ信号の除去のために急峻な周
波数特性を持った高精度のポストフィルタが必要であっ
た。ＤＡＣをオーバサンプリング型にすることにより、
このポストフィルタを簡単なフィルタで構成できアナロ
グ回路を削減できる。しかしながら、通常のナイキスト
サンプリング周波数のデータをそのままオーバサンプリ
ングレシオ倍毎にＤ／Ａ変換したのでは、このナイキス
トサンプリング周波数おきに上記イメージ信号が発生
し、ポストフィルタの特性を軽減することはできない。
そこでディジタルフィルタを用いこのイメージ信号を除
去することで上記ポストフィルタの特性を軽減すること
がオーバサンプリング型のＤＡＣの特徴である。この時
使用されるディジタルフィルタがインターポレーション
フィルタである。
【０００４】このインターポレーションフィルタの機能
は高い周波数のイメージ信号を除去するローパスフィル
タである。このフィルタの動作周波数は、ディジタル回
路の規模削減のためいきなり最終のサンプリング周波数
とはせず、通常複数回に分け最終的なサンプリング周波
数まで順次上げていく。この場合、１回目のディジタル
フィルタは、入力信号によりフィルタ帯域外の全周波数
範囲にイメージ信号が発生する可能性があるので、上記
の周波数範囲の信号を減衰させる必要がある。しかし２
回目以降のディジタルフィルタは、上記帯域外の全周波
数範囲の上記ナイキストサンプリング周波数毎にのみイ
メージ信号が発生するので、くし形特性のフィルタを使
用できる。
は高い周波数のイメージ信号を除去するローパスフィル
タである。このフィルタの動作周波数は、ディジタル回
路の規模削減のためいきなり最終のサンプリング周波数
とはせず、通常複数回に分け最終的なサンプリング周波
数まで順次上げていく。この場合、１回目のディジタル
フィルタは、入力信号によりフィルタ帯域外の全周波数
範囲にイメージ信号が発生する可能性があるので、上記
の周波数範囲の信号を減衰させる必要がある。しかし２
回目以降のディジタルフィルタは、上記帯域外の全周波
数範囲の上記ナイキストサンプリング周波数毎にのみイ
メージ信号が発生するので、くし形特性のフィルタを使
用できる。
【０００５】通常、１回目のインターポレーションに用
いるディジタルフィルタは、上述のように帯域外の全て
の信号を減衰させる必要があるためＤＳＰを用いた高精
度のローパスフィルタを必要とする。しかし２回目のイ
ンターポレーション以降に用いるディジタルフィルタは
上述のようにくし形特性のフィルタを実現すれば良いの
で移動平均フィルタと呼ばれる簡単な回路構成のフィル
タを使用する。この時、上記移動平均フィルタを１回通
過させただけでは上記イメージ信号の減衰量が十分に得
られないため通常数回行う。
いるディジタルフィルタは、上述のように帯域外の全て
の信号を減衰させる必要があるためＤＳＰを用いた高精
度のローパスフィルタを必要とする。しかし２回目のイ
ンターポレーション以降に用いるディジタルフィルタは
上述のようにくし形特性のフィルタを実現すれば良いの
で移動平均フィルタと呼ばれる簡単な回路構成のフィル
タを使用する。この時、上記移動平均フィルタを１回通
過させただけでは上記イメージ信号の減衰量が十分に得
られないため通常数回行う。
【０００６】この種の移動平均フィルタのシグナルフロ
ーグラフをＦＩＲ型のフィルタであり図２に示す。しか
し複数回移動平均フィルタを通過させるためには、図２
のＦＩＲ型フィルタ５０が複数個必要になる。これでは
回路規模が大きくなってしまう。そこで、１９８１年６
月米国で発行されたアイイーイーイー・トランサクショ
ンズ・オン・コミニュケーションズ（ＩＥＥＥ ＴＲＡ
ＮＳＡＣＴＩＯＮＳＯＮ ＣＯＭＭＵＮＩＣＡＴＩＯＮ
Ｓ）ＶＯＬ．ＣＯＭ−２９，ＮＯ．６の第８１５−第８
３０頁所載の論文に示すように、移動平均フィルタを２
回通過させたときと同じ動作をする線形インターポレー
タ回路が考案されている。この線形インターポレータ回
路のシグナルフローグラフを図３に示す。移動平均フィ
ルタを２回通した時のデータすなわち補間データを時間
軸上で観察すると一つ前のデータから現在のデータまで
の間を直線で結んだ特性となる。上記線形インタポレー
タ回路はこの特性を実現する回路であり、また、Ｎ倍に
サンプリング周波数を上げる回路である。これはデータ
をＮ−１個補間する事に相当する。また前述したように
上記補間データは一つ前の入力データから現在の入力デ
ータまでの間を直線的に増加していく。これより、出力
データの変化量は（現在の入力データ−一つ前の入力デ
ータ）／Ｎである。また一つ前の入力データは出力デー
タの変化量が（現在の入力データ−一つ前の入力デー
タ）／Ｎなので必ず出力データから得ることができる。
ーグラフをＦＩＲ型のフィルタであり図２に示す。しか
し複数回移動平均フィルタを通過させるためには、図２
のＦＩＲ型フィルタ５０が複数個必要になる。これでは
回路規模が大きくなってしまう。そこで、１９８１年６
月米国で発行されたアイイーイーイー・トランサクショ
ンズ・オン・コミニュケーションズ（ＩＥＥＥ ＴＲＡ
ＮＳＡＣＴＩＯＮＳＯＮ ＣＯＭＭＵＮＩＣＡＴＩＯＮ
Ｓ）ＶＯＬ．ＣＯＭ−２９，ＮＯ．６の第８１５−第８
３０頁所載の論文に示すように、移動平均フィルタを２
回通過させたときと同じ動作をする線形インターポレー
タ回路が考案されている。この線形インターポレータ回
路のシグナルフローグラフを図３に示す。移動平均フィ
ルタを２回通した時のデータすなわち補間データを時間
軸上で観察すると一つ前のデータから現在のデータまで
の間を直線で結んだ特性となる。上記線形インタポレー
タ回路はこの特性を実現する回路であり、また、Ｎ倍に
サンプリング周波数を上げる回路である。これはデータ
をＮ−１個補間する事に相当する。また前述したように
上記補間データは一つ前の入力データから現在の入力デ
ータまでの間を直線的に増加していく。これより、出力
データの変化量は（現在の入力データ−一つ前の入力デ
ータ）／Ｎである。また一つ前の入力データは出力デー
タの変化量が（現在の入力データ−一つ前の入力デー
タ）／Ｎなので必ず出力データから得ることができる。
【０００７】図３の線形インタポレータ回路において、
減算回路４１と乗算回路４２と加算回路４４とラッチ４
３，４５とを備える。この時、ラッチ回路４３は入力デ
ータのサンプリング周波数ｆｓのタイミングでデータを
ラッチし、ラッチ回路４５はサンプリング周波数Ｎｆｓ
でデータをラッチする。今、ｎ番目のデータＸn が入力
された時を考える。この時、加算回路４４の出力がｎ−
１番目の入力データＸn-1 と等しいと仮定する。このタ
イミングでラッチ回路４３，４５がそれぞれデータをラ
ッチする。この時ラッチ回路４３の出力は（Ｘn −Ｘ
n-1 ）／Ｎ及びラッチ回路４５の出力はＸn-1 となる。
この時、加算回路２５の出力はＸn-1 ＋（Ｘn −
Ｘn-1 ）／Ｎとなる。ラッチ回路４４は入力データのサ
ンプリング周波数ｆｓに同期して動作し、ラッチ回路４
５はサンプリング周波数Ｎｆｓで動作しているので、次
のサンプリング周波数Ｎｆｓのタイミングでラッチ回路
４５の出力はＸn-1 ＋（Ｘn −Ｘn-1 ）／Ｎとなり、加
算回路２５の出力はＸn-1 ＋２（Ｘn −Ｘn-1 ）／Ｎと
なる。これをＮ回繰り返すと次の入力データＸn+1 が入
力される。この時、加算回路２５の出力はＸn-1 ＋Ｎ
（Ｘn −Ｘn-1 ）／Ｎ＝Ｘn となる。これにより出力信
号は直線的に補間され移動平均フィルタを２回通過させ
たときと同一特性を示す。
減算回路４１と乗算回路４２と加算回路４４とラッチ４
３，４５とを備える。この時、ラッチ回路４３は入力デ
ータのサンプリング周波数ｆｓのタイミングでデータを
ラッチし、ラッチ回路４５はサンプリング周波数Ｎｆｓ
でデータをラッチする。今、ｎ番目のデータＸn が入力
された時を考える。この時、加算回路４４の出力がｎ−
１番目の入力データＸn-1 と等しいと仮定する。このタ
イミングでラッチ回路４３，４５がそれぞれデータをラ
ッチする。この時ラッチ回路４３の出力は（Ｘn −Ｘ
n-1 ）／Ｎ及びラッチ回路４５の出力はＸn-1 となる。
この時、加算回路２５の出力はＸn-1 ＋（Ｘn −
Ｘn-1 ）／Ｎとなる。ラッチ回路４４は入力データのサ
ンプリング周波数ｆｓに同期して動作し、ラッチ回路４
５はサンプリング周波数Ｎｆｓで動作しているので、次
のサンプリング周波数Ｎｆｓのタイミングでラッチ回路
４５の出力はＸn-1 ＋（Ｘn −Ｘn-1 ）／Ｎとなり、加
算回路２５の出力はＸn-1 ＋２（Ｘn −Ｘn-1 ）／Ｎと
なる。これをＮ回繰り返すと次の入力データＸn+1 が入
力される。この時、加算回路２５の出力はＸn-1 ＋Ｎ
（Ｘn −Ｘn-1 ）／Ｎ＝Ｘn となる。これにより出力信
号は直線的に補間され移動平均フィルタを２回通過させ
たときと同一特性を示す。
【０００８】以上説明したようにオーバサンプリング型
のＤＡＣには必ずディジタルフィルタが用いられる。こ
のディジタルフィルタを如何に簡単に構成できるかで製
品化したときのコストが決まってくる。
のＤＡＣには必ずディジタルフィルタが用いられる。こ
のディジタルフィルタを如何に簡単に構成できるかで製
品化したときのコストが決まってくる。
【０００９】今５０ＫＨｚでナイキストサンプリングさ
れたディジタルデータを、さらに６４倍のオーバサンプ
リングを行いＤ／Ａ変換するオーバサンプリング型のＤ
ＡＣを設計する例を考える。この時希望帯域外の信号の
減衰量として５０ｄＢ確保するとする。回路規模の低減
のため図５に示した回路を２回目のディジタルフィルタ
として使用するとする。
れたディジタルデータを、さらに６４倍のオーバサンプ
リングを行いＤ／Ａ変換するオーバサンプリング型のＤ
ＡＣを設計する例を考える。この時希望帯域外の信号の
減衰量として５０ｄＢ確保するとする。回路規模の低減
のため図５に示した回路を２回目のディジタルフィルタ
として使用するとする。
【００１０】まず、１回目のディジタルフィルタで何倍
までサンプリングレートを上げれば良いかを決定する。
移動平均フィルタの特性は以下に示す式で与えられるの
でこの式からＮ（レート変換比）を求める。
までサンプリングレートを上げれば良いかを決定する。
移動平均フィルタの特性は以下に示す式で与えられるの
でこの式からＮ（レート変換比）を求める。
【００１１】
【００１２】ここで、ω＝２πｆ、Ｔ＝１／Ｎｆｓ、ｆ
ｓは移動平均フィルタの入力データのサンプリング周波
数、Ｎは移動平均フィルタのタップ数（＝レート変換
比）Ｍは移動平均フィルタの段数、図３に示した回路は
２段の特性になるのでＭ＝２である。
ｓは移動平均フィルタの入力データのサンプリング周波
数、Ｎは移動平均フィルタのタップ数（＝レート変換
比）Ｍは移動平均フィルタの段数、図３に示した回路は
２段の特性になるのでＭ＝２である。
【００１３】Ｎｆｓ＝５０ＫＨｚ×６４、また最も周波
数の低いイメージ信号の周波数ｆはｆ＝ｆｓ−２５ＫＨ
ｚである。この条件でＨ（ωＴ）＝−５０ｄＢ以下とな
るＮを（１）式より求めると、Ｎ＝６以下となる。オー
バサンプリングの設計値は６４であり、Ｎ＝６つまり６
倍のインターポレーションは約分数でないので選択でき
ない。そこでＮ＝４を選択すると、一回目のディジタル
フィルタの出力周波数は０．８ＭＨｚとなりＤＳＰで実
現するには非常に負担が大きくＬＳＩチップ上でのＤＳ
Ｐ部の面積が大きくなり実現困難である。しかしＮ＝８
にして一回目のディジタルフィルタの出力周波数を０．
４ＭＨｚに下げると帯域外の減衰量を満足できない。
数の低いイメージ信号の周波数ｆはｆ＝ｆｓ−２５ＫＨ
ｚである。この条件でＨ（ωＴ）＝−５０ｄＢ以下とな
るＮを（１）式より求めると、Ｎ＝６以下となる。オー
バサンプリングの設計値は６４であり、Ｎ＝６つまり６
倍のインターポレーションは約分数でないので選択でき
ない。そこでＮ＝４を選択すると、一回目のディジタル
フィルタの出力周波数は０．８ＭＨｚとなりＤＳＰで実
現するには非常に負担が大きくＬＳＩチップ上でのＤＳ
Ｐ部の面積が大きくなり実現困難である。しかしＮ＝８
にして一回目のディジタルフィルタの出力周波数を０．
４ＭＨｚに下げると帯域外の減衰量を満足できない。
【００１４】次に、３段の移動平均フィルタで２回目の
ディジタルフィルタを構成した場合を想定すると、同一
条件でＮ＝１６以下となり一回目のディジタルフィルタ
の出力周波数は０．２ＭＨｚとなる。これはかなりの負
担軽減であり、ＬＳＩの１チップで十分実現可能であ
る。このようにイメージ信号の減衰量を大きくとる必要
がある場合、２回目のディジタルフィルタとして３段の
移動平均フィルタを使用すれば１段目のディジタルフィ
ルタの負担が軽減されＬＳＩで容易に実現できる。
ディジタルフィルタを構成した場合を想定すると、同一
条件でＮ＝１６以下となり一回目のディジタルフィルタ
の出力周波数は０．２ＭＨｚとなる。これはかなりの負
担軽減であり、ＬＳＩの１チップで十分実現可能であ
る。このようにイメージ信号の減衰量を大きくとる必要
がある場合、２回目のディジタルフィルタとして３段の
移動平均フィルタを使用すれば１段目のディジタルフィ
ルタの負担が軽減されＬＳＩで容易に実現できる。
【００１５】しかし従来のディジタルフィルタは３段の
移動平均フィルタの特性を実現するために、第１の方法
として、この回路を２段縦続接続するか、第２の方法と
して線形インターポレータ回路にＦＩＲ型フィルタを従
属に接続した図４のフローチャートで表されるＦＩＲフ
ィルタ付線形インターポレータ回路で構成していた。第
１の方法では非常に回路規模が大きくなってしまいＬＳ
Ｉで実現する場合現実的でない。第２の方法は第１の方
法に比較すれば回路規模が小さいがＬＳＩ化する上で十
分とは言えず、また最終の出力がアキュムレータで有る
ためリセットを必要とするというものであった。
移動平均フィルタの特性を実現するために、第１の方法
として、この回路を２段縦続接続するか、第２の方法と
して線形インターポレータ回路にＦＩＲ型フィルタを従
属に接続した図４のフローチャートで表されるＦＩＲフ
ィルタ付線形インターポレータ回路で構成していた。第
１の方法では非常に回路規模が大きくなってしまいＬＳ
Ｉで実現する場合現実的でない。第２の方法は第１の方
法に比較すれば回路規模が小さいがＬＳＩ化する上で十
分とは言えず、また最終の出力がアキュムレータで有る
ためリセットを必要とするというものであった。
【００１６】
【発明が解決しようとする課題】上述した従来のディジ
タルフィルタ回路は、高次のオーバサンプリングのため
に必要なイメージ除去用の移動平均フィルタを２段で実
現しようとすれば所要特性を満足する設計が困難であ
り、３段とすると上記設計は容易であるが回路規模が大
きくなるという欠点があった。
タルフィルタ回路は、高次のオーバサンプリングのため
に必要なイメージ除去用の移動平均フィルタを２段で実
現しようとすれば所要特性を満足する設計が困難であ
り、３段とすると上記設計は容易であるが回路規模が大
きくなるという欠点があった。
【００１７】本発明の目的は、上記所要特性を満足しな
がら回路規模が小さい３段の移動平均フィルタ特性を実
現したディジタルフィルタ回路を提供することにある。
がら回路規模が小さい３段の移動平均フィルタ特性を実
現したディジタルフィルタ回路を提供することにある。
【００１８】
【課題を解決するための手段】本発明のディジタルフィ
ルタ回路は、第１のサンプリング周波数で標本化した入
力データａを予め定めた整数Ｎ倍の第２のサンプリング
周波数で標本化するときの不要周波数帯域のイメージ除
去のための補間処理用のディジタルフィルタ回路におい
て、前記第２のサンプリング周波数毎に前記第１の積分
データｂを積分し出力データｆを供給するとともに１サ
ンプリング前の前記第１の積分データｂの積分データで
ある第２の積分データｃを供給する第２の積分手段と、
前記入力データａと前記第１の積分データｂと前記第２
の積分データｃとの供給を受け前記第１のサンプリング
周波数毎に｛ａ−ｃ−（１＋３Ｎ）ｂ／２｝Ｎ2 なる演
算を行ない前記演算データを出力する演算手段とを備え
て構成されている。
ルタ回路は、第１のサンプリング周波数で標本化した入
力データａを予め定めた整数Ｎ倍の第２のサンプリング
周波数で標本化するときの不要周波数帯域のイメージ除
去のための補間処理用のディジタルフィルタ回路におい
て、前記第２のサンプリング周波数毎に前記第１の積分
データｂを積分し出力データｆを供給するとともに１サ
ンプリング前の前記第１の積分データｂの積分データで
ある第２の積分データｃを供給する第２の積分手段と、
前記入力データａと前記第１の積分データｂと前記第２
の積分データｃとの供給を受け前記第１のサンプリング
周波数毎に｛ａ−ｃ−（１＋３Ｎ）ｂ／２｝Ｎ2 なる演
算を行ない前記演算データを出力する演算手段とを備え
て構成されている。
【００１９】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００２０】図１は本発明のディジタルフィルタ回路の
一実施例を示すシグナルフローグラフである。
一実施例を示すシグナルフローグラフである。
【００２１】本実施例のディジタルフィルタ回路は、サ
ンプリング周波数ｆｓの入力データをサンプリング周波
数Ｎ（整数）ｆｓのデータに変換するインターポレーシ
ョン（補間）フィルタである。図１を参照すると、本実
施例のディジタルフィルタ回路は、演算回路１と、積分
回路２，３とを備える。演算回路１は、減算回路１１，
１３と、加算回路１８，１９と、各々係数が２のべき乗
である演算回路１２，１６，１７と、ラッチ回路１４と
を備える。積分回路２は、加算回路２１と、ラッチ回路
２２とを備える。積分回路３は、加算回路３１と、ラッ
チ回路３２とを備える。
ンプリング周波数ｆｓの入力データをサンプリング周波
数Ｎ（整数）ｆｓのデータに変換するインターポレーシ
ョン（補間）フィルタである。図１を参照すると、本実
施例のディジタルフィルタ回路は、演算回路１と、積分
回路２，３とを備える。演算回路１は、減算回路１１，
１３と、加算回路１８，１９と、各々係数が２のべき乗
である演算回路１２，１６，１７と、ラッチ回路１４と
を備える。積分回路２は、加算回路２１と、ラッチ回路
２２とを備える。積分回路３は、加算回路３１と、ラッ
チ回路３２とを備える。
【００２２】次に、本実施例の動作について説明する。
【００２３】入力データａは減算回路１１，１３と乗算
回路１２とを経由して供給され、ラッチ回路１４はサン
プリング周波数ｆｓ毎にこの入力データをラッチする。
ラッチ回路１４の出力データは乗算器１５を経由してデ
ータｄとして加算回路２１に供給される。ラッチ回路２
２はサンプリング周波数Ｎｆｓ毎にこの加算回路２１の
出力をラッチする。ラッチ回路２２の出力データは加算
回路３１を経由してラッチ回路３２に供給される。ラッ
チ回路３２はサンプリング周波数Ｎｆｓ毎にこの加算回
路３１の出力をラッチする。これにより、積分回路３
は、１サンプリング前のデータを入力として供給され
る。
回路１２とを経由して供給され、ラッチ回路１４はサン
プリング周波数ｆｓ毎にこの入力データをラッチする。
ラッチ回路１４の出力データは乗算器１５を経由してデ
ータｄとして加算回路２１に供給される。ラッチ回路２
２はサンプリング周波数Ｎｆｓ毎にこの加算回路２１の
出力をラッチする。ラッチ回路２２の出力データは加算
回路３１を経由してラッチ回路３２に供給される。ラッ
チ回路３２はサンプリング周波数Ｎｆｓ毎にこの加算回
路３１の出力をラッチする。これにより、積分回路３
は、１サンプリング前のデータを入力として供給され
る。
【００２４】周知のように、ディジタルフィルタの特性
確認の方法として、インパルス応答を点検する方法が最
も有効である。従来例と同様に、インターポレーション
の倍数を４（Ｎ＝４）として、インパルス応答により図
１の回路が３段の移動平均フィルタと同等であることを
検証する。
確認の方法として、インパルス応答を点検する方法が最
も有効である。従来例と同様に、インターポレーション
の倍数を４（Ｎ＝４）として、インパルス応答により図
１の回路が３段の移動平均フィルタと同等であることを
検証する。
【００２５】まず、本実施例の回路の初期状態が０で、
かつ入力ａが０であると仮定すると、積分回路２の出力
ｂと積分回路３の出力ｃも０であり、本回路の出力ｆも
０である。この状態で、データレート１／ｆｓでインパ
ルスが入力ａとして供給された場合の動作を表１に示
す。
かつ入力ａが０であると仮定すると、積分回路２の出力
ｂと積分回路３の出力ｃも０であり、本回路の出力ｆも
０である。この状態で、データレート１／ｆｓでインパ
ルスが入力ａとして供給された場合の動作を表１に示
す。
【００２６】
【表１】
【００２７】表１において、入力データａが０ステップ
目で１になると、ラッチ回路４のため演算回路１の出力
データｄは４ステップ遅延して表れる。積分回路２では
データｄを１ステップ（１／Ｎｆｓ）毎に加算する。積
分回路３では積分回路２の出力データｅを１ステップ
（１／Ｎｆｓ）毎に加算する。また、４ステップ毎に、
ラッチ回路４のデータが更新され、同時に積分回路２の
入力すなわち演算回路１の出力データｄも更新される。
演算回路１は次式に示す演算を実行する。
目で１になると、ラッチ回路４のため演算回路１の出力
データｄは４ステップ遅延して表れる。積分回路２では
データｄを１ステップ（１／Ｎｆｓ）毎に加算する。積
分回路３では積分回路２の出力データｅを１ステップ
（１／Ｎｆｓ）毎に加算する。また、４ステップ毎に、
ラッチ回路４のデータが更新され、同時に積分回路２の
入力すなわち演算回路１の出力データｄも更新される。
演算回路１は次式に示す演算を実行する。
【００２８】
【００２９】表１から明かなように、表２に示す４タッ
プの移動平均フィルタの３段縦続接続の場合のインパル
ス応答と同一の応答を示す。
プの移動平均フィルタの３段縦続接続の場合のインパル
ス応答と同一の応答を示す。
【００３０】
【表２】
【００３１】なお、表１の各々のデータの数値が表２の
４倍である理由は、４倍のインターポレーションに対応
する各々のデータの電力補正のためである。これより、
本実施例の回路が３段の移動平均フィルタと同等の動作
を実現していることが立証できる。
４倍である理由は、４倍のインターポレーションに対応
する各々のデータの電力補正のためである。これより、
本実施例の回路が３段の移動平均フィルタと同等の動作
を実現していることが立証できる。
【００３２】また、本実施例のディジタルフィルタ回路
は、各々のラッチ回路１４，２２，３２に初期データが
セットされていたり誤動作した場合は、必ず自己復帰す
るので特にリセット操作を必要としない。表３にラッチ
回路１４，２２，３２に初期データ１がセットされてい
る場合の自己復帰動作の例を示す。
は、各々のラッチ回路１４，２２，３２に初期データが
セットされていたり誤動作した場合は、必ず自己復帰す
るので特にリセット操作を必要としない。表３にラッチ
回路１４，２２，３２に初期データ１がセットされてい
る場合の自己復帰動作の例を示す。
【００３３】
【表３】
【００３４】さらに、本実施例の回路の乗算回路１２，
１５，１６，１７の係数は全て２のべき乗であり、した
がって、乗算は全てビットシフトにより演算できるので
実際の演算回路ハードウェアとしての乗算器を用いる必
要がない。このため、本実施例の回路のハートウェア
は、４個の加算回路と、２個の減算回路と、３個のラッ
チ回路という小さい回路規模で実現できる。また、従来
例ではＮの増加によりデータラッチの数が増大するのに
比較して、本実施例では回路規模は変化しないので、Ｎ
が大きい程本発明の効果が顕著となる。
１５，１６，１７の係数は全て２のべき乗であり、した
がって、乗算は全てビットシフトにより演算できるので
実際の演算回路ハードウェアとしての乗算器を用いる必
要がない。このため、本実施例の回路のハートウェア
は、４個の加算回路と、２個の減算回路と、３個のラッ
チ回路という小さい回路規模で実現できる。また、従来
例ではＮの増加によりデータラッチの数が増大するのに
比較して、本実施例では回路規模は変化しないので、Ｎ
が大きい程本発明の効果が顕著となる。
【００３５】また、本実施例において、後段の積分回路
の入力を前段の積分回路のラッチの出力側から供給して
いたが、上記ラッチの入力側から供給しても、本発明の
主旨を逸脱しない限り適用できることは勿論である。
の入力を前段の積分回路のラッチの出力側から供給して
いたが、上記ラッチの入力側から供給しても、本発明の
主旨を逸脱しない限り適用できることは勿論である。
【００３６】
【発明の効果】以上説明したように、本発明のディジタ
ルフィルタ回路は、サンプリング周波数Ｎｆｓ毎に演算
データを積分し積分データｂを供給する第１の積分手段
と、積分データｂを積分し出力データｆを供給するとと
もに１サンプリング前の積分データｂを積分した積分デ
ータｃを供給する第２の積分手段と、入力データａと積
分データｂ，ｃとの供給を受けサンプリング周波数ｆｓ
毎に｛ａ−ｃ−（１＋３Ｎ）ｂ／２｝Ｎ2 なる演算を行
ない上記演算データを出力する演算手段とを備えること
により、小さい回路規模で３段の移動平均フィルタと同
等の特性のインターポレーションフィルタが実現できる
という効果がある。
ルフィルタ回路は、サンプリング周波数Ｎｆｓ毎に演算
データを積分し積分データｂを供給する第１の積分手段
と、積分データｂを積分し出力データｆを供給するとと
もに１サンプリング前の積分データｂを積分した積分デ
ータｃを供給する第２の積分手段と、入力データａと積
分データｂ，ｃとの供給を受けサンプリング周波数ｆｓ
毎に｛ａ−ｃ−（１＋３Ｎ）ｂ／２｝Ｎ2 なる演算を行
ない上記演算データを出力する演算手段とを備えること
により、小さい回路規模で３段の移動平均フィルタと同
等の特性のインターポレーションフィルタが実現できる
という効果がある。
【図１】本発明のディジタルフィルタ回路の一実施例を
示すシグナルフローグラフである。
示すシグナルフローグラフである。
【図２】ＦＩＲ型のディジタルフィルタ回路の示すシグ
ナルフローグラフである。
ナルフローグラフである。
【図３】従来のディジタルフィルタ回路の第１の例を示
すシグナルフローグラフである。
すシグナルフローグラフである。
【図４】従来のディジタルフィルタ回路の第２の例を示
すシグナルフローグラフである。
すシグナルフローグラフである。
１ 演算回路 ２，３ 積分回路 １１，１３，４１ 減算回路 １２，１５，１６，１７，４２ 乗算回路 １４，２２，４３，４５ ラッチ回路 １８，１９，２１，３１，４４ 加算回路 ５０ ＦＩＲ型フィルタ
Claims (2)
- 【請求項１】 第１のサンプリング周波数で標本化した
入力データａを予め定めた整数Ｎ倍の第２のサンプリン
グ周波数で標本化するときの不要周波数帯域のイメージ
除去のための補間処理用のディジタルフィルタ回路にお
いて、 前記第２のサンプリング周波数毎に演算データを積分し
第１の積分データｂを供給する第１の積分手段と、 前記第２のサンプリング周波数毎に前記第１の積分デー
タｂを積分し出力データｆを供給するとともに１サンプ
リング前の前記第１の積分データｂの積分データである
第２の積分データｃを供給する第２の積分手段と、 前記入力データａと前記第１の積分データｂと前記第２
の積分データｃとの供給を受け前記第１のサンプリング
周波数毎に｛ａ−ｃ−（１＋３Ｎ）ｂ／２｝Ｎ2 なる演
算を行ない前記演算データを出力する演算手段とを備え
ることを特徴とするディジタルフィルタ回路。 - 【請求項２】 第１のサンプリング周波数で標本化した
入力データａを予め定めた整数Ｎ倍の第２のサンプリン
グ周波数で標本化するときの不要周波数帯域のイメージ
除去のための補間処理用のディジタルフィルタ回路にお
いて、 前記第２のサンプリング周波数毎に演算データを積分し
第１の積分データｂおよび１サンプリング前の前記演算
データの積分データである第３の積分データを供給する
第１の積分手段と、 前記第２のサンプリング周波数毎に前記第１の積分デー
タｂを積分し第２の積分データｃを供給するとともに前
記第３の積分データを積分し出力データｆとして供給す
る第２の積分手段と、 前記入力データａと前記第１の積分データｂと前記第２
の積分データｃとの供給を受け前記第１のサンプリング
周波数毎に｛ａ−ｃ−（１＋３Ｎ）ｂ／２｝Ｎ2 なる演
算を行ない前記演算データを出力する演算手段とを備え
ることを特徴とするディジタルフィルタ回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5024619A JPH0738561B2 (ja) | 1993-02-15 | 1993-02-15 | ディジタルフィルタ回路 |
| DE69422650T DE69422650T2 (de) | 1993-02-15 | 1994-02-15 | Als dreistufiges transversales Filter anwendbare digitale Filterschaltung |
| EP94102294A EP0612148B1 (en) | 1993-02-15 | 1994-02-15 | Digital filtering circuit operable as a three-stage moving average filter |
| US08/196,532 US5440503A (en) | 1993-02-15 | 1994-02-15 | Digital filtering circuit operable as a three-stage moving average filter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5024619A JPH0738561B2 (ja) | 1993-02-15 | 1993-02-15 | ディジタルフィルタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06244679A JPH06244679A (ja) | 1994-09-02 |
| JPH0738561B2 true JPH0738561B2 (ja) | 1995-04-26 |
Family
ID=12143168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5024619A Expired - Lifetime JPH0738561B2 (ja) | 1993-02-15 | 1993-02-15 | ディジタルフィルタ回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5440503A (ja) |
| EP (1) | EP0612148B1 (ja) |
| JP (1) | JPH0738561B2 (ja) |
| DE (1) | DE69422650T2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3080207B2 (ja) * | 1993-01-06 | 2000-08-21 | 三菱電機株式会社 | 電子式電力量計 |
| US5619114A (en) * | 1995-03-20 | 1997-04-08 | Allen-Bradley Company, Inc. | Signal averager for use with motor controller |
| FR2733653B1 (fr) * | 1995-04-28 | 1997-06-27 | Thomson Multimedia Sa | Systeme de filtrage numerique d'un signal |
| JPH09214289A (ja) * | 1996-01-30 | 1997-08-15 | Uniden Corp | フィルタ回路 |
| US5777911A (en) * | 1996-02-12 | 1998-07-07 | Analog Devices, Inc. | Digital filtering system |
| US5732003A (en) * | 1996-04-15 | 1998-03-24 | Boeing North American, Inc. | Sawtooth phase filter |
| US5912825A (en) * | 1997-02-27 | 1999-06-15 | Eg&G Instruments, Inc. | Gated base line restorer system |
| WO2002071619A1 (fr) * | 2001-03-01 | 2002-09-12 | Sakai, Yasue | Convertisseur numerique-analogique et procede de conversion; interpolateur de donnees |
| US6389441B1 (en) | 1999-05-28 | 2002-05-14 | Eastman Kodak Company | Two dimensional moving average filter |
| EP1198065A4 (en) | 1999-06-18 | 2005-06-01 | Sakai Yasue | DIGITAL ANALOGUE TRANSDUCER AND METHOD THEREFOR, AND APPARATUS AND REFERENCE TO THE INTERPOLATION OF DATA |
| JP2002271204A (ja) * | 2001-03-07 | 2002-09-20 | Sakai Yasue | 補間関数生成装置および方法、デジタル−アナログ変換装置、データ補間装置、プログラム並びに記録媒体 |
| US20030145025A1 (en) * | 2002-01-31 | 2003-07-31 | Allred Rustin W. | Method of designing families of boost and cut filters, including treble and bass controls and graphic equalizers |
| JPWO2004079905A1 (ja) * | 2003-03-03 | 2006-06-08 | 有限会社ニューロソリューション | デジタルフィルタの設計方法および装置、デジタルフィルタ設計用プログラム、デジタルフィルタ |
| JP4258545B2 (ja) * | 2006-11-22 | 2009-04-30 | トヨタ自動車株式会社 | デジタルローパスフィルタ |
| EP2243219B1 (de) * | 2008-01-14 | 2013-05-08 | ELMOS Semiconductor AG | Digitales optimal-filter für periodische wechselsignale |
| JP5724161B2 (ja) * | 2009-08-19 | 2015-05-27 | 株式会社島津製作所 | 材料試験機 |
| US9584077B2 (en) * | 2015-05-22 | 2017-02-28 | Signalchip Innovations Private Limited | Impedance synthesis for optimum frequency response of a radio frequency (RF) amplifier |
| TWI625935B (zh) * | 2017-05-12 | 2018-06-01 | 中原大學 | 移動平均低通濾波裝置與方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4193118A (en) * | 1978-07-18 | 1980-03-11 | Motorola, Inc. | Low pass digital averaging filter |
| US4764967A (en) * | 1986-10-27 | 1988-08-16 | Rca Licensing Corporation | Tone control system for sampled data signals |
| FR2638303B1 (fr) * | 1988-10-26 | 1991-01-18 | Texas Instruments France | Filtre interpolatif perfectionne |
| EP0586021B1 (en) * | 1990-01-31 | 1996-11-27 | Analog Devices, Inc. | Digital noise shaper circuit |
| US5191332A (en) * | 1991-02-11 | 1993-03-02 | Industrial Technology Research Institute | Differentiator/integrator based oversampling converter |
-
1993
- 1993-02-15 JP JP5024619A patent/JPH0738561B2/ja not_active Expired - Lifetime
-
1994
- 1994-02-15 EP EP94102294A patent/EP0612148B1/en not_active Expired - Lifetime
- 1994-02-15 US US08/196,532 patent/US5440503A/en not_active Expired - Fee Related
- 1994-02-15 DE DE69422650T patent/DE69422650T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69422650T2 (de) | 2000-06-29 |
| DE69422650D1 (de) | 2000-02-24 |
| EP0612148A2 (en) | 1994-08-24 |
| JPH06244679A (ja) | 1994-09-02 |
| EP0612148A3 (en) | 1996-04-03 |
| EP0612148B1 (en) | 2000-01-19 |
| US5440503A (en) | 1995-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0738561B2 (ja) | ディジタルフィルタ回路 | |
| US4588979A (en) | Analog-to-digital converter | |
| JP2591864B2 (ja) | ディジタルフィルタ | |
| JP3089104B2 (ja) | 移動平均フィルタ、及びこれを用いたａ／ｄ変換器 | |
| US4876543A (en) | Multi-rate cascaded noise shaping modulator | |
| EP0693235B1 (en) | Decimation filter | |
| JP4018765B2 (ja) | 多段くし形フィルタ、デシメーションフィルタ、および補間フィルタ | |
| WO2002025817A1 (en) | Distortion reduction method and apparatus for linearization of digital pulse width modulation by efficient calculation | |
| US5191334A (en) | Sampling frequency conversion apparatus | |
| JP4372184B2 (ja) | サンプルレート変換器 | |
| US6151613A (en) | Digital filter and method for a MASH delta-sigma modulator | |
| CN115882820A (zh) | 滤波器电路和模数转换器 | |
| CN116015248A (zh) | 一种cic-hb级联式数字滤波器及其验证方法 | |
| US6486813B1 (en) | Oversampling circuit digital/analog converter | |
| Salgado et al. | Power and area efficient comb-based decimator for sigma-delta ADCs with high decimation factors | |
| US6486814B2 (en) | Digital-to-analog converter using different multiplicators between first and second portions of a data holding period | |
| Seng-Pan et al. | Improved switched-capacitor interpolators with reduced sample-and-hold effects | |
| Mankani et al. | Power and area optimization of decimation filter for application in Sigma Delta ADC | |
| JP3036045B2 (ja) | Ｄ／ａ変換装置 | |
| JPH07106974A (ja) | Ｄａ変換器 | |
| Cheung et al. | A comparison of decimation filter architectures for sigma-delta A/D converters | |
| KR0176205B1 (ko) | 고역통과 iir 필터의 설계방법 및 이에 적합한 고역통과 iir 필터 | |
| Singh et al. | Design and implementation of CIC based decimation filter for improved frequency response | |
| Teymourzadeh | VLSI Design Of Advanced Digital Filters | |
| Angus | Direct DSP on sigma-delta encoded audio signals |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19951003 |