JP3080207B2

JP3080207B2 - 電子式電力量計

Info

Publication number: JP3080207B2
Application number: JP05314689A
Authority: JP
Inventors: 徹吉永; 勝彦高橋; 伸三玉井
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1993-01-06
Filing date: 1993-12-15
Publication date: 2000-08-21
Anticipated expiration: 2015-08-21
Also published as: KR950700548A; JPH06258362A; US5764523A; EP0634662A4; TW289088B; WO1994016334A1; EP0634662A1

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、アナログ入力信号の
電圧、電流をディジタル値に変換して処理する電子式電
力量計に関するものである。

【０００２】

【従来の技術】図３４は、従来の電子式電力量計の電力
を演算する回路のブロック図である。図３４において、
７１は、アナログ電流信号を入力とする第１の逐次比較
型Ａ／Ｄ変換器、７２は、アナログ電圧信号を入力とす
る第２の逐次比較型Ａ／Ｄ変換器、７３は各逐次比較型
Ａ／Ｄ変換器７１，７２からの電圧値および電流値に対
応したディジタルデータを入力とする乗算器である。

【０００３】従来の電子式電力量計は、電圧および電流
のアナログ量をディジタル値に変換する手段として、図
３４に示すように、第１および第２の逐次比較型Ａ／Ｄ
変換器７１，７２を有し、それらのディジタル出力を乗
算器７３により演算して電力Ｗを得る構成となってい
る。一般に逐次比較型Ａ／Ｄ変換器７１，７２は、アナ
ログ入力信号に対して出力を等しい分解能で離散的に増
加するようなディジタル値に量子化しているため、低レ
ベルの入力に対して絶対的な精度を得るには高分解能の
逐次比較型Ａ／Ｄ変換器が必要である。

【０００４】たとえば、電流信号が最大入力の１／１２
０として、この時の量子化された電流値の精度を０．
５％以下に保つには 0.5 量子化誤差 ε＝ −−− ≧ −−−−−−−− ・・・・・（１） 100 １ −−−（真値） 120 にする必要がある。逐次比較型Ａ／Ｄ変換器のＳ／ＮはＳ／Ｎ＝６ｍ＋１．８（dB）・・・・・（２）（ｍは、サンプリング周波数ｆ_S＝２×信号周波数の時
の逐次比較型Ａ／Ｄ変換器の出力ビット数）で表わされ、前述の精度０．５％以下を保つには、ｍ＝
１５ビットの分解能を持った逐次比較型Ａ／Ｄ変換器が
必要となる。

【０００５】一方、精度を上げる方法として、逐次比較
型Ａ／Ｄ変換器のサンプリング周波数（ｆ_S）を上げる
方法、いわゆるオーバーサンプリングといわれる手法が
ある。例えば、サンプリング周波数（ｆ_S）をナイキス
トの定理から決まるサンプリング周波数（ｆ_S＝信号周
波数の２倍）の１２８倍の周波数に上げると、量子化雑
音が広い帯域に分散し各周波数成分スペクトルのレベル
は低下する。ここで信号周波数＝６０Hz、サンプリング
周波数（ｆ_S）＝１５．３６kHz とすると、１２８倍オ
ーバーサンプリングとなり、信号周波数成分の雑音レベ
ルは、約２１dB改善され逐次比較型Ａ／Ｄ変換器の分解
能を３〜４ビット分だけ高めたことと等価である。前述
の量子化された電流値の精度０．５％以下に保つに
は、この場合、１１〜１２ビットの分解能の逐次比較型
Ａ／Ｄ変換器が必要である。

【０００６】

【発明が解決しようとする課題】従って、従来、高精度
の電子式電流量計を得るには高分解能の逐次比較型Ａ／
Ｄ変換器と多ビットを入力とする乗算器が必要となり回
路構成が複雑となり、コストの上昇を招くことになる。
とくにモノリシックＩＣ化することにより大量生産を行
おうとする場合には極めて不利となる。

【０００７】この発明は上記のような問題点を解消する
ためになされたもので、簡単な回路構成で、かつ高精度
の電子式電力量計を得ることを目的としている。特に簡
単な回路構成とすることで、モノシリックＩＣ化の容易
な電子式電力量計を得ることを目的とする。

【０００８】

【課題を解決するための手段】この出願の請求項１に係
る発明は、交流電流および交流電圧をそれぞれ積分器で
積分し比較器を通してディジタル値を出力すると共に、
その出力を遅延しＤ／Ａ変換して上記積分器の入力側に
フィードバックして、上記交流電流および交流電圧をそ
れぞれ量子化する第一および第二のシグマ・デルタ変調
回路、上記量子化された交流電流および交流電圧をディ
ジタルフィルタを用いてそれぞれ移動平均する第一およ
び第二の移動平均処理手段、上記移動平均処理された交
流電流および交流電圧を乗算して電力値を求める第一の
乗算手段、求めた電力値を積算する積算手段を備えたも
のである。

【０００９】この出願の請求項２に係る発明は、請求項
１の発明に、移動平均された後の量子化された交流電流
および交流電圧のサンプリング値列から１／ｎ（ｎ≧
１）の割合で間引く間引手段を備え、間引きした交流電
流および交流電流を第一の乗算手段へ入力するようにし
たものである。

【００１０】この出願の請求項３に係る発明は、交流電
流および交流電圧の入力を所定の周期で順次取り出す第
一の切替手段、上記第一の切替手段からの交流電流およ
び交流電圧を積分器で積分し比較器を通してディジタル
値を出力し、その出力を遅延しＤ／Ａ変換して上記積分
器の入力側にフィードバックすると共に、上記積分器で
順次積分される積分値を上記第一の切替手段からの入力
に対応してそれぞれ保持する保持手段を内蔵し、この保
持手段に保持された積分値に応じて上記交流電流および
交流電圧をそれぞれ量子化するシグマ・デルタ変調回
路、上記量子化された交流電流および交流電圧を上記第
一の切替手段の切り替え周期に応じて切り替え、上記量
子化された交流電流と交流電圧とを別々に出力する第二
の切替手段、上記第二の切替手段からの量子化された交
流電流および交流電圧をディジタルフィルタを用いてそ
れぞれ移動平均する第一および第二の移動平均処理手
段、上記移動平均処理された交流電流および交流電圧を
乗算して電力値を求める第一の乗算手段、求めた電力値
を積算する積算手段を備えたものである。

【００１１】この出願の請求項４に係る発明は、請求項
１〜３のいずれか１項の発明に、量子化された交流電流
および交流電圧の各々を一周期分積分する第一および第
二の積分手段、上記各々の積分手段からの出力を乗算す
る第二の乗算手段、第一の乗算手段の出力から上記第二
の乗算手段の出力を減算する減算手段を備えたものであ
る。

【００１２】この出願の請求項５に係る発明は、請求項
１〜３のいずれか１項の発明に、量子化された交流電流
および交流電圧の一周期分を上記交流電圧のゼロクロス
により検出するゼロクロス検出手段、このゼロクロス検
出手段の出力を基に上記量子化された交流電流および交
流電圧を各々一周期分積分する第一および第二の積分手
段、上記各々の積分手段からの出力を乗算する第二の乗
算手段、第一の乗算手段の出力から上記第二の乗算手段
の出力を減算する減算手段を備えたものである。

【００１３】この出願の請求項６に係る発明は、請求項
１〜３のいずれか１項の発明に、量子化された電力値か
らオフセット電力値を減算するオフセット調整手段を設
け、基準電流および基準電圧を入力して求めた量子化さ
れたオフセット電流およびオフセット電圧からオフセッ
ト電力を演算し、この演算結果を上記オフセット電力値
として設定するものである。

【００１４】この出願の請求項７に係る発明は、請求項
１〜６のいずれか１項の発明に、第二のシグマ・デルタ
変調回路と第二のディジタルフィルタ間、および第一の
シグマ・デルタ変調回路と第一のディジタルフィルタ間
の少なくともいずれか一方に所望の遅延時間が得られる
遅延手段を設け、この遅延動作により電流位相角または
電圧位相角を調整するものである。

【００１５】この出願の請求項８に係る発明は、請求項
７の発明に、遅延手段は、所望のシフト数のシフトが可
能なシフトレジスタとし、このシフト動作によって位相
角を調整するようにしたものである。

【００１６】この出願の請求項９に係る発明は、請求項
１〜８のいずれか１項の発明に、ｎ素子の交流電流と交
流電圧が入力される多素子入力の場合であって、各第
２，３，・・・ｎ素子の量子化された電力値にＢ２，Ｂ
３，・・・Ｂｎのバランス調整値をそれぞれ乗じるバラ
ンス調整手段を設け、第１，２，３，・・・ｎの各素子
の入力にそれぞれ基準電流および基準電圧を与えて計量
した量子化された電力値をｗ ₁ ，ｗ ₂ ，ｗ ₃ ，・・・ｗ
_n とし、Ｂ２＝ｗ ₁ ／ｗ ₂ ，Ｂ３＝ｗ ₁ ／ｗ ₃ ，・・・
Ｂｎ＝ｗ ₁ ／ｗ _n の各バランス調整値を上記バランス調
整値として設定するようにしたものである。

【００１７】この出願の請求項１０に係る発明は、請求
項１〜９のいずれか１項の発明に、量子化された電力値
の積算値が予め設定した定格基準値を超える毎にリセッ
トして積算を繰り返すと共に、上記電力値の積算値が上
記定格基準値を超える迄の時間を計測し、この時間が所
定の時間以上であると、上記計測した時間内の電力量を
計量しないようにする潜動防止手段を備えたものであ
る。

【００１８】この出願の請求項１１に係る発明は、請求
項１〜１０のいずれか１項の発明に、量子化された電力
値を低域通過させるディジタルローパスフィルタを設
け、このディジタルローパスフィルタを通過した出力を
潜動防止手段に入力するようにしたものである。

【００１９】この出願の請求項１２に係る発明は、請求
項１〜１１のいずれか１項の発明に、量子化された電力
値に対し、少なくとも軽負荷時に所定の軽負荷調整値を
加える軽負荷調整手段を設けたものである。

【００２０】この出願の請求項１３に係る発明は、請求
項１〜１２のいずれか１項の発明に、所定の動作クロッ
ク周波数ｆで動作し、量子化された電力値を低域通過さ
せるディジタルローパスフィルタ、このディジタルロー
パスフィルタを通過した出力値を記憶する第一のレジス
タ、動作クロック周波数がｆのｎ倍の周波数で動作し上
記第一のレジスタの値をｎ回加算して記憶する第二のレ
ジスタ、この第二のレジスタの値と予め設定した定格基
準値との比較を動作クロック周波数をｆのｎ倍の周波数
で行い、定格基準値を超える毎に電力量を計量する出力
を送出する比較手段を備えたものである。

【００２１】この出願の請求項１４に係る発明は、請求
項１〜１３のいずれか１項の発明に、入力される電力量
を定格基準値に基づいて補正された電力量として出力す
る定格調整手段を設け、基準電流および基準電圧を入力
して得られた実測上の基準電力値と、上記基準電流と基
準電圧とを乗じて算出した計算上の基準電力値との比に
応じて先に設定した定格基準値を修正し、この修正され
た定格基準値を上記定格基準値として設定するようにし
たものである。

【００２２】

【作用】請求項１の発明によれば、第一および第二のシ
グマ・デルタ変調回路によりアナログ値である交流電流
および交流電圧信号を量子化し、この量子化された信号
を第一および第二の移動平均処理手段により移動平均処
理して、そのそれぞれ電流および電圧に対応する信号を
乗算器により乗算して電力に対応する信号を得、この信
号を積算して精度の高い電力量を、簡単な回路構成で得
る。

【００２３】請求項２の発明によれば、１／ｎ間引手段
（ｎ≧１）により、量子化された交流電流および交流電
圧のサンプリング値列から１／ｎの割合で間引く操作を
行ない、演算回数の低減を図る。

【００２４】請求項３の発明によれば、切替手段で複数
の各入力に対し所定の周期で切り替えてシグマ・デルタ
変調回路へ順次入力し、シグマ・デルタ変調回路で、ア
ナログ入力値を積分器で積分し比較器を通してディジタ
ル値を出力すると共に、その出力を遅延しＤ／Ａ変換し
て上記積分器の入力側にフィードバックする。そして切
替手段の切替周期に同期して順次上記積分器で積分され
る積分値を上記複数の各入力に対応してそれぞれ保持手
段で保持し、上記複数の各入力に対し上記積分器による
積分と上記保持手段による積分値の保持とを上記所定の
周期で順次行い出力し、一つのシグマ・デルタ変調回路
で複数入力に対応する。

【００２５】請求項４の発明によれば、第一，第二の積
分手段により、量子化された交流電流および交流電圧の
各々を一周期分積分し、その出力を第二の乗算手段によ
り乗算し、第一の乗算手段の出力から第二の乗算手段の
出力を減算手段により減算するもので、直流成分の影響
による電力演算誤差を低減する。

【００２６】請求項５の発明によれば、ゼロクロス検出
手段により、交流電圧のゼロクロスにより検出し、その
ゼロクロスの検出に基づいて量子化された交流電流およ
び交流電圧の一周期分を検出し、第一，第二の積分手段
により交流電流および交流電圧の一周期分の積分値をと
り出すもので、周波数が変動しても常に電流および電圧
の直流成分の影響を除去する。

【００２７】請求項６の発明によれば、基準電流および
基準電圧を入力して求めた量子化されたオフセット電流
およびオフセット電圧からオフセット電力を演算し、こ
の演算結果を上記オフセット電力値としてオフセット調
整手段に設定し、量子化された電力値からオフセット電
力値を減算してオフセット調整を行う。

【００２８】請求項７の発明によれば、遅延手段により
電圧位相角および／または電流位相角を調整して位相角
誤差を補正する。

【００２９】請求項８の発明によれば、所望のシフト数
のシフトが可能なシフトレジスタによって位相角を調整
して位相角誤差を補正する。

【００３０】請求項９の発明によれば、ｎ素子の交流電
流と交流電圧が入力される多素子入力の場合、Ｂ２，Ｂ
３，・・・Ｂｎのバランス調整レジスタに、第１，２，
３，・・・ｎの各素子の入力にそれぞれ基準電流および
基準電圧を与えて計量した量子化された電力値をｗ ₁ ，
ｗ ₂ ，ｗ ₃ ，・・・ｗ _n とし、Ｂ２＝ｗ ₁ ／ｗ ₂ ，Ｂ３
＝ｗ ₁ ／ｗ ₃ ，・・・Ｂｎ＝ｗ ₁ ／ｗ _n の各バランス調
整値をそれぞれ設定する。上記各バランス調整値を、通
常の被計量対象の交流電流と交流電圧から求めた各第
２，３，・・・ｎ素子の量子化された電力値に乗算手段
でそれぞれ乗じ、バランス調整を行う。

【００３１】請求項１０の発明によれば、量子化された
電力値の積算値が予め設定した定格基準値を超える毎に
リセットして積算を繰り返すと共に、上記電力値の積算
値が上記定格基準値を超える迄の時間を計測し、この時
間が所定の時間以上であると、上記計測した時間内の電
力量を計量しないようして潜動防止を行い、入力電力量
の無い状態での計量誤差を少なくする。

【００３２】請求項１１の発明によれば、量子化された
電力値を低域通過させるディジタルローパスフィルタを
通過した出力に対して潜動防止をし、入力電力量の無い
状態での計量誤差をより少なくする。

【００３３】請求項１２の発明によれば、量子化された
電力値に対し、少なくとも軽負荷時に所定の軽負荷調整
値を加え、軽負荷での計量誤差を少なくする。

【００３４】請求項１３の発明によれば、所定の動作ク
ロック周波数ｆで動作するディジタルローパスフィルタ
で量子化された電力値を低域通過させ、第一のレジスタ
に記憶する。動作クロック周波数がｆのｎ倍の周波数で
動作する第二のレジスタに第一のレジスタの値をｎ回加
算して記憶する。この第二のレジスタの値と予め設定し
た定格基準値との比較を動作クロック周波数をｆのｎ倍
の周波数で行い、定格基準値を超える毎に電力量を計量
する出力を比較手段で送出し、計量精度の測定が短時間
で行える。

【００３５】請求項１４の発明によれば、基準電流およ
び基準電圧を入力して得られた実測上の基準電力値と、
上記基準電流と基準電圧とを乗じて算出した計算上の基
準電力値との比に応じて先に設定した定格基準値を修正
し、この修正された定格基準値を定格調整手段の定格基
準値として設定し、この定格基準値で入力された電力量
を補正された電力量として出力し、この出力が積算され
て正確な電力量が計量される。

【００３６】

【実施例】実施例１．以下、この発明の一実施例を図について説明する。図１
において、１０はアナログ電流信号ｉを入力とする第一
のシグマ・デルタ変調回路、１１はアナログ電圧信号ｖ
を入力とする第二のシグマ・デルタ変調回路である。１
２は第一の１６タップ移動平均ディジタルフィルタで、
上記第一のシグマ・デルタ変調回路１０の出力を１６点
（以下、１６タップと称する。）で移動平均を行う。１
４は、上記第一の移動平均ディジタルフィルタ１２に接
続された第二の１６タップ移動平均ディジタルフィル
タ、１３は、上記第二のシグマ・デルタ変調回路１１の
出力を１６タップで移動平均する第三の１６タップ移動
平均ディジタルフィルタ、１５は、上記第三の１６タッ
プ移動平均ディジタルフィルタ１３に接続された第四の
１６タップ移動平均ディジタルフィルタである。上記第
一，第二の１６タップ移動平均ディジタルフィルタ１
２，１４により第一の移動平均処理手段が構成され、第
三，第四の１６タップ移動平均ディジタルフィルタ１
３，１５により第二の移動平均処理手段が構成されてい
る。

【００３７】１６は第一の１周期移動平均ディジタルフ
ィルタで、第一の１６タップ移動平均ディジタルフィル
タ１２と並列に接続されている。１７は第三の１６タッ
プ移動平均ディジタルフィルタ１３と並列に接続された
第二の１周期移動平均ディジタルフィルタである。上記
第一，第二の１周期移動平均ディジタルフィルタ１６，
１７により第一および第二の積分手段が構成されてい
る。１８は第一の乗算器で、第二および第四の１６タッ
プ移動平均ディジタルフィルタ１４，１５の出力を、１
／８間引手段１４１，１５１により各々８個のデータの
うち１個のデータのみを間引いて入力している。１９は
第二の乗算器で、第一および第二の１周期移動平均ディ
ジタルフィルタ１６，１７の出力を、１／８間引手段１
６１，１７１により各々、８個のデータのうち１個のデ
ータのみを間引いて入力している。２０は減算器で、上
記第一の乗算器１８の出力と第二の乗算器１９の出力と
の差を演算し電力データｗを算出している。３０は、上
記電力データｗを積算するカウンターである。

【００３８】図２は、図１における第一および第二のシ
グマ・デルタ変調回路１０，１１を、一次シグマ・デル
タ変調回路で構成した場合の内部構成を示す。図２にお
いて、入力Ｘ（ｚ）は、サンプリング周波数（ｆ_S）の
単位で加算器３１に取込まれる。加算器３１の出力は、
積分器３２に接続され、積分器３２の出力を比較器３３
により１ビットの論理データＹ（ｚ）として出力する。
この出力データは、遅延手段３５を介して１ビットＤ／
Ａ変換器３４により、加算器３１へフィードバックされ
ている。以上の構成は、１次シグマ・デルタ変調回路と
呼ばれるものである。

【００３９】図２に示す１次シグマ・デルタ変調回路の
入出力関係式は、（３）式で表わされる。Ｙ（ｚ）＝Ｘ（ｚ）＋（１−Ｚ^-1）Ｑ（ｚ）・・・・（３）（Ｑ（ｚ）は量子化により発生するノイズ）（３）式に示す通り、シグマ・デルタ変調の入力信号Ｘ
（ｚ）は出力Ｙ（ｚ）にそのままあらわれ、出力データ
としては、さらにノイズＱ（ｚ）が加算された情報とな
っている。

【００４０】以上は、１次シグマ・デルタ変調回路の例
であるが、図１の第一および第二のシグマ・デルタ変調
回路１０，１１を図３に示す２次シグマ・デルタ変調回
路で構成することもできる。図３に示す２次シグマ・デ
ルタ変調回路の場合、加算器４１，４６と積分器４２，
４７が各々２段の構成となっており、その他の構成要素
は、図２に示す１次シグマ・デルタ変調回路と同様の構
成である。図３に示す２次シグマ・デルタ変調回路の入
出力関係式を（４）式で表す。Ｙ（ｚ）＝Ｘ（ｚ）＋（１−ｚ^-1）²Ｑ（ｚ）・・・（４）（Ｑ（ｚ）は量子化により発生するノイズ）（４）式も１次シグマ・デルタ変調回路の場合と同様、
入力信号Ｘ（ｚ）が出力Ｙ（ｚ）にそのままあらわれ、
出力データとしてはさらにノイズＱ（ｚ）が加算された
情報となっている。ここで、（３）式と（４）式の違い
は、各式の第２項であるノイズ（Ｑ（ｚ））に起因する
量子化雑音分布の違いのみである。

【００４１】図４に、２次シグマ・デルタ変調回路の変
調動作により、生ずる量子化雑音の分布スペクトルを示
している。図４に示す通り、低周波域の量子化雑音は小
さく高周波域の量子化雑音が大きくなっている。前述図
２に示す１次シグマ・デルタ変調回路の場合も同様の量
子化雑音の分布を示すが、図３の２次シグマ・デルタ変
調回路の方が、より低周波域での量子化雑音が小さくな
る特徴をもっている。

【００４２】そこで図１の本発明の実施例１では、サン
プリング周波数ｆ_S＝１２２．８８kHz 、第一，第二の
シグマ・デルタ変調回路１０，１１として、図３に示す
２次シグマ・デルタ変調回路を用いたものとして、動作
説明を進める。前述のとおり第一，第二のシグマ・デル
タ変調回路１０，１１の出力は、入力信号に量子化雑音
が加算されたものであり、かつサンプリングレートが１
２２．８８kHz の１ビットシリアル論理データである。
そこで図１に示す第一，第三の１６タップ移動平均ディ
ジタルフィルタ１２，１３は、高周波域の量子化雑音を
減衰させるローパスフィルタの役目を果す。通常、ディ
ジタルフィルタは、図５に示すとおり、遅延手段５１，
５２，５３および乗算器５４，５５，５６，５７および
加算器５８，５９，６０で構成される。図５に示すディ
ジタルフィルタでローパスフィルタの形状を決める要素
として、係数ａ₀，ａ₁，ａ₂，・・・・，ａ₁₅がある
が、移動平均ディジタルフィルタとは、係数ａ₀＝ａ₁
＝ａ₂＝・・・・＝ａ₁₅＝１の場合である。従って、移
動平均ディジタルフィルタの場合、図５に示す乗算器５
４，５５，５６，５７が不要となり非常に簡単な構成で
実現できる。

【００４３】尚、図１に示す構成の第一，第二の１６タ
ップ移動平均ディジタルフィルタ１２，１４を合わせて
図５に示すディジタルフィルタ（係数ａn が１のみでは
ない）の構成でも実現できる。この場合、第一，第二の
１６タップ移動平均ディジタルフィルタ１２，１４は、Ｈ（ｚ）＝（１＋Ｚ^-1＋・・・＋Ｚ^-15）（１＋Ｚ^-1＋
・・・＋Ｚ^-15）と表され式を展開すると、Ｈ（ｚ）＝（１＋２Ｚ^-1＋３Ｚ^-2，・・・＋３Ｚ^-28＋
２Ｚ^-29＋Ｚ^-30）となる。つまり、係数ａ_nが（１，２，３，・・・，３，２，
１）を有し、タップ数３１の図５に示すディジタルフィ
ルタが２段の移動平均ディジタルフィルタと等価である
ことが解る。図１に示す第三，第四の１６タップ移動平
均ディジタルフィルタ１３，１５の場合も同様である。

【００４４】そこで、第一，第三の１６タップ移動平均
ディジタルフィルタ１２，１３を通し、さらに第二，第
四の１６タップ移動平均ディジタルフィルタ１４，１５
を通した後の出力の量子化雑音の分布スペクトルを図６
に示す。アナログ電流信号ｉに対応する第二の１６タッ
プ移動平均ディジタルフィルタ１４の８ビット幅出力デ
ータと、アナログ電圧信号ｖに対応する第四の１６タッ
プ移動平均ディジタルフィルタ１５の８ビット幅出力デ
ータは、各々、１／８間引手段１４１，１５１により８
個の出力データのうち１個の出力データを取り出す間引
き操作を行なった後、第一の乗算器１８で電力を演算す
る。

【００４５】そこで、電力の精度を検討してみると、第
一の乗算器１８に入力される電圧データＶと電流データ
Ｉは（５）（６）式で表わされる。Ｖ＝Ｖ_S＋ΣＶ_N（Ｖ_Sは入力信号，Ｖ_Nは各周波数毎の量子化雑音）（５）Ｉ＝Ｉ_S＋ΣＩ_N（Ｉ_Sは入力信号，Ｉ_Nは各周波数毎の量子化雑音）（６）電力Ｗおよび電力誤差εは、（７）（８）式で表わされ
る。Ｗ＝Ｖ・Ｉ＝Ｖ_S・Ｉ_S＋Ｖ_S・Ｉ_NS＋Ｖ_NS・Ｉ_S＋Σ（Ｖ_N・Ｉ_N）（７）（ここで、Ｖ_NSは電圧信号周波成分の量子化雑音、Ｉ_NS
は電流信号周波成分の量子化雑音）Ｗ−Ｖ_S・Ｉ_S Ｉ_NS Ｖ_NS Σ（Ｖ_N・Ｉ_N） ε＝ −−−−−−− ＝ −−− ＋ −−− ＋ −−−−−−−− Ｖ_S・Ｉ_S Ｉ_S Ｖ_S Ｖ_S・Ｉ_S ・・・（８）ここで本実施例１の場合、Ｖ_S＝０dB，Ｉ_S＝−42dB
（最大入力の１／120 ）として、図６に示す量子化雑音
レベルより、Ｉ_NS＝−110dB ，Ｖ_NS＝−110dB ，さら
に、各周波数毎の量子化雑音レベルは、平均的にはＩ_N
＝−80dB，Ｖ_N＝−80dB以下と設定できる。従って、
（８）式よりε≒0.16％の電力精度が確保できる。

【００４６】ここでシグマ・デルタ変調回路を用いる
と、従来の多ビット型逐次比較型Ａ／Ｄ変換よりも少な
いビット幅データ精度のよいＡ／Ｄ変換が可能となる。
逐次比較型Ａ／Ｄ変換の場合は、従来の技術で説明した
ように量子化された電流値の精度を０．５％に保つに
は、１１〜１２ビットの分解能のＡ／Ｄ変換器が必要と
なる。この逐次比較型Ａ／Ｄ変換器をモノシリックＩＣ
（ＬＳＩ）にする場合、各ビット毎に同一抵抗値の抵抗
体を必要とするので、１１〜１２個の同一抵抗値の抵抗
体を半導体上で形成する必要がある。この場合、半導体
マスクまたは製造装置等により誤差を生じて正確な抵抗
値を実現することが困難である。これに対し、シグマ・
デルタ変調回路ではビット毎の抵抗体を必要としないの
で変換精度が良い。

【００４７】次に量子化雑音の成分について考えると、
シグマ・デルタ変調回路は、その回路構成上「オーバー
サンプリング周波数」と「ディジタルフィルタ」によっ
て精度が大きく変わり、逐次比較型Ａ／Ｄ変換器と比較
するとアナログ回路への依存が低くなっている。よっ
て、量子化雑音を減少させるには、下記のようにすれば
よい。（１）「オーバーサンプリング周波数」を高くして「デ
ィジタルフィルタ」の減衰を大きくする。（２）カットオフ周波数を必要とする信号成分の周波数
近傍へ近づける。

【００４８】また、シグマ・デルタ変調回路の特徴で
ある直流の入力でも、数ビット分の±が生じるため平均
値（移動平均）を取るような処理を行うために、中間的
なビット（０〜１ビットの間にあたるような値）にて表
現が可能である。

【００４９】以上のことから、シグマ・デルタ変調回路
であれば８ビット以下であっても、上記の理由によ
り、量子化雑音を１つのビットに殆ど含まなので、十分
な精度を持つものであり、かつ、の理由により、８ビ
ット以下の場合でも中間的なビット表現が可能となり、
分解能（ビット数）が低くても精度を高め電力量計に適
応しうる。

【００５０】次にディジタルフィルタについて考える
と、ディジタルフィルタはローパスフィルタであり、１
６タップ移動平均ローパスフィルタの出力が８ビット以
下にて十分精度が確保できる。これは、１６タップの移
動平均が１段の場合は、−２０ｄＢ以上の減衰があり、
１６タップの移動平均が２段の場合は、−４０ｄＢ以上
の減衰がある。従って、電力量誤差を必要な範囲におい
て０．５％以内にするには、この１６タップ移動平均の
ローパスフィルタを２段直列にすることで、十分な減衰
が得られる。よって８ビット以下でも精度は確保でき
る。（前述の（８）式の精度参照）

【００５１】以上のようにシグマ・デルタ変調回路と移
動平均ディジタルフィルタを組み合わせることにより、
小さな回路規模でＡ／Ｄ変換と移動平均演算および高周
波ノイズの除去が可能となり、特にＬＳＩ化するときに
は非常なメリットを発揮する。しかも高精度な電力演算
が可能となる。

【００５２】次に交流電流および交流電圧の直流成分の
除去する手段について説明する。第一，第二のシグマ・
デルタ変調回路１０，１１のオフセット等により発生す
る直流成分を除去する為に、第一および第二のシグマ・
デルタ変調回路１０，１１の１ビット論理出力を、第一
および第二の１周期移動平均ディジタルフィルタ１６，
１７により、１周期（２０４８ＴＡＰ）移動平均してい
る。つまり、１周期分の平均値をとることにより電圧お
よび電流の直流成分Ｖ_DC，Ｉ_DCを抽出している。第一お
よび第二の１周期移動平均ディジタルフィルタ１６，１
７の出力データは、各々、１／８間引手段１６１，１７
１により８個の出力データのうち１個の出力データを取
り出す間引き操作を行なった後、第二の乗算器１９で電
流および電圧の直流成分の積Ｖ_DC・Ｉ_DCを算出してい
る。

【００５３】ここで、Ｖ＝Ｖ_S＋Ｖ_DC（Ｖ_DCは直流成分
誤差），Ｉ＝Ｉ_S＋Ｉ_DC（Ｉ_DCは直流成分誤差）とし
て、第一の乗算器１８で得られる電流Ｗは（９）式で表
わされる。Ｗ＝Ｖ_S・Ｉ_S＋Ｖ_DC・Ｉ_DC ・・・・（９）そこで、本実施例１では、第一の乗算器１８の（９）式
の電力演算データから、第二の乗算器１９の直流成分積
Ｖ_DC・Ｉ_DCを減算器２０により減算を行なうことによ
り、直流成分Ｖ_DC・Ｉ_DCによる電力誤差を除去し、精度
の高いデータｗを出力し、このデータｗをカウンタ３０
により積算して電力量を得るものである。

【００５４】実施例１の主たる効果として、、シグマ・
デルタ変調回路と移動平均ディジタルフィルタの組合わ
せによるＡ／Ｄ変換により、従来の多ビット型逐次比較
型Ａ／Ｄ変換よりも少ないビット幅データで乗算が可能
であり、小さな回路規模の乗算器で高精度な電力演算が
可能となる。更に、アナログ部はシグマ・デルタ変調回
路のみであり、その他の回路はディジタル回路であり、
アナログ規模の小さいディジタル回路が主となる。従っ
てモノリシックＩＣに適した構成となり、大量生産を行
おうとする場合には極めて大きな効果が期待できる。
又、ローパスフィルタとして、移動平均ディジタルフィ
ルタを用いているので、ディジタルフィルタ内の乗算器
が不要となり、簡単な構成でローパスフィルタが実現で
きる。

【００５５】また、実施例１の副次的効果として、間引
手段により、１／ｎ（ｎ≧１）の割合で間引きを行なう
ので乗算回数を減らすことが出来、回路の消費電力を低
減することができ、また、１周期移動平均ディジタルフ
ィルタにより、直流成分の影響を除去するようにしたの
で、電力演算誤差を低減できる。以上のことから実施例
１は、低周波域の量子化雑音を大幅に低減でき、電力の
誤差が低減し、高精度の電子式電力量計を簡単な回路構
成で得ることができる。また、モノシリックＩＣ化が容
易である。

【００５６】実施例２．図７に本発明の別の実施例を示す。図７において、２
２，２４は第一および第二のアップダウンカウンタで、
第一および第二のシグマ・デルタ変調回路１０，１１の
出力側に接続されている。この第一，第二のアップダウ
ンカウンタ２２，２４は、第一，第二のシグマ・デルタ
変調回路１０，１１の１ビット論理出力に関し、論理
「１」の時、アップカウント、論理「０」の時、ダウン
カウントするカウンタであり、入力信号の１周期分時点
でのアップダウンカウント値は電流および電圧信号の直
流成分を抽出していることになる。

【００５７】本実施例では、入力電圧信号の周波数が変
動した場合にも、有効に動作する利点を有したもので、
ゼロクロス検出２６および１／２分周回路２７により、
入力電圧信号の１周期信号を生成し、この１周期信号毎
に、第一，第二のアップダウンカウンタ２２，２４の出
力をラッチレジスタ２３，２５へ記憶，保持させてい
る。従って、第一，第二のラッチレジスタ２３，２５の
値は、常に電流および電圧の直流成分の値である。その
他の構成は図１の実施例１と同様であり、入力電圧信号
の周波数が変動しても、電流および電圧の直流成分によ
る電力誤差を小さくした電力演算動作が可能である。

【００５８】実施例３．図８に更に別の実施例を示す。この実施例は、図１の実
施例から第一，第二の１周期移動平均ディジタルフィル
タ１６，１７および１／８間引手段１４１，１５１，１
６１，１７１および第二の乗算器１９，減算器２０を省
略したもので、第一の乗算器１８a により、前述の式
（７）に示す電力ｗのデータを得、これをカウンタ３０
により積算して電力量ＷＨを得るものである。実施例３
の効果は、実施例１の主たる効果と同様の効果を有す
る。

【００５９】実施例４．図９に別の実施例を示す。この実施例は、図８の実施例
に図１の実施例に示すものと同様の１／８間引手段１４
１，１５１を加えたもので、間引き操作により乗算回数
を減らして回路の消費電力の低減を図っている。その他
の効果は実施例１の主たる効果と同様である。

【００６０】実施例５．図１０に更に別の実施例を示す。この実施例は、シグマ
・デルタ変調回路を１個のみとし、その入力をマルチプ
レクス（時分割）したものである。その他の構成は図９
の実施例と同様である。図１１にこの実施例に用いるシ
グマ・デルタ変調回路１０の内部構成を示す。このシグ
マ・デルタ変調回路１０は前述の図２に示す１次シグマ
・デルタ変調回路の変形であって、コンデンサＣ₁，Ｃ
₂を、スイッチＳＷ3 ，ＳＷ4 により選択的に積分器３
２に接続する構成となっている。

【００６１】図１０，１１に於て、シグマ・デルタ変調
回路１０は、スイッチＳＷ1 により、電流信号ｉと電圧
信号ｖが交互に入力される。電流信号ｉを入力として取
り込む時は、その値をコンデンサＣ₁に保持するべくス
イッチＳＷ3 ，ＳＷ4 をコンデンサＣ₁側に接続し、か
つスイッチＳＷ2 を第一，第二の１６タップ移動平均デ
ィジタルフィルタ１２，１４側に接続する。電圧信号ｖ
を入力として取り込む時は、その値をコンデンサＣ₂に
保持するべくスイッチＳＷ3 ，ＳＷ4 をコンデンサＣ₂
側に接続し、かつスイッチＳＷ2 を第三，第四の１６タ
ップ移動平均ディジタルフィルタ１３，１５側に接続す
る。上記スイッチＳＷ1 ，ＳＷ2 ，ＳＷ3 ，ＳＷ4 はサ
ンプリングクロックｆ_Sにより、同期して切り替る。こ
の実施例によれば、１つのシグマ・デルタ変調回路１０
を時分割使用することで、回路構成が簡単となる効果が
ある。

【００６２】ここで図３の２次シグマ・デルタ変調回路
を用いる場合は、図１１の積分器３２にコンデンサ
Ｃ₁，Ｃ₂とスイッチをＳＷ3 ，ＳＷ4 を挿入したよう
に、各積分器４２，４７に対してそれぞれ積分値を保持
するコンデンサとスイッチを設ければよい。即ち、２素
子入力の場合は、積分器４２にコンデンサを２個とその
切替用のスイッチ１個、積分器４３にコンデンサ２個と
その切替用のスイッチ１個を設ける。このようにコンデ
ンサとスイッチからなる組み合わせで積分値の保持手段
を形成することで、入力電流と入力電圧の二つの入力に
対し１個のシグマ・デルタ変調回路で処理することがで
きる。また、単相３線、３相３線、３相４線等の多素子
入力に対しても電流と電圧にそれぞれシグマ・デルタ変
調回路を設けて処理するようにすればよい。即ち、この
シグマ・デルタ変調回路は１個で複数の入力に対応する
ことができる。なお、積分値の保持手段はコンデンサの
みと限らず、積分値を保持するものであればよく、例え
ば、Ａ／Ｄ変換・Ｄ／Ａ変換付きのレジスタを用いても
よい。

【００６３】実施例５の効果は、一つのシグマ・デルタ
変調回路で複数入力に対応するようにしたので、時分割
使用することで、高精度を保持しながら回路構成が簡単
になる。

【００６４】実施例６．図１２に、単相３線、あるいは３相３線の電力量を計量
する２素子電力量計の場合の実施例を示す。図１２に於
て、第一および第二のシグマ・デルタ変調回路１０a ，
１０b はそれぞれ図１１に示したものと同様構成の１次
シグマ・デルタ変調回路であって、第一のシグマ・デル
タ変調回路１０a は、スイッチＳＷ１aにより、１線側
の電流信号ｉ₁と３線側の電流信号ｉ₂を交互に時分割
にて取り込み、それぞれの値を図１１に示すコンデンサ
Ｃ₁とＣ₂に交互に記憶する。

【００６５】又、電流信号ｉ₁を取り込む時は、スイッ
チＳＷ2aは第一，第二の１６タップ移動平均ディジタル
フィルタ１２a ，１４a 側に接続され、電流信号ｉ₂を
取り込む時は、スイッチＳＷ2aは第五，第六の１６タッ
プ移動平均ディジタルフィルタ１２b ，１４b 側に接続
される。第二のシグマ・デルタ移動平均ディジタルフィ
ルタ１０b は、スイッチＳＷ1bにより、１線側電圧信号
ｖ₁と３線側電圧信号ｖ₂を交互に時分割にて取り込
み、それぞれの値を図１１に示すコンデンサＣ₁とＣ₂
に交互に記憶する。

【００６６】又、電圧信号ｖ₁を取り込む時は、スイッ
チＳＷ2bは第三，第四の１６タップ移動平均ディジタル
フィルタ１３a ，１５a 側に接続され、電圧信号ｖ₂を
取り込む時は、スイッチＳＷ2bは第七，第八の１６タッ
プ移動平均ディジタルフィルタ１３b ，１５b 側に接続
される。１８a1は、電流信号ｉ₁と電圧信号ｖ₁に基づ
く電流データＩ₁と電圧データＶ₁とを乗算して電力Ｗ
₁を演算する乗算器、１８b1は電流信号ｉ₂と電圧信号
ｖ₂に基づく電流データＩ₂と電圧データＶ₂とを乗算
して電力Ｗ₂を演算する乗算器、５０は、上記乗算器１
８a1，１８b1の出力を加算して電力データｗを得る加算
器である。尚、当然のことながら、第一のシグマ・デル
タ変調回路１０a が電流データｉ₁を取り込んでいる時
は、第二のシグマ・デルタ変調回路１０b は電圧データ
ｖ₁を取り込んでおり、同様に、電流データｉ₂を取り
込んでいる時は電圧データｖ₂を取り込んでいるもので
ある。この実施例によれば、乗算器１８a1，１８b1の出
力Ｗ₁とＷ₂を加算器５０により加算することで単相３
線又は３相３線系統の電力データｗを得、これをカウン
タ３０で積算してその電力量ＷＨを得ることができる。

【００６７】実施例６の効果は、多素子の交流電流およ
び交流電圧に対し、二つのシグマ・デルタ変調回路で対
応し、時分割使用することで、高精度を保持しながら回
路構成が簡単になる。

【００６８】実施例７．図１３に別の実施例を示す。この実施例は、第一，第二
のシグマ・デルタ変調回路１０，１１にそれぞれ接続さ
れる移動平均フィルタを一段のみとするもので、この移
動平均フィルタを、それぞれ移動平均タップ数が２５６
タップである第一，第二の２５６タップ移動平均ディジ
タルフィルタ１２１，１３１により構成している。上記
第一，第二の２５６タップ移動平均ディジタルフィルタ
１２１，１３１の出力は８ビット出力である。上記第
一，第二の移動平均ディジタルフィルタ１２１，１３１
の出力は、３２個につき１個の割合で１／３２間引手段
１４１a ，１５１a により間引かれて乗算器１８a に導
かれ、電力に対応した信号ｗ、およびこれをカウンタ３
０により積算してなる電力量ＷＨを得るものである。

【００６９】実施例７の効果は、２段の移動平均ディジ
タルフィルタを１段の移動平均ディジタルフィルタとし
たので、回路構成がより簡単になる。

【００７０】実施例８．この実施例は、実施例１の構成とは若干異なる電子式電
力量計を提供するものである。図１４はこの実施例を示
すもので、単相３線、または、３相３線の電力量を計量
する２素子電力量の場合を示す。また、図１５は動作説
明図で、図１６は図１５の時間軸を拡大した動作説明図
である。図において、第一，第二のシグマ・デルタ変調
回路は、図２、または図３に示すシグマ・デルタ変調回
路。第一のディジタル・ローパスフィルタ８０および第
二のディジタルローパスフィルタは、図５に示すディジ
タルローパスフィルタであり、ｎ個の遅延手段を有して
いる。間引手段１８１，１８２は１／ｍ間引きを行う。
尚、ｍの値はｎに等しいか、それより大きな値である。

【００７１】そこで、スイッチＳＷ5 はｉ₁を取り込
み、その時、スイッチＳＷ6 はｖ₁を取り込む。一方、
スイッチＳＷ7 はｉ₁レジスタに接続し、スイッチＳＷ
8 はｖ₁レジスタに接続する。第一のシグマ・デルタ変
調回路１０を介し第一のディジタルローパスフィルタ８
０により交流電流のサンプル値列が出力されるが、間引
手段１８１ではスイッチＳＷ5 およびＳＷ6 が選択され
た後、ｍ個目のサンプル値列をｉ₁レジスタ１９１へ取
り込む動作をする。第二のシグマ・デルタ変調回路１１
を介し第二のディジタルローパスフィルタ８１により交
流電圧のサンプル値が出力されるが、間引手段１８２で
は、スイッチＳＷ6 およびＳＷ8 が選択された後、ｍ個
目のサンプル値列をｖ₁レジスタに取り込む動作をす
る。

【００７２】この動作は図１５に示すように、入力
ｉ₁，ｖ₁に対してｉ₁₀，ｖ₁₀がｉ₁レジスタ１９１、
ｖ₁レジスタ２０１にそれぞれ取り込まれる。図１６は
その詳細を示し、ｍの値が８となっていて、入力ｉ₁に
対してｉ₁₀〜ｉ₁₇のサンプル値列の内８番目のｉ₁₇が間
引かれｉ_1bとしてｉ₁レジスタ１９１に記憶され、入力
ｖ₁に対してｖ₁₀〜ｖ₁₇のサンプル値列の内８番目のｖ
₁₇が間引かれｖ_1bとしてｖ₁レジスタ２０１に記憶され
る。このようにして順次ｉ_1a，ｉ_1b，ｉ_1c，・・・、ｖ
_1a，ｖ_1b，ｖ_1c，・・・が取り込まれる。

【００７３】ここで得られたｉ₁，ｉ₂，ｖ₀，ｖ₁，
ｖ₂の量子化データ（ｉ_1a，ｉ_1b，ｖ_1a，ｖ_1b）を乗算
器１８c ，１８d および加算器５０によりｗ＝（ｉ₁×
ｖ₁）＋（ｉ₂×ｖ₂）を演算処理し、カウンタ３０に
より積算して電力量を得る。以降、同様の動作が繰り返
される。第一および第二のディジタルローパスフィルタ
１０，１１は、図５に示すディジタルローパスフィルタ
を用いているので、実施例１で説明したように、８ビッ
ト以下の出力のものでも十分な精度を保持することがで
きる。

【００７４】この実施例８の効果は、複数の交流電流お
よび交流電圧を必要とする単相３線、３相３線、３相４
線等の多素子入力の場合、シグマ・デルタ変調回路およ
びデータローパスフィルタが共用でき、回路規模が小さ
くなり安価な構成となる。また、多素子入力でなく単相
２線の場合は、スイッチの切替えを必要としない回路で
適用することができる。

【００７５】実施例９．この実施例はオフセットの調整を行うことのできるオフ
セット調整手段を設けた電子式電力量計を提供するもの
で、図１７および図１８に示す。第一および第二のシグ
マ・デルタ変調回路１０，１１、第一および第二のデジ
タルローパスフィルタ８０，８１、間引手段１８１，１
８２の構成は実施例８と同様で、新たにｉオフセットレ
ジスタ１９３、ｖオフセットレジスタ２０３、減算器２
１a ，２１b ，２１c ，２１d を設けている。

【００７６】本実施例では入力ＳＷ9 および入力ＳＷ10
の選択において、まず最初に基準電位であるＧＮＤ信号
を取り込み、それぞれ、ｉオフセットレジスタ１９３お
よびｖオフセットレジスタ２０３にデータを取り込み記
憶する。以後、図１８の動作説明図に示す通り、電流側
ではｉ₁，ｉ₂を交互に取り込み、電圧側ではｖ₁，ｖ
₂を交互に取り込む。その際、ｉ₁レジスタ１９１、ｉ
₂レジスタ１９２、ｖ₁レジスタ２０１、ｖ₂レジスタ
２０２へのデータ取り込みは実施例８と同じ動作にて行
う。各レジスタに取り込まれた量子化データは、減算器
２１a ，２１b ，２１c ，２１d 、乗算器１８c ，１８
d 、加算器５０により、ｗ＝（ｉ₁−ｉオフセット）×（ｖ
₁−ｖオフセット）＋（ｉ₂−ｉオフセット）×（ｖ₂−ｖオフセッ
ト）を演算処理し、カウンタにより積算して電力量を得
る。即ち、オフセット調整する前の電力からオフセット
電力を減じて補正するものである。

【００７７】この実施例９の効果は、アナログ回路に存
在し電力量計量の誤差となるＤＣオフセットを、シグマ
・デルタ変調回路、ディジタルローパスフィルタを増や
さずに、小さな回路構成で高精度な電子式電力量計を実
現することができる。

【００７８】実施例１０．この実施例は実施例９の変形例で、図１９に示す。ｉ₁
レジスタ１９１、ｉ₂レジスタ１９２、ｉオフセットレ
ジスタ１９３、ｖ₁レジスタ２０１、ｖ₂レジスタ２０
２、ｖオフセットレジスタ２０３までの構成および動作
は、実施例９と同様である。その後の演算回路が異な
り、ｗ＝（ｉ₁×ｖ₁）−（ｉオフセット ×ｖオフセット）＋
（ｉ₂×ｖ₂）−（ｉオフセット ×ｖオフセット）を演算処理
し、カウンタ３０にて積算し電力量を得る。実施例９と
結果は同じであり、オフセット調整する前の電力からオ
フセット電力を減じて補正するものである。従って、効
果も実施例９と同様の効果が得られる。

【００７９】実施例１１．この実施例は実施例９および実施例１０の変形例で、図
１７、図１９の構成において、スイッチＳＷ9 は、ＧＮ
Ｄ，ｉ₁，ｉ₂と順次繰り返し取り込み、スイッチＳＷ
10は、ＧＮＤ，ｖ₁，ｖ₂を順次繰り返し取り込む。こ
の動作に対応してスイッチＳＷ11，ＳＷ12もｉオフセッ
トレジスタ１９３、ｖオフセットレジスタ２０３を含め
て順次切替えていく。図２０はその動作説明図で、オフ
セット電流、オフセット電圧が順次その時その時の値が
計測され調整に用いられる。

【００８０】この実施例の効果は、ｉオフセット、ｖオ
フセットを常時取り込んでいるため、アナログ回路に有
するＤＣオフセットの温度、経年変化等による変動の影
響を受け難く、高精度の電子式電力量計を実現すること
ができる。

【００８１】実施例１２．この実施例は電圧位相角の調整を行うことのできる遅延
手段を設けた電子式電力量計を提供するもので、図２１
にブロック図を示す。この構成は実施例８の構成におい
て、第二のシグマ・デルタ変調回路１１と第二のディジ
タルローパスフィルタの間に、Ｐ段のシフトレジスタ２
１１を設けると共に、Ｐ段のシフト数を決定するＰ１レ
ジスタ２１２およびＰ２レジスタ２１３を設けたもので
ある。そして、間引手段１８１および間引手段１８２は
１／（ｍ＋Ｐ）間引きを行う。なお、ｍの値はｎ（ｎは
図５のディジタルローパスフィルタの段数）に等しいか
それより大きな値である。

【００８２】交流電圧信号ｖ₁が取り込まれている時、
Ｐ段シフトレジスタ２１１は、Ｐ１レジスタ２１２内に
記憶しているＰ１値に応じたシフト段数の出力より第二
のディジタルローパスフィルタ８１へ接続されている。
従って、交流電流信号ｉ₁に比べてＰ段シフトレジスタ
２１１のシフトレジスタ段数分の時間だけ、交流電圧信
号ｖ₁が位相遅れとなる。同様に交流電圧信号ｖ₂が取
り込まれている時、Ｐ段シフトレジスタ２１１はＰ２レ
ジスタ２１３内に記憶しているＰ２値に応じたシフト段
数の出力より第二のディジタルローパスフィルタ８１へ
接続されている。従って、交流電流信号ｉ₁に比べてＰ
段シフトレジスタ２１１のシフトレジスタ段数分の時間
だけ、交流電圧信号ｖ₂が位相遅れとなる。

【００８３】この実施例の効果は、交流電流信号はＣＴ
により検出し、交流電圧信号はＶＴにより検出されるの
が一般的である。その際ＣＴとＶＴの検出素子による一
次側と二次側の間の位相角誤差が発生するが、本実施例
では、Ｐ段シフトレジスタ２１１とＰ１レジスタ２１２
およびＰ２レジスタ２１３により、このＣＴおよびＶＴ
の位相角誤差をなくすことが可能となり、回路規模が小
さく高精度な電子式電力量計を得ることができる。

【００８４】実施例１３この実施例は電流位相角の調整を行うことのできる遅延
手段を設けた電子式電力量計を提供するもので、図２２
にブロック図を示す。この構成は実施例８において、Ｐ
段シフトレジスタ２１４およびＰ１レジスタ２１５およ
びＰ２レジスタ２１６を電流側に設けたものである。従
って、交流信号ｖ₁およびｖ₂に比べて、交流信号ｉ₁
およびｉ₂はＰ段シフトレジスタのシフトレジスタ段数
分の時間だけ位相を遅らせることができる。また、この
実施例と実施例１２とを組み合わせれば、電圧・電流共
位相角を自由に調整することができる。

【００８５】実施例１４この実施例は単相３線、３相３線、３相４線等の多素子
計量の場合のバランス調整を行うことのできるバランス
調整手段を設けた電子式電力量計を提供するもので、図
２３に３相４線の電力量を計量する３素子電力量計の場
合のブロック図を示す。

【００８６】図において、ｉ₁レジスタ１９１，ｉ₂レ
ジスタ１９２，ｉ₃レジスタ１９４，ｖ₁レジスタ２０
１，ｖ₂レジスタ２０２，ｖ₃レジスタ２０３までの構
成は、３相４線になったことを除けば、実施例８と同じ
である。そこでバランス調整レジスタ２２１、および２
２２を設け、まず電力量計の動作を行う前にＳＷ13およ
びＳＷ14をｉ₁，ｖ₁側に接続し、基準電流および基準
電圧を入力し、その時に得られるｉ₁レジスタ１９１と
ｖ₁レジスタ２０１の値をもとに、ｗ₁＝ｉ₁×ｖ₁を
演算し記憶する。

【００８７】次に、ＳＷ13およびＳＷ14をｉ₂，ｖ₂側
に接続し、基準電流および基準電圧を入力し、その時に
得られるｉ₂レジスタ１９２とｖ₂レジスタ２０２の値
をもとに、ｗ₂＝ｉ₂×ｖ₂を演算し、バランス調整レ
ジスタ２２１内にＢ２＝ｗ₁／ｗ₂なる値をセットす
る。次に、ＳＷ13およびＳＷ14をｉ₃，ｖ₃側に接続
し、基準電流および基準電圧を入力し、その時得られる
ｉ₃レジスタ１９４とｖ₃レジスタ２０４をもとに、ｗ
₃＝ｉ₃×ｖ₃を演算し、バランス調整レジスタ２２２
にＢ３＝ｗ₁／ｗ₃なる値をセットする。以上で準備は
完了し、以後ＳＷ13、ＳＷ14を実施例８と同様に順次切
替えｗ＝（ｉ₁×ｖ₁）＋（ｉ₂×ｖ₂×Ｂ２）＋（ｉ
₃×ｖ₃×Ｂ３）を演算処理し、カウンタ３０により積
算して電力量を得る。なお、単相３線、３相３線の場合
は、ｉ₁，ｉ₃，ｖ₁，ｖ₃のバランスをみればよいの
で２素子の電力量計となり、バランス調整レジスタ２２
２を省けばよい。

【００８８】この実施例の効果は、多素子計量の場合、
各素子毎にＶＴ，ＣＴなどの誤差発生要因がある。その
ため各素子間の計量精度を合わせるのに、バランス調整
レジスタ２２１およびバランス調整レジスタ２２２を有
しレジスタ内の値を調整することにより、高精度な電力
量計が得られる。

【００８９】実施例１５この実施例は実施例１４と同じく、バランス調整を行う
ことのできるバランス調整手段を設けた電子式電力量計
を提供するもので、図２４にブロック図を示す。実施例
１４の構成において、ｗ＝（ｉ₁×ｖ₁）＋（ｉ₂×ｖ₂）×Ｂ２＋（ｉ₃×
ｖ₃）×Ｂ３と演算する演算回路のうち、Ｂ２および
Ｂ３を演算する乗算器１８g ，１８h の位置が異なるこ
とを除いて、実施例１４と同じ動作となり、同じ演算を
していることになる。この実施例の効果は実施例１４と
同一である。

【００９０】実施例１６この実施例は無入力時の始動を防止する潜動防止手段を
設けた電子式電力量計を提供するもので、図２５に単相
２線の電力量を計量する１素子電力量計の場合のブロッ
ク図を示す。また、図２７ａにその動作波形を示す。図
において、第一および第二のシグマ・デルタ変調回路１
０，１１は、図２又は図３に示すシグマ・デルタ変調回
路と同一のものであり、第一および第二のディジタルロ
ーパスフィルタ８０，８１は、図５に示すディジタルロ
ーパスフィルタと同一である。

【００９１】交流電流信号ｉと電流電圧信号ｖは、シグ
マ・デルタ変調回路１０，１１および、第一および第二
のディジタルローパスフィルタ８０，８１によりＡ／Ｄ
変換される。Ａ／Ｄ変換された電流データと電圧データ
は、乗算器５０で掛算し、瞬時電力データを算出する。
この瞬時電力データをその出力（ｗ₀）とアキュムレー
タ２３１およびレジスタ２３２によりｗ_n＝ｗ₀＋ｗ
_n-1（ｗ_nは、時間ｔ_nにおけるレジスタ２３２の出力
値、ｗ_n-1は、時間ｔ_n-1におけるレジスタ２３２の出
力値）を演算処理する（図２７ａ）。

【００９２】尚、図２７ａの波形でマイナス側にレジ
スタ２３２の出力があるのは、力率が１の場合はプラス
側のみであるが、力率が１以外では瞬時電力としてマイ
ナス成分が生じそれが図のような波形となるからであ
る。

【００９３】レジスタの出力値ｗ_nが定格基準値設定器
２３４に設定された定格基準値と比較し、ｗ_n−定格基
準値≧０であれば、マグニチュードコンパレータ２３３
から１パルス出力し（図２７ａ）、レジスタ２３２へ
（ｗ_n−定格基準値）をセットする。一方マグニチュー
ドコンパレータ２３３からのパルス出力を、パルス周期
検出回路２３５において、始動基準値設定器２３６の始
動基準値（Ｓ）と比較し、パルス出力周期（Ｔ）＜Ｓな
らＡＮＤゲートを開く信号を出力し、パルス出力周期
（Ｔ）≧ＳならＡＮＤゲートを閉じる信号を出力する
（図２７ａ）。従って、ＡＮＤゲート２３７の出力
は、始動基準値より小さいパルス周期の場合、パルス出
力があり始動基準値以上のパルス周期の場合、パルスは
出力されない（図２７ａ）。このパルスをカウンタ３
０にて、累積加算することにより電力量を得る。即ち、
時間当たりの電力量が少ないとその電力量をカウントし
ないようにしている。

【００９４】この実施例の効果は、アキュムレータ２３
１，レジスタ２３２，マグニチュードコンパレータ２３
３によりパルス出力し、そのパルス周期を検出すること
により、始動電流検出を行うことにより、電流がない時
アナログ部のＤＣ成分による無用計量を防止する潜動防
止機能をもたせたものである。

【００９５】実施例１７この実施例は実施例１６と同じく無入力時の始動を防止
する潜動防止手段を設けた電子式電力量計を提供するも
ので、図２６に単相２線の電力量を計量する１素子電力
量計の場合のブロック図を示す。また、図２７ｂにその
動作波形を示す。

【００９６】構成は実施例１６に第三のディジタルロー
パスフィルタ８２を設けたものである。第三のディジタ
ルローパスフィルタ８２を通し、ｗ_n＝ｗ₀＋ｗ
_n-1（ｗ_nは、時間ｔ_nにおけるレジスタの出力値、ｗ
_n-1は、時間ｔ_n-1におけるレジスタ２３２の出力値）
を演算処理する（図２７ｂ）。その後の動作は実施例
１６と同様である。ここで第三のディジタルローパスフ
ィルタ８２を通すと、レジスタ２３２の出力は図２７ｂ
のように平均化され計量精度の向上につながる。

【００９７】この実施例の効果は、第三のディジタルロ
ーパスフィルタ８２を追加することにより、より高精度
な始動電流検出が可能となる。

【００９８】実施例１８この実施例は軽負荷時の調整をする軽負荷調整手段をを
設けた電子式電力量計を提供するもので、図２８にブロ
ック図を示す。構成は実施例１６の図２５に軽負荷調整
設定器（レジスタ）２４１と、軽負荷調整値を加算する
加算器５０を設けたものである。

【００９９】乗算器１８j からの出力である量子化され
た電力値に軽負荷調整設定器２４１内の軽負荷調整値Ｌ
を加算して、軽負荷調整を行う。この軽負荷調整をする
理由は、交流電流検出素子であるＣＴを使用する場合、
図２９のように、小さな電流領域ではマイナス誤差を有
する傾向があるため、軽負荷調整レジスタ２４１で一定
値Ｌを加算することにより、ＣＴ誤差を補正する。式で
表すと、ｗ_n＝（ｗ₀＋Ｌ）＋ｗ_{n -1}（ｗ_nは、時間ｔ
_nにおけるレジスタの出力値、ｗ_n-1は、時間ｔ_n-1に
おけるレジスタ２３２の出力値）となる。軽負荷調整値
加算後の動作は、実施例１６と同様である。この軽負荷
調整値は、軽負荷のみでなく軽負荷以外の他の領域でも
一定値として加算されるが、この値は小さいので他の領
域の誤差としての割合は無視できるようになる。

【０１００】この発明の効果は、軽負荷時のＣＴ誤差を
補正し、高精度な電力量計を得ることができる。

【０１０１】実施例１９実施例１８では、軽負荷調整値を軽負荷時以外の領域で
も加算したが、この実施例は軽負荷時のみ軽負荷調整値
を負荷するものである。図３０はこの実施例で、２４２
はコンパレータ、２４３は基準電流値を設定する基準電
流設定器（レジスタ）、ＳＷ17はコンパレータ２４２で
開閉されるスイッチである。

【０１０２】軽負荷調整値Ｌを加算する際、第一のディ
ジタルローパスフィルタ８０からの電流値により、この
電流値が軽負荷で基準電流値以下のときはコンパレータ
２４２が作動せず、スイッチＳＷ17が軽負荷調整設定器
に接続され軽負荷調整値が加算され、電流値が軽負荷以
外で基準電流値以上のときはコンパレータ２４２が作動
し、スイッチＳＷ17が軽負荷調整設定器に接続されず軽
負荷調整値が加算されない。軽負荷調整値加算後の動作
は、実施例１６と同様である。この実施例の効果は、実
施例１８と同様であるが、軽負荷時のみ軽負荷調整値を
加算するようにしたので、より精度の良い電子式電力量
計を提供することができる。

【０１０３】実施例２０この実施例は微小電流域での計量精度の測定が短時間で
行えるような電子式電力量計を提供するもので、図３１
にブロック図を示す。実施例１８の構成において、乗算
器１８j と加算器５０の間に第三のディジタルローパス
フィルタ８２と、加算器５０とアキュムレータ２３１の
間にｗ₀＋Ｌの値を記憶する第一のレジスタ２５１を配
置し、アキュムレータ２３１の出力側のレジスタを第二
のレジスタ２５２とした構成である。

【０１０４】次に動作を説明する。第三のディジタルロ
ーパスフィルタ８２と軽負荷との加算は、動作クロック
（ＣＬＫ）周波数ｆに同期して、第一のレジスタ２５１
に記憶する。一方、アキュムレータ２３１以降の回路で
は、動作クロック（ＣＬＫ）周波数がｆのｎ倍の速度に
同期して実行される。つまり、第一のレジスタ２５１内
に記憶されている値（ｗ₀＋Ｌ）がｎ回累積加算され、
第二のレジスタ２５２に記憶される。以後のマグニチュ
ードコンパレータ２３３は、実施例１８と同じ動作を行
い、カウンタ３０によりパルスを累積加算し、電力量を
得ている。

【０１０５】この実施例の効果は、マグニチュードコン
パレータからのパルス出力間隔時間が、短くなり特に微
小電流域での計量精度の測定が短時間で行えるようにな
る。この実施例では軽負荷調整値を加算したが、この軽
負荷調整設定器を省いた実施例１６および実施例１７の
回路についても適用でき、同様の効果が得られる。

【０１０６】実施例２１この実施例は代表的な３相４線の電子式電力量計として
まとめたもので、この電力量の計量に係る必要な調整手
段を組み込み、必要な調整が行えるようにしたものであ
る。図３２はそのブロック図を、図３３はその調整のフ
ローチャートを示す。この構成で上述の実施例での符号
と同一のものは同一の機能を表す。ここで２６１は積算
した電力量を表示する表示器、２６０は全体の演算制御
を司る演算制御回路、２７０は電子式電力量計全体を表
し、３０１は基準入力値を入力するアナログ基準発生器
である。尚、Ｌは軽負荷調整値Ｌを設定する軽負荷調整
値設定器２４１で、Ｆは定格基準値Ｆを設定する定格基
準値設定器２３４である。

【０１０７】動作について説明する。まず、電力量の連
続的計量を始める前に、演算制御回路２６０は、調整モ
ードを持ち次の動作を行う。

【０１０８】ＣＴ１，ＶＴ１へ、アナログ基準発生
器３０１から同一アナログ値（例えば、電流・電圧共１
００％）を入力する。なお、ＣＴ２，ＣＴ３，ＶＴ２，
ＶＴ３＝０その状態で回路全体を動作させ、その時の第
三のディジタルローパスフィルタ８２の出力（ｗ₀）を
記憶する。［これをｗ₀₁とする。］

【０１０９】ＣＴ２，ＶＴ２へ上記同一アナログ値
を入力する。なお、ＣＴ１，ＣＴ３，ＶＴ１，ＶＴ３＝
０その状態で回路全体を動作させ、その時の第三のディ
ジタルローパスフィルタ８２の出力（ｗ₀）［これをｗ
₀₂とする。］を読み取り、Ｂ２＝ｗ₀₁／ｗ₀₂なる値をバ
ランス調整レジスタ２２１に設定する。

【０１１０】ＣＴ３，ＶＴ３へ上記同一アナログ値
を入力する。なお、ＣＴ１，ＣＴ２，ＶＴ１，ＶＴ２＝
０その状態で回路全体を動作させ、その時の第三のディ
ジタルローパスフィルタ８２の出力（ｗ₀）［これをｗ
₀₃とする。］を読み取り、Ｂ３＝ｗ₀₁／ｗ₀₃なる値をバ
ランス調整レジスタ２２２に設定する。

【０１１１】アナログ基準発生器３０１から上記同
一アナログ値をＣＴ１，ＶＴ１に入力し、定格基準値設
定器２３４に、Ｆ＝（ｗ₀₁／基準電力）×定格基準値な
る値を設定する。ここで基準電力とは、アナログ基準発
生器３０１からの電圧および電流を乗じた計算上の値、
定格基準値とは、電力量当たりのパルス数を決める計算
上の値（定数）である。Ｆとは、修正された定格基準値
で、新たな定格基準値として設定される。即ち、入力さ
れた電力量（レジスタ２３２の値）がＦに基づいて補正
された電力量（マグニチュードコンパレータの出力）と
なり正確な電力量（カウンタ３０の値）が計量される。

【０１１２】ＶＴ１へはで入力した値を、ＣＴ１
へはで入力したアナログ値の１／ｎの値を入力、な
お、ＣＴ２，ＣＴ３，ＶＴ２，ＶＴ３＝０とする。その
時の第三のディジタルローパスフィルタ８２の出力（ｗ
₀）［これをｗ_0nとする。］から、Ｌ＝（ｗ₀₁／ｎ）−
ｗ_0nなる値を軽負荷調整値として軽負荷調整値設定器に
設定する。

【０１１３】ＣＴ１，ＶＴ１へ実効値が同一で、力
率＝０．５なるアナログ信号を入力する。なお、ＣＴ
２，ＣＴ３，ＶＴ２，ＶＴ３＝０とする。その時の第三
のディジタルローパスフィルタ８２の出力（ｗ₀）［こ
れをｗ_0p1とする。］から、Ｐ１＝Ｋ・（ｗ₀₁／２−Ｗ
_0p1）ｗ₀₁／２なる値をＰ１レジスタ２１２に設定す
る。（Ｋは定数）

【０１１４】ＣＴ２，ＶＴ２へ実効値が同一で、力
率＝０．５なるアナログ信号を入力する。なお、ＣＴ
１，ＣＴ３，ＶＴ１，ＶＴ３＝０とする。その時の第三
のディジタルローパスフィルタ８２の出力（ｗ₀）［こ
れをｗ_0p2とする。］から、Ｐ２＝Ｋ・（ｗ₀₁／２−ｗ
_0p2）ｗ₀₁／２なる値をＰ２レジスタ２１３に設定す
る。（Ｋは定数）

【０１１５】ＣＴ３，ＶＴ３へ実効値が同一で、力
率＝０．５なるアナログ信号を入力。なお、ＣＴ１，Ｃ
Ｔ２，ＶＴ１，ＶＴ２＝０とする。その時の第三のディ
ジタルローパスフィルタ８２の出力（ｗ₀）［これをｗ
_0p3とする。］から、Ｐ３＝Ｋ・（ｗ₀₁／２−ｗ_0p3）
ｗ₀₁／２なる値をＰ３レジスタ２１７に設定する。（Ｋ
は定数）〜の順で各設定値を設定し、その後定めら
れた設定値をもとに電力量を計量する。

【０１１６】この調整動作のフローチャートを図３３に
示し、図の〜は上述の〜の調整に対応してい
る。このようなフローで自動的に調整作業を行うことが
できる。なお、ＶＴ，ＣＴの特性（比誤差）が所定の範
囲内で製作可能であるならば、、のバランス調整は
不要となる。また、軽負荷特性が良好なＣＴを使用する
場合には、の軽負荷調整は不要となる。また、ＶＴ，
ＣＴの位相角特性が所定の範囲内で製作可能であるなら
ば、、、の位相角調整は不要となる。一方、、
、で定めた定数Ｋは、サンプリング周波数ｆ_s商用
周波数ｆ₀により決定される定数で位相角誤差が１分で
電力誤差が約０．０５％となることを前提にＫ＝１００／３６０×６０×０．０５×（ｆ₀／ｆ_s）
となる。

【０１１７】この実施例の効果は、各調整値をディジタ
ルの数値で設定、記憶するため、人手による設定をなく
した自動化ラインで生産でき、安価な電子式電力量計が
得られる。

【０１１８】

【発明の効果】この発明の請求項１によれば、低周波域
の量子化雑音を大幅に低減でき、電力の誤差が低減し、
高精度の電子式電力量計を簡単な回路構成で得ることが
できる効果がある。特にモノシリックＩＣ（ＬＳＩ）化
する場合に、回路が簡易化されその効果が大きい。

【０１１９】この発明の請求項２によれば、請求項１の
効果に加えて、１／ｎ（ｎ≧１）の割合で間引きを行な
うので乗算回数を減らすことが出来、回路の消費電力を
低減する効果がある。

【０１２０】この発明の請求項３によれば、一つのシグ
マ・デルタ変調回路で複数入力に対応することができ、
時分割使用することで、高精度を保持しながら回路構成
が簡単になる効果がある。

【０１２１】この発明の請求項４によれば、交流電流お
よび交流電圧の１周期分の移動平均を行ない、直流成分
の影響による電力演算誤差を低減できる効果がある。

【０１２２】この発明の請求項５によれば、ゼロクロス
検出手段により交流電圧のゼロクロスを検出し、これに
基づいて量子化された交流電流および交流電圧の一周期
分を検出するようにしているので、周波数変動があって
も常に電流および電圧の直流成分の影響を除去し得る効
果がある。

【０１２３】この発明の請求項６によれば、オフセット
調整手段を設けたのでオフセット電力値を補正して計量
精度を向上することができる効果がある。

【０１２４】この発明の請求項７によれば、遅延手段に
より電流位相角および／または電圧位相角を調整して位
相角誤差を補正するようにしたので、計量精度を向上す
ることができる効果がある。

【０１２５】この発明の請求項８によれば、所望のシフ
ト数のシフトが可能なシフトレジスタによって位相角を
調整して位相角誤差を補正するようにしたので、計量精
度を向上することができる効果がある。

【０１２６】この発明の請求項９によれば、多素子の電
力量の計測において、バランス調整手段を設けてバラン
スの補正をするようにしたので、計量精度を向上するこ
とができる効果がある。

【０１２７】この発明の請求項１０によれば、潜動防止
手段を設けて入力電力量の無い状態での計量誤差を少な
くするようにしたので、計量精度を向上することができ
る効果がある。

【０１２８】この発明の請求項１１によれば、第三のロ
ーパスフィルタを通過した出力に対して潜動防止をする
ようにしたので、入力電力量の無い状態での計量誤差を
より少なくする。

【０１２９】この発明の請求項１２によれば、軽負荷調
整手段を設け、少なくとも軽負荷時に所定の軽負荷調整
値を加えるようにしたので、軽負荷での計量誤差を少な
くする効果がある。

【０１３０】この発明の請求項１３によれば、動作クロ
ック周波数をｆのｎ倍の周波数で電力量の計量を行うよ
うにしたので、短時間での計量精度の測定が可能にな
り、特に微小電流域での計量精度の測定が短時間で行え
る効果がある。

【０１３１】この発明の請求項１４によれば、定格調整
手段を設け、定格基準値で補正された電力値を出力する
ようにしたので、高精度の電力量の計量ができる効果が
ある。

【図面の簡単な説明】

【図１】この発明の実施例１による電子式電力量計の電
力演算部のブロック図である。

【図２】１次シグマ・デルタ変調回路例のブロック図で
ある。

【図３】２次シグマ・デルタ変調回路例のブロック図で
ある。

【図４】２次シグマ・デルタ変調回路の量子化雑音スペ
クトル分布の例を示すグラフである。

【図５】ローパスフィルタを構成するディジタルフィル
タの例のブロック図である。

【図６】移動平均ディジタルフィルタ後の量子化雑音ス
ペクトル分布の例を示すグラフである。

【図７】この発明の実施例２による電子式電力量計の電
力演算部のブロック図である。

【図８】この発明の実施例３による電子式電力量計の電
力演算部のブロック図である。

【図９】この発明の実施例４による電子式電力量計の電
力演算部のブロック図である。

【図１０】この発明の実施例５による電子式電力量計の
電力演算部のブロック図である。

【図１１】この発明の実施例５，６に用いる１次シグマ
・デルタ変調回路例のブロック図である。

【図１２】この発明の実施例６による電子式電力量計の
電力演算部のブロック図である。

【図１３】この発明の実施例７による電子式電力量計の
電力演算部のブロック図である。

【図１４】この発明の実施例８による電子式電力量計の
電力演算部のブロック図である。

【図１５】図１４の動作説明図である。

【図１６】図１４の動作説明図である。

【図１７】この発明の実施例９による電子式電力量計の
電力演算部のブロック図である。

【図１８】図１７，図１９の動作説明図である。

【図１９】この発明の実施例１０による電子式電力量計
の電力演算部のブロック図である。

【図２０】この発明の実施例１１の動作説明図である。

【図２１】この発明の実施例１２による電子式電力量計
の電力演算部のブロック図である。

【図２２】この発明の実施例１３による電子式電力量計
の電力演算部のブロック図である。

【図２３】この発明の実施例１４による電子式電力量計
の電力演算部のブロック図である。

【図２４】この発明の実施例１５による電子式電力量計
の電力演算部のブロック図である。

【図２５】この発明の実施例１６による電子式電力量計
の電力演算部のブロック図である。

【図２６】この発明の実施例１７による電子式電力量計
の電力演算部のブロック図である。

【図２７】図２５，図２６の動作説明図である。

【図２８】この発明の実施例１８による電子式電力量計
の電力演算部のブロック図である。

【図２９】ＣＴの出力特性を示す図である。

【図３０】この発明の実施例１９による電子式電力量計
の電力演算部のブロック図である。

【図３１】この発明の実施例２０による電子式電力量計
の電力演算部のブロック図である。

【図３２】この発明の実施例２１による電子式電力量計
の電力演算部のブロック図である。

【図３３】図３２の調整動作を示すフローチャートであ
る。

【図３４】従来の電子式電力量計の電力演算部のブロッ
ク図である。

【符号の説明】

１０第一のシグマ・デルタ変調回路１０a 第一のシグマ・デルタ変調回路１０b 第二のシグマ・デルタ変調回路１１第二のシグマ・デルタ変調回路１２第一の１６タップ移動平均ディジタルフィルタ１２a 第一の１６タップ移動平均ディジタルフィルタ１２b 第五の１６タップ移動平均ディジタルフィルタ１３第三の１６タップ移動平均ディジタルフィルタ１３a 第三の１６タップ移動平均ディジタルフィルタ１３b 第七の１６タップ移動平均ディジタルフィルタ１４第二の１６タップ移動平均ディジタルフィルタ１４a 第二の１６タップ移動平均ディジタルフィルタ１４b 第六の１６タップ移動平均ディジタルフィルタ１５第四の１６タップ移動平均ディジタルフィルタ１５a 第四の１６タップ移動平均ディジタルフィルタ１５b 第八の１６タップ移動平均ディジタルフィルタ１６第一の１周期移動平均ディジタルフィルタ１７第二の１周期移動平均ディジタルフィルタ１８第一の乗算器１８a ，１８a1，１８b1，１８c ，１８d ，乗算器１８e ，１８f ，１８g ，１８h ，１８j 乗算器１９第二の乗算器２０減算器２１a ，２１b ，２１c ，２１d ，２１e ，２１f 減
算器２２第一のアップダウンカウンタ２３第一のラッチレジスタ２４第二のアップダウンカウンタ２５第二のラッチレジスタ２６ゼロクロス検出２７１／２分周３０カウンタ３１加算器３２積分器３３，４３比較器３４１ビットＤ／Ａ変換器３５，４５遅延手段４１，４６，５０，５０a 加算器４２，４７積分器４４１ビットＤ／Ａ変換器５１，５２，５３遅延手段５４，５５，５６，５７，７３乗算器５８，５９，６０加算器７１第１の逐次比較型Ａ／Ｄ変換器７２第２の逐次変換型Ａ／Ｄ変換器８０第一のディジタルローパスフィルタ８１第二のディジタルローパスフィルタ８２第三のディジタルローパスフィルタ１２１第一の256 タップ移動平均ディジタルフィルタ１３１第二の256 タップ移動平均ディジタルフィルタ１４１，１５１，１６１，１７１１／８間引手段１４１a ，１５１a ，１４１b ，１５１b １／８間引
手段１４１a1，１５１a1 １／32間引手段１８１，１８２間引手段１９１ｉ₁レジスタ１９２ｉ₂レジスタ１９３ｉレジスタ１９４ｉ₃レジスタ２０１ｖ₁レジスタ２０２ｖ₂レジスタ２０３ｖレジスタ２０４ｖ₃レジスタ２１１，２１４Ｐ段シフトレジスタ２１２，２１５Ｐ１レジスタ２１３，２１６Ｐ２レジスタ２１７Ｐ３レジスタ２２１，２２２バランス調整レジスタ２３１アキュムレータ２３２レジスタ２３３マグニチュードコンパレータ２３４定格基準値設定器２３５パルス周期検出回路２３６始動基準値設定器２３７ＡＮＤ回路２４１軽負荷調整値設定器２４２コンパレータ２４３基準電流設定器２５１第一のレジスタ２５２第二のレジスタ２６０演算制御回路２６１表示器２７０電力量計３０１アナログ基準発生器

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開平２−213770（ＪＰ，Ａ) 特開昭57−3515（ＪＰ，Ａ) 特開平４−367130（ＪＰ，Ａ) 特開平４−245897（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G01R 21/00 - 22/04 G01R 11/00 - 11/66

Claims

(57)【特許請求の範囲】

【請求項１】交流電流および交流電圧をそれぞれ積分
器で積分し比較器を通してディジタル値を出力すると共
に、その出力を遅延しＤ／Ａ変換して上記積分器の入力
側にフィードバックして、上記交流電流および交流電圧
をそれぞれ量子化する第一および第二のシグマ・デルタ
変調回路、上記量子化された交流電流および交流電圧をディジタル
フィルタを用いてそれぞれ移動平均する第一および第二
の移動平均処理手段、上記移動平均処理された交流電流および交流電圧を乗算
して電力値を求める第一の乗算手段、求めた電力値を積算する積算手段を備えたことを特徴と
する電子式電力量計。
【請求項２】移動平均された後の量子化された交流電
流および交流電圧のサンプリング値列から１／ｎ（ｎ≧
１）の割合で間引く間引手段を備え、間引きした交流電
流および交流電流を第一の乗算手段へ入力するようにし
たことを特徴とする請求項１記載の電子式電力量計。
【請求項３】交流電流および交流電圧の入力を所定の
周期で順次取り出す第一の切替手段、上記第一の切替手段からの交流電流および交流電圧を積
分器で積分し比較器を通してディジタル値を出力し、そ
の出力を遅延しＤ／Ａ変換して上記積分器の入力側にフ
ィードバックすると共に、上記積分器で順次積分される
積分値を上記第一の切替手段からの入力に対応してそれ
ぞれ保持する保持手段を内蔵し、この保持手段に保持さ
れた積分値に応じて上記交流電流および交流電圧をそれ
ぞれ量子化するシグマ・デルタ変調回路、上記量子化された交流電流および交流電圧を上記第一の
切替手段の切り替え周期に応じて切り替え、上記量子化
された交流電流と交流電圧とを別々に出力する第二の切
替手段、上記第二の切替手段からの量子化された交流電流および
交流電圧をディジタルフィルタを用いてそれぞれ移動平
均する第一および第二の移動平均処理手段、上記移動平均処理された交流電流および交流電圧を乗算
して電力値を求める第一の乗算手段、求めた電力値を積算する積算手段を備えたことを特徴と
する電子式電力量計。
【請求項４】量子化された交流電流および交流電圧の
各々を一周期分積分する第一および第二の積分手段、上
記各々の積分手段からの出力を乗算する第二の乗算手
段、第一の乗算手段の出力から上記第二の乗算手段の出
力を減算する減算手段を備えたことを特徴とする請求項
１〜３のいずれか一項記載の電子式電力量計。
【請求項５】量子化された交流電流および交流電圧の
一周期分を上記交流電圧のゼロクロスにより検出するゼ
ロクロス検出手段、このゼロクロス検出手段の出力を基
に上記量子化された交流電流および交流電圧を各々一周
期分積分する第一および第二の積分手段、上記各々の積
分手段からの出力を乗算する第二の乗算手段、第一の乗
算手段の出力から上記第二の乗算手段の出力を減算する
減算手段を備えたことを特徴とする請求項１〜３のいず
れか一項記載の電子式電力量計。
【請求項６】量子化された電力値からオフセット電力
値を減算するオフセット調整手段を設け、基準電流および基準電圧を入力して求めた量子化された
オフセット電流およびオフセット電圧からオフセット電
力を演算し、この演算結果を上記オフセット電力値とし
て設定するようにしたことを特徴とする請求項１〜３の
いずれか一項記載の電子式電力量計。
【請求項７】第二のシグマ・デルタ変調回路と第二の
ディジタルフィルタ間、および第一のシグマ・デルタ変
調回路と第一のディジタルフィルタ間の少なくともいず
れか一方に所望の遅延時間が得られる遅延手段を設け、この遅延動作により電流位相角または電圧位相角を調整
するようにしたことを特徴とする請求項１〜６のいずれ
か一項記載の電子式電力量計。
【請求項８】遅延手段は、所望のシフト数のシフトが
可能なシフトレジスタとし、このシフト動作によって位
相角を調整するようにしたことを特徴とする請求項７記
載の電子式電力量計。
【請求項９】ｎ素子の交流電流と交流電圧が入力され
る多素子入力の場合であって、各第２，３，・・・ｎ素子の量子化された電力値にＢ
２，Ｂ３，・・・Ｂｎのバランス調整値をそれぞれ乗じ
るバランス調整手段を設け、第１，２，３，・・・ｎの各素子の入力にそれぞれ基準
電流および基準電圧を与えて計量した量子化された電力
値をｗ ₁ ，ｗ ₂ ，ｗ ₃ ，・・・ｗ _n とし、Ｂ２＝ｗ ₁ ／ｗ ₂ ，Ｂ３＝ｗ ₁ ／ｗ ₃ ，・・・Ｂｎ＝ｗ
₁ ／ｗ _n の各バランス調整値を上記バランス調整値とし
て設定するようにしたことを特徴とする請求項１〜８の
いずれか一項記載の電子式電力量計。
【請求項１０】量子化された電力値の積算値が予め設
定した定格基準値を超える毎にリセットして積算を繰り
返すと共に、上記電力値の積算値が上記定格基準値を超
える迄の時間を計測し、この時間が所定の時間以上であ
ると、上記計測した時間内の電力量を計量しないように
する潜動防止手段を備えたことを特徴とする請求項１〜
９のいずれか一項記載の電子式電力量計。
【請求項１１】量子化された電力値を低域通過させる
ディジタルローパスフィルタを設け、このディジタルロ
ーパスフィルタを通過した出力を潜動防止手段に入力す
るようにしたことを特徴とする請求項１０記載の電子式
電力量計。
【請求項１２】量子化された電力値に対し、少なくと
も軽負荷時に所定の軽負荷調整値を加える軽負荷調整手
段を設けたことを特徴とする請求項１〜１１のいずれか
一項記載の電子式電力量計。
【請求項１３】所定の動作クロック周波数ｆで動作
し、量子化された電力値を低域通過させるディジタルロ
ーパスフィルタ、このディジタルローパスフィルタを通過した出力値を記
憶する第一のレジスタ、動作クロック周波数がｆのｎ倍
の周波数で動作し上記第一のレジスタの値をｎ回加算し
て記憶する第二のレジスタ、この第二のレジスタの値と予め設定した定格基準値との
比較を動作クロック周波数をｆのｎ倍の周波数で行い、
定格基準値を超える毎に電力量を計量する出力を送出す
る比較手段を備えたことを特徴とする請求項１〜１２の
いずれか一項記載の電子式電力量計。
【請求項１４】入力される電力量を定格基準値に基づ
いて補正された電力量として出力する定格調整手段を設
け、基準電流および基準電圧を入力して得られた実測上の基
準電力値と、上記基準電流と基準電圧とを乗じて算出し
た計算上の基準電力値との比に応じて先に設定した定格
基準値を修正し、この修正された定格基準値を上記定格
基準値として設定するようにしたことを特徴とする請求
項１〜１３のいずれか一項記載の電子式電力量計。