JP2008113123A - サンプリング変換装置 - Google Patents

Abstract

【課題】入力クロックとは異なるクロック源から供給される，入力クロックの周波数の有理数倍でない周波数をもつクロックに同期するように入力データをサンプリング変換して出力する。
【解決手段】第１のクロックに同期して入力されるサンプルデータを蓄積するサンプルデータ蓄積部と，前記第１のクロックの周波数を逓倍した第３のクロックに同期して前記入力サンプルデータを補間する補間係数を格納する記憶部と，前記第３のクロックに同期して前記記憶部における前記補間係数のアドレスをカウントするカウンタと，前記第１のクロックの周波数の有理数倍でない周波数の第２のクロックに応答して，前記カウンタ値のアドレスに格納される前記補間係数を用いて前記入力サンプルデータを補間し，当該補間データを出力するサンプルデータ補間部とを有する。
【選択図】図２

Description

本発明は，第１のクロックに同期して入力されるサンプルデータを第２のクロックに同期して出力するサンプリング変換装置に関し，特に，前記入力サンプルデータを蓄積するサンプルデータ蓄積部と，補間係数を用いて前記入力サンプルデータを補間し，当該補間データを出力するサンプルデータ補間部とを有するサンプリング変換装置に関する。

所定の周波数のクロックでサンプリングされたサンプルデータを入力し，異なる周波数のクロックに同期して補間あるいは間引きしたサンプルデータを出力するサンプリング変換装置が知られている。例えば，特許文献１には画素数の異なる画像データを所定の画素数で共通の出力装置に表示する画像処理装置や，複数の画像フォーマットを多重化した放送波を受信し，所定のサイズの画像に変換して表示する受像装置などに用いられるサンプリング変換装置が記載されている。

かかるサンプリング変換装置の構成例を図１に示す。入力クロックＣＬＫｉｎに同期してサンプリング装置に入力されるサンプルデータＳｉｎはシフトレジスタにより構成されるサンプルデータ蓄積部１に蓄積される。そして，カウンタ５が入力クロックＣＬＫｉｎの周波数を自然数（Ｌ）倍したクロックで記憶部３に格納された補間係数のアドレスをカウントし，サンプルデータ補間部２は入力クロックＣＬＫｉｎの周波数を有理数倍（Ｌ／Ｍ倍）した出力クロックＣＬＫｏｕｔに応答して，その時点でカウントされたアドレスに格納される補間係数を用いてデジタルフィルタによりサンプルデータ蓄積部１に蓄積された入力サンプルデータＳｉｎを補間し，その補間データを出力サンプルデータＳｏｕｔとして出力する。

かかるサンプリング変換装置は，入力前のデータの処理系統と出力後のデータの処理系統とが共通のクロック源をもつ場合に有効に用いられる。すなわち，サンプリング変換装置への入力クロックを外部の共通クロック源から得てこれを有理数倍した出力クロックを用いることにより，出力クロックに同期して出力されるサンプルデータは外部クロックの有理数倍の周波数をもつことになり，出力データの処理系統のクロックと同期したサンプリング周波数のデータを出力することができる。
特開２００１−２４４７９号公報

しかしながら，従来のサンプリング変換装置では，入力前の処理系統と出力後の処理系統とが異なるクロック源をもつ場合には，入力クロックの周波数を有理数倍した出力クロックに同期したデータを出力しても，その出力データのサンプリング周波数は出力後の処理系統のクロックに同期していないという問題が生じる。

例えば，放送波を受信して受信信号をＡＤ変換する受信部と，受信部から受け取ったデジタルデータを復調する復調部とを有する放送波受信装置において，受信部と復調部とが異なるクロック源を有するような場合には，受信部のクロックを有理数倍したクロックに同期するようにデジタルデータをサンプリング変換しても，出力データのサンプリング周波数が復調部のクロックに同期しないことになる。

そこで，本発明の目的は，入力クロックとは異なるクロック源から供給される，入力クロックの周波数の有理数倍でない周波数をもつクロックに同期するように入力データをサンプリング変換して出力できるサンプリング変換装置を提供することにある。

上記の目的を達成するために，本発明の第１の側面におけるサンプリング変換装置は，第１のクロックに同期して入力されるサンプルデータを前記第１のクロックの周波数の有理数倍でない周波数の第２のクロックに同期して出力するサンプリング変換装置において，前記入力サンプルデータを蓄積するサンプルデータ蓄積部と，前記第１のクロックの周波数を逓倍した第３のクロックの分解能に対応する補間係数を格納する記憶部と，前記第３のクロックに同期して前記記憶部における前記補間係数のアドレスをカウントするカウンタと，前記第２のクロックに応答して，前記カウンタのカウント値に対応する前記記憶部のアドレスに格納される前記補間係数を用いて前記入力サンプルデータを補間し，当該補間データを出力するサンプルデータ補間部とを有することを特徴とする。

上記側面の好ましい実施態様によれば，前記第１のクロックは，入力されるサンプルデータの処理系統の第１のクロック源から供給され，前記第２のクロックは，出力される補間データの処理系統の，前記第１のクロック源とは異なる第２のクロック源から供給されることを特徴とする。

上記側面によれば，第１の（入力）クロックの周波数を逓倍した高速の第３のクロックの分解能に対応する補間係数のアドレスをカウントし，第２の（出力）クロックに応答して，カウント値に対応するアドレスに格納される補間係数を用いて入力サンプルデータを補間して出力する。よって，出力クロックの周波数が入力クロックの周波数の有理数倍でない場合であっても，出力クロックにほぼ同期して補間されたサンプルデータを得ることができる。また，第３のクロックに同期してアドレスカウントを高速に行い，出力クロックに応答して補間を行うという手順により，第３のクロックに同期して逐一補間データを求めて保持しておき，出力クロックに応答して出力する場合と比べて，補間データを求める処理や求めた補間データを保持するために要する回路の規模を小さく抑えることができ，かつ処理を高速化することができる。

さらに，上記実施態様によれば，出力クロックを出力後のデータの処理系統のクロックから得ることで，入力クロックと異なるクロック源をもつ出力後のデータ処理系統のクロックに同期するようにサンプリング変換したデータを出力することができる。よって，データ処理ブロック間での同期を考慮した設計が不要となり，データ処理システムを柔軟かつ容易に設計することが可能となる。

以下，図面にしたがって本発明の実施の形態について説明する。但し，本発明の技術的範囲はこれらの実施の形態に限定されず，特許請求の範囲に記載された事項とその均等物まで及ぶものである。

図２は，本実施形態におけるサンプリング変換装置の構成例を説明する図である。まず図２（Ａ）は，このサンプリング変換装置が適用される車載用放送波受信装置の構成例を示している。この車載用放送波受信装置は，ＡＭ，ＦＭなどのラジオ放送や，地上デジタルテレビジョン放送など複数系統の放送波を受信する車載機器用の放送波受信装置であり，複数のアンテナ１１−１，…，１１−ｎと，アンテナ直下筐体１００と，復調部筐体２００と，アンテナ直下筐体１００から出力されるデジタル信号を復調部筐体２００へ伝送する伝送ケーブル３００とを有する。

アンテナ直下筐体１００では，アンテナ１１−１，…，１１−ｎによる高周波の受信信号が高周波増幅部１２−１，…，１２−ｎで増幅され，周波数変換部１４−１，…，１４−ｎにより高周波の受信信号からユーザに選択されたチャネルの周波数帯域が抽出されて中間周波信号に周波数変換される。そしてＢＰＦ（Band Pass Filter，帯域通過フィルタ）１６−１，…，１６−ｎで中間周数信号から必要な帯域の信号が抽出され，ＡＤコンバータ１８−１，…，１８−ｎにより抽出された信号が所定のサンプリング周波数でサンプリングされデジタルデータに変換される。

多重化部１７では受信信号の処理系統ごとのデジタルデータが予め設定したフォーマットに従って多重化され，多重化された所定のビット数，例えば８ビット単位のパラレルデータが生成される。そして，シリアルデータ送出部１９で多重化されたパラレルデータがシリアルデータに変換され，所定の伝送クロックに同期してシリアルデータ伝送ケーブル３００に送出される。

復調部筐体２００では，シリアルデータ受信部２１でアンテナ直下筐体１００から伝送されるシリアルデータを受信クロックに従って受信し，パラレルデータに変換する。多重分離部２２では多重化部１７と同じフォーマットを用いてパラレルデータに多重された元の信号系統ごとの信号を分離して，サンプリング変換装置２３−１，…，２３−ｎへ入力する。サンプリング変換装置２３−１，…，２３−ｎは，入力されるパラレルデータを，復調処理部２４−１，…，２４−ｎの動作クロックに同期したサンプリング周波数のデータに変換して各復調部へ入力する。そして，復調処理部２４−１，…，２４−ｎは，各信号を復調し車載機器へ出力する。

上記構成において，復調処理部２４−１，…，２４−ｎはＤＳＰ（Digital Signal Processor）で構成され，受信するメディアごとの信号処理を書き換え可能なプログラムに従って実行するので，アンテナ直下筐体１００のハード構成に依存せず，かつ放送メディアの信号処理方法の変更に柔軟に対応することができる。このため，復調処理部２４−１，…，２４−ｎは多重分離部２２のクロック源２５ａと異なるクロック源２５ｂによるクロックに同期して動作するので，多重分離部２２の動作クロックの周波数を有理数倍しても復調処理部２４−１，…，２４−ｎの動作クロックの周波数と一致しない場合が生じる。

そこで，本実施形態のサンプリング変換装置２３−１，…，２３−ｎは，図２（Ｂ）に示すように，クロック源２５ａからの入力クロックＣＬＫｉｎに同期して入力される入力データを蓄積するサンプルデータ蓄積部１と，入力クロックＣＬＫｉｎの周波数を逓倍したクロックＣＬＫｉｐの分解能に応じて入力サンプルデータＳｉｎを補間する補間係数を格納する記憶部３を有し，カウンタ５ｂがクロックＣＬＫｉｐに同期して補間係数のアドレスをカウントする。そして，サンプルデータ補間部２ａは，復調処理部２４−１，…，２４−ｎと共通のクロック源２５ｂから供給される出力クロックＣＬＫｏｕｔに応答して，その時点でカウントされたアドレスに格納されている補間係数を用いて，入力サンプルデータを補間して出力することを特徴とする。

図３は，図２（Ｂ）に示したサンプリング変換装置の第１の構成例を説明する図である。この構成例では，入力サンプルデータの補間方法としてラグランジュ補間による２次補間を用い，３つの入力サンプルデータに基づき２つのサンプル間の補間データを求める。その際，２つのサンプル間において３つの補間データを求め，入力サンプルデータを４倍に補間する。

サンプルデータ蓄積部１は３つの入力サンプルデータを保持するシフトレジスタＳＲ１，ＳＲ２，ＳＲ３を有し，入力クロックＣＬＫｉｎに同期してシフトレジスタＳＲ１に入力されたサンプルデータＹ（１），Ｙ（２），…，Ｙ（ｎ）は，入力クロックＣＬＫｉｎに同期してＳＲ２，ＳＲ３と順次シフトし，ＳＲ１，ＳＲ２，ＳＲ３に蓄積された３つの入力サンプルデータがサンプルデータ補間部２ａの乗算器４ａ，４ｂ，４ｃへ入力される。

また，カウンタ５は入力クロックＣＬＫｉｎの周波数を４倍したクロックＣＬＫｉｐで４クロック分のカウントを行い，これに伴って「３」〜「０」までデクリメントされる記憶部３における補間係数のアドレスのカウント値が第１のラッチ回路６にラッチされる。そして出力クロックＣＬＫｏｕｔに同期して，ラッチされたカウント値に対応した記憶部３のアドレス「０」，「１」，「２」，「３」から，そのアドレスに格納される３つの補間係数「ｔ−ｎ１」，「ｔ−ｎ２」，「ｔ−ｎ３」（ｎ＝０，１，２，３）が第２のラッチ回路７のレジスタｔａｐ１，ｔａｐ２，ｔａｐ３へラッチされ，乗算器４ａ，４ｂ，４ｃにより入力サンプルデータと各補間係数が乗算され，乗算結果が加算器８ｄにより合計されてバッファＢＵＦに出力される。そして，次の出力クロックＣＬＫｏｕｔに同期して，バッファＢＵＦから補間データが出力サンプルデータＳｏｕｔとして出力される。

ここで，図４を用いて記憶部３に格納される補間係数について説明する。公知のラグランジュ補間では，間隔Ｓの離散点Ｄ２（Ｘ（２），Ｙ（２）），Ｄ３（Ｘ（３），Ｙ（３））で表される２つの入力サンプルデータ間の補間点（ｘｎ，ｙｎ）のＹ座標値は，点Ｄ２（Ｘ（２），Ｙ（２）），Ｄ３（Ｘ（３），Ｙ（３））を含む３つ以上の既知の離散点のＹ座標値に対して所定の式で求められる補間係数を乗算し，その乗算結果の和として求められる。本構成例では等間隔Ｓの３つの離散点Ｄ１（Ｘ（１），Ｙ（１）），Ｄ２（Ｘ（２），Ｙ（２）），Ｄ３（Ｘ（３），Ｙ（３））を用いて，点Ｄ２（Ｘ（２），Ｙ（２）），Ｄ３（Ｘ（３），Ｙ（３））の２点間を４倍に補間，つまり２点間に３点（ｘ１，ｙ１），（ｘ２，ｙ２），（ｘ３，ｙ３）を等間隔に挿入する２次補間を行う。

ここで各補間点（ｘ１，ｙ１），（ｘ２，ｙ２），（ｘ３，ｙ３）による補間比ｐを，ｐ＝ｄｎ／Ｓ（ただしｄｎ＝ｘｎ−Ｘ（２），ｎ＝０，１，２，３）とすると，各補間点のＸ座標値ｘ１，ｘ２，ｘ３に対応する補間比ｐは０，０．２５，０．５，０．７５となり，下記の式（１）〜（３）で求められる補間係数Ｑ１，Ｑ２，Ｑ３と点Ｄ１（Ｘ（１），Ｙ（１）），Ｄ２（Ｘ（２），Ｙ（２）），Ｄ３（Ｘ（３），Ｙ（３））のそれぞれのＹ座標値との積和演算（式（４））により，各補間点のＹ座標値ｙｎが求められる。
Ｑ１＝（ｐ^２−ｐ）／２ ：式（１）
Ｑ２＝―ｐ^２＋１ ：式（２）
Ｑ３＝（ｐ^２＋ｐ）／２ ：式（３）
ｙｎ＝Ｑ１・Ｙ（０）＋Ｑ２・Ｙ（１）＋Ｑ３・Ｙ（２）：式（４）
よって，かかる補間比に応じた補間係数の組合せ（表１）を予め求め，カウンタ５のカウント値に関連づけた記憶部３のアドレスに格納しておき，カウント値に対応する補間係数が第２のラッチ回路７にラッチされ，入力サンプルデータと積和演算されて補間が行われる。なお，補間比「０」は点Ｄ２（Ｘ（２），Ｙ（２））に対応する。

例えば，カウント値「３」の場合は補間比「０」に対応する補間係数｛0，1，0｝，カウント値「２」の場合は補間比「０．２５」に対応する補間係数｛−0.125，0.75，0.375｝，カウント値「１」の場合は補間比「０．５」に対応する補間係数｛−0.09375，0.09375，0.15625｝，カウント値「０」の場合は補間比「０．７５」に対応する補間係数｛−0.09375，0.4375，0.65625｝が出力クロックに同期してラッチされ，入力サンプルデータと積和演算されて補間が行われる。そして，補間データがバッファＢＵＦに出力される。

なお，上述においてはラグランジュ補間の２次補間を行う場合を説明したが，（ｎ＋１）個の補間係数と（ｎ＋１）個のシフトレジスタを有し，３次以上のｎ次補間を行う構成としてもよい。また，２点間の補間比に応じた数の補間係数の組合せを記憶部３に格納し，入力クロックの周波数を逓倍して補間比に応じた分解能を有するクロックＣＬＫｉｐを生成し，そのクロックに同期して補間係数のアドレスカウントが行われるように構成することで，２点間の分解能を高めることができる。例えば，入力クロックＣＬＫｉｎを１６倍したクロックＣＬＫｉｐを生成し，このクロックに同期して「１５」から「０」までデクリメントするカウンタ５を備え，補間比を０，１／１６，２／１６，…，１４／１６，１５／１６として算出された補間係数を１６組記憶部３に格納しておくことで，サンプルデータを１６倍に補間することが可能となる。

図５は，第１の構成例のサンプリング変換装置各部に入力されるデータについて説明するチャート図である。本図においては横軸方向に時間が示される。入力クロックＣＬＫｉｎの立ち上がりに同期して，Ｙ（１），Ｙ（２），…，Ｙ（ｎ）の値を示す入力サンプルデータがシフトレジスタＳＲ１へ入力され，シフトレジスタＳＲ１からＳＲ２へ，ＳＲ２からＳＲ３へと順次シフトする。図５は，入力クロックＣＬＫｉｎの第１クロックに同期して入力サンプルデータのＹ（１），Ｙ（２），Ｙ（３）がシフトレジスタへ格納された時点から示している。

入力クロックＣＬＫｉｎが４倍されたクロックＣＬＫｉｐに同期して，カウンタ５によるカウント値は「３」から「０」までデクリメントする。そして，出力クロックＣＬＫｏｕｔの第１クロックの立ち上がりに同期してカウント値「３」に対応した補間係数｛0，1，0｝が第２のラッチ回路７へラッチされる。そして，乗算器４ａ，４ｂ，４ｃによりシフトレジスタＳＲ１，ＳＲ２，ＳＲ３から入力されるデータ｛Ｙ（３），Ｙ（２），Ｙ（１）｝と補間係数｛0，1，0｝がそれぞれ乗算され，各乗算結果が加算器８ｄで合計されてサンプルデータＹ（２）とＹ（１）の間の補間比「０」の補間点（つまりＹ（２））としてバッファＢＵＦへ格納される。

次に，出力クロックＣＬＫｏｕｔの第２クロックの立ち上がりに同期してカウント値「０」に対応した補間係数｛−0.09375，0.4375，0.65625｝が第２のラッチ回路７へラッチされる。そして，乗算器４ａ，４ｂ，４ｃによりシフトレジスタＳＲ１，ＳＲ２，ＳＲ３から入力されるデータ｛Ｙ（３），Ｙ（２），Ｙ（１）｝と補間係数｛−0.09375，0.4375，0.65625｝がそれぞれ乗算され，各乗算結果が加算器８ｄで合計されてサンプルデータＹ（２）とＹ（１）の間の補間比「０．７５」の補間点としてバッファＢＵＦへ格納される。

次に，出力クロックＣＬＫｏｕｔの第３クロックの立ち上がりに同期してカウント値「１」に対応した補間係数｛−0.09375，0.09375，0.15625｝が第２のラッチ回路７へラッチされる。この時はシフトレジスタＳＲ１，ＳＲ２，ＳＲ３には入力サンプルデータ｛Ｙ（４），Ｙ（３），Ｙ（２）｝が格納されているので，乗算器４ａ，４ｂ，４ｃによりシフトレジスタＳＲ１，ＳＲ２，ＳＲ３から入力されるデータ｛Ｙ（４），Ｙ（３），Ｙ（２）｝と補間係数｛−0.09375，0.09375，0.15625｝がそれぞれ乗算され，各乗算結果が加算器８ｄで合計されてサンプルデータＹ（３）とＹ（２）の間の補間比「０．５」の補間点としてバッファＢＵＦへ格納される。

次に，出力クロックＣＬＫｏｕｔの第４クロックの立ち上がりに同期してカウント値「２」に対応した補間係数｛−0.125，0.75，0.375｝が第２のラッチ回路７へラッチされる。この時はシフトレジスタＳＲ１，ＳＲ２，ＳＲ３には入力サンプルデータ｛Ｙ（５），Ｙ（４），Ｙ（３）｝が格納されているので，乗算器４ａ，４ｂ，４ｃによりシフトレジスタＳＲ１，ＳＲ２，ＳＲ３から入力されるデータ｛Ｙ（５），Ｙ（４），Ｙ（３）｝と補間係数｛−0.125，0.75，0.375｝がそれぞれ乗算され，各乗算結果が加算器８ｄで合計されてサンプルデータＹ（４）とＹ（３）の間の補間比「０．２５」の補間点としてバッファＢｕｆへ格納される。

以降，同様にして，カウンタ５がクロックＣＬＫｉｐに同期して「３」〜「０」のカウントを反復する間，出力クロックＣＬＫｏｕｔの立ち上がりに同期したカウント値に対応したアドレスの補間係数を用いて，その時サンプルデータ蓄積部１のシフトレジスタＳＲ２，ＳＲ３に蓄積されているサンプルデータ間の補間が行われる。

上記のように構成されるサンプリング変換装置の入出力データを模式的に図６において示す。本図において横軸は時間を示しており，サンプルデータ蓄積部１に入力される入力クロックＣＬＫｉｎに同期したサンプルデータＳｉｎを入力クロックＣＬＫｉｎの４倍のクロックＣＬＫｉｐの分解能に対応して補間したとすると，実線及び点線で示される補間データＳｉｐのようになる。なお，入力サンプルデータＳｉｎ，補間データＳｉｐはともに縦軸にデータの値を示す。ここで，実際の補間は出力クロックＣＬＫｏｕｔに同期してラッチされたカウンタ５のカウント値に対応して行われるので，実線で示される補間データＳｉｐが算出されて，出力サンプルデータＳｏｕｔとして出力される。

このように，本構成例によれば，入力クロックＣＬＫｉｎの周波数の有理数倍でない周波数をもつ出力クロックＣＬＫｏｕｔを用いた場合であっても，出力クロックＣＬＫｏｕｔに同期した補間データが確実に得られ，出力後の処理系等のクロックに同期するようにサンプリング変換することが可能となる。また，入力クロックの周波数を逓倍した高速クロックの分解能に対応する補間係数のアドレスを高速にカウントし，出力クロックに応答してカウント値に対応するアドレスに格納される前記補間係数を用いて補間を行う構成とすることにより，例えば入力クロックを逓倍したクロックに同期してすべての補間データを求めて保持しておき，出力クロックに応答して補間データを出力する場合と比べて，補間データを求める処理や求めた補間データを保持するために要する回路の規模を小さく抑えることができ，処理時間も短縮することができる。

図７は，本実施形態のサンプリング変換装置の第２の構成例を説明する図である。この構成例は，出力クロックＣＬＫｏｕｔに同期して，６次のラグランジュ補間により７つの入力サンプルデータに基づき２つのサンプルデータ間の補間サンプルデータを求めて出力する場合の構成例である。さらに，この構成例では，サンプルデータ間を４８倍で補間するために，７つの補間係数からなる組合せを４８組備える。

サンプルデータ蓄積部１は７つの入力サンプルデータを保持するシフトレジスタＳＲ１，ＳＲ２，…，ＳＲ７を有し，入力クロックＣＬＫｉｎに同期してシフトレジスタＳＲ１に入力されたサンプルデータＹ（１），Ｙ（２），…，Ｙ（ｎ）は，入力クロックＣＬＫｉｎに同期してＳＲ２，ＳＲ３，…，ＳＲ７と順次シフトし，シフトレジスタＳＲ１，…，ＳＲ７に蓄積された７つの入力サンプルデータはサンプルデータ補間部２ｂの乗算器４ａ，４ｂ，…，４ｇへ入力される。

また，移相器５ａは入力クロックＣＬＫｉｎの周波数を１２倍したクロックＣＬＫｉｐに基づき０度，９０度，１８０度，２７０度に位相をずらした４つのクロックＣＬＫｉｐ−１，…，ＣＬＫｉｐ−４を生成し，それぞれのクロックに同期して１２クロック分のカウントを行うカウンタ５１ｂ，５２ｂ，５３ｂ，５４ｂのそれぞれから「１２」または「１１」から「０」までデクリメントされるそれぞれのカウント値が第１のラッチ回路６ａにラッチされる。そしてラッチされた４位相分のカウント値が出力クロックＣＬＫｏｕｔに同期して第１の加算器６ｂにより加算される。

ここで，第１の加算器６ｂにより加算されるカウント値について図８を用いて説明する。カウンタ５１ｂ，５２ｂ，５３ｂ，５４ｂは，１つのカウンタにより入力クロックＣＬＫｉｎの周波数を４８倍したクロックでカウントを行う代わりに，入力クロックＣＬＫｉｎの１２倍の速度で９０度ずつ位相が異なる４つのクロックＣＬＫｉｐ−１，…，ＣＬＫｉｐ−４それぞれに同期してカウントを行う。各カウント値は，「１２」または「１１」から「０」までデクリメントし，入力クロックＣＬＫｉｎによりリセットされる。よって「１２」または「１１」から「０」までのカウント値が４位相分合計されると「４７」から「０」までの４８通りのいずれかの値となり，出力クロックＣＬＫｏｕｔに同期して第１の加算器６ｂからは記憶部３における「４７」から「０」までのいずれかのアドレスのカウント値が出力される。

そして，記憶部３のそのアドレスに格納される７つの補間係数ｔ−ｎ１，ｔ−ｎ２，…，ｔ−ｎ７（ｎ＝００，０１，０２，…，４６，４７）が第２のラッチ回路７のレジスタｔａｐ１，ｔａｐ２，…，ｔａｐ７へラッチされ，乗算器４ａ，４ｂ，…，４ｇにより入力サンプルデータと各補間係数が乗算され，乗算結果が第２の加算器８ｄにより合計されて出力サンプルデータＳｏｕｔとして出力される。

なお，この構成例では，サンプルデータ間を４８倍に補間するために，記憶部３には４８組の補間係数の組合せが格納される。この場合，補間比Ｐは，０，１／１，１／２，…，１／４６，１／４７の４８通りであり，それぞれに対応する補間係数は次式（５）〜（１１）で求められる。

Ｑ1=(ｐ⁶-3ｐ⁵-5ｐ⁴+15ｐ³+4ｐ²-12ｐ)/720) ：式（５）
Ｑ2=(-ｐ⁶+2ｐ⁵+10ｐ⁴-20ｐ³-9ｐ²+18ｐ)/120) ：式（６）
Ｑ3=(ｐ⁶-ｐ⁵-13ｐ⁴+13ｐ³+36ｐ²-36ｐ)/48) ：式（７）
Ｑ4=(-ｐ⁶ +14ｐ⁴ -49ｐ² +36)/36) ：式（８）
Ｑ5=(ｐ⁶+ｐ⁵-13ｐ⁴-13ｐ³+36ｐ²+36ｐ)/48) ：式（９）
Ｑ6=(-ｐ⁶-2ｐ⁵+10ｐ⁴+20ｐ³-9ｐ²-18ｐ)/120) ：式（１０）
Ｑ7=(ｐ⁶+3ｐ⁵-5ｐ⁴-15ｐ³+4ｐ²+12ｐ)/720) ：式（１１）

このようにして，入力クロックＣＬＫｉｎの周波数を１２倍するだけで，４８倍まで高めた分解能での補間が可能となる。よって，サンプルデータ補間部２ｂは入力クロックＣＬＫｉｎが４８倍される場合より安定した状態で補間を行うことが可能となる。

図９は，本実施形態のサンプリング変換装置の第３の構成例を説明する図である。この構成例は，第１の構成例に出力クロックＣＬＫｏｕｔのクロック源を切替可能なスイッチ９が「クロック切替手段」として設けられた構成例である。スイッチ９により，クロック源２５ａからの入力クロックＣＬＫｉｎを有理数倍したクロックまたは外部クロックであるクロック源２５ｂからのクロックのいずれかを出力クロックＣＬＫｏｕｔのクロックとすることができる。よって，出力サンプルデータＳｏｕｔの処理系統が入力サンプルデータＳｉｎの処理系統と同一のクロック源を有するようなシステムにおけるサンプリング変換を行う場合は，入力クロックＣＬＫｉｎを有理数倍したクロックを出力クロックＣＬＫｏｕｔとし，異なるクロック源の場合は，出力データの処理系統のクロック源から供給されるクロックを出力クロックＣＬＫｏｕｔとする。そうすることにより，サンプリング変換装置が適用されるシステム構成に応じて出力データの処理系統のクロックに同期した出力サンプルデータＳｏｕｔを出力することができる。

なお，第１の構成例では２次補間，第２の構成例では６次補間について説明したが，補間係数の個数は３つあるいは７つに限られず，補間係数の数に応じた入力サンプルデータを蓄積できるサンプルデータ蓄積部を備え，これに応じた数の補間係数を記憶部３に格納することにより任意の高次補間を行うことができる。また，補間比も上記の４倍あるいは４８倍に限られず，補間比に応じた補間係数の組合せを記憶部３に格納し，入力クロックを逓倍して補間比に応じた分解能でカウントするカウンタ５を備えることにより，任意の補間比とすることが可能である。

また，上記の構成例ではラグランジュの補間を行うが，蓄積されたサンプルデータに対し補間係数を用いて補間データを求めるようにサンプルデータ補間部を構成すれば，係数の積和演算以外の方法により補間を行う方法にも本実施形態は適用できる。

さらに，本実施形態のサンプリング変換装置は，車載用放送波受信装置だけでなく，種々の画像処理装置，音声出力装置等，異なるクロックにより動作するデータ処理系統間で転送されるデータのサンプリング周波数変換に適用される。

このように，本実施形態によれば，出力クロックの周波数が入力クロックの周波数の有理数倍でない場合であっても出力クロックにほぼ同期して補間されたサンプルデータを出力することができる。

従来のサンプリング変換装置の構成例を説明する図である。 本実施形態におけるサンプリング変換装置の構成例を説明する図である。 図２（Ｂ）に示したサンプリング変換装置の第１の構成例を説明する図である。 記憶部３に格納される補間係数について説明する図である。 第１の構成例のサンプリング変換装置各部に入力されるデータについて説明するチャート図である。 第１の構成例のサンプリング変換装置の出力データを模式的に示す図である。 本実施形態のサンプリング変換装置の第２の構成例を説明する図である。 第１の加算器６ｂにより加算されるカウント値について説明する図である。 本実施形態のサンプリング変換装置の第３の構成例を説明する図である。

符号の説明

１：サンプルデータ蓄積部 ２ａ：サンプルデータ補間部
３：記憶部 ５：カウンタ
６：第１のラッチ回路 ７：第２のラッチ回路

Claims (4)

1. 第１のクロックに同期して入力されるサンプルデータを前記第１のクロックの周波数の有理数倍でない周波数の第２のクロックに同期して出力するサンプリング変換装置において，
   前記入力サンプルデータを蓄積するサンプルデータ蓄積部と，
   前記第１のクロックの周波数を逓倍した第３のクロックの分解能に対応する補間係数を格納する記憶部と，
   前記第３のクロックに同期して前記記憶部における前記補間係数のアドレスをカウントするカウンタと，
   前記第２のクロックに応答して，前記カウンタのカウント値に対応する前記記憶部のアドレスに格納される前記補間係数を用いて前記入力サンプルデータを補間し，当該補間データを出力するサンプルデータ補間部とを有することを特徴とするサンプリング変換装置。
2. 請求項１において，
   前記第１のクロックは，入力されるサンプルデータの処理系統の第１のクロック源から供給され，
   前記第２のクロックは，出力される補間データの処理系統の，前記第１のクロック源とは異なる第２のクロック源から供給されることを特徴とするサンプリング変換装置。
3. 請求項１において，
   前記カウンタは，位相が異なる複数の前記第３のクロックそれぞれに同期して前記アドレスをカウントする複数のカウンタを有し，
   前記サンプルデータ補間部は，前記複数のカウンタのカウント値の合計に対応する前記記憶部のアドレスに格納される前記補間係数を用いて前記補間を行うことを特徴とするサンプリング変換装置。
4. 請求項２において，
   前記サンプルデータ補間部へ入力される第２のクロックと，前記第１のクロックを有理数倍した第４のクロックとのいずれかに切り替えるクロック切替手段を更に有し，
   前記サンプルデータ補間部は，前記第４のクロックに切り替えられたときは，前記第２のクロックの代わりに前記第４のクロックに応答して動作することを特徴とするサンプリング変換装置。

Images