JP2006148854A - マルチキャリア受信機及び遅延補正機能付き送信機 - Google Patents

マルチキャリア受信機及び遅延補正機能付き送信機 Download PDF

Info

Publication number
JP2006148854A
JP2006148854A JP2005098806A JP2005098806A JP2006148854A JP 2006148854 A JP2006148854 A JP 2006148854A JP 2005098806 A JP2005098806 A JP 2005098806A JP 2005098806 A JP2005098806 A JP 2005098806A JP 2006148854 A JP2006148854 A JP 2006148854A
Authority
JP
Japan
Prior art keywords
delay
signal
unit
signals
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005098806A
Other languages
English (en)
Inventor
Tetsuhiko Miyatani
徹彦 宮谷
Takashi Okada
貴史 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2005098806A priority Critical patent/JP2006148854A/ja
Priority to US11/250,951 priority patent/US7561629B2/en
Publication of JP2006148854A publication Critical patent/JP2006148854A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2626—Arrangements specific to the transmitter only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2657—Carrier synchronisation
    • H04L27/266—Fine or fractional frequency offset determination and synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/02—Channels characterised by the type of signal
    • H04L5/06—Channels characterised by the type of signal the signals being represented by different frequencies
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2626—Arrangements specific to the transmitter only
    • H04L27/2627—Modulators
    • H04L27/2637—Modulators with direct modulation of individual subcarriers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2662—Symbol synchronisation

Abstract

【課題】 アナログ回路におけるキャリア間遅延時間偏差を低コストに補償する。
【解決手段】 Ｎ個のキャリア周波数を受信するマルチキャリア受信機において、キャリア毎に受信信号をサンプルレートｆｓでアナログ−デジタル変換するＮ個のＡ／Ｄ変換器１０６と、該Ｎ個のＡ／Ｄ変換器の出力を受けて、夫々をデジタル直交検波するＮ個の直交検波器１０７と、Ｎ個の直交検波器の出力の所望帯域のみ通過させる２Ｎ個のＬＰＦ１０８と、各キャリアの該マルチキャリア受信機内部での処理遅延時間偏差を非整数遅延フィルタを用いて１／ｆｓ未満の時間単位で補正するＮ個の遅延時間補正手段、とを備える。遅延時間補正手段は例えば、ｆｓで動作しＭ／ｆｓの遅延を発生させるＭ段シフトレジスタと、ｆｓで動作し偶数個のタップ係数を有してＭ／ｆｓと0.5／ｆｓ異なる遅延を発生させる非整数遅延フィルタとを有する。
【選択図】図１

Description

本発明は、マルチキャリア受信機及び遅延補正機能付き送信機に係り、特に、マルチキャリアを扱う際に各キャリアの受信部における遅延時間の偏差を抑えるマルチキャリア受信機及び歪解析のための送信・フィードバック間の遅延を補正する遅延補正機能付き送信機に関する。
図１５は従来のマルチキャリア受信機の一例を示す構成図である。
同図において、１０１はDUPlexer（ＤＵＰ）であり、一端がマルチキャリアを送受信し得るアンテナ（図示せず）に接続され、送信及び受信の周波数の違いを利用してアンテナへの送信信号とアンテナからの受信信号を分離するフィルタを有する。
１０２は低雑音増幅器（Low Noise Amplifier）であり、受信信号を所望のレベルへ増幅する。
１０３はＢＰＦ（Band Pass Filter）であり、受信に必要な帯域のみを抽出する。
１０４以降１０８までは、ある特定キャリア周波数の受信機であり、以後シングルキャリア受信機１０９と呼ぶ。シングルキャリア受信機１０９は受信するキャリア数だけ設けられ、ＢＰＦ１０３の出力を分配して入力する。
１０４はミキサであり、無線周波数帯から狭帯域ＢＰＦ１０５が通過させる中間周波数まで周波数変換を行なう。
１０５は狭帯域ＢＰＦである。ここでは、ＳＡＷ（Surface Acoustic Wave）フィルタを想定している。無線機への応用上、減衰量を得る為にカスケードに２段構築する事も珍しくないので、２段構成としている。
１０６はＡ／Ｄコンバータであり、アナログ信号をデジタル信号へ変換する。
１０７は直交検波器であり、中間周波数信号をベースバンドＩ／Ｑ信号へデジタル直交検波する。
１０８はＬＰＦであり、直交検波器１０７で生じる２倍周波数成分の削除および、帯域制限を実施する。
また、本発明に関連する他の従来技術として、微妙な遅延を実現する非整数遅延（fractional delay）フィルタを無線通信装置に適用したものが知られる（例えば、特許文献１参照）。
図１６はＷ−ＣＤＭＡ（Wideband-Code Division Multiple Access：広帯域符号分割多重アクセス通信）方式などの移動体通信システムでの従来の基地局装置の送信機の構成を示すブロック図である。
同図において、入力されたベースバンド信号はデジタル変調部１００１に供給され、このベースバンド信号のＩ，Ｑ相毎に帯域制限，ＩＦ（Intermediate Frequency：中間周波数）へのアップコンバート及びデジタル直交変調の処理がなされ、Ｄ／Ａ（デジタル／アナログ）コンバータ１００２でアナログのＩ，Ｑ相に変換される。これらＩ，Ｑ相は周波数変換部１００３に供給され、直交変調されてＲＦ（Radio Frequency：無線周波数）信号にアップコンバートされる。周波数変換部１００３の出力信号は電力増幅器１００４で電力増幅され、図示しないアンテナから送信される。
図１７は図１６におけるデジタル変調部１００１の一例を示す構成図である。
同図において、デジタル変調部１００１は、Ｎ個（但し、Ｎは２以上の整数）のベースバンド信号のＩ成分が入力されるとすると、Ｎ個の帯域制限フィルタ１００１ａ，１００１ｂ，……，１００１ｃとＮ個のアップフィルタ１００１ｄ，１００１ｅ，……１００１ｆとＮ個のデジタル直交変調部１００１ｇ，１００１ｈ，……，１００１ｉとを備えており、ベースバンド信号ｆ1のＩ成分は帯域制限フィルタ１００１ａで周波数帯域が所定に制限され、アップフィルタ１００１ｄでサンプリング周波数（サンプルレート）がアップコンバートされ、デジタル直交変調部１００１ｇでデジタル直交変調されることにより、サンプルレートが、例えば、92.16MHzの直交変調されたＩＦ信号が得られる。同様にして、ベースバンド信号ｆ2，……，ｆN夫々のＩ成分も、帯域制限フィルタ１００１ｂ，……，１００１ｃで周波数帯域が所定に制限され、アップフィルタ１００１ｅ，……，１００１ｆでサンプリング周波数（サンプルレート）がアップコンバートされ、デジタル直交変調部１００１ｈ，……，１００１ｉでデジタル直交変調されてサンプルレートが、例えば、92.16MHzの直交変調されたＩＦデジタル信号が得られる。
このようにして得られたＮ個のＩ成分の直交変調されたＩＦデジタル信号は加算器１００１ｊで加算される。これにより、各ベースバンド信号ｆ1〜ｆNのＩ成分が直交変調によって合成されたＩＦ信号が得られることになる。このＩ成分のＩＦ合成信号が、図２におけるＤ／Ａコンバータ１００２に供給される。
同様にして、ベースバンド信号ｆ1〜ｆNのＱ成分についても、同様の処理がなされ、デジタル変調部１００１からこれらＱ成分が直交変調によって合成されたＱ成分のＩＦ合成信号が得られ、図２におけるＤ／Ａコンバータ１００２に供給される。
図１６においては、デジタル変調部１００１から出力されるＩ成分のＩＦ合成信号とＱ成分のＩＦ合成信号とが夫々Ｄ／Ａコンバータ１００２でアナログのＩＦ合成信号に変換され、周波数変換部１００３でこれらＩ成分のＩＦ合成信号とＱ成分のＩＦ合成信号とが直交変調によって合成され、１チャンネルのＲＦ信号となる。
特開２００１／２１７８９２号公報
上述したように、１台のマルチキャリア受信機を複数のシングルキャリア受信機１０９を束ねることによって実現することは、主にＡ／Ｄコンバータ１０６のダイナミックレンジ及びサンプリング周波数の制約に因るもので、至極一般的な受信機構成であり、従来はこの構成で問題は無かった。しかし近年、受信部とベースバンド信号処理部（シングルキャリア受信機１０９の後段のブロック）とのインタフェースにて、マルチキャリア化する処理、即ち受信処理した複数のキャリアを再び１本に集約してベースバンド信号処理部へ伝送する処理において、遅延時間偏差が問題となることが判明した。
通常、ＣＤＭＡ２０００方式におけるマルチキャリアモードのようにマルチキャリア通信を行なう受信機では、ベースバンド信号処理部は、各キャリアの伝搬時間は等しいとして動作する。つまり、各キャリア毎の遅延時間偏差を把握しない。もし、この仮定がなく、遅延時間偏差が変動するものとすると、ベースバンド処理部は、マルチキャリア通信を行っている任意のチャネルでキャリア間の遅延時間偏差をＤＬＬなどにより常時把握し、各キャリアの遅延時間偏差を補正するような複雑な処理を行わなければならない。このような処理を行なうにしても、ベースバンド処理部とのインタフェースは、低価格化及び小型化のため、可能な限り低速なサンプリング周波数で実現されるのが通常であり、低下されたサンプリング周波数では時間分解能が足らず、複雑な信号処理（interpolation等）により高いサンプリング周波数に戻してから補正するため、構成が効率的ではなくなる。このため、マルチキャリア受信機側の遅延時間偏差が所定の範囲に収まるように規定されることになった。
しかし、アナログ部品は一般に、部品個々のばらつきや温度変化により必ず遅延偏差を持つ。特に、ＤＵＰ１０１、ＢＰＦ１０３、狭帯域ＢＰＦ１０５のようなフィルタ部品の遅延が大きく、その偏差も大きい。ＣＤＭＡ２０００受信機で使用するデバイスの遅延時間偏差を一例として挙げると、ＤＵＰ１０１では、±50nsec、狭帯域ＢＰＦ１０５のＳＡＷフィルタでは、＋60nsec/−50nsec（２段構成時）となっており、最悪想定遅延偏差は、＋110nsec/−100nsecとなる。これは、ＣＰＲＩ（Common Public Radio Interface）と呼ばれる、送受信機能を備えた送信増幅装置のインタフェース世界規格準拠の規定値（±102nsec @cdma2000）を越える可能性がある。
したがって、従来技術では、各キャリア毎に生じる遅延偏差を低減するために、各アナログ構成部品を高額化・大規模化させて対応していた。例えば、ＳＡＷフィルタでは、所望帯域近傍の帯域外減衰量を大きく取ろうとすると遅延偏差も大きくなるので、ＳＡＷフィルタ１つ当たりの帯域外減衰量を緩和し、その代わりに多段接続数を増やしていた。しかしこの方法ではＳＡＷフィルタの段数が１増加する度に利得を約10ｄＢ損失するので、アンプも追加することになり、これらの部品全ての固体ばらつきや温度変化等を管理しなければならず、部品数が増えたことで量産への対応が困難となる。
本発明の目的は、上述した背景からなされたものであり、アナログ部分の構成を高額化・大規模化させずに、各キャリアの受信部の遅延時間偏差を抑えたマルチキャリア受信機を提供することにある。
また、図１６に示す送信部においては、電力増幅器１００４により、ここで電力増幅されるＲＦ信号に歪みが発生する。このため、この電力増幅器１００４の出力をフィードバックして解析し、その解析結果に基づいてこの歪みを補正することが必要である。
そこで、図１６に示すように、電力増幅器１００４の出力信号の一部をミキサ１００５に供給し、ダウンコンバートしてＤ／Ａコンバータ１００２の出力信号と同様のアナログのＩＦ信号に変換し、次いで、Ａ／Ｄコンバータ１００６でデジタル信号に変換してデジタル直交検波部１００７で直交検波し、デジタル変調部１００１から出力されるＩ，Ｑ相のＩＦ合成信号を得、これらＩ，Ｑ相のＩＦ合成信号をフィードバック信号として、デジタル変調部１００１から出力される送信信号としてのＩ，Ｑ相のＩＦ合成信号と対比することにより、電力増幅器１００４による歪みを検出し、この検出結果に応じて、電力増幅器１００４で発生する歪みを相殺するように、デジタル変調部１００１から出力されるＩ，Ｑ相の送信信号を補正することが考えられる。
しかしながら、このようにして得られるＩ，Ｑ相のフィードバック信号は、Ｄ／Ａコンバータ１００２や周波数変換部１００３，電力増幅器１００４，ミキサ１００５，Ａ／Ｄコンバータ１００６，デジタル直交検波部１００７の処理時間によって遅延されるため、デジタル変調部１００１から出力されるＩ，Ｑ相の送信信号に対してタイミングのずれが生じ、電力増幅器１００４の歪みの解析が困難となる。
そこで、Ｉ，Ｑ相の送信信号に対するＩ，Ｑ相のフィードバック信号の遅延量を検出し、検出した遅延量に応じてＩ，Ｑ相の送信信号とフィードバック信号とのタイミングずれを補正するようにすることにより、電力増幅器１００４の歪みの解析が可能となる。この場合、Ｉ，Ｑ相の送信信号やフィードバック信号の１サンプルの精度で遅延量を検出するのであれば、インパルス信号を入力ベースバンド信号（もしくは、ＩＦ合成信号）としてその応答を解析したり、あるいは、通常の変調波（ＩＦ合成信号）を送信信号とし、この送信信号とフィードバック信号との相関を取ることにより、遅延の検出は可能であるが、このように、１サンプルの精度で遅延を検出して遅延量を補正する場合には、高精度の遅延補正を行なうことができず、かかる精度で遅延補償してＩ，Ｑ相の送信信号とフィードバック信号とを対比し、電力増幅器１００４による歪みを検出しても、精度良くかかる歪みを検出することができず、高精度の歪み補正をすることができない。
本発明の他の目的は、かかる問題を解消し、送信信号とそのフィードバック信号との間の遅延量を高精度で検出して、送信信号とそのフィードバック信号との間のタイミングずれを高精度に補正することができるようにした遅延補正機能付き送信機を提供することにある。
上記目的を達成するために、本発明は、Ｎ個（Ｎは１以上の整数）のキャリア周波数を受信するマルチキャリア受信機であって、キャリア毎に受信信号をサンプルレートｆｓ（例えば、８／Ｔｃ）でアナログ−デジタル変換するＮ個のＡ／Ｄ変換器と、キャリアの夫々の遅延時間をデジタル信号処理にて１／ｆｓ（例えば、Ｔｃ／８）より小さい時間単位で補正する１〜Ｎ個の遅延補正手段とを備えるものである。
また、本発明は、Ｎ個（Ｎは１以上の整数）のキャリア周波数を有する無線通信を行なうマルチキャリア受信機であって、キャリア毎に受信信号をサンプルレートｆｓでアナログ−デジタル変換するＮ個のＡ／Ｄ変換器と、該Ｎ個のＡ／Ｄ変換器の出力を受けて、夫々をデジタル直交検波するＮ個の直交検波器と、該Ｎ個の直交検波器の出力の低域のみ通過させる２Ｎ個のフィルタと、各キャリアの該Ａ／Ｄ変換器と該直交検波器の間、もしくは、該直交検波器と該フィルタとの間、もしくは、該フィルタの後段、もしくは、該フィルタの内部に設けられ、各キャリアの該マルチキャリア受信機内部での処理遅延時間偏差を非整数遅延フィルタを用いて１／２ｆｓ以下の時間単位で補正するＮ個の遅延時間補正手段とを備えるものである。
また、上記マルチキャリア受信機の前記遅延時間補正手段は、サンプルレートｆｓで動作し、Ｍ／ｆｓの遅延（Ｍは０以上の整数）を発生させるシフトレジスタと、偶数個のタップ係数を有してサンプルレートｆｓで動作し、Ｍ／ｆｓと０．５／ｆｓ異なる遅延を発生させる非整数遅延フィルタと、前記シフトレジスタと前記非整数遅延フィルタの出力を選択して出力する選択回路とを備えたものである。
上記目的を達成するために、本発明は、複数の入力ベースバンド信号をデジタル変調し、Ｉ，Ｑ相の信号を出力するデジタル変調部と、デジタル変調部から出力されるＩ，Ｑ相の信号をアナログ信号に変換するＤ／Ａコンバータと、Ｄ／ＡコンバータからのＩ，Ｑ相のアナログ信号を直交変調し、ＲＦ帯の信号にアップコンバートする周波数変換部と、周波数変換部の出力信号を電力増幅する電力増幅器とを備え、複数チャンネルの送信を行なう送信機であって、電力増幅器の出力信号をダウンコンバートするミキサと、ミキサの出力信号をデジタル信号に変換するＡ／Ｄコンバータと、Ａ／Ｄコンバータの出力信号を直交検波してＩ，Ｑ相の信号を出力するデジタル直交検波部と、デジタル変調器から出力されるＩ，Ｑ信号が送信信号として、かつデジタル直交検波部から出力されるＩ，Ｑ相の信号がフィードバック信号として、夫々供給され、送信信号とフィードバック信号とのタイミングずれとして、送信信号やフィードバック信号のサンプル時間単位の精度の粗遅延量とサンプル時間よりも短い時間単位の精度の微遅延量とを検出する遅延検出部と、遅延検出部で検出された粗遅延量と微遅延量とで送信信号とフィードバック信号とのタイミングずれを補正する遅延補正部とを設けたものである。
本発明によるマルチキャリア受信機によると、アナログ部品に対する遅延偏差要求精度を下げられるので、アナログ部品の低価格化、小型化が可能になる。
また、本発明による送信機によると、遅延検出部と遅延補正部とを用いることで、本来タイミングがずれた送信信号とフィードバック信号との間のタイミング合わせを高精度に行なうことができ、送信信号とフィードバック信号との間のサンプル毎の比較を行なうための歪み補償アルゴリズムを採用することが可能となる。
以下、本発明の実施形態を図面により説明する。
図１は本発明によるマルチキャリア受信機の第１の実施形態の要部を示す構成図であって、図１６とは異なる部分及びその周辺のみ図示すものであり、２０１はＦ−ＬＰＦ（Fractional Low Pass Filter）であって、図１６に対応する部分には同一符号をつけて重複する説明を省略する。
同図において、第１の実施形態は、図１６に示す構成でのＬＰＦ１０８の次段にＦ−ＬＰＦ２０１を設けたものである。なお、ＬＰＦ１０８とＦ−ＬＰＦ２０１を合成して、Ｆ−ＬＰＦ２０１の役割をＬＰＦ１０８で兼用させることも可能であるが、ここでは、判り易く説明するために、これらの機能を分割して示している。また、Ｆ−ＬＰＦ２０１としては、機能を満たせるのであれば、ＨＰＦ，ＬＰＦ，ＢＰＦのいずれでもよい。
図２は本発明によるマルチキャリア受信機の第２の実施形態の要部を示す構成図であって、図１６とは異なる部分及びその周辺のみ図示すものであり、２０２はＦ−ＢＰＦ（Fractional Band Pass Filter）であって、図１６に対応する部分には同一符号をつけて重複する説明を省略する。
同図において、第１の実施形態は、図１６に示す構成でのＡ／Ｄコンバータ１０６と直交検波器１０７との間にＦ−ＢＰＦ２０２を設けたものである。なお、Ｆ−ＢＰＦ２０２としては、機能を満たせるのであれば、ＨＰＦ，ＬＰＦ，ＢＰＦのいずれでもよい。
以下、フィルタによる遅延補正の原理を図３を用いて説明する。
図３は、あるＬＰＦ用に設計したインパルス応答を０〜４サンプル分シフトした位置から４サンプル毎に抜き出したものである。つまり、図中Default（デフォルト）と記載されているものは、８６個の係数からなる元のインパルス応答である。この８６個の中から、４×Ｔ＋ofｆｓet量（Ｔ＝０，１，２，…，２１）の時刻に対応する２１個の係数を抜き出したものである。抜き出した点を滑らかに結んだ線から明らかなように、ofｆｓet量に対応して遅延時間が変化することがわかる。ＢＰＦで構成する場合も全く同様に、デフォルトの係数を１組求め、そこから必要な時間分解能が得られる単位、つまり上記ＬＰＦの例でいう４単位で抜き出す。Ｆ−ＬＰＦ２０１、Ｆ−ＢＰＦ２０２などが所謂トランスバーサル型のＦＩＲ（Finite Impulse Response）フィルタであれば、抜き出したインパルス応答をそのままタップ係数に設定すればよい。
これにより、各キャリア毎に所望の分解能で、所望の遅延偏差補正を行なう事が可能となる。
図４はＣＤＭＡ携帯電話インフラにおけるＲＲＵ（Remote Radio Unit、前進基地局、張出し基地局ともいう）に適用した本発明によるマルチキャリア受信機の第３の実施形態の要部を示す構成図であって、４０１，４０２はシフトレジスタであり、図１６，図１に対応する部分には同一符号をつけている。
同図において、この第３の実施形態は、図１６及び図１に示す構成でのＡ／Ｄコンバータ１０６と直交検波器１０７との間にシフトレジスタ４０１を設け、また、Ｉ，Ｑ相夫々のＬＰＦ１０８とＦ−ＬＰＦ２０１との間にシフトレジスタ４０２を設けたものである。なお、Ａ／Ｄコンバータ１０６より前の部分は図１６に示す構成と同一である。このように、この第３の実施形態は、シフトレジスタ４０１とシフトレジスタ４０２を設けた点で上記第１の実施形態と異なる。
シフトレジスタ４０１は、段数が可変のシフトレジスタであって、Ａ／Ｄコンバータ１０６のサンプルレートである８／Ｔｃ（Ｔｃは、元々の信号源のチップ時間、もしくはシンボル時間）の周波数で動作し、Ｔｃ／８の単位で遅延時間を調整する。
シフトレジスタ４０２は、段数が可変のシフトレジスタであって、ＬＰＦ１０８の出力レートである２／Ｔｃの周波数で動作し、Ｔｃ／２の単位で遅延時間を調整する。後述するように、シフトレジスタ４０１、４０２は、どちらか一方のみを具備してもよいし、併用しても構わない。
Ｆ−ＬＰＦ２０１は、タップ係数を再設定可能なデジタルフィルタであって、シフトレジスタ４０１もしくはシフトレジスタ４０２のどちらでも調整できないような小さな遅延時間を調整する。小さな遅延時間を補償するタップ係数の設定法は、図３と同様である。
図４において、シフトレジスタを２つ備えた理由は、一般的に、後段のブロックになるほどサンプリング周波数が低下するため、シフトレジスタ１段当たりの時間分解能が低下するためである。例えば、ＣＰＲＩ準拠の規定値±102nsec＠cdma2000はＴｃ／８に相当し、この遅延補正をデジタル処理で行なうために、Ａ／Ｄコンバータ１０６にＴｃ／８の時間分解能を有するものを使用するとする。このように、Ａ／Ｄコンバータ１０６を８倍オーバーサンプリングで動作させた場合、そのＡ／Ｄコンバータ１０６の出力信号を取り込むシフトレジスタ４０１では、Ｔｃ／８の精度で遅延時間をシフトさせる事が可能となる。その後、直交検波器１０７で直交ローカル信号（例えば、１，０，−１，０，…と０，１，０，−１，…）と乗算される。ＬＰＦ１０８は、例えばポリフェーズ化されたデシメーションフィルタであり、その周波数特性はイメージ除去及び所望の帯域制限を行なうＬＰＦ特性である。ＬＰＦ１０８を、Ｓ／Ｎ比を最大にする意味でのいわゆる整合フィルタとしてcdma2000用に実装する場合、その３ｄＢ帯域幅は１キャリア分の帯域幅の半分（0.6144ＭＨｚ）となる。ＬＰＦ１０８によりダウンサンプリングが施され、インタフェースレートであるＴｃ／２まで時間分解能が低下する。その結果、シフトレジスタ４０２の時間分解能はＴｃ／２となる。
シフトレジスタ４０１は精度が高いので、シフトレジスタ４０１により全ては実現可能ではあるが、シフト量が大きい、例えば、（１１／８）Ｔｃのシフトが必要となった場合は、シフトレジスタ４０１は、３サンプルシフトさせ、残りの遅延量を、シフトレジスタ４０２の４サンプルシフトにより実現すると、各シフトレジスタの段数が少なくてすむメリットがある。通常は、シフトレジスタ４０１にて全てを実現する方が望ましい。
なお、従来技術でも述べたように、遅延量偏差は＋だけではなく−の場合もある。その場合には、例えば、シフトレジスタ４０１が１０段のシフトレジスタであれば、デフォルト（つまり、遅延量０）の状態に５段目の出力を対応させ、マイナス／プラスどちらへも対応可能にすればよい。
また、この第３の実施形態のシフトレジスタで実現できる遅延量補正は、あくまで動作クロックに依存し、１クロック時間単位である。なぜならば、図４のブロック全てが共通のクロック（８／Ｔｃ）のエッジ（立ち上がりあるいは立ち下がり）に同期しており、例えば、シフトレジスタ４０１だけクロックの位相を変更しても無意味だからである。もし、１クロック時間以下の遅延量補正が必要な場合には、Ｆ−ＬＰＦ２０１などにより遅延量補正を行なう。
図５は本発明によるマルチキャリア受信機の第４の実施形態の要部を示す構成図であって、５０１はシフトレジスタ、５０２はセレクタ、５０３はＦ−ＢＰＦであり、図１６，図１，図４に対応する部分には同一符号をつけている。
同図において、この第５の実施形態は、図１に示す構成でのＡ／Ｄコンバータ１０６と直交検波器１０７との間にシフトレジスタ４０１とシフトレジスタ５０１とＦ−ＢＰＦ５０３とセレクタ５０２とを設けたものである。なお、Ａ／Ｄコンバータ１０６より前の部分は図１６に示す構成と同一である。このように、この第３の実施形態は、実装のために図４に示す第３の実施形態より洗練された実施形態であって、非整数遅延フィルタ（Ｆ−ＢＰＦ５０３）の挿入位置などが第３の実施形態と異なる。
Ｆ−ＢＰＦ５０３は、システムが要求する時間分解能の２倍（例えば、５１nsec）相当の遅延または進みを発生するデジタルフィルタであって、偶数個からなるタップ係数を１組のみ固定的に備える。
シフトレジスタ５０１は、Ｆ−ＢＰＦ５０３のタップ数の半分に相当する固定遅延のシフトレジスタである。例えば、Ｆ−ＢＰＦ５０３が８タップからなるインパルス応答のＢＰＦの場合、シフトレジスタ５０１は、４または５段のシフトレジスタとなる。４段に設定すると、Ｆ−ＢＰＦ５０３通過は＋51nsecの補正能力となり、５段に設定すると、Ｆ−ＢＰＦ５０３通過は、−51nsecの補正能力となる。
これらＦ−ＢＰＦ５０３の出力またはシフトレジスタ５０１の出力をセレクタ５０２によって選択すると、システムが要求する分解能の２倍の分解能で遅延量を補正することができる。
シフトレジスタ４０１の段数及びセレクタ５０２の選択状態は、各シングルキャリア受信機１０９（図１６）の製造時あるいはメンテナンス時に遅延時間を測定器を用いて計測した結果に基づき決定し、マルチキャリア受信機が備える図示しないＣＰＵ（Central Processing Unit：中央処理ユニット）を経由して図示しない不揮発メモリに書き込み、記憶させる。動作時には、その不揮発メモリを読み出して各シングルキャリア受信機１０９のシフトレジスタ４０１及びセレクタ５０２に設定する。これらの作業は全て自動化可能であり、製造コストを大幅に低減することができる。
いま、Ａ／Ｄコンバータ１０６が9.8304ＭＨｚで動作していたとすると、シフトレジスタ４０１で補正可能な遅延時間単位は、1/9.8304ＭＨｚ＝102nsecである。従って、ある基準遅延に対し、任意のキャリアの遅延時間を−51〜＋51nsecの範囲に収めることができ、最大遅延のキャリアと最小遅延のキャリアの間の遅延時間差は、102nsecとなる。このとき、新たな基準遅延として、最大遅延もしくは最小遅延のキャリアを採用した場合、ＣＰＲＩの規定に対しぎりぎりになってしまい、アナログ部品の遅延変動を考えると、もはや規格を充足しているとは言えない。規格は余裕を持って満たすのが基本であり、この実施形態では、規格の２倍の分解能（５１nsec）で補正を行なう。
図６はこの第４の実施形態のＦ−ＢＰＦ５０３のインパルス応答を示す図である。
同図において、タップ係数が偶数個で、かつ左右対称なので、最大のタップ係数が中心付近に２つ現れる。このインパルス応答をスムージングすると、その２つのサンプル間が最大値となる。最大値になる点が群遅延時間を示しているとみなせるので、サンプル時間間隔の１／２単位の遅延が得られる。Ｆ−ＢＰＦ５０３は、単なる遅延手段として、周波数特性を持たないシフトレジスタ４０１と切り替え可能に用いられるので、少なくとも所望周波数帯域内の周波数特性は無視できるほど小さくする。そのようなフィルタは、比較的少ないタップ数で容易に設計でき、例えば、図６は所望周波数帯域を通過させる８タップのＢＰＦとして設計されている。
ここでもう一度、マルチキャリアを想定して遅延偏差を吸収する例を示す。
いま、ｆ１，ｆ２の２キャリア運用状態を想定する。設計基準値に対するＤＵＰ１０１（図１６）やＳＡＷフィルタ１０５（図１６）などアナログ部品の遅延偏差の合計が、ｆ１で112nsec、ｆ２で50nsecであったとする。この場合、ＣＰＲＩの規格では、ｆ１が10nsecオーバーで未達、ｆ２は合格となる。従って、ｆ１を修正する。あるいは、ｆ２を51nsec遅延させた上で、ｆ１，ｆ２共に、シフトレジスタ４０１の遅延量を減らし（即ち、−102nsec）、規格に合致させる。
［背景技術］で記載したように、実際の部品での最悪想定遅延偏差が＋110nsec／−100nsecと規格からわずかに外れるだけであれば、遅延偏差の分散の下側もしくは上側のみを分散の中心方向へ引き込めれば、規格を充足できることが見込める。
図５からシフトレジスタ４０１を除去した構成（以下、最小構成と呼ぶ）を考えると、最小構成では、半ＣＬＫ、つまり、51nsec単位の補正を行なう（Ｆ−ＢＰＦ５０３通過）か、何もしない（シフトレジスタ５０１通過）かのどちらかしか選択できない。しかし、Ｆ−ＢＰＦ５０３などはｆ１，ｆ２夫々に存在する回路であるから、ｆ１に対しては、ＢＰＦを通過させて51nsecの補正を行ない、ｆ２に対しては、シフトレジスタを選択し何も補正を行なわないようにすれば、ｆ１の遅延偏差は61nsec、ｆ２は50nsecとなり、規格を満たすことが可能となる。
図７は最小構成に好適なＦ−ＢＰＦ５０３及びシフトレジスタ５０１の構成例である。
同図において、Ｆ−ＢＰＦ５０３とシフトレジスタ５０１とは一体に構成されている。また、セレクタ５０２は、破線で示すように、シフトレジスタ５０１の４タップ目の出力をオプションとして選択でき、Ｆ−ＢＰＦ５０３の遅延を基準として−0.5，0，＋0.5サンプルの３種類の遅延を選択できる。
以上、４つの実施形態を説明したが、これらの実施形態は本発明の一例に過ぎず、本発明はこれら実施形態の説明の中で具体的に記載された数値，処理順序，実現手段（ハードウェア）に限定されるものではなく、異ならせてもよい。
また、Ａ／Ｄコンバータ１０６のサンプリングクロックをインタフェースで規定された時間分解能の少なくとも２倍以上にし、シフトレジスタ４０１のみをキャリア毎に備えて遅延補正を行なう通常の方法では、ＬＰＦ１０８などのダウンサンプリング比が大きくなるため、受信部全体としては、回路規模が増大するのに対し、本発明によれば、回路規模の増大を防ぐことができる。
本発明をセルラー移動通信環境の基地局装置に適用すると、その効果が絶大となる。近年のセルラーシステムでは、基地局から無線部を切り離して遠隔設置する傾向が高まっており、その場合、本発明の適用によって基地局（即ち、ベースバンド信号処理部）の負荷が低減される。従って、本発明を基地局装置の受信機へ適用することによって、インフラコストを削減できる。これは、インフラコストが最終的には、ユーザー負担となる移動通信環境では、大きな効果となる。
また、本発明は、マルチキャリアに関わらず、ＡＡＡ（Adaptive Array Antenna）やＭＩＭＯ（Multi Input Multi Output）のように、特定の受信信号を受けるアンテナを複数備え、それに伴い、受信部を複数備えるような受信機にも適用できる。ＡＡＡやＭＩＭＯでは、従来から位相合成を行なっているが、それと同時に、受信部におけるチープレートのオーダの大きな遅延時間偏差を本発明により補正できる。
図８は本発明による遅延補正機能付き送信機の一実施形態の要部を示す構成図であって、１００８は遅延検出部、１００９は遅延補正部、１０１０は歪み検出部、１０１１はＤＰＤ（Digital PreDistorter：デジタルプレディストータ）であり、図１７に対応する部分には同一符号をつけている。
同図において、電力増幅器１００４で発生する歪みを検出する場合には、デジタル変調部１００１に、ベースバンドのＩ，Ｑ相として、ＣＤＭＡ送信信号が入力される。かかる送信信号は夫々、図１７で説明したように、デジタル変調部１００１でＩＦ信号に変換され（このＩＦ信号が、この場合、Ｉ，Ｑ相の送信信号ＴＸとなる）、ＤＰＤ１０１１に供給される。ＤＰＤ１０１１では、このＩ，Ｑ相の送信信号ＴＸに電力増幅器１００４で発生する歪み特性とは逆の歪み特性が付加される。Ｄ／Ａコンバータ１００２でアナログのＩＦ信号に変換され、周波数変換部１００３で直交変調された１チャンネルのＲＦ信号に変換され、電力増幅器１００４で電力増幅される。ＤＰＤ１０１１で正しい歪み特性が付加されていると、この歪み特性によって電力増幅器１００４で発生する歪みがキャンセルされ、電力増幅器１００４からは、歪みのないＩ，Ｑ相の送信信号が得られることになる。
この電力増幅器１００４から出力されるＲＦ信号の一部はミキサ１００５に供給されてＩＦ信号に変換され、Ａ／Ｄコンバータ１００６でデジタル信号に変換された後、デジタル直交検波部１００７でＩ，Ｑ相としてのインパルス信号に検波される（これが、この場合、Ｉ，Ｑ相のフィードバック信号ＲＸである）。
ここで、デジタル変調部１００１から出力されるＩ，Ｑ相の送信信号ＴＸが遅延検出部１００８に供給されるとともに、デジタル直交検波部７から出力されるＩ，Ｑ相のフィードバック信号ＲＸも遅延検出部１００８に供給され、これらＩ，Ｑ相の送信信号ＴＸに対するフィードバック信号ＲＸの遅延量が検出され、遅延補正部１００９において、この検出された遅延量により、例えば、Ｉ，Ｑ相のフィードバック信号ＲＸの遅延量が補正されてＩ，Ｑ相の送信信号ＴＸに対するタイミングずれが補正される。そして、歪み検出部１０１０において、これらＩ，Ｑ相の送信信号ＴＸとフィードバック信号ＲＸとで解析処理が行なわれて電力増幅器１００によって生じたＩ，Ｑ相のフィードバック信号ＲＸの歪み成分が検出される。この検出された歪み成分によってＤＰＤ１０１１の歪み特性が設定され、電力増幅器１００４で生ずる歪み成分がキャンセルされる。
ここで、遅延検出部１００８では、１サンプル時間よりも短い時間単位でＩ，Ｑ相の送信信号ＴＸに対するＩ，Ｑ相のフィードバック信号ＲＸの遅延量が検出されるものであり、これにより、高い精度でこれらＩ，Ｑ相の送信信号ＴＸとフィードバック信号ＲＸのタイミングずれを補正することができ、高い精度でＩ，Ｑ相のフィードバック信号ＲＸの歪みを検出することができる。従って、情報信号を送信する場合でも、その送信信号ＴＸの電力増幅器１００４による歪みを高精度で抑えることができる。
このために、遅延検出部１００８では、Ｉ，Ｑ相の送信信号ＴＸとフィードバック信号ＲＸとの遅延量の検出として、１サンプル単位での粗遅延検出と１サンプル時間よりも短い時間単位での微遅延検出とが行なわれ、これら粗遅延検出と微遅延検出とで得られた遅延量でもってＩ，Ｑ相のフィードバック信号ＲＸもしくは送信信号ＴＸの遅延量の補正が行なわれる。これにより、１サンプル単位よりも短い時間単位で高精度にＩ，Ｑ相の送信信号ＴＸとフィードバック信号ＲＸのタイミングずれを補正され、歪みを高精度に検出することが可能となる。
図９は図８における遅延検出部１００８及び遅延補正部１００９の一具体例とその周辺部を示す構成図であって、１０１２，１０１３はＲＡＭ（Random Access Memory）、１０１４はアドレス生成部、１０１５は粗遅延検出／補正部、１０１６はリミッタ、１０１７はキャリアリークキャンセラ、１０１８はＤＳＰ（Digital Signal Processor）であり、図８に対応する部分には同一符号をつけている。
同図において、デジタル変調部１００１（図８）からのＩ，Ｑ相の送信信号ＴＸはリミッタ１０１６でピーク電力が抑圧され、ＤＰＤ１０１１で電力増幅器１００４（図８）とは逆の歪み特性が付加され、キャリアリークキャンセラ１０１７で後段のＤ／Ａコンバータ１００２や周波数変換部１００３で発生するＩ，Ｑ相のアンバランスが補正されてＤ／Ａコンバータ１００２に供給される。また、粗遅延検出／補正部１０１５が主に粗遅延検出及び補正を行ない、ＤＳＰ１０１８が微遅延の検出及び補正を行ない、これら２つを併せたものが図８での遅延検出部１００８及び遅延補正部１００９に相当する。
粗遅延を検出する場合、Ｉ，Ｑ相の送信信号ＴＸとして既知のインパルス信号を用い、送信信号ＴＸとフィードバック信号ＲＸとのタイミングずれ（遅延量）を検出する。つまり、通常の送信信号の代わりに、Ｉ，Ｑ相の少なくとも一方がインパルス信号からなる送信信号ＴＸは粗遅延検出／補正部１０１５に供給され、また、デジタル直交検波部１００７から出力されるＩ，Ｑ相のフィードバック信号ＲＸも粗遅延検出／補正部１０１５に供給される。
粗遅延検出／補正部１０１５では、ＲＡＭ１０１２，１０１３とアドレス生成部１０１４などが設けられており、工場生産時あるいはメンテナンス時に粗遅延検出を行なう。遅延量の検出動作を開始する場合には、アドレス生成部１０１４がＲＡＭ１０１２，１０１３の書込アドレスを生成開始する。これとともに、デジタル変調部１００１（図８）のいずれかのキャリアにＩ，Ｑ相の少なくとも一方のインパルス信号（アップサンプル後の信号でもよい）が入力され、これによってリミッタ１０１６から出力されるＩ，Ｑ相の送信信号ＴＸが、上記のように、ＤＰＤ１０１１側に送られるとともに、粗遅延検出／補正部１０１５にも供給され、Ｉ，Ｑ相の送信信号ＴＸの順次のサンプルがＲＡＭ１０１２のアドレス生成部１０１４で生成される書込アドレスに順に記憶される。また、このとき、アドレス生成部１０１４は供給されるＩ，Ｑ相の送信信号ＴＸのレベルをサンプル毎に検出しており、ピークレベルが検出されると、そのピークレベルのＩ，Ｑ相が記憶されるＲＡＭ１０１２の書込アドレス（以下、ピークアドレスという）を、ＡPTXとして、保持する。
また、デジタル直交検波部１００７から出力されるＩ，Ｑ相のフィードバック信号（インパルス信号）ＲＸも粗遅延検出／補正部１０１５に供給され、アドレス生成部１０１４で生成されるＲＡＭ１０１２の書込アドレスと同じ書込アドレスで順次のサンプルがＲＡＭ１０１３に順次記憶される。この場合も、アドレス生成部１０１４はＩ，Ｑ相のフィードバック信号ＲＸのレベルを検出しており、そのピークレベルを検出すると、そのピークレベルが記憶されるＲＡＭ１０１３の書込アドレス（ピークアドレス）を、ＡPRXとして、保持する。
図１０は図９におけるＲＡＭ１０１２，１０１３での記憶状態を模式的に示すものであって、同図（ａ）はＲＡＭ１０１２での送信信号ＴＸのインパルスの記憶状態を、同図（ｂ）はＲＡＭ１０１３でのフィードバック信号ＲＸの記憶状態を夫々示し、横軸はアドレスを縦軸は信号レベルを夫々表わしている。ここで、図示しないが、図１０（ａ），（ｂ）における１アドレス単位は、インパルス信号の１サンプル間隔となる。
図１０（ａ）に示すＲＡＭ１０１２での送信信号ＴＸのピークのアドレスＡPTXと同図（ｂ）に示すＲＡＭ１０１３でのフィードバック信号ＲＸのピークのアドレスＡPRXとの差、即ち、
ΔＡP＝ＡPRX−ＡPTX
がサンプル単位での送信信号ＴＸとフィードバック信号ＲＸとのタイミングずれ（遅延量）となる。なお、上記のように、Ｗ−ＣＤＭＡ方式において、デジタル変調部１００１から出力される送信信号ＴＸのサンプル周波数を92.16ＭＨｚとした場合、１サンプルの時間間隔は約10nsecであり、ＲＡＭ１０１２，１０１３での１アドレス間隔はこの約10nsecに相当するものである。なお、ピークレベルの検出は、アドレス生成部ではなく、ＤＳＰ１０１８で行なってもよい。
このようにして、所定期間ＲＡＭ１０１２でＩ，Ｑ相の送信信号ＴＸが記憶され、ＲＡＭ１０１３にＩ，Ｑ相のフィードバック信号ＲＸが記憶されると、ＲＡＭ１０１２，１０１３で図１０に示すような記憶状態となり、アドレス生成部１０１４は、読出アドレスを発生し、この読出アドレスでＲＡＭ１０１２，１０１３の読み出しを行なうが、この場合、ＲＡＭ１０１３の読出アドレスとしては、上記のピークアドレスのΔＡP分修正して、ＲＡＭ１０１２，１０１３の読出アドレスのピークアドレスを等しくなるようにする。つまり、読出時のＲＡＭ１０１３のピークアドレスＡPRX’をＡPRX’＝ＡPRX−ΔＡP＝ＡPTXとするものである。このため、ＲＡＭ１０１３での読出アドレスＡRRXは、書込み時のアドレスをＡWRXとすると、
ＡRRX＝ＡWRX−ΔＡP
となる。かかるアドレスの補正により、ＲＡＭ１０１２，１０１３の読出し時には、ＲＡＭ１０１２に記憶されているＩ，Ｑ相の送信信号ＴＸのピークとＲＡＭ１０１３に記憶されているＩ，Ｑ相のフィードバック信号ＲＸのピークとが同じタイミングで読み出されることになり、サンプル時間間隔単位でこれら送信信号ＴＸとフィードバック信号ＲＸとの遅延量が補正されたことになる。この遅延量は固定的に記憶され、粗のごの運用中における粗遅延の補正に用いられる。実際には、遅延量の経年変化などにより、変化し得るので、運用中のより高精度な検出が必要である。
そのため、粗遅延検出／補正部１０１５から出力されるサンプル単位で遅延量が補正されたＩ，Ｑ相の送信信号ＴＸとフィードバック信号ＲＸとは、ＤＳＰ１０１８に供給され、微遅延検出とその補正との処理が行なわれる。
ここで、まず、ＤＳＰ１０１８における微遅延検出処理の説明の前に、微検出の原理を図１１により説明する。
図１１（ａ）はＩ，Ｑ相の送信信号ＴＸとＩ，Ｑ相のフィードバック信号ＲＸの一例であるフィードバック信号ＲＸa（ｉ）のピーク付近の時間波形を概略的に示すものであって、Ｔｓを１サンプル時間間隔とし、上記の粗遅延補正により、フィードバック信号ＲＸa（ｉ）が送信信号ＴＸよりもＴｓ／４の時間だけ進んでいるものとしている。また、●印はＲＡＭ１０１２，１０１３から読み出されるサンプルデータを示し、説明を簡明にするために、信号ＴＸ，ＲＸa（ｉ）はかかるサンプルデータ間も示している。さらに、信号ＴＸ，ＲＸは夫々ＲＡＭ１０１２，１０１３から読み出された信号を示している。さらにまた、横軸の……，ｎ−１，ｎ，……は任意のサンプル点を示し、ｉは信号ＴＸ，ＲＸに共通に与えられ、時間とともに増加するサンプル点のインデックス（アドレス生成部１０１４が生成する読み出しアドレスに相当する）を示している。
図１１（ｂ）はフィードバック信号ＲＸa（ｉ）をＴｓ／４だけ遅延した場合を示し、この場合のフィードバック信号ＲＸをＲＸb（ｉ）としている。このとき、このフィードバック信号ＲＸb（ｉ）を１サンプル時間遅延したフィードバック信号はＲＸb（ｉ−１）と表わされ、１サンプル時間進めたフィードバック信号はＲＸb（ｉ＋１）と表わされる。この遅延したフィードバック信号ＲＸb（ｉ−１）の送信信号ＴＸ（ｉ）と同じサンプル点ｎでの振幅値（この値はＲＡＭ１０１３上には実在しないが、補間フィルタや後述の微遅延生成ＬＰＦ１０８０により、現実的に再現可能であって、これらの値をまとめてデータ値という。以下同様）を○印で示す。同様にして、フィードバック信号ＲＸb（ｉ＋１）の送信信号ＴＸのサンプル点ｎでの振幅値を△印で示す。
この場合、送信信号ＴＸと遅延したフィードバック信号ＲＸbとはタイミングがほぼ一致しており、また、このとき、送信信号ＴＸのサンプル点ｎでのフィードバック信号ＲＸb（ｉ−１），ＲＸb（ｉ＋１）のデータ値はほぼ等しい。
図１１（ｃ）はフィードバック信号ＲＸaをＴｓ／２だけ遅延した場合を示し、この場合のフィードバック信号ＲＸをＲＸcとしている。そして、このフィードバック信号ＲＸc（ｉ）を１サンプル時間遅延したフィードバック信号をＲＸc（ｉ−１）とし、１サンプル時間進めたフィードバック信号をＲＸc（ｉ＋１）としている。この遅延したフィードバック信号ＲＸc（ｉ−１）の送信信号ＴＸのサンプル点ｎでのデータ値を○印で示し、フィードバック信号ＲＸcを１サンプル時間進めたフィードバック信号ＲＸc（ｉ＋１）の送信信号ＴＸのサンプル点ｎでのデータ値を△印で示す。
この場合、フィードバック信号ＲＸをＴｓ／２遅延したフィードバック信号ＲＸcは送信信号ＴＸに対してＴｓ／４だけ遅れており、また、このとき、送信信号ＴＸのサンプル点ｎでのフィードバック信号ＲＸc（ｉ＋１），ＲＸc（ｉ−１）のデータ値は異なり、前者の方が絶対値が大きくなっている。
図１１（ｄ）はフィードバック信号ＲＸaを、図１１（ｃ）とは反対方向に、Ｔｓ／２だけ進めた場合を示し、この場合のフィードバック信号ＲＸをＲＸdとしている。そして、このフィードバック信号ＲＸdを１サンプル時間遅延したフィードバック信号をＲＸd（ｉ−１）とし、１サンプル時間進めたフィードバック信号をＲＸd（ｉ＋１）としている。このフィードバック信号ＲＸdを１サンプル時間遅延したフィードバック信号ＲＸd（ｉ−１）の送信信号ＴＸのサンプル点ｎでのデータ値を○印で示し、このフィードバック信号ＲＸdを１サンプル時間進めたフィードバック信号ＲＸd（ｉ＋１）の送信信号ＴＸのサンプル点ｎでのデータ値を△印で示す。
この場合、フィードバック信号ＲＸaをＴｓ／２進めたフィードバック信号ＲＸdは送信信号ＴＸに対して３Ｔｓ／４だけ進んでおり、また、このとき、送信信号ＴＸのサンプル点ｎでのフィードバック信号ＲＸd（ｉ＋１），ＲＸd（ｉ−１）のデータ値は異なり、後者の方が絶対値が大きくなっている。
ここで、図１１（ｂ）〜（ｄ）から明らかなように、フィードバック信号ＲＸaを１サンプル時間の範囲内で遅延したり、進めたりすることにより、フィードバック信号ＲＸと送信信号ＴＸとのタイミングずれが小さい程、１サンプル時間進めたフィードバック信号ＲＸ（ｉ＋１），１サンプル時間遅延したフィードバック信号ＲＸ（ｉ−１）の送信信号ＴＸのサンプル点ｎにおけるデータ値の差の絶対値は小さく、差の符号はフィードバック信号ＲＸが送信信号ＴＸよりも進んでいるときに正となる。
なお、インパルス信号としては、ベースバンド信号に限らず、実際には、適当な帯域制限後にＩＦ帯に周波数変換されたＩＦ信号の形で与えた方がよい。その場合、粗遅延測定時において、ＲＡＭ１０２３に送信信号を書き込むのではなく、ＤＳＰ１０１８により予めＩＦ帯のインパルス信号をＲＡＭ１０２３に書き込んでおき、これを読み出して、送信信号ＴＸとして、ＤＰＤ１０１１に与えるようにしてもよい。
このように、フィードバック信号ＲＸ（ｉ−１），ＲＸ（ｉ＋１）の送信信号ＴＸのサンプル点ｎでのデータ値の相関が最も高くなるように、フィードバック信号ＲＸのタイミングを１サンプル時間間隔以内の時間範囲内で変化させると、そのときのフィードバック信号ＲＸのタイミング調整量がフィードバック信号ＲＸの送信信号ＴＸに対する１サンプル時間間隔以内のタイミングずれ量、即ち、微遅延量となる。勿論、この微遅延量は±の値である。
以上説明したインパルスを用いた微遅延検出法は、簡便で比較的再現性よく、精度が得られるものの、実際にインパルスを無線送信することはできないので、運用中に行なうことができない。
従って、この実施形態では、送信信号ＴＸ（ｉ）として、通常の変調波を用い、図１１において、送信信号ＴＸ（ｉ）とフィードバック信号ＲＸ（ｉ）を上記のように遅延したフィードバック信号ＲＸ（ｉ−１）との相互相関値、送信信号ＴＸ（ｉ）とフィードバック信号ＲＸ（ｉ）を上記のように進めたフィードバック信号ＲＸ（ｉ＋１）との相互相関値を夫々求め、これらの相互相関値が最も近いときのフィードバック信号ＲＸもしくは送信信号ＴＸのタイミング調整量を微遅延量とするものである。
ここでは、送信信号ＴＸ（ｉ）やフィードバック信号ＲＸ（ｉ）の１サンプルの時間間隔をＴｓとし、このフィードバック信号ＲＸ（ｉ）をＮ・Ｔｓ／Ｍだけ遅延し（但し、Ｍは２以上の整数。また、Ｎは−（Ｍ−１）以上で（Ｍ−１）以下の整数である。さらに、Ｎが負のときには、｜Ｎ｜・Ｔｓ／Ｍだけ進めることになる）、さらに、±１サンプル時間遅延し、このように遅延して得られたフィードバック信号ＲＸN（ｉ−１），ＲＸN（ｉ＋１）と送信信号ＴＸ（ｉ）との上記の相互相関を求めるものとする。
まず、送信信号ＴＸ（ｉ）とフィードバック信号ＲＸN（ｉ−１）との相互相関値について説明する。
いま、任意のサンプル点において、
送信信号ＴＸ（ｉ）のＩ相のサンプル点ｎのデータ値：ＴＸＩ（ｉ）
送信信号ＴＸ（ｉ）のＱ相のサンプル点ｎのデータ値：ＴＸＱ（ｉ）
送信信号ＴＸ（ｉ）と同じサンプル点ｎでのフィードバック信号ＲＸN（ｉ−１）のＩ相のデータ値：ＲＸＩN（ｉ−１）
送信信号ＴＸ（ｉ）と同じサンプル点ｎでのフィードバック信号ＲＸN（ｉ−１）のＱ相のデータ値：ＲＸＱN（ｉ−１）
とする。
そして、送信信号ＴＸ（ｉ）とフィードバック信号ＲＸN（ｉ−１）のＩ，Ｑ相とに関して、
Figure 2006148854
を求める。但し、Σは、ｉ＝ｎからｉ＝ｎ＋ｋ−１までのｋ個のサンプル点について、括弧｛ ｝内の演算結果を加算するものである。これは、ｋ個のサンプル数分にわたり相互相関を取ることを意味している。そして、これらＩｍN，ＱｍNのパワー演算を行ない、送信信号ＴＸ（ｉ）とフィードバック信号ＲＸN（ｉ−１）との相互相関値ＳｍN、即ち、
ＳｍN＝ＩｍN 2＋ＱｍN 2 ……（３）
を求める。
次に、送信信号ＴＸ（ｉ）とフィードバック信号ＲＸN（ｉ＋１）との相互相関値について説明する。
いま、上記と同様、
送信信号ＴＸ（ｉ）のＩ相のサンプル点ｎのデータ値：ＴＸＩ（ｉ）
送信信号ＴＸ（ｉ）のＱ相のサンプル点ｎのデータ値：ＴＸＱ（ｉ）
として、
送信信号ＴＸ（ｉ）と同じサンプル点ｎでのフィードバック信号ＲＸN（ｉ＋１）のＩ相のデータ値：ＲＸＩN（ｉ＋１）
送信信号ＴＸ（ｉ）と同じサンプル点ｎでのフィードバック信号ＲＸN（ｉ＋１）のＱ相のデータ値：ＲＸＱN（ｉ＋１）
とする。
そして、送信信号ＴＸ（ｉ）とフィードバック信号ＲＸN（ｉ−１）のＩ，Ｑ相とに関して、同様に、
Figure 2006148854
を求める。
そして、これらＩｐN，ＱｐNのパワー演算を行ない、フィードバック信号ＲＸN（ｉ＋１）との相互相関値ＳｐN、即ち、
ＳｐN＝ＩｐN 2＋ＱｐN 2 ……（６）
を求める。
そして、上記式（３）で求めた相互相関値ＳｍNと上記式（６）で求めた相互相関値ＳｐNとから、送信信号ＴＸ（ｉ）とフィードバック信号ＲＸ（ｉ）の相互相関値差ＳN、即ち、
ＳN＝ＳｍN−ＳｐN ……（７）
を求める。
かかる相互相関値差ＳNは、Ｉ，Ｑ相のフィードバック信号ＲＸの１サンプル時間内での遅延時間を変化させることにより、任意のＮ、即ち、−（Ｍ−１）Ｔｓ／Ｍ，−（Ｍ−２）Ｔｓ／Ｍ，……，−２Ｔｓ／Ｍ，−Ｔｓ／Ｍ，０，＋Ｔｓ／Ｍ，＋２Ｔｓ／Ｍ，……，＋（Ｍ−２）Ｔｓ／Ｍ，＋（Ｍ−１）Ｔｓ／Ｍの遅延時間に対して求めることができる。つまり、これらの遅延時間毎に式（７）の相互相関値差ＳNを求める。そして、この相互相関値差ＳNが最小の値のときには、そのときの遅延量でフィードバック信号ＲＸのタイミングを調整することにより、これら送信信号ＴＸとフィードバック信号ＲＸとが最もタイミングが一致することになる。従って、このときのフィードバック信号ＲＸのタイミング調整量が送信信号ＴＸとフィードバック信号ＲＸとの間の１サンプル時間内の微遅延量となる。
なお、ここでは、フィードバック信号ＲＸをＮ・Ｔｓ／Ｍ時間遅延して、さらに、±１サンプル時間遅延することにより、フィードバック信号ＲＸN（ｉ＋１），ＲＸN（ｉ−１）を生成し、これと送信信号ＴＸ（ｉ）との相関を求めるようにしたが、送信信号ＴＸ（ｉ）をこのように遅延して送信信号ＴＸN（ｉ＋１），ＴＸN（ｉ−１）を生成し、これとフィードバック信号ＲＸ（ｉ）との相関を求めるようにしてもよいし、また、送信信号ＴＸ（ｉ）とフィードバック信号ＲＸ（ｉ）のいずれか一方をＮ・Ｔｓ／Ｍ時間遅延し、他方を±１サンプル時間遅延して、これら遅延信号を用いてこれらの相関を求めるようにしてもよい。また、±１サンプル時間遅延に限らず、１チップ時間の半分を上限として、±複数サンプル時間の遅延を与えるようにしてもよい。
図１２は以上のようにして微遅延量を検出する図９におけるＤＳＰ１０１８の一具体例を示すブロック図であって、固定小数点演算のみで実現できるように最適化しており、１０２０は相互相関検出部、１０２１は＋１遅延部、１０２２は−１遅延部、１０２３は＋０遅延部、１０２４〜１０２６は乗算部、１０２７〜１０２９はスライス部、１０３０〜１０３５は累積加算部、１０３６はＡＧＣ（自動利得制御）部、１０３７，１０３８は二乗加算部、１０３９は減算部、１０４０はスライス部、１０４１は減算部、１０４２は累積加算部、１０５０は自己相関検出部、１０６０は遅延検出制御部、１０７０はＬＰＦタップ係数選択部、１０８０は微遅延生成ＬＰＦであり、これらにより、いわゆるＤＬＬ（Delay Locked Loop）を形成している。
上記の微遅延の検出の説明では、フィードバック信号ＲＸをサンプル時間間隔ＴｓのＮ／Ｍ倍（上記のように、Ｍは２以上の整数、Ｎは−（Ｍ−１）以上、＋（Ｍ−１）以下の整数）の時間遅延し、さらに、±１サンプル時間遅延したフィードバック信号ＲＸN（ｉ＋１），ＲＸN（ｉ−１）を生成し、これと送信信号ＴＸとから微遅延を検出するものであったが、この具体例では、フィードバック信号ＲＸからこれを±１サンプル時間遅延したフィードバック信号ＲＸ（ｉ＋１），ＲＸ（ｉ−１）を生成し、送信信号ＴＸからこれをサンプル時間間隔ＴｓのＮ／Ｍ倍の時間遅延した送信信号ＴＸNを生成し、これにフィードバック信号ＲＸ（ｉ＋１），ＲＸ（ｉ−１）と送信信号ＴＸNとを用いてＴｓ／Ｍ単位の精度で送信信号ＴＸとフィードバック信号ＲＸとのタイミングずれ（遅延時間）を検出するものである。
このために、図１２において、ＲＡＭ１０１３（図９）から読み出されたＩ，Ｑ相のフィードバック信号ＲＸは直接相互相関検出部１０２０に供給されるが、ＲＡＭ１０１２（図９）から読み出されたＩ，Ｑ相の送信信号ＴＸは、微遅延生成ＬＰＦ１０８０に供給されてＮＴｓ／Ｍに対応する微遅延が施され、相互相関検出部１０２０に供給される。この微遅延生成ＬＰＦ１０８０の構成は、先のマルチキャリア受信機の実施形態におけるＦ−ＬＰＦ２０１などと同等のタップ数ＬのＦＩＲフィルタであり、その遅延時間は、遅延検出制御部１０６０の制御のもとにＬＰＦタップ係数選択部１０７０で生成された微遅延生成ＬＰＦ１０８０のタップ係数に応じて変化する。この微遅延生成ＬＰＦ１０８０に設定される遅延時間は、｛（Ｎ／Ｍ）＋（Ｌ＋１）／２｝Ｔｓであり、Ｎを変えることによって遅延時間が変化する。従って、先のΔＡpは（Ｌ＋１）／２相当分小さくてよい。
相互相関検出部１０２０においては、＋１遅延部１０２１でＩ，Ｑ相のフィードバック信号ＲＸが１サンプル時間Ｔｓだけ遅延されてＩ，Ｑ相のフィードバックＲＸ（ｉ−１）が生成され、乗算部１０２４に供給されて微遅延生成ＬＰＦ１０８０からのＩ，Ｑ相の送信信号ＴＸNと上記式（１），（２）での括弧｛ ｝内の複素共役乗算、即ち、
ＴＸＩN（ｉ）×ＲＸＩ（ｉ−１）＋ＴＸＱN（ｉ）×ＲＸＱ（ｉ−１）
が行なわれる。この乗算部１０２４の２つの演算結果は、スライス部１０２７を介して、累積加算部１０３０，１０３１に供給され、サンプル点毎に得られるかかる乗算結果が累積加算されて上記式（１），（２）の演算結果ＩｍN，ＱｍNが得られる。
ここで、スライス部１０２７は、かかる演算結果ＩｍN，ＱｍNの累積か産地がレジスタのビット長をオーバーフローしないように、演算値のレベルを固定的に下げるものであり、いま、２５６（＝２8）サンプル点について累積加算するものとすると、スライス部１０２７は８ビットシフトしてこれら演算結果ＩｍN，ＱｍNを１／２５６倍していることになる。
同様にして、−１遅延部１０２２でＩ，Ｑ相のフィードバック信号ＲＸが１サンプル時間Ｔｓだけ進められてＩ，Ｑ相のフィードバックＲＸ（ｉ−１）が生成され、乗算部１０２５に供給されて微遅延生成ＬＰＦ１０８０からのＩ，Ｑ相の送信信号ＴＸNと上記式（４），（５の括弧｛ ｝内の複素共役乗算、即ち、
ＴＸＱN（ｉ）×ＲＸＩ（ｉ−１）−ＴＸＩN（ｉ）×ＲＸＱ（ｉ−１）
が行なわれる。この乗算部１０２５の２つの演算結果は、スライス部１０２７と同様のスライス部１０２８を介して、累積加算部１０３２，１０３３に供給され、サンプル点毎に得られるかかる演算結果が累積加算されて上記式（４），（５）の演算結果ＩｐN，ＱｐNが得られる。
さらに、Ｉ，Ｑ相のフィードバック信号ＲＸは＋０遅延部１０２３で０サンプル時間遅延され、Ｉ，Ｑ相のフイードバック信号ＲＸＩ（０），ＲＸＱ（０）として乗算部１０２６に供給されて微遅延生成ＬＰＦ１０８０からのＩ，Ｑ相の送信信号ＴＸNと、上記式（１），（２）に対応した次の演算、即ち、
ＴＸＩN（ｉ）×ＲＸＩ（ｉ）＋ＴＸＱN（ｉ）×ＲＸＱ（ｉ） …（８）
ＴＸＱN（ｉ）×ＲＸＩ（ｉ）−ＴＸＩN（ｉ）×ＲＸＱ（ｉ） …（９）
の演算が行なわれる。この乗算部１０２６の２つの演算結果は、スライス部１０２７と同様のスライス部１０２９を介して、累積加算部１０３４，１０３５に供給され、サンプル点毎に得られる式（８），（９）の演算結果が累積加算されて、上記式（１），（２）の演算結果ＩｍN，ＱｍNに相当する演算結果ＩｚN，ＱｚNが得られる。
以上のようにして得られた累積加算値ＩｍN，ＱｍN，ＩｐN，ＱｐN，ＩｚN，ＱｚNはＡＧＣ部１０３６に供給される。ＡＧＣ部１０３６では、これら累積加算値のうちの最大値が所定の値以下となるように、夫々の平均値を同じ比率で除算（単なるビットシフトも含む）する。ここで、送信信号ＴＸとフィードバック信号ＲＸとのタイミングずれがＴｓよりも充分小さければ、上記式（８）の累積加算値ＩｚNの平均値が最大となる。
ＡＧＣ部１０３６で処理された累積加算値ＩｍN，ＱｍNは二乗加算部１０３７に供給され、上記式（３）のパワー演算が行なわれて、電力化相互相関値ＳｍNが得られる。同様にして、ＡＧＣ部１０３６で処理された累積加算値ＩｐN，ＱｐNは二乗加算部１０３８に供給され、上記式（６）のパワー演算が行なわれて、電力化相互相関値ＳｐNが得られる。これら電力化相互相関値ＳｍN，ＳｐNは減算部１０３９に供給され、上記式（７）の演算が行なわれて、相互相関値差ＳNが得られる。
なお、送信信号ＴＸの微遅延生成ＬＰＦ１０８０による同じ遅延量Ｎ・Ｔｓ／Ｍについて、複数回上記の演算が行なわれる。そして、この同じ遅延量Ｎ・Ｔｓ／Ｍに対して得られる複数個の相互相関値差ＳNの平均値をスライス部１０４０及び累積加算器１０４２で求める。例えば、同じ遅延量Ｎ・Ｔｓ／Ｍに対して８（＝２3）回上記の演算を行なって８回相互相関値差ＳNを求めるものとすると、累積加算器１０４２でこれら８個の相互相関値差ＳNが累積加算され、スライス部１０４０で３ビットシフトして、１／８して平均化された相互相関値差ＳNが得られる。
ここで、かかる構成を備えた自己相関検出部１０５０の役割について説明する。 製品化する場合、処理時間を考えると、相関サンプル数をなるべく小さくすることが望ましい。しかし、相関サンプル数を小さくすると、相関値に含まれる誤差の割合が大きくなり、特に、細かい時間幅で微遅延を検出しようとしたときには、正しい微遅延の値とははずれた値を検出してしまう。これは、実際には、送信信号ＴＸとフィードバック信号ＲＸとのタイミングが合っていても、相関値算出の精度が悪いため、スライス部１０４０の出力はゼロとはならないために起こるものである。
しかし、ここで、送信信号ＴＸとフィードバック信号ＲＸとのタイミングを一致させているものであるから、同じサンプルタイミングでフィードバック信号ＲＸの自己相関を行なえば、自己相関検出部１０５０のスライス部１０４０の出力も同じ値となる。従って、送信信号ＴＸとフィードバック信号ＲＸとの相互相関値からフィードバック信号ＲＸの自己相関値を差し引けば、相関サンプル数が小さいために発生する誤差を除去可能となる。
このＤＳＰ１０１８は非常に複雑であり、特に、相関（＝複素乗算＋累積加算）やフィルタリング処理（＝積和演算をデータ数×タップ係数分のループ回数繰り返す）を多くの回数繰り返すので、莫大な演算ステップ数を必要とする。このＤＳＰ１０１８でＤＰＤ１０１１やキャリアリークキャンセラ１０１７（図９）の歪補償係数を更新していくので、微遅延検出処理に時間がかかると、それだけ歪補償が効いてくるスピードの遅くなるので、相関サンプル数は可能な限り小さくした方がよいのである。この実施形態では、上記のように、自己相関検出部１０５０で検出される自己相関値を、減算部１０４１により、相互相関検出部１０２０でのスライス部１０４０からの相互相関値から差し引くようにした誤差補正機能をもたせることにより、精度を保ったまま、微遅延の検出時間を大幅に短縮するものである。
なお、自己相関検出部１０５０は、相互相関検出部１０２０でのスライス部１０４０までの構成と同一構成をなしている。このために、相互相関検出部１０２０に対応して同一動作、作用をなす部分には、同一符号をつけている。但し、相互相関検出部１０２０では、フィードバック信号ＲＸと送信信号ＴＸとの相関値を検出するために、各遅延部１０２１〜１０２３にフィードバック信号ＲＸを入力し、各乗算部１０２４〜１０２６の入力を微遅延生成ＬＰＦ１０８０からの送信信号ＴＸとしたが、自己相関検出部１０５０では、フィードバック信号ＲＸの自己相関値を検出するために、各遅延部１０２１〜１０２３と各乗算部１０２４〜１０２６の入力を、ともに、フィードバック信号ＲＸとするものであり、その動作は相互相関検出部１０２０の動作と同様である。従って、自己相関検出部１０５０の動作説明は省略する。
相互相関検出部１０２０において、以上のようにして、平均化された相互相関値差ＳNが得られると、遅延検出制御部１０６０がこの相互相関値差ＳNを取り込み、ＬＰＦタップ係数選択部１０７０を制御し、微遅延生成ＬＰＦ１０８０のタップ係数を変化させて通信信号ＴＸの遅延量を、相互相関値差ＳNの符号に応じて、±Ｔｓ／Ｍ（１サンプル時間間隔の１／Ｍの時間）だけ変化させる。そして、新たな遅延量だけ遅延された送信信号ＴＸを用いて、相互相関検出部１０２０が上記の動作を再開し、相互相関値差ＳNを求める。
図１３は図１２における微遅延生成ＬＰＦ１０８０のインパルス応答を示す特性図である。
同図において、このＬＰＦ１０８０は、１サンプル周期で動作するタップ数Ｌ＝１１のＦＩＲフィルタとしている。この場合、●印は遅延がない場合の遅延を生成しないときのタップ係数を設定したときのサンプル間隔でのインパルス応答値を示す。これに対し、例えば、１／２０サンプル時間の遅延を生ずるようにタップ係数を設定すると、○印で示すサンプル間隔でのインパルス応答値が得られるような特性がこのＬＰＦ１０８０に設定される。この○印による応答特性は●印で示す応答特性よりも１／２０サンプル時間間隔だけ遅延されるものであり、これにより、微遅延生成ＬＰＦ１０８０を通過する信号はこの１／２０サンプル時間遅延する。
ＬＰＦタップ係数選択部１０７０は、Ｍ＝２０として、Ｍ倍オーバサンプルのインパルス応答（タップ係数）を記憶している図示しないＲＯＭからＮに相当するオフセット付きでＭ個おきにインパルス応答を読み出して、微遅延生成ＬＰＦ１０８０に設定する。
遅延検出制御部１０６０は、現在のＮの値を記憶するとともに、そのＮの値に基づく相互相関値差ＳNを取り込み、相互相関値差ＳNが正のときには、Ｎを−１し、相互相関値差ＳNが負のときには、Ｎを＋１して新しいＮとし、ＬＰＦタップ係数選択部１０７０に出力する。このとき、もし、ＮがＭ−１を超えそうになったら、ΔＡpを１増加してＮからＭを減じ、逆に、Ｎが−（Ｍ−１）を下回りそうになったら、ΔＡpを１減じてＮにＭを加えるようにしてもよい。
このようにしてタイミングが一致した送信信号ＴＸとフィードバック信号ＲＸとは、図８において、歪み検出部に供給され、これらが比較処理されて歪み成分が検出され、この検出された歪み成分に応じて、ＤＰＤ１０１１で歪みをキャンセルする特性及びキャリアリークキャンセラ１０１７でキャリアリークをキャンセルする特性が設定される。
このようにして、この実施形態では、送信信号ＴＸとフィードバック信号ＲＸとの１サンプル時間間隔単位の粗遅延量と１サンプル時間間隔内の時間間隔単位の微遅延量とを検出し、これら粗遅延量と微遅延量とで送信信号ＴＸとフィードバック信号ＲＸとのタイミングのずれを補正するものであるから、これら送信信号ＴＸとフィードバック信号ＲＸとのタイミング合わせを高精度で行なうことができ、従って、フィードバック信号ＲＸの電力増幅器１００４による歪みを高精度に検出することができる。
例えば、一例として、サンプル周波数を92.16ＭＨｚとし、1/20サンプル時間単位の精度（この場合、Ｍ＝２０）で微遅延量を検出するものとする場合、１サンプルの時間間隔Ｔｓは1/92.16μsec＝約10nsecとなり、粗の1/20の微遅延量を検出するものであるから、フィードバック信号ＲＸの歪みを検出する際には、送信信号ＴＸとフィードバック信号ＲＸとのタイミングずれを約10nsec÷20＝約0.5nsec内に抑えることができる。
図１４は送信信号ＴＸとフィードバック信号ＲＸとの波形を比較して示すものであって、横軸を時間軸、縦軸を信号レベルとしており、同図（ａ）は遅延補正前の送信信号ＴＸとフィードバック信号ＲＸとの波形を、同図（ｂ）は上記実施形態によって遅延補正した遅延補正前の送信信号ＴＸとフィードバック信号ＲＸとの波形を夫々示す。
図１４（ａ）において、ここでは、フィードバック信号ＲＸは、送信信号ＴＸに対し、１サンプル時間間隔（約10nsec）以内の約7.5nsec遅延しており、フィードバック信号ＲＸの電力波形も、送信信号ＴＸの電力波形に対し、約7.5nsec遅れている。
これに対し、図１２で説明した微遅延の検出補正処理を行なったところ、図１４（ｂ）に示すように、約7.5nsecの遅延がほとんどなくなり、送信信号ＴＸとフィードバック信号ＲＸの電力波形がほぼ重なりあって、微遅延を補正することができた。
本発明によるマルチキャリア受信機の第１の実施形態の要部を示す構成図である。 本発明によるマルチキャリア受信機の第２の実施形態の要部を示す構成図である。 図１及び図２におけるフィルタによる遅延補正の原理を説明する図である。 本発明によるマルチキャリア受信機の第３の実施形態の要部を示す構成図である。 本発明によるマルチキャリア受信機の第４の実施形態の要部を示す構成図である。 図５に示す第４の実施形態でのＦ−ＢＰＦのインパルス応答を示す図である。 図５におけるＦ−ＢＰＦ５０３及びシフトレジスタ５０１の一具体例を示す構成図である。 本発明による遅延補正機能付き送信機の一実施形態の要部を示す構成図である。 図８における遅延検出部及び遅延補正部での粗遅延検出／補正部の一具体例とその周辺部を示す構成図である。 図９におけるＲＡＭでの記憶状態及び粗遅延検出／補正を模式的に示す図である。 図８における遅延検出部での微遅延検出処理の原理の概略を示す図である。 図９におけるＤＳＰの一具体例を示すブロック図である。 図１２における遅延生成ＬＰＦのインパルス応答を示す特性図である。 図１２に示す粗遅延検出／補正部による微遅延補正前後の送信信号ＴＸとフィードバック信号ＲＸとの波形を比較して示す図である。 従来のマルチキャリア受信機の一例を示す構成図である。 Ｗ−ＣＤＭＡ方式などの移動体通信システムでの従来の基地局装置の送信機の構成を示すブロック図である。 図１６におけるデジタル変調部の一例を示すブロック構成図である。
符号の説明
１０１ ＤＵＰ
１０２ ＬＮＡ
１０３ ＢＰＦ
１０４ ミキサ
１０５ ＳＡＷフィルタ
１０６ Ａ／Ｄコンバータ
１０７ 直交検波部
１０８ ＬＰＦ
１０９ シングルキャリア受信機
２０１，２０２ Ｆ−ＢＰＦ
４０１，４０２ 任意遅延時間シフトレジスタ、
５０１ 固定遅延時間シフトレジスタ、
５０２ セレクタ、
５０３ Ｆ−ＢＰＦ
１００１ デジタル変調部
１００２ Ｄ／Ａコンバータ
１００３ 周波数変換部
１００４ 電力増幅器
１００５ ミキサ
１００６ Ａ／Ｄコンバータ
１００７ デジタル直交検波部
１００８ 遅延検出部
１００９ 遅延補正部
１０１０ ＤＰＤ
１０１１ 粗遅延検出／補正部
１０１２，１０１３ ＲＡＭ
１０１４ アドレス生成部
１０１５ ＤＳＰ
１０１６ リミッタ
１０１７ キャリアリークキャンセラ
１０２０ 相互相関検出部
１０２１ ＋１遅延部
１０２２ −１遅延部
１０２３ ＋０遅延部
１０２４〜１０２６ 乗算部
１０２７〜１０２９ スライス部
１０３０〜１０３５ 累積加算部
１０３６ ＡＧＣ（自動利得制御）部
１０３７，１０３８ 二乗加算部
１０３９ 減算部
１０４０ スライス部
１０４１ 減算部
１０４２ 累積加算部
１０５０ 自己相関検出部
１０６０ 遅延検出制御部
１０７０ ＬＰＦタップ係数選択部
１０８０ 微遅延生成ＬＰＦ

Claims (3)

  1. Ｎ個（Ｎは１以上の整数）のキャリア周波数を受信するマルチキャリア受信機において、
    キャリア毎に受信信号をサンプルレートｆｓでアナログ−デジタル変換するＮ個のＡ／Ｄ変換器と、
    キャリアの夫々の遅延時間をデジタル信号処理にて１／ｆｓより小さい時間単位で補正する１〜Ｎ個の遅延補正手段と
    を備えるマルチキャリア受信機。
  2. Ｎ個（Ｎは１以上の整数）のキャリア周波数を有する無線通信を行なうマルチキャリア受信機において、
    キャリア毎に受信信号をサンプルレートｆｓでアナログ−デジタル変換するＮ個のＡ／Ｄ変換器と、
    該Ｎ個のＡ／Ｄ変換器の出力を受けて、夫々をデジタル直交検波するＮ個の直交検波器と、
    該Ｎ個の直交検波器の出力の低域のみ通過させる２Ｎ個のフィルタと、
    各キャリアの該Ａ／Ｄ変換器と該直交検波器の間、もしくは、該直交検波器と該フィルタとの間、もしくは、該フィルタの後段、もしくは、該フィルタの内部に設けられ、各キャリアの該マルチキャリア受信機内部での処理遅延時間偏差を非整数遅延フィルタを用いて１／２ｆｓ以下の時間単位で補正するＮ個の遅延時間補正手段と
    を備えるマルチキャリア受信機。
  3. 複数の入力ベースバンド信号をデジタル変調し、Ｉ，Ｑ相の信号を出力するデジタル変調部と、該デジタル変調部から出力されるＩ，Ｑ相の信号をアナログ信号に変換するＤ／Ａコンバータと、該Ｄ／ＡコンバータからのＩ，Ｑ相のアナログ信号を直交変調し、ＲＦ帯の信号にアップコンバートする周波数変換部と、該周波数変換部の出力信号を電力増幅する電力増幅器とを備え、複数チャンネルの送信を行なう送信機であって、
    該電極増幅器の出力信号をダウンコンバートするミキサと、
    該ミキサの出力信号をデジタル信号に変換するＡ／Ｄコンバータと、
    該Ａ／Ｄコンバータの出力信号を直交検波してＩ，Ｑ相の信号を出力するデジタル直交検波部と、
    該デジタル変調器から出力されるＩ，Ｑ信号が送信信号として、かつ該デジタル直交検波部から出力されるＩ，Ｑ相の信号がフィードバック信号として、夫々供給され、該送信信号と該フィードバック信号とのタイミングずれとして、該送信信号や該フィードバック信号のサンプル時間単位の精度の粗遅延量と該サンプル時間よりも短い時間単位の精度の微遅延量とを検出する遅延検出部と、
    該遅延検出部で検出された該粗遅延量と該微遅延量とで該送信信号と該フィードバック信号とのタイミングずれを補正する遅延補正部と
    を設けたことを特徴とする遅延補正機能付き送信機。
JP2005098806A 2004-10-21 2005-03-30 マルチキャリア受信機及び遅延補正機能付き送信機 Pending JP2006148854A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005098806A JP2006148854A (ja) 2004-10-21 2005-03-30 マルチキャリア受信機及び遅延補正機能付き送信機
US11/250,951 US7561629B2 (en) 2004-10-21 2005-10-14 Multicarrier receiver and transmitter with delay correcting function

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004306690 2004-10-21
JP2005098806A JP2006148854A (ja) 2004-10-21 2005-03-30 マルチキャリア受信機及び遅延補正機能付き送信機

Publications (1)

Publication Number Publication Date
JP2006148854A true JP2006148854A (ja) 2006-06-08

Family

ID=36206172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005098806A Pending JP2006148854A (ja) 2004-10-21 2005-03-30 マルチキャリア受信機及び遅延補正機能付き送信機

Country Status (2)

Country Link
US (1) US7561629B2 (ja)
JP (1) JP2006148854A (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7460513B2 (en) * 2003-11-17 2008-12-02 Telefonaktiebolaget Lm Ericsson (Publ) Encapsulation of diverse protocols over internal interface of distributed radio base station
US7529215B2 (en) * 2003-11-17 2009-05-05 Telefonaktiebolaget Lm Ericsson (Publ) Encapsulation of independent transmissions over internal interface of distributed radio base station
US7856029B2 (en) * 2003-11-17 2010-12-21 Telefonaktiebolaget Lm Ericsson (Publ) Pre-start-up procedure for internal interface of distributed radio base station
US20100277164A1 (en) * 2006-09-01 2010-11-04 Commonwealth Scientific And Industrial Research Organisation Method and apparatus for signal recovery
JP5067423B2 (ja) 2007-05-25 2012-11-07 富士通株式会社 無線通信装置、無線通信システム、及び無線通信方法
US7919968B2 (en) * 2007-07-09 2011-04-05 Ltx Corporation System and method for distortion analysis
US20100142481A1 (en) * 2008-12-08 2010-06-10 Electronics And Telecommunications Research Institute Apparatus and method for transmitting and receiving signal for handoff in broadcasting network
JP5761646B2 (ja) * 2009-12-21 2015-08-12 ダリ システムズ カンパニー リミテッド 変調アグノスティック（ａｇｎｏｓｔｉｃ）デジタルハイブリッドモード電力増幅器のシステム及び方法
US9179427B2 (en) * 2010-05-07 2015-11-03 Qualcomm Incorporated Transmission power dependent imbalance compensation for multi-antenna systems
CN102300201A (zh) * 2010-06-22 2011-12-28 中兴通讯股份有限公司 无线射频单元rru软件升级的系统及方法
US8660207B2 (en) 2011-05-12 2014-02-25 Andrew Llc Digital pre-distortion with carrier cancellation
US8831158B2 (en) 2012-03-29 2014-09-09 Broadcom Corporation Synchronous mode tracking of multipath signals
JP5856310B2 (ja) * 2012-10-19 2016-02-09 日本電信電話株式会社 分散型無線通信基地局システム、信号処理装置、無線装置、及び分散型無線通信基地局システムの動作方法
US20140269978A1 (en) 2013-03-15 2014-09-18 Lsi Corporation Interleaved multipath digital power amplification
EP3021544B1 (en) * 2013-08-21 2017-10-11 Huawei Technologies Co., Ltd. Time delay estimation method, device and system for multiple-input multiple-output communication system
US20150092825A1 (en) * 2013-09-27 2015-04-02 Qualcomm Incorporated Self-test using internal feedback for transmit signal quality estimation
KR20150049947A (ko) * 2013-10-31 2015-05-08 삼성전기주식회사 적응형 듀얼밴드 미모 와이파이 장치 및 그 동작 방법
CN103888158B (zh) * 2014-03-12 2016-08-24 深圳市道通科技股份有限公司 带滤波的低频载波接收装置及方法
US9520910B1 (en) * 2015-09-24 2016-12-13 Nxp B.V. Receiver component and method for enhancing a detection range of a time-tracking process in a receiver
JP6950594B2 (ja) * 2018-03-09 2021-10-13 富士通株式会社 信号処理回路及び光受信装置
US11050491B2 (en) * 2019-10-08 2021-06-29 Fadhel M Ghannouchi Radio access network using radio over fibre
JP2021132253A (ja) * 2020-02-18 2021-09-09 富士通株式会社 無線通信装置及び係数更新方法
CN114726727A (zh) * 2020-12-21 2022-07-08 深圳市中兴微电子技术有限公司 一种时延调整方法、装置、存储介质及电子装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI98584C (fi) * 1995-05-05 1997-07-10 Nokia Technology Gmbh Menetelmä ja piirijärjestely vastaanotetun signaalin käsittelemiseksi
JP3414606B2 (ja) 1997-01-16 2003-06-09 富士通テン株式会社 マルチキャリア変調方式の受信装置
JP3476662B2 (ja) 1997-10-17 2003-12-10 富士通株式会社 ディジタル移動無線通信装置
DE60038863D1 (de) 1999-12-21 2008-06-26 Texas Instruments Inc Verfahren und Vorrichtung zur Taktrückgewinnung für Telekommunikationssyteme
US6856655B1 (en) 1999-12-21 2005-02-15 Texas Instruments Incorporated Timing recovery device and method for telecommunications systems

Also Published As

Publication number Publication date
US20060088125A1 (en) 2006-04-27
US7561629B2 (en) 2009-07-14

Similar Documents

Publication Publication Date Title
JP2006148854A (ja) マルチキャリア受信機及び遅延補正機能付き送信機
US8159297B2 (en) Transmission device, distortion compensation device, and distortion compensation method
KR101636016B1 (ko) 신호 수신 장치 및 그것의 위상 부정합 보상 방법
US7346134B2 (en) Radio receiver
JP4492264B2 (ja) 直交検出器ならびにそれを用いた直交復調器およびサンプリング直交復調器
US8023587B2 (en) Device and method for pre-distorting a base-band digital signal
US8982995B1 (en) Communication device and method of multipath compensation for digital predistortion linearization
CN110663191A (zh) 无源互调消除
EP2221962B1 (en) Predistorter and distortion compensation method
CN108605304B (zh) 采用降低的采样率的NB-IoT装置中的下行链路时间跟踪
KR20120072262A (ko) 이동통신을 위한 디지털 수신기 및 그 동작 방법
US20200028533A1 (en) Receiver nonlinearity estimation and cancellation
EP2525488A1 (en) Amplifying device and signal processing device
CN100512253C (zh) 具有延迟修正功能的多载波接收机和发射机
US7756006B2 (en) Communication device
US8036303B2 (en) Transmitter apparatus
JP2007295331A (ja) 無線基地局装置
KR101466009B1 (ko) 고정밀도 다이버시티 동기화 방법 및 이를 이용한 rf 송수신 장치
US7672655B1 (en) Frequency-selective and adaptive I/Q mismatch digital compensation
EP0999651B1 (en) Channel characteristics estimation apparatus
US8537944B2 (en) Apparatus with a plurality of filters
JP4659621B2 (ja) 無線送信機
JP5085499B2 (ja) 無線通信方法、システム、無線送信機及び無線受信機
US20080267268A1 (en) Method of Converting a Digital Bb (Baseband) Signal Into an Analog (Intermediate-Frequency) Signal
JP4376176B2 (ja) 受信機