CN115145353A - 高频分辨率数字正弦波发生器 - Google Patents

高频分辨率数字正弦波发生器 Download PDF

Info

Publication number
CN115145353A
CN115145353A CN202210320380.1A CN202210320380A CN115145353A CN 115145353 A CN115145353 A CN 115145353A CN 202210320380 A CN202210320380 A CN 202210320380A CN 115145353 A CN115145353 A CN 115145353A
Authority
CN
China
Prior art keywords
digital
sinusoidal signal
circuit
digital sinusoidal
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210320380.1A
Other languages
English (en)
Inventor
A·巴尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics International NV Switzerland
Original Assignee
STMicroelectronics International NV Switzerland
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics International NV Switzerland filed Critical STMicroelectronics International NV Switzerland
Publication of CN115145353A publication Critical patent/CN115145353A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/02—Shaping pulses by amplifying
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02—Digital function generators
    • G06F1/03—Digital function generators working, at least partly, by table look-up
    • G06F1/0321—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00078—Fixed delay

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

公开了高频分辨率数字正弦波发生器。延迟电路对第一数字正弦信号施加一个采样延迟，并输出延迟的数字正弦信号。然后，通过加法器电路将第一数字正弦信号和延迟的数字正弦信号相加，以产生相加后的数字正弦信号。增益定标电路将定标因子应用于相加后的数字正弦信号以产生第二数字正弦信号。多路复用电路交替地选择第一数字正弦信号和第二数字正弦信号的样本，以在相同的正弦周期内产生具有第一数字正弦信号两倍样本的第三数字正弦信号。

Description

高频分辨率数字正弦波发生器
相关申请的交叉引用
本申请要求2021年3月30日提交的第63/167,858号专利的美国临时申请的优先权，该申请的公开内容通过引用并入。
技术领域
本文中的实施例总体涉及正弦信号的产生，并且特别地，涉及具有高频分辨率的数字正弦波发生器。
背景技术
参考图1，其示出了传统数字正弦(正弦或余弦)发生器10的框图。正弦/余弦查找表(LUT)12存储多个数字值，这些数字值表示具有特定基频fb的正弦曲线的幅值并以特定采样频率fs采样的离散样本13。这仅通过示例在图2的图示中表示，对于在一个周期T＝1/fb内采样以产生N个离散样本13的正弦波15，其中fs＝N*fb。存储在sin/cos LUT12中的那些样本的离散数字值被访问，以响应于多位(例如a位)调谐信号14和多位(例如b位)幅度信号16，以频率fclk的时钟信号CLK设置的速率每次输出一个，以产生数字正弦信号18。在示例实现中，频率fclk可以等于采样频率fs。在离散域中，从sin/cos LUT 12输出的数字正弦信号16是形式为xsin(n)＝Asin(2πnk/N)的多位(例如c位)数字信号，其中A是由幅度信号16选择的正弦的幅度，n是用于访问查找表的数字信号索引，并且k是由调谐信号14提供的频率调谐值。在时域中，该数字正弦信号理想地对应于x(t)＝Asin(ωt)。
作为代表性但不是限制性的示例，对于具有256个存储样本的可调谐正弦波发生器，多位数字信号中的位数可以是：a＝7位，b＝8位和c＝16位，该可调谐正弦波发生器输出具有127个可调谐正弦频率的16位字。
输出数字正弦信号16的频率fsin等于时钟信号(fclk)的频率除以从sin/cos LUT12访问的一个周期的采样数。调谐信号14用于通过控制访问样本的数量来设置数字正弦信号xsin(n)的频率fsin。信号14的调谐值k由调谐器电路20设置。通过增加k的值，访问sin/cos LUT 12中的N个样本中的更少的样本，并且增加频率fsin(给定时钟信号CLK的固定频率fclk)。例如，在k＝1的情况下，以时钟信号CLK的频率顺序访问存储在sin/cos LUT 12中的从0到N-1的所有N个样本，并输出以产生频率fsin＝fclk/N的数字正弦信号xsin(n)。然而，对于k＝2，仅以时钟信号CLK的相同频率(例如，通过仅取偶数样本，如术语“nk”所规定的)顺序访问来自sin/cos LUT 12的N个样本中的一半(即N/2)并输出，以产生频率fsin＝2*fclk/N(对于k＝1是频率的两倍)的数字正弦信号xsin(n)。
在调谐所产生的数字正弦波的频率时，k的允许值范围被奈奎斯特准则限制在0到(N-1)/2的范围内。这对电路10产生不同频率的数字正弦波的能力施加了显著的限制。实际上，电路10的频率分辨率受限于存储在sin/cos LUT 12中的可用样本N的数量。这个问题可以通过增加sin/cos LUT 12的大小并相应增加存储的样本数N来解决。然而，这需要使用更大的存储器，并且在许多电路应用中，由于诸如占用的电路面积、功率、温度等一个或多个考虑，不可能使用用于sin/cos LUT 12的这样大的存储器。因此，在本领域中存在改进基于sin/cos LUT的数字正弦波发生器的频率分辨率而不必增加存储器大小(即，存储在LUT中的样本数)的需要。
发明内容
在一个实施例中，一种数字电路包括：输入，被配置为接收第一数字正弦信号；第一延迟电路，被配置为对第一数字正弦信号施加延迟以产生第一延迟数字正弦信号；第一加法器电路，被配置为将第一数字正弦信号与第一延迟数字正弦信号相加，以产生第一相加数字正弦信号；第一增益定标(scaling)电路，被配置为将第一定标因子应用于第一相加数字正弦信号以产生第二数字正弦信号；以及选择电路，被配置为从第一数字正弦信号和第二数字正弦信号中重复地选择样本，并产生输出数字正弦信号。
在一个实施例中，正弦波发生器电路包括：输入，被配置为接收具有对应于Asin(ωt)的时域表示的第一数字正弦信号；处理电路，耦合到所述输入并被配置为从所述第一数字正弦信号产生具有对应于Asin(ωt+α/2)的时域表示的第二数字正弦；其中α是等于第一数字正弦信号的一个采样的相移；以及具有第一输入和第二输入的选择电路，第一输入和第二输入被配置为分别接收第一数字正弦信号和第二数字正弦信号，所述多路复用电路被配置为重复和顺序地选择第一数字正弦信号和第二数字正弦信号的样本以产生第三数字正弦信号。
在一个实施例中，正弦波发生器电路包括：输入，被配置为接收具有Asin(2πn/N)的离散域表示的第一数字正弦信号，其中n是样本的索引，并且N是一个正弦周期中的样本总数；处理电路，耦合到所述输入并被配置为从所述第一数字正弦信号产生具有对应于Asin(2π(n-(1/2))/N)的离散域表示的第二数字正弦；以及具有第一输入和第二输入的选择电路，第一输入和第二输入被配置为分别接收第一数字正弦信号和第二数字正弦信号，所述多路复用电路被配置为重复和顺序地选择第一数字正弦信号和第二数字正弦信号的样本以产生第三数字正弦信号。
在一个实施例中，一种方法包括：接收第一数字正弦信号；延迟第一数字正弦信号以产生延迟的数字正弦信号；将第一数字正弦信号与延迟的数字正弦信号相加，以产生相加后的数字正弦信号；对相加后的数字正弦信号应用定标因子以产生第二数字正弦信号；以及从第一数字正弦信号和第二数字正弦信号中重复和顺序地选择样本以产生第三数字正弦信号。
附图说明
为了更好地理解实施例，现在将仅以示例的方式参考附图，其中：
图1是传统数字正弦(正弦或余弦)发生器的框图；
图2示出了正弦采样以产生用于图1的电路中的正弦查找表(LUT)的离散数字值；
图3是根据实施例的数字正弦(正弦或余弦)发生器的框图；
图4A、图4C和图4D是图3的发生器中存在的信号的正弦采样图；
图4B为矢量相图；
图5是根据另一实施例的数字正弦(正弦或余弦)发生器的框图；和
图6是根据另一实施例的数字正弦(正弦或余弦)发生器的框图。
具体实施方式
上述问题的解决方案提供了增加基于正弦查找表(LUT)的数字正弦波发生器的频率分辨率，而不必增加LUT的存储器的大小或存储样本的数量。此解决方案利用了以下数学关系：
Asin(ωt)+Asin(ωt+α)＝2Acos(α/2)sin(ωt+α/2) (等式1)
其中α是相移。
项2cos(α/2)是一个常数，只依赖于相移α的大小。这个常数可以通过适当的数学定标运算来消除：
2Acos(α/2)sin(ωt+α/2)*1/(2cos(α/2))＝Asin(ωt+α/2) (等式2)
其中1/(2cos(α/2))是用来抵消相位相关常数值的定标因子。
因此，通过两个相移(α)正弦波之和的增益定标，可以产生正弦波Asin(ωt+α/2)。
通过适当选择数字域中的相移α，可以将Asin的数字采样(ωt+α/2)放置在Asin的连续数字采样(ωt)之间。然后，可以在数字域中在Asin的数字样本(ωt)和Asin的数字样本(ωt+α/2)之间进行交替选择，以产生在同一周期内具有两倍样本数目并因此具有两倍频率分辨率的数字正弦波。
现在参考图3，其示出了用于实现该解决方案的数字正弦(正弦或余弦)发生器110的框图。sin/cos查找表(LUT)112存储多个数字值，这些数字值表示具有特定基频fb并以特定采样频率fs采样的正弦曲线的幅值的离散采样(参见图2)。存储在sin/cos LUT 112中的那些样本的离散数字值被访问，以响应于多位(例如，a位)调谐信号114和多位(例如，b位)幅度信号116以由具有频率fclk的时钟信号CLK设置的速率每次输出一个，以产生第一数字正弦信号118。在示例实现中，频率fclk可以等于采样频率fs。在离散域中，从sin/cos LUT112输出的第一数字正弦信号116是形式为xsin1(n)＝Asin(2πnk/N)的多位(例如c位)数字信号，其中A是由调谐器设置的幅度信号116选择的正弦的幅度，n是用于访问查找表的数字信号索引，并且k是由调谐信号114提供的调谐值。图4A中示出了第一数字正弦信号116的可视表示，其中正弦的样本由“x”表示(注意，图4A仅示出了从0→π/2的完整正弦波形的四分之一的样本)。在时域中，这个数字正弦信号理想地对应于x(t)＝Asin(ωt)，它等于上述数学关系式等式1的第一加数。
发生器110还包括数字信号处理电路111，包括延迟电路120、加法器电路124、增益定标电路128和2:1复用(MUX)电路132。
第一数字正弦信号118被输入到延迟电路120，该延迟电路120由时钟信号CLK时钟控制。延迟电路120对第一数字正弦信号118施加一个采样延迟(即，等于时钟信号CLK的一个周期的延迟)，以产生延迟的数字正弦信号122。在离散域中，从延迟电路120输出的延迟的数字正弦信号122是形式为：xdly(n)＝Asin(2π(n-1)k/N)的多位(例如，c位)数字信号。在时域中，这个延迟的数字正弦信号理想地对应于x(t)＝Asin(ωt+α)，它等于上述数学关系式等式1的第二加数。在这种情况下，相位延迟α对应于由延迟电路120基于时钟信号CLK实现的一个采样延迟。
加法器电路124将第一数字正弦信号118和延迟的数字正弦信号122相加，以产生相加后的数字正弦信号126。在离散域中，从加法器电路124输出的相加后的数字正弦信号126是形式为:xadd(n)＝Asin(2πnk/N)+Asin(2π(n-1)k/N)＝2Acos(π/N)sin(2π(n-(1/2))k/N)的多位(例如c位)数字信号。在时域中，这个延迟的数字正弦信号理想地对应于x(t)＝2Acos(α/2)sin(ωt+α/2)，它是上述数学关系式等式1的和。图4B是说明这种关系的矢量相位图，其中矢量V1对应于相位为0的信号118，矢量V2对应于相位为2π/N的信号122，并且矢量V3(其为V1+V2之和)对应于相位为π/N的信号126。
项2cos(π/N)＝2cos(α/2)是一个数学常数，完全依赖于由一个采样延迟设置的所施加的相移α。然后，增益定标电路128可用于数学地将增益定标值g应用于相加后的数字正弦信号126，其中g＝1/(2cos(π/N))，以便抵消该常数并产生第二数字正弦信号130。在离散域中，从增益定标电路128输出的第二数字正弦信号130是形式为：xsin2(n)＝Asin(2π(n-(1/2))k/N)的多位(例如，c位)数字信号。第二数字正弦波信号130的可视表示如图4C所示，其中正弦波的样本由“+”表示(其中图4C仅示出从0→π/2的完整正弦波波形的四分之一的样本)。在时域中，该第二数字正弦信号理想地对应于x(t)＝Asin(ωt+α/2)，它等于上述数学定标运算等式2的输出项。
在这种情况下，Asin(ωt+α/2)的相移α/2项对应于延迟电路120基于时钟信号CLK提供的采样延迟的一半。这是重要的，因为它将第二数字正弦信号xsin2(n)的各个样本放置在第一数字正弦信号xsin1(n)的连续样本之间。图4D示出了这一点的可视化表示，第一数字正弦波的样本用“x”表示(也见图4A)，第二数字正弦波的样本用“+”表示(再次注意，图4D示出的样本仅为从0→π/2的整个正弦波波形的四分之一)。
第一数字正弦信号xsin1(n)和第二数字正弦信号xsin2(n)作为输入提供给2：1复用(MUX)电路132。MUX电路132的选择输入接收时钟信号CLK。因此，当时钟信号具有第一(例如，低)逻辑状态时，MUX电路132相应地操作以传递第一数字正弦信号xsin1(n)的样本(如图4所示的“x”样本)，并且当时钟信号具有第二(例如，高)逻辑状态时，MUX电路132进一步操作以传递第二数字正弦信号xsin2(n)的样本(如图4B所示的“+”样本)。在MUX电路132的输出处产生输出数字正弦信号134，并从第一数字正弦信号和第二数字正弦信号的采样的重复和交替选择中形成输出数字正弦信号134。在离散域中，输出数字正弦信号134是形式为：xout(m)＝Asin(2π(n-1)k/2N)＝Asin(π(n-1)k/N)的多位(例如，c位)数字信号；其中“2N”项表示正弦波的每个周期可用的样本数N的两倍(如图4D所示)。
电路110只需要包括使用数字信号处理电路111的延迟、加法和乘法(增益定标)操作，以便处理从sin/cos LUT 112输出的数字正弦信号，并通过产生两倍的采样来使可用频率分辨率加倍。这是在不增加存储在sin/cos LUT 112本身中的样本N的数量以及不增加用于sin/cos LUT 112的存储器的大小的情况下实现的。
电路110的数字信号处理电路111可以级联以实现频率分辨率的进一步加倍。这种级联电路配置的示例如图5所示。从第一级数字信号处理电路111(1)输出的数字正弦信号134(1)施加到产生数字正弦信号134(2)的第二级数字信号处理电路111(2)的输入。因为第一级数字信号处理电路111(1)响应于时钟信号CLK的正相位和负相位产生两倍的采样，所以第二级数字信号处理电路111(2)必须以频率为时钟信号CLK频率两倍的时钟信号CLK'工作。任何合适的时钟倍增电路都可以产生时钟CLK'。可选地，可以使用适当的时钟树电路来产生不同频率的两个时钟信号CLK和CLK'。此外，由于从第一级增加的频率分辨率和从第一级输出这些样本的增加的速率，第二级中的增益定标电路128必须应用增益定标值g'，其中g'＝1/(2cos(π/2N))。在离散域中，来自第二级的输出数字正弦信号134(2)是形式为：xout(m)＝Asin(2π(n-1)k/4N)＝Asin(π(n-1)k/2N)的多位(例如，c位)数字信号；其中，“4N”项表示由sin/cos LUT 112提供的样本数目N的四倍是可用的。
现在参考图6，其示出了根据另一实施例的用于数字正弦(正弦或余弦)发生器的数字信号处理电路211的框图。该实施例与图5的实施例类似，与图3的实施例相比，支持频率分辨率的进一步加倍。然而，只需要单频时钟CLK。
从sin/cos LUT接收表示具有特定基频fb的正弦的幅值的离散采样并以特定采样频率fs采样的离散数字值(参见图2)，作为第一数字正弦信号218，其速率由具有频率fclk的时钟信号CLK设置。在离散域中，第一数字正弦信号218是形式为：xsin1(n)＝Asin(2πnk/N)的多位(例如，c位)数字信号。第一数字正弦信号218被输入到由时钟信号CLK时钟控制的延迟电路220。延迟电路220对第一数字正弦信号218施加一个采样延迟(即，等于时钟信号CLK的一个周期的延迟)，以产生延迟的数字正弦信号222。在离散域中，从延迟电路220输出的延迟数字正弦信号222是形式为：xdly(n)＝Asin(2π(n-1)k/N)的多位(例如，c位)数字信号。
第一加法器电路224将第一数字正弦信号218和延迟的数字正弦信号222相加，以产生第一相加数字正弦信号226。在离散域中，从加法器电路224输出的第一相加数字正弦信号226是形式为：xadd1(n)＝Asin(2πnk/N)+Asin(2π(n-1)k/N)＝2Acos(π/N)sin(2π(n-(1/2))k/N)的多位(例如c位)数字信号。
项2cos(π/N)是数学常数，仅依赖于由一个采样延迟设置的所施加的相移。然后，可以使用第一增益定标电路228以数学方式将增益定标值g，其中g＝1/(2cos(π/N))，应用于相加后的数字正弦信号226，以便抵消该常数并产生第二数字正弦信号230。在离散域中，从增益定标电路228输出的第二数字正弦信号230是形式为：xsin2(n)＝Asin(2π(n-(1/2))k/N)的多位(例如，c位)数字信号。
第二加法器电路234将第一数字正弦信号218和第二正弦信号230相加，以产生第二相加数字正弦信号236。在离散域中，从第二加法器电路234输出的第二相加数字正弦信号236是形式为：xadd2(n)＝Asin(2πnk/N)+Asin(2π(n-(1/2)k/N)＝2Acos(π/2N)sin(2π(n-(1/4))k/N)的多位(例如c位)数字信号。
项2cos(π/2N)是数学常数，仅依赖于由一个采样延迟设置的所施加的相移。然后，第二增益定标电路238可用于数学地将增益定标值g'，其中g'＝1/(2cos(π/2N))，应用于第二相加数字正弦信号236，以便抵消该常数并产生第三数字正弦信号240。在离散域中，从增益定标电路238输出的第三数字正弦信号240是形式为：xsin3(n)＝Asin(2π(n-(1/4))k/N)的多位(例如，c位)数字信号。
第三加法器电路244将延迟的数字正弦信号222和第二正弦信号230相加，以产生第三相加数字正弦信号246。在离散域中，从第三加法器电路244输出的第三相加数字正弦信号246是形式为：xadd3(n)＝Asin(2π(n-1)k/N)+Asin(2π(n-(1/2)k/N)＝2Acos(π/2N)sin(2π(n-(3/4))k/N)的多位(例如c位)数字信号。
项2cos(π/2N)是数学常数，仅依赖于由一个采样延迟设置的所施加的相移。然后，第三增益定标电路248可用于数学地将增益定标值g'，其中g'＝1/(2cos(π/2N))，应用于第三相加数字正弦信号246，以便抵消该常数并产生第四数字正弦信号250。在离散域中，从增益定标电路248输出的第四数字正弦信号250是形式为：xsin4(n)＝Asin(2π(n-(3/4))k/N)的多位(例如，c位)数字信号。
然后，由时钟信号CLK时钟控制的选择电路252用于从延迟的数字正弦信号222(xdly(n))和第一数字正弦信号、第二数字正弦信号、第三数字正弦信号和第四数字正弦信号(xsin1(n)至xsin4(n))中重复和顺序地选择样本，以产生输出数字正弦信号254。在离散域中，输出数字正弦信号254是形式为：xout(m)＝Asin(2π(n-1)k/4N)的多位(例如，c位)数字信号；其中“4N”项表示正弦曲线的每个周期可用的样本数N的四倍。
在示例实施例中，选择电路252可包括接收第一数字正弦信号、第二数字正弦信号、第三数字正弦信号和第四数字正弦信号(xsin1(n)至xsin4(n))作为输入的4:1多路复用器电路。这个4:1多路复用器电路的选择输入接收时钟信号CLK和相移九十度的时钟信号CLK90。当时钟信号CLK具有第一(例如，低)逻辑状态并且相移时钟信号CLK90也具有第一逻辑状态时，多路复用电路操作以传递第四数字正弦信号xsin4(n)的样本。当时钟信号CLK具有第二(例如，高)逻辑状态并且相移时钟信号CLK90具有第一逻辑状态时，第二数字正弦信号xsin2(n)的样本由多路复用器电路传递。当时钟信号CLK具有第二逻辑状态并且相移时钟信号CLK90也具有第二逻辑状态时，多路复用器电路对第三数字正弦信号xsin3(n)进行采样。最后，当时钟信号CLK具有第一逻辑状态并且相移时钟信号CLK90具有第二逻辑状态时，第一数字正弦信号xsin1(n)的样本由多路复用电路传递。
虽然在附图和前述描述中已经详细地说明和描述了本发明，但这种说明和描述被认为是说明性的或示例性的，而不是限制性的；本发明不限于所公开的实施例。通过对附图、公开内容和所附权利要求的研究，本领域技术人员在实践所要求的发明时可以理解和实现对所公开的实施例的其他变化。

Claims (38)

1.一种数字电路，包括：
输入，被配置为接收第一数字正弦信号；
第一延迟电路，被配置为对所述第一数字正弦信号施加延迟，以产生第一延迟数字正弦信号；
第一加法器电路，被配置为将所述第一数字正弦信号加到所述第一延迟数字正弦信号，以产生第一相加数字正弦信号；
第一增益定标电路，被配置为将第一定标因子应用于所述第一相加数字正弦信号以产生第二数字正弦信号；以及
选择电路，被配置为从所述第一数字正弦信号和所述第二数字正弦信号中重复地选择样本，并且产生输出数字正弦信号。
2.根据权利要求1所述的数字电路，其中所述选择电路包括第一多路复用电路，所述第一多路复用电路被配置为从所述第一数字正弦信号和所述第二数字正弦信号中交替地选择样本，以输出作为所述输出数字正弦信号。
3.根据权利要求2所述的数字电路，其中所述多路复用器电路交替地以两倍于接收第一数字正弦信号的样本的速率的速率进行选择。
4.根据权利要求1所述的数字电路，其中所述第一延迟电路对所述第一数字正弦信号施加一个采样延迟。
5.根据权利要求1所述的数字电路，其中由所述第一延迟电路施加的所述延迟在所述第一数字正弦信号和所述第一延迟数字正弦信号之间提供第一相移，并且其中在所述第一数字正弦信号和所述第二数字正弦信号之间存在第二相移，所述第二相移等于所述第一相移的一半。
6.根据权利要求5所述的数字电路，其中所述第一数字正弦信号在一个正弦周期内具有N个样本，并且其中所述第一相移等于2π/N，并且所述第二相移等于π/N。
7.根据权利要求6所述的数字电路，其中所述第一增益是π/N的余弦的函数。
8.根据权利要求1所述的数字电路，其中所述第一增益是由所述第一延迟电路施加的所述延迟的相位角的余弦的函数。
9.根据权利要求1所述的数字电路，还包括：
第二延迟电路，被配置为对所述输出数字正弦信号施加延迟，以产生第二延迟数字正弦信号；
第二加法器电路，被配置为将所述输出数字正弦信号加到所述第二延迟数字正弦信号，以产生第二相加数字正弦信号；
第二增益定标电路，被配置为将第二定标因子应用于所述第二相加数字正弦信号以产生第三数字正弦信号；以及
另一选择电路，被配置为从所述输出数字正弦信号和所述第三数字正弦信号中重复地选择样本，并且产生另一输出数字正弦信号。
10.根据权利要求9所述的数字电路，其中所述另一选择电路包括多路复用电路，所述多路复用电路被配置为交替地从所述输出数字正弦信号和所述第三数字正弦信号中选择样本，以输出作为所述另一输出数字正弦信号。
11.根据权利要求9所述的数字电路，其中所述第二延迟电路对所述输出数字正弦信号施加一个采样延迟。
12.根据权利要求9所述的数字电路，其中由所述第二延迟电路施加的所述延迟在所述输出数字正弦信号和所述第二延迟数字正弦信号之间提供第三相移，并且其中在所述输出数字正弦信号与所述第三数字正弦信号之间存在第四相移，所述第四相移等于所述第三相移的一半。
13.根据权利要求12所述的数字电路，其中所述第一数字正弦信号在一个正弦周期内具有N个样本，其中所述输出数字正弦信号在所述一个正弦周期内具有2N个样本，并且其中所述第三相移等于4π/N，并且所述第四相移等于2π/N。
14.根据权利要求13所述的数字电路，其中所述第二增益是π/2N的余弦的函数。
15.根据权利要求9所述的数字电路，其中所述第二增益是由所述第二延迟电路施加的所述延迟的相位角的余弦的函数。
16.根据权利要求1所述的数字电路，还包括：
第二加法器电路，被配置为将所述第一数字正弦信号加到所述第二数字正弦信号，以产生第二相加数字正弦信号；
第二增益定标电路，被配置为将第二定标因子应用于所述第二相加数字正弦信号以产生第三数字正弦信号；
第三加法器电路，被配置为将所述第二数字正弦信号加到所述第一延迟数字正弦信号，以产生第三相加数字正弦信号；以及
第三增益定标电路，被配置为将第三定标因子应用于所述第三相加数字正弦信号以产生第四数字正弦信号；
其中所述选择电路被配置为从所有所述第一数字正弦信号、所述第二数字正弦信号、所述第三数字正弦信号和所述第四数字正弦信号中重复地选择样本，并且产生所述输出数字正弦信号。
17.根据权利要求16所述的数字电路，其中所述第二定标因子和所述第三定标因子相等。
18.根据权利要求16所述的数字电路，其中所述选择电路包括第一多路复用电路，所述第一多路复用电路被配置为从所述第一数字正弦信号至所述第四数字正弦信号中顺序地选择样本，以输出作为所述输出数字正弦信号。
19.根据权利要求18所述的数字电路，其中所述多路复用器电路以四倍于接收所述第一数字正弦信号的样本的速率的速率顺序地进行选择。
20.根据权利要求1所述的数字电路，其中所述第一数字正弦信号由正弦查找表LUT提供。
21.根据权利要求20所述的数字电路，其中所述第一数字正弦信号具有样本，并且其中所述LUT以由时钟信号设置的速率输出所述样本。
22.根据权利要求21所述的数字电路，其中所述第一延迟电路由所述时钟信号进行时钟控制。
23.根据权利要求21所述的数字电路，其中从所述第一数字正弦信号、所述第二数字正弦信号、所述第三数字正弦信号和所述第四数字正弦信号中重复选择样本是响应于所述时钟信号而进行的。
24.根据权利要求21所述的数字电路，其中所述第一数字正弦信号在一个正弦周期中具有N个样本，并且还包括调谐电路，所述调谐电路被配置为产生用于从所述LUT中选择所述N个样本的控制信号。
25.根据权利要求1所述的数字电路，其中所述数字信号处理电路是数字正弦波发生器。
26.一种正弦波发生器电路，包括：
输入，被配置为接收第一数字正弦信号，所述第一数字正弦信号具有对应于Asin(ωt)的时域表示；
处理电路，耦合到所述输入并且被配置为从所述第一数字正弦信号产生第二数字正弦信号，所述第二数字正弦信号具有对应于Asin(ωt+α/2)的时域表示；
其中α是等于所述第一数字正弦信号的一个采样的相移；以及
选择电路，具有第一输入和第二输入，所述第一输入和所述第二输入被配置为分别接收所述第一数字正弦信号和所述第二数字正弦信号，所述多路复用器电路被配置为重复和顺序地选择所述第一数字正弦信号和所述第二数字正弦信号的样本，以产生第三数字正弦信号。
27.根据权利要求26所述的正弦波发生器电路，其中所述处理电路被配置为处理所述第一数字正弦信号和所述第二数字正弦信号，以实现在所述时域中表示的以下数学表达式：
Figure FDA0003570291590000041
28.根据权利要求26所述的正弦波发生器电路，其中所述处理电路包括：
延迟电路，用于将所述第一数字正弦信号延迟一个采样；
加法器电路，被配置为将所述第一数字正弦信号加到所述延迟电路的输出；以及
增益定标电路，被配置为由作为2cos(α/2)的函数的定标因子对所述加法器电路的输出进行定标。
29.一种正弦波发生器电路，包括：
输入，被配置为接收第一数字正弦信号，所述第一数字正弦信号具有Asin(2πn/N)的离散域表示，其中n是样本的索引，并且N是一个正弦周期中的样本的总数；
处理电路，耦合到所述输入并且被配置为从所述第一数字正弦信号产生第二数字正弦信号，所述第二数字正弦信号具有对应于Asin(2π(n-(1/2))/N)的离散域表示；以及
选择电路，具有第一输入和第二输入，所述第一输入和所述第二输入被配置为分别接收所述第一数字正弦信号和所述第二数字正弦信号，所述多路复用器电路被配置为重复和顺序地选择所述第一数字正弦信号和所述第二数字正弦信号的样本，以产生第三数字正弦信号。
30.根据权利要求29所述的正弦波发生器电路，其中所述处理电路被配置为处理所述第一数字正弦信号和所述第二数字正弦信号，以实现在离散域中表示的以下数学表达式：
Figure FDA0003570291590000051
31.根据权利要求29所述的正弦波发生器电路，其中所述处理电路包括：
延迟电路，用于将所述第一数字正弦信号延迟一个采样；
加法器电路，被配置为将所述第一数字正弦信号加到所述延迟电路的输出；以及
增益定标电路，被配置为由作为2cos(π/N)的函数的定标因子对所述加法器电路的输出进行定标。
32.一种方法，包括：
接收第一数字正弦信号；
延迟所述第一数字正弦信号以产生延迟的数字正弦信号；
将所述第一数字正弦信号加到所述延迟的数字正弦信号，以产生相加的数字正弦信号；
对所述相加的数字正弦信号应用定标因子，以产生第二数字正弦信号；以及
从所述第一数字正弦信号和所述第二数字正弦信号中重复和顺序地选择样本，以产生第三数字正弦信号。
33.根据权利要求32所述的方法，其中选择是以接收所述第一数字正弦信号的样本的速率的两倍的速率执行的。
34.根据权利要求32所述的方法，其中延迟包括延迟一个采样。
35.根据权利要求31所述的方法，其中延迟包括在所述第一数字正弦信号和所述延迟的数字正弦信号之间施加第一相移，并且其中在所述第一数字正弦信号和所述第三数字正弦信号之间存在第二相移，所述第二相移等于所述第一相移的一半。
36.根据权利要求35所述的方法，其中所述第一数字正弦信号在一个正弦周期内具有N个样本，并且其中所述第一相移等于2π/N，并且所述第二相移等于π/N。
37.根据权利要求36所述的方法，其中所述定标因子是π/N的余弦的函数。
38.根据权利要求32所述的方法，其中所述定标因子是由延迟所述第一数字正弦信号而产生的延迟的相位角的余弦的函数。
CN202210320380.1A 2021-03-30 2022-03-29 高频分辨率数字正弦波发生器 Pending CN115145353A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163167858P 2021-03-30 2021-03-30
US63/167,858 2021-03-30
US17/673,214 US11689191B2 (en) 2021-03-30 2022-02-16 High frequency resolution digital sinusoid generator
US17/673,214 2022-02-16

Publications (1)

Publication Number Publication Date
CN115145353A true CN115145353A (zh) 2022-10-04

Family

ID=83406914

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210320380.1A Pending CN115145353A (zh) 2021-03-30 2022-03-29 高频分辨率数字正弦波发生器

Country Status (2)

Country Link
US (1) US11689191B2 (zh)
CN (1) CN115145353A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11689191B2 (en) * 2021-03-30 2023-06-27 Stmicroelectronics International N.V. High frequency resolution digital sinusoid generator

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4573070A (en) * 1977-01-31 1986-02-25 Cooper J Carl Noise reduction system for video signals
US5031131A (en) 1988-11-14 1991-07-09 Eaton Corporation Direct digital synthesizer
US4992743A (en) 1989-11-15 1991-02-12 John Fluke Mfg. Co., Inc. Dual-tone direct digital synthesizer
US4998072A (en) 1990-02-20 1991-03-05 John Fluke Mfg. Co., Inc. High resolution direct digital synthesizer
AU6339594A (en) 1993-06-09 1994-12-15 Alcatel N.V. Synchronized clock
US5459680A (en) 1993-10-20 1995-10-17 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method and apparatus for spur-reduced digital sinusoid synthesis
US5467294A (en) 1994-03-09 1995-11-14 Hu; Vince High speed, low power direct digital synthesizer
US6816555B2 (en) * 2000-02-18 2004-11-09 Sony Corporation Signal component demultiplexing apparatus, filter apparatus, receiving apparatus, communication apparatus, and communication method
US7047264B2 (en) * 2001-03-02 2006-05-16 Samsung Electronics Co., Ltd. Frequency converter
JP4109003B2 (ja) * 2002-01-21 2008-06-25 富士通株式会社 情報記録再生装置、信号復号回路及び方法
GB2399241B (en) 2003-03-06 2006-04-12 Ifr Ltd Improved waveform generation
US7327816B2 (en) 2003-12-23 2008-02-05 Teradyne Inc. High resolution synthesizer with improved signal purity
US7518894B2 (en) * 2005-03-31 2009-04-14 Silicon Laboratories Inc. Distributed power supply system having reassignable master
US7844650B2 (en) 2006-05-26 2010-11-30 Pmc Sierra Inc. Pulse output direct digital synthesis circuit
US7890562B2 (en) * 2006-09-29 2011-02-15 Teradyne, Inc. Sine wave generator with dual port look-up table
US8694569B2 (en) * 2007-09-18 2014-04-08 Pentomics, Inc. High-speed system having compensation for distortion in a digital-to-analog converter
TWI444837B (zh) * 2012-01-02 2014-07-11 Univ Nat Cheng Kung 固定係數型可變質數長度遞迴式離散傅立葉轉換之系統
KR20150070791A (ko) 2013-12-17 2015-06-25 삼성전기주식회사 정현파 생성 장치 및 방법, 그를 이용한 피에조 엑츄에이터 구동 시스템
US9407203B2 (en) 2014-01-07 2016-08-02 Quantumsine Acquisitions Inc. Combined amplitude-time and phase modulation
US9772972B2 (en) * 2014-07-17 2017-09-26 Syntropy Systems, Llc Generation of high-rate sinusoidal sequences
US11163022B2 (en) * 2015-06-12 2021-11-02 Allegro Microsystems, Llc Magnetic field sensor for angle detection with a phase-locked loop
US11092993B2 (en) 2018-06-18 2021-08-17 Stmicroelectronics International N.V. Digital sinusoid generator
US11689191B2 (en) * 2021-03-30 2023-06-27 Stmicroelectronics International N.V. High frequency resolution digital sinusoid generator

Also Published As

Publication number Publication date
US20220321111A1 (en) 2022-10-06
US11689191B2 (en) 2023-06-27

Similar Documents

Publication Publication Date Title
US6587862B1 (en) Apparatus and method for direct digital frequency synthesis
US20100194444A1 (en) Reduction of spurious frequency components in direct digital synthesis
CN115145353A (zh) 高频分辨率数字正弦波发生器
US7847177B2 (en) Digital complex tone generator and corresponding methods
JPS62183611A (ja) デイジタル正弦波発生器
US4835721A (en) Frequency synthesizer
JPS5941344B2 (ja) 位相変調波発生装置
TW201021427A (en) Direct digital frequency synthesizer and method for calculating coefficients
US6668029B1 (en) Methods and apparatus for implementing digital resampling circuits
JP2013135401A (ja) リサンプル処理装置およびそれを用いたデジタル変調信号発生装置およびリサンプル処理方法
US5198779A (en) Digital oscillator
JP3191895B2 (ja) Ｓｓｂ変調器
RU2149503C1 (ru) Цифровой синтезатор частот
TW202046647A (zh) 數位類比轉換器裝置和數位類比轉換方法
US5517156A (en) Digital phase shifter
CN114787742A (zh) 倍频直接数字合成器
US5157344A (en) Digital quadrature phase detector for angle modulated signals
KR100233828B1 (ko) 직접 디지털 주파수 합성기
Grana Frequency accuracy improvement in the Direct Digital Synthesis for the wave form generators
KR960014531B1 (ko) 디지탈 파형 발생기에 있어서 표본화 주파수 채배회로
JPH10294762A (ja) 送信装置
JP5424816B2 (ja) 周波数シンセサイザ
JP4254018B2 (ja) 波形生成装置および波形生成方法
KR0142261B1 (ko) 디지탈 정현파 발생방법 및 그 회로
Karpagavalli et al. Design of Direct Digital Frequency Synthesizer with the Technique of Segmenting in Quarter Wave

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination