JP4542935B2 - Ａ／ｄ変換装置 - Google Patents

Description

本発明は、アナログ信号をサンプリングしてデジタル信号に変換するＡ／Ｄ変換装置において、その変換特性を補正するための技術に関する。

アナログ信号をＡ／Ｄ変換器によりサンプリングしてデジタル信号に変換するＡ／Ｄ変換装置では、信号経路を含むＡ／Ｄ変換器の変換特性の理想変換特性に対する誤差により処理結果に誤差が生じる。

また、複数のＡ／Ｄ変換器を並列的に用いてアナログ信号をデジタル信号に変換する多チャネル型あるいはインタリーブ型のＡ／Ｄ変換装置の場合には、各Ａ／Ｄ変換器の変換特性の誤差だけでなく、Ａ／Ｄ変換器間の特性差により処理結果に誤差が生じる。

このようなＡ／Ｄ変換器の特性誤差をなくすために、従来では、基準信号をＡ／Ｄ変換装置に入力し、その基準信号に対するＡ／Ｄ変換器の出力に基づいて、変換特性誤差を補正するために必要な補正情報を求め、基準信号に代わって入力されたアナログ信号に対してＡ／Ｄ変換器が出力したデジタル信号を、補正情報に基づいて補正している。

例えば、次の特許文献１には、インタリーブ型のＡ／Ｄ変換装置に関し、その内部に設けられた信号発生器から正弦波信号を複数のＡ／Ｄ変換装置に入力して補正に必要な情報を求める技術が開示されている。

特開平６−１５２４１０号公報

上記補正処理は、校正用信号を入力したときに得られたＡ／Ｄ変換器の出力から装置全体の周波数特性を求め、理想の周波数特性に対する誤差を算出し、この誤差を相殺する周波数特性を有するフィルタにより行なうことができる。

例えば、Ａ／Ｄ変換装置の振幅誤差を理想値に対する比で表し、位相誤差を理想値に対する差で表したとき、図１９の（ａ）のように、振幅誤差が定義帯域内で１（つまり誤差なし）で、図１９の（ｂ）ように、位相誤差が定義帯域内で周波数が高くなるにつれて負側に増大する特性を持っている場合、補正のためのフィルタに要求される周波数特性は、図２０の（ａ）のように定義帯域で利得１となる振幅特性と、前記図１９の（ｂ）の特性の正負を反転させた特性、即ち、図２０の（ｂ）のように、定義帯域内で周波数が高くなるにつれて正側に増大する位相特性となる。

上記した図１９の（ａ）、（ｂ）の特性を有するＡ／Ｄ変換器に、例えば図２１の（ａ）に示すパルス信号Ｐを入力したとき、その出力は図２１の（ｂ）のように、立ち上がりと立ち下がりの初期に歪みのあるパルス信号となる。

そして、この歪みのあるパルス信号を前記図２０の（ａ）、（ｂ）の特性を有する理想的なフィルタに入力すれば、図２１の（ｃ）のように、入力したパルス信号と同一波形のパルス信号を得ることができる。

しかしながら、実際に補正のために使用できるフィルタの係数は有限であるため、完全な補正が行えない。例えば補正のために使用するフィルタのタップ数を５９とした場合、フィルタの出力には、図２２の（ａ）、（ｂ）のように、振幅一定であるべき部分に階段状の歪みが生じ、この歪みにより周波数スペクトラム上では元の信号に含まれていなかった多くのスプリアスが生じることになる。なお、図２１、２２の縦軸は振幅軸、横軸は時間軸であり、図２２の（ｂ）は、図２２の（ａ）の振幅軸を約１０倍に拡大した波形の一部を示している。

上記問題は、複数のＡ／Ｄ変換器で複数系列のアナログ信号に対するサンプリングを同期して行う多チャネル型のＡ／Ｄ変換装置、１系列のアナログ信号に対するサンプリングを複数のＡ／Ｄ変換器により異なるタイミングに行って、等価的に複数倍の速度でサンプリングを行うインタリーブ型のＡ／Ｄ変換装置についても同様に生じ、Ａ／Ｄ変換器毎に補正のためのハードウエアを設ける必要があるこれらのＡ／Ｄ変換装置では、より深刻な問題となる。

本発明は、この問題を解決して、小規模な構成で誤差の少ない変換特性を有するＡ／Ｄ変換装置を提供することを目的としている。

前記目的を達成するために、本発明の請求項１のＡ／Ｄ変換装置は、
アナログ信号をクロック信号に同期してサンプリングし、デジタル信号に変換するＡ／Ｄ変換器（２３）と、
異なる複数の周波数成分を含む校正用信号が入力されたときに前記Ａ／Ｄ変換器が所定期間出力するデジタル信号列に対してＦＦＴ演算処理を行い、前記校正用信号に含まれる各周波数成分の振幅と位相を求める振幅位相算出手段（５２）と、
前記振幅位相算出手段によって得られた振幅と位相の基準値に対する誤差の周波数特性を求める誤差特性算出手段（５３）と、
前記誤差特性算出手段によって得られた位相誤差の周波数特性に対し、その周波数の上限に近づく程誤差が０に近くなるように重み付けする重み付け手段（５４）と、
前記誤差特性算出手段によって得られた振幅誤差の周波数特性と、前記重み付け手段によって重み付け処理された位相誤差の周波数特性とに基づいて、前記振幅誤差と位相誤差を補正するためのフィルタ係数を求める係数算出手段（５５）と、
前記係数算出手段によって算出された係数を記憶する補正情報メモリ（３５）と、
前記校正用信号に代わって変換対象信号が入力されたときに前記Ａ／Ｄ変換器が出力するデジタル信号列に対し、前記補正情報メモリに記憶されている係数を用いてフィルタ処理を行う補正処理部（３０）とを備えている。

また、本発明の請求項２のＡ／Ｄ変換装置は、
アナログ信号を所定周期のクロック信号に同期してサンプリングし、デジタル信号に変換する複数ＮのＡ／Ｄ変換器（２３_０〜２３_Ｎ−１）と、
異なる複数の周波数成分を含む校正用信号が入力されたときに前記各Ａ／Ｄ変換器が所定期間出力するデジタル信号列に対してそれぞれＦＦＴ演算処理を行い、前記校正用信号に含まれる各周波数成分の振幅と位相を、前記Ａ／Ｄ変換器毎に求める振幅位相算出手段（５２）と、
前記振幅位相算出手段によって前記Ａ／Ｄ変換器毎に得られた振幅と位相の基準値に対する誤差の周波数特性を前記Ａ／Ｄ変換器毎に求める誤差特性算出手段（５３）と、
前記誤差特性算出手段によって前記Ａ／Ｄ変換器毎に得られた位相誤差の周波数特性に対し、その周波数の上限に近づく程誤差が０に近くなるように重み付けする重み付け手段（５４）と、
前記誤差特性算出手段によって得られた振幅誤差の周波数特性と、前記重み付け手段によって重み付け処理された位相誤差の周波数特性とに基づいて、前記振幅誤差と位相誤差を補正するためのフィルタ係数を前記各Ａ／Ｄ変換器毎に求める係数算出手段（５５）と、
前記係数算出手段によって算出された係数を記憶する補正情報メモリ（３５）と、
前記校正用信号に代わって変換対象信号が入力されたときに前記各Ａ／Ｄ変換器が出力するデジタル信号列に対し、前記補正情報メモリに記憶されている係数を用いてフィルタ処理をそれぞれ行い、前記振幅誤差および位相誤差を補正して出力する補正手段（３０）とを備えている。

また、本発明の請求項３のＡ／Ｄ変換装置は、請求項２記載のＡ／Ｄ変換装置において、
変換対象のアナログ信号を前記複数のＡ／Ｄ変換器に分配入力する信号分配器（２２）と、
前記複数のＡ／Ｄ変換器に対して、前記所定周期を前記Ａ／Ｄ変換器の数Ｎで除算して得られる時間差で前記クロック信号を所定順に且つ循環的に与えるサンプリング制御部（２４）とを有し、
前記校正用信号に含まれる各周波数成分は、前記クロック信号の周波数の１／２の前記複数Ｎ倍を上限とする帯域全体に分布し、且つ前記各Ａ／Ｄ変換器の処理によって前記クロック信号の周波数の１／２を上限とする帯域内に折り返されたときに互いに重ならないように設定されていることを特徴とする。

また、本発明の請求項４のＡ／Ｄ変換装置は、請求項３記載のＡ／Ｄ変換装置において、
前記補正手段は、
前記クロックを受けたＡ／Ｄ変換器が出力値を更新するタイミングに他のＡ／Ｄ変換器が変換処理をおこなったと仮定して得られるサンプル値をそれぞれ推定する複数の推定手段（３１_０〜３１_Ｎ−１）と、
前記推定手段毎にそれぞれ設けられ、各推定手段から出力されるサンプル値に対して、前記補正情報メモリに記憶されている係数に基づくフィルタリングをそれぞれ行なって、誤差補正されたサンプル値をそれぞれ出力する複数のイコライザ（３２_０〜３２_Ｎ−１）とにより構成されていることを特徴とする。

また、本発明の請求項５のＡ／Ｄ変換装置は、請求項１〜４のいずれかに記載のＡ／Ｄ変換装置において、
前記校正用信号を発生する信号発生器（２５）と、
変換対象の信号と前記校正用信号のいずれかを前記Ａ／Ｄ変換器に入力させるスイッチ（２１）とを備えていることを特徴としている。

このように、本発明は、Ａ／Ｄ変換器の位相誤差の周波数特性に対して、その上限周波数に近づく程誤差が小さくなるように重み付けをし、この重み付けした周波数特性を相殺するような周波数特性を有するフィルタ処理により、変換出力に対する補正を行っている。

このため、少ないタップ数のフィルタ処理で位相誤差による歪みを効果的に低減させることができ、小規模な構成で誤差の少ない変換処理が可能となる。

以下、図面に基づいて本発明の実施形態を説明する。
図１は、本発明を適用したインタリーブ方式のＡ／Ｄ変換装置２０の構成を示している。

図１において、入力端子２０ａに入力されるアナログの入力信号ｘ（ｔ）は、スイッチ２１を介して信号分配器２２に入力され、信号分配器２２により複数Ｎ本の信号経路に分岐されて、各分岐信号ｘ_０（ｔ）〜ｘ_Ｎ−１（ｔ）がＡ／Ｄ変換器２３_０〜２３_Ｎ−１にそれぞれ入力される。

また、サンプリング制御部２４は、周期Ｔｓ（周波数Ｆｓ）でＴｓ／Ｎ時間ずつ位相がシフトしたサンプリング用のクロックＣ_０〜Ｃ_Ｎ−１をそれぞれＡ／Ｄ変換器２３_０〜２３_Ｎ−１に与えて、そのクロックに同期したサンプリングを各Ａ／Ｄ変換器２３_０〜２３_Ｎ−１で行わせる。

一方、スイッチ２１には、校正用信号ｒ（ｔ）を発生する信号発生器２５が接続されており、スイッチ２１の切り換えにより、入力端子２０ａから入力された入力信号ｘ（ｔ）と信号発生器２５から出力された校正用信号ｒ（ｔ）のいずれかが選択されて信号分配器２２へ入力される。

なお、入力端子２０ａとスイッチ２１の間、信号発生器２５とスイッチ２１の間および信号分配器２２とスイッチ２１の間には、スイッチ２１によるインピーダンスの乱れを抑えるための減衰器２６ａ〜２６ｃがそれぞれ挿入されている。

これらの減衰器２６ａ〜２６ｃの減衰量は数ｄＢ〜１０数ｄＢ程度で、通過信号を減衰させる不利さはあるが、スイッチ２１の不整合による反射成分を大きく抑圧して、入力信号ｘ（ｔ）および校正用信号ｒ（ｔ）に対する変換処理を安定に且つ再現性よく行わせる。

信号発生器２５は、異なる複数の周波数成分を同時に含む信号を校正用信号として発生するものであり、より具体的にいえば、矩形波信号、あるいは複数の正弦波信号を合成して得られる正弦波合成信号を発生する。

この校正用信号に含まれる複数Ｍの周波数成分として要求される条件は、サンプリング周波数ＦｓのＮ／２倍を上限とするＡ／Ｄ変換装置２０全体としての入力周波数帯域の特性を調べるため、その周波数帯域全体にほぼ均等に分布する必要がある。

また、これらの周波数成分のうち、周波数Ｆｓ／２を超える周波数成分については、周波数Ｆｓ／２を上限とする帯域内に折り返されるが、その折り返されたときの周波数が他の成分と一致してしまうと解析を正しく行えない。

したがって、校正用信号に含まれる各周波数成分について要求されるもう一つの条件は、各Ａ／Ｄ変換器２３_０〜２３_Ｎ−１でのサンプリングにより周波数Ｆｓ／２を上限とする帯域内に折り返されたときの周波数が互いに異なることである。

このような条件を満たす周波数成分の組は無限に存在するが、ここでは、信号発生器２５の構成を容易にするために、周波数間隔が一定の信号成分を用いる場合について説明する。

例えば、Ｎ＝８で、図２の（ａ）に示すように、サンプリング周波数Ｆｓの４（＝Ｎ／２）倍を上限とする周波数帯域内に、周波数Ｆｓ／２に対してΔＦだけ低い周波数Ｆｐを最低周波数とし、その整数倍の周波数２Ｆｐ、……、８Ｆｐの成分１〜８（図で丸付き数字で表す：以下同様）が含まれる校正用信号ｒ（ｔ）を考える。なお、ここでは各成分のレベルが等しいものとする。

これらの成分のうち、周波数Ｆｓ／２より低い周波数Ｆｐの成分１は、各Ａ／Ｄ変換器において、図２の（ｂ）のように、そのまま周波数Ｆｓ／２よりΔＦだけ低い位置の信号成分１′としてＡ／Ｄ変換処理される。

また、周波数Ｆｓ／２より高く周波数Ｆｓより低い周波数２Ｆｐの成分２は、各Ａ／Ｄ変換器において、図２の（ｂ）のように周波数Ｆｓを周波数０の位置として周波数Ｆｓ／２以下の帯域に反転して折り返され、周波数Ｆｓとの差に等しい周波数２ΔＦの信号成分２′として変換処理される。

さらに、周波数Ｆｓより高く周波数３Ｆｓ／２より低い周波数３Ｆｐの成分３は、周波数Ｆｓを周波数０の位置として周波数Ｆｓ／２以下の帯域にそのまま折り返され、周波数Ｆｓとの差に等しい周波数（即ち周波数Ｆｓ／２より３ΔＦ低い周波数）の信号成分３′として変換処理される。

以下同様に、Ｆｐの偶数倍の周波数成分４、６、８は、それぞれ周波数２Ｆｓ、３Ｆｓ、４Ｆｓを周波数０の位置として周波数Ｆｓ／２以下の帯域内に反転して折り返され、それぞれ周波数２Ｆｓ、３Ｆｓ、４Ｆｓとの差に等しい周波数４ΔＦ、６ΔＦ、８ΔＦの信号成分４′、６′、８′として変換処理され、Ｆｐの奇数倍の周波数成分５、７は、それぞれ周波数２Ｆｓ、３Ｆｓを周波数０の位置として周波数Ｆｓ／２以下の帯域内で、それぞれ周波数２Ｆｓ、３Ｆｓとの差に等しい周波数、即ち、周波数Ｆｓ／２よりそれぞれ５ΔＦ、７ΔＦだけ低い周波数成分５′、７′として変換処理される。

ここで、例えば、Ｆｓ／２がΔＦに等しいとき、奇数番目の成分１′、３′、……、７′は周波数０の位置で重なり、偶数番目の成分２′、４′、……、８′は周波数Ｆｓ／２の位置で重なる。

また、Ｆｓ／２が３ΔＦに等しいとすると、成分１′、２′、４′、５′、７′、８′
が周波数Ｆｓ／３の位置で重なり、成分３′、６′が周波数０の位置で重なる。

以下同様の検証を行うことで、Ｆｓ／２がΔＦの整数倍に等しいという条件の基では、ＦｓのＮ／２倍を上限とする帯域内に入る信号成分の数が８の場合、Ｆｓ／２がΔＦの８以上の偶数倍か、１７以上の奇数倍であれば、周波数Ｆｓ／２以下の帯域内に折り返された各成分１′〜８′の周波数が全て異なることが判る。

これを一般化すれば、Ｆｓ／２がΔＦの整数倍に等しいという条件の基で、ＦｓのＮ／２倍を上限とする帯域内に入る信号成分の数がｎのとき、Ｆｓ／２がΔＦのｎ以上の偶数倍か、２ｎ−１以上の奇数倍であれば、周波数Ｆｓ／２以下の帯域内に折り返されたｎ個の成分の周波数は、互いに重ならないと言える。

上記条件を満たす校正用信号ｒ（ｔ）を生成する信号発生器２５の構成としては、図３に示すように、複数Ｍの正弦波発生器２７_０〜２７_Ｍ−１がそれぞれ出力する周波数Ｆｐ、２Ｆｐ、３Ｆｐ、……、ＭＦｐの正弦波信号ｒ_０〜ｒ_Ｍ−１を加算合成器２８によって加算合成することで得られる。

また、上記のような逓倍関係にある複数の信号成分を含む信号をより簡単な構成で発生させるためには、図４の（ａ）に示すように、幅Ｗｐで、周期Ｔｐ（＝１／Ｆｐ）のパルス信号を用いることができる。

このパルス信号には、図４の（ｂ）のように、周波数Ｆｐの基本波成分と、周波数２Ｆｐ、３Ｆｐ、……の各高調波成分が含まれており、単一のパルス信号源で上記の複数の周波数成分を含む校正用信号を生成することができる。

ただし、図４の（ｂ）に示しているように、パルス信号に含まれる各周波数成分のレベルは、１／Ｗｐの周波数間隔で０となる周期性を有し、徐々に減衰する。

上記した校正用信号に含まれる周波数成分としては、レベルが極端に小さくなるとＳ／Ｎが低下して解析を正しく行うことができなくなるので、ある程度の大きさが必要であり、そのレベル差が少ないことが望ましい。

さらに、上記のような高調波を用いた場合、サンプリング周波数ＦｓのＮ／２倍を上限とする装置全体の入力周波数帯域を超える高次の高調波成分も存在し、しかもその帯域内の周波数成分のレベルが大きく且つレベル差が少なくしようとすると、帯域外の高次の高調波成分のレベルも必然的に大きくなる。

よって理想的には、この帯域外の高次の高調波の折り返し成分が、帯域内の折り返し成分（所望の信号成分）の周波数と重ならないことが望ましい。

この帯域外の高調波成分のうち、ＮＦｓ／２から十分離れた周波数のものは帯域制限用のフィルタで大きく抑圧できるが、ＮＦｓ／２に近いものはフィルタによる大きな抑圧効果は期待できない。したがって、現実的には、レベル差が所定以上あるものについては、周波数の重なりを許容するか、その周波数の成分を除外して補正情報を求める必要がある。

一方、各Ａ／Ｄ変換器２３_０〜２３_Ｎ−１から出力されるデジタル信号列Ｘ_０〜Ｘ_Ｎ−１は、補正処理部３０に入力される。

補正処理部３０は、補正情報メモリ３５に予め記憶されている補正情報にしたがって、デジタル信号列Ｘ_０〜Ｘ_Ｎ−１に対して同一特性のＡ／Ｄ変換処理が行われたときと等しい結果が得られるような所定の補正処理を行い、補正されたデジタル信号列ｙ_０〜ｙ_Ｎ−１を信号切換器３７に出力する。

ここで、補正処理方法は、Ａ／Ｄ変換装置２０に要求される精度に応じた任意の処理を行うことができるが、具体的な例としては、全ての処理経路の振幅特性、位相特性を均一化する（例えば一つの処理経路の特性に他の全ての処理経路の特性を合わせる）ためにデジタルフィルタによるフィルタリング処理を行う。この場合、補正に必要な情報はデジタルフィルタのフィルタ係数であり、補正情報メモリ３５には、各Ａ／Ｄ変換器２３_０〜２３_Ｎ−１から出力されるデジタル信号列Ｘ_０〜Ｘ_Ｎ−１に対して行うフィルタリング処理のフィルタ係数が記憶される。

この補正処理部３０によって補正されたデジタル信号列ｙ_０〜ｙ_Ｎ−１を受けた信号切換器３７は、補正処理に必要な時間だけ遅延したタイミングで、デジタル信号列ｙ_０〜ｙ_Ｎ−１を順次選択して、時系列のデジタル信号列Ｙ（ｎ）として一系列に出力する。

制御部４０は、入力信号ｘ（ｔ）に対するＡ／Ｄ変換処理が要求されている期間は、スイッチ２１を入力端子２０ａ側に接続して、入力信号ｘ（ｔ）を信号分配器２２へ入力させて、前記補正処理されたデジタル信号列ｙ_０〜ｙ_Ｎ−１が時系列に並んだデジタル信号列Ｙ（ｎ）を出力端子２０ｂから出力させる。なお、この動作中、制御部４０は、信号発生器２５の発振動作を停止させて、校正用信号ｒ（ｔ）がスイッチ２１から信号分配器２２側へリークするのを防いでいる。

そして、外部からの指示あるいは予め決められたスケジュールにしたがって校正が要求されると、制御部４０は、スイッチ２１を信号発生器２５側に接続して、校正用信号ｒ（ｔ）を信号分配器２２に入力させる。

この校正用信号ｒ（ｔ）は、入力信号ｘ（ｔ）の場合と同様に、各Ａ／Ｄ変換器２３_０〜２３_Ｎ−１でＡ／Ｄ変換され、その校正用信号ｒ（ｔ）に含まれる各周波数成分が、前記したように、周波数Ｆｓ／２を上限とする帯域内に折り返される。

補正情報算出部５０は、校正の指示を受けると、校正用信号ｒ（ｔ）に対して各Ａ／Ｄ変換器２３_０〜２３_Ｎ−１が所定期間に出力するデジタル信号列Ｘ_０〜Ｘ_Ｎ−１に基づいて、補正に必要な情報を算出する。

図５は補正情報算出部５０の構成を示している。図５において、振幅位相算出手段５２は、校正用信号ｒ（ｔ）に対して各Ａ／Ｄ変換器２３_０〜２３_Ｎ−１が所定期間に出力するデジタル信号列Ｘ_０〜Ｘ_Ｎ−１を内部のメモリ（図示せず）に記憶し、その記憶したデジタル信号列に対してそれぞれＦＦＴ演算処理を行い、校正用信号に含まれる各周波数成分の振幅と位相をＡ／Ｄ変換器毎に求める。

例えば、周波数Ｆｓ／２を上限とする帯域内に折り返された複数の周波数成分（前記１′〜８′）について振幅Ｖ_０（１）〜Ｖ_０（８）、Ｖ_１（１）〜Ｖ_１（８）、……、Ｖ_Ｎ−１（１）〜Ｖ_Ｎ−１（８）および位相（初期位相）Φ_０（１）〜Φ_０（８）、Φ_１（１）〜Φ_１（８）、……、Φ_Ｎ−１（１）〜Φ_Ｎ−１（８）をスペクトラム解析によりそれぞれ求める。

誤差特性算出手段５３は、振幅位相算出手段５２によってＡ／Ｄ変換器毎に得られた振幅と位相のうち、前記各周波数成分について基準値に対する振幅と位相の誤差を求め、補間処理によりその周波数特性を求める。

例えば、Ａ／Ｄ変換器２３_０の出力に対するスペクトラム解析で得られた各周波数成分１′〜８′の振幅Ｖ_０（１）〜Ｖ_０（８）をそれぞれ基準とする振幅誤差（振幅比）を次のように求める。

ΔＶ（１，１）＝Ｖ_１（１）／Ｖ_０（１）
ΔＶ（１，２）＝Ｖ_１（２）／Ｖ_０（２）
…………
ΔＶ（１，８）＝Ｖ_１（８）／Ｖ_０（８）
ΔＶ（２，１）＝Ｖ_２（１）／Ｖ_０（１）
ΔＶ（２，２）＝Ｖ_２（２）／Ｖ_０（２）
…………
ΔＶ（２，８）＝Ｖ_２（８）／Ｖ_０（８）
…………
ΔＶ（Ｎ−１，１）＝Ｖ_Ｎ−１（１）／Ｖ_０（１）
ΔＶ（Ｎ−１，２）＝Ｖ_Ｎ−１（２）／Ｖ_０（２）
…………
ΔＶ（Ｎ−１，８）＝Ｖ_Ｎ−１（８）／Ｖ_０（８）

また、位相については、Ａ／Ｄ変換器２３_０の出力に対するスペクトラム解析で得られた各周波数成分１′〜８′の位相Φ_０（１）〜Φ_０（８）をそれぞれ基準とし、前記サンプリングタイミング差に相当する位相分θ_ｉ（ｊ）を除いたあとの差分を次のように求める。

ΔΦ（１，１）＝Φ_１（１）−Φ_０（１）−θ_１（１）
ΔΦ（１，２）＝Φ_１（２）−Φ_０（２）−θ_１（２）
…………
ΔΦ（１，８）＝Φ_１（８）−Φ_０（８）−θ_１（８）
ΔΦ（２，１）＝Φ_２（１）−Φ_０（１）−θ_２（１）
ΔΦ（２，２）＝Φ_２（２）−Φ_０（２）−θ_２（２）
…………
ΔΦ（２，８）＝Φ_２（８）−Φ_０（８）−θ_２（８）
…………
ΔΦ（Ｎ−１，１）＝Φ_Ｎ−１（１）−Φ_０（１）−θ_Ｎ−１（１）
ΔΦ（Ｎ−１，２）＝Φ_Ｎ−１（２）−Φ_０（２）−θ_Ｎ−１（２）
…………
ΔΦ（Ｎ−１，８）＝Φ_Ｎ−１（８）−Φ_０（８）−θ_Ｎ−１（８）

このようにして各周波数成分の位相と振幅の基準に対する誤差を求め、これを補間処理することにより、例えば図６の（ａ）、（ｂ）のような周波数特性が得られる。

図６（ａ）において、Ｖｅ０は基準の振幅誤差の周波数特性、Ｖｅ１〜Ｖｅ７は、各Ａ／Ｄ変換器２３_１の〜２３_７の信号経路についての基準に対する振幅誤差の周波数特性である。また、図６の（ｂ）において、φｅ０は基準の位相誤差の周波数特性、φｅ１〜φｅ７は、各Ａ／Ｄ変換器２３_１の〜２３_７の信号経路についての基準に対する位相誤差の周波数特性である。なお、横軸のｋは周波数の算出ポイントであり、その上限はＮ・Ｆｓ／２に相当している。

重み付け手段５４は、誤差特性算出手段５３によってＡ／Ｄ変換器毎に得られた位相誤差の周波数特性に対し、その周波数の上限に近づく程誤差が０に近くなるように重み付け処理する。例えば、図７の（ａ）に示すコサインテーパ窓関数を用いて重み付け処理をし、位相誤差の周波数特性を図７の（ｂ）のように補正する。なお、重み付け処理に用いる関数はコサインテーパ窓だけでなく、円弧関数、負の傾きの直線関数、階段関数等であってもよい。

係数算出手段５５は、誤差特性算出手段５３によって得られた振幅誤差の周波数特性と、重み付け手段５４によって重み付け処理された位相誤差の周波数特性とに基づいて、その振幅誤差と位相誤差を補正するためのフィルタ係数をＡ／Ｄ変換器毎に求め、補正情報メモリ３５に記憶する。

即ち、図６の（ａ）の振幅誤差の周波数特性と図７の位相誤差の周波数特性についての逆特性を図８の（ａ）、（ｂ）のように求め、その周波数特性を逆ＦＦＴ演算してインパルス応答を求め、必要精度のタップ数で切り出し、フィルタリング処理で用いるフィルタ係数とする。

なお、この際必要に応じて補間処理を行い、インパルス応答の算出に必要なデータ数を確保するが、前記したように、位相誤差の周波数特性に対して重み付けしているので、各Ａ／Ｄ変換器の信号経路について、図９の（ａ）のように、収束が早いインパルス応答が得られ、少ないタップ数（例えば２５）で十分な補正処理が可能となる。

図９の（ｂ）は、位相誤差に重み付け処理をしない場合に得られるインパルス応答であり、このように裾が高い値で広がっていて収束が遅いため、少ないタップ数（例えば２５で）切り出した場合、その打ち切りによる誤差が大きく補正処理が不十分となり、精度の高いＡ／Ｄ変換処理が行えない。

このようにして得られたＡ／Ｄ変換器毎の係数が補正情報メモリ３５に記憶されてから、制御部４０により、スイッチ２１が入力端子２０ａ側に切り換えられ、変換対象のアナログ信号ｘ（ｔ）が入力され、アナログ信号ｘ（ｔ）に対する各Ａ／Ｄ変換器の出力が補正手段３０に入力される。

補正手段３０は、補正情報メモリ３５に記憶されている各信号経路についての係数を用いてフィルタリング処理を行う。なお、前記したように、Ａ／Ｄ変換器２３_０の信号経路を基準とした場合、このＡ／Ｄ変換器２３_０の出力に対しては、フィルタリングのタップ数分の遅延処理を行って出力すればよい。

また、基準の信号経路を理想特性の信号経路とする、即ち、全帯域に渡って振幅誤差０、位相誤差０の理想特性を基準とする場合には、Ａ／Ｄ変換器２３_０を含めて全ての信号経路について、その基準に対する誤差の周波数特性を求めて、位相誤差に対して全同様に重み付け処理を行ってからフィルタ係数を求めればよい。

また、サンプリングクロックの位相誤差は、上記算出された位相誤差に定常的に含まれることになるので、サンプリング制御部２４から出力されるサンプリングクロックの位相を補正できるように構成し、上記算出された位相誤差内の定常誤差が最小となるようにサンプリングクロックの移相量を補正制御した上で、前記したデジタルフィルタのフィルタ係数を決定することもできる。

このように実施形態のＡ／Ｄ変換装置２０では、位相誤差の周波数特性に対して、その周波数の上限に近づく程誤差が０に近くなるように重み付け処理してから、インパルス応答を求め、補正に必要なフィルタ係数を算出しているので、少ないタップ数で十分に精度の高い補正処理を行うことができる。

上記実施形態では、補正処理部３０において各信号経路の特性を等価にするための処理（イコライズ処理）について説明したが、別の方法として、複数のＡ／Ｄ変換器から出力されるサンプル値および前記補正のための係数に基づいて、サンプリングクロックを受けたＡ／Ｄ変換器がサンプル値を更新するタイミングに他のＡ／Ｄ変換器が変換処理をおこなったと仮定して得られるサンプル値を推定する方法が考えられる。この推定処理も各信号経路の周波数特性を均一化していることになり、補正処理として含むことができる。

先ず、上記の補正処理の前提となる技術について説明する。
始めに、前記したＮ個のＡ／Ｄ変換器２３のうちの任意のものを基準Ａ／Ｄ変換器と定め、各Ａ／Ｄ変換器毎に、入力端子２０ａからＡ／Ｄ変換器までの入力特性や変換特性およびサンプリング系の位相誤差特性をまとめて周波数特性を算出し、その各周波数特性と基準のＡ／Ｄ変換器についての周波数特性との差を求めて、これをミスマッチ特性と定義する。

また、入力信号ｘ（ｔ）は、Ｎ個のＡ／Ｄ変換器を用いて実現する高速サンプリング周波数をＦｓ′（＝Ｎ・Ｆｓ）としたとき、０〜Ｆｓ′／２で帯域制限されているとする。

次に、各ミスマッチ特性を有するミスマッチ回路をそれぞれのＡ／Ｄ変換器の前段に挿入し、その周波数特性をＨ_ｉ（ω）（ｉ＝０，１，…，Ｎ−１）と定義し、さらに、各ミスマッチ特性Ｈ_ｉ（ω）をキャンセルする仮想等価器のイコライズ特性Ｇ_ｉ（ω）を定義する。

ここで、入出力信号が０〜Ｆｓ′の周波数範囲に帯域制限されている条件下で、連続システムをサンプリング周期Ｔｓ′（＝１／Ｆｓ′）で表される離散システムに置き換えた場合に、ミスマッチ特性Ｈ_ｉ（ω）およびイコライズ特性Ｇ_ｉ（ω）と等価な入出力特性を示すミスマッチ特性Ｈ_ｉ ^＊（ω）およびイコライズ特性Ｇ_ｉ ^＊（ω）を考え、これらの特性に対応するインパルス応答ｈ_ｉ，ｕおよびｇ_ｉ，ｋを次式によって算出する。なお、インパルス列の長さｕおよびｋは、必要精度で加減する。

Ｇ_ｉ ^＊（ω）＝１／Ｈ_ｉ ^＊（ω） ……（１）
ｈ_ｉ，ｕ＝Ｆ^−１｛Ｈ_ｉ ^＊（ω）｝ ……（２）
ｇ_ｉ，ｋ＝Ｆ^−１｛Ｇ_ｉ ^＊（ω）｝ ……（３）
ただし、ｉ＝０，１，…，Ｎ
記号Ｆ^−１は、離散フーリエ逆変換演算を示す

ここで、Ａ／Ｄ変換器２３_０を基準として、図１０の等価回路について考察する。
各Ａ／Ｄ変換器２３_１〜２３_Ｎ−１は、基準のＡ／Ｄ変換器２３_０に対するミスマッチ成分がミスマッチ回路特性に換算されているので、図１０の等価回路に示すように、入力信号ｘ（ｔ）を基準のＡ／Ｄ変換器２３_０の変換特性１１０で離散システムに変換した信号ｘ（ｎ）を、各Ａ／Ｄ変換器についてのミスマッチ回路１１２_０〜１１２_Ｎ−１に通過させた後に、誤差が無い理想Ａ／Ｄ変換器１３０_０〜１３０_Ｎ−１でＡ／Ｄ変換した場合と等価である。

さらに、各理想Ａ／Ｄ変換器１３０_０〜１３０_Ｎ−１から順次出力されるデジタル値は、それぞれ仮想等価器１３１_０〜１３１_Ｎ−１に入力され、個々のＡ／Ｄ変換器毎に定義されたイコライザ（インパルス応答ｇ_ｉ，ｋで定義される）で等価処理を実施した後、各仮想等価器１３１_０〜１３１_Ｎ−１からサンプル値Ｙ（ｎ）として出力されることになる。

なお、以下では説明を簡単化するために、基準のＡ／Ｄ変換特性１１０は、入力信号をそのまま出力に伝送しているものとするが、必要に応じてこの特性を補正してもよい。

上記等価回路において、各ミスマッチ回路１１２_０〜１１２_Ｎ−１の周波数特性を表すインパルス列の長さｕを等しくＵで表せば、理想Ａ／Ｄ変換器１３０_０〜１３０_Ｎ−１の入力ｘ_ｉ，ｎは、次式で表される。

ｘ_ｉ，ｎ＝_ｕΣｘ（ｎ−ｕ）・ｈ_ｉ，ｕ ……（４）
ただし、ｉ＝０，１，…，Ｎ−１
記号_ｕΣは、ｕ＝−（Ｕ−１）〜（Ｕ−１）までの総和を示す

ここで、各Ａ／Ｄ変換器２３_０〜２３_Ｎ−１のサンプリングタイミングと理想Ａ／Ｄ変換器１３０_０〜１３０_Ｎ−１のサンプリングタイミングを等しくすれば、理想Ａ／Ｄ変換器１３０_０〜１３０_Ｎ−１は、入力された値ｘ_ｉ，ｎを周期ＴでＡ／Ｄ変換処理した後、各Ａ／Ｄ変換器のサンプリングタイミングに合わせてサンプル値を仮想等価器１３１_０〜１３１_Ｎ−１に出力するから、理想Ａ／Ｄ変換器１３０_０がＰ番目のサンプル値を出力するとすれば、ｎ番目に出力されるサンプル値は次式で表されるＪ（ｎ）番目の理想Ａ／Ｄ変換器から出力されることになる。

ｘ_{Ｊ（ｎ），ｎ}＝_ｕΣｘ（ｎ−ｕ）・ｈ_{Ｊ（ｎ），ｕ}…… （５）
記号_ｕΣは、ｕ＝−（Ｕ−１）〜（Ｕ−１）までの総和を示す

ここで、Ｊ（ｎ）は、Ｎを法とする正の値であり、
Ｊ（ｎ）＝ｎ−Ｐ ｍｏｄ（Ｎ）
と表す。

即ち、個々の理想Ａ／Ｄ変換器は、入力された値ｘ_ｉ，ｎに対して、Ｎ個おきにデータを仮想等価器に出力することになる。

今、仮に理想Ａ／Ｄ変換器がＴｓ′毎にサンプル値を出力することにすれば、ミスマッチ回路から出力される値ｘ_ｉ，ｎが、仮想等価器にそのまま入力されることになり、仮想等価器内部の対応するイコライザは、定義によりミスマッチ回路の特性を補正するように働くから、ミスマッチ回路およびイコライザの計算上の遅延が０となるように係数を定めれば、入力した値ｘ（ｎ）と同じ値のサンプル値Ｙ（ｎ）がＮ個の仮想等価器１３１_０〜１３１_Ｎ−１から出力されることになる。

理想Ａ／Ｄ変換器がＴｓ′毎にサンプル値を出力したと仮定したときに、仮想等価器１３１_０〜１３１_Ｎ−１内部のイコライザによる処理は、対応するＡ／Ｄ変換器毎に定められるイコライザのインパルス応答ｇ_ｉ，ｋを用いて次式で定められる。

Ｙ（ｎ）＝_ｋΣｘ_{Ｊ（ｎ），ｎ−ｋ}・ｇ_{Ｊ（ｎ），ｋ} ……（６）
ただし、Ｋはイコライザのインパルス列の長さを示し、記号_ｋΣは、ｋ＝−（Ｋ−１）〜Ｋ−１までの総和を示す

ここで上式（６）が成立するためには、ｘ_{Ｊ（ｎ），ｎ−ｋ}について、ｋ＝−（Ｋ−１）〜Ｋ−１に対して全ての値が必要であるが、実際の各Ａ／Ｄ変換器は、前記したように、Ｎ個おきの値しか出力できない。

そこで、他のＡ／Ｄ変換器のサンプル値を用いて、イコライズに必要なサンプル値を推定し、その後に式（６）の等価演算処理を行う。

さらに、各仮想等価器１３１_０〜１３１_Ｎ−１が算出したｎ番目の出力候補のうち、最も誤差が少なくなるＪ（ｎ）番目（演算による遅延を０とした場合）の仮想等価器からの出力をサンプル値Ｙ（ｎ）として出力する。

ここで、Ｊ（ｎ）番目のＡ／Ｄ変換結果を推定するために、Ｊ（ｎ）番目以外のＡ／Ｄ変換出力
ｘ_{Ｊ（ｎ−ｒ），ｎ−ｒ−ｋ}
ただし、ｒ≠ｑ×Ｎ（ｑ：０，±１，±２，…）
の場合について考察する。

この場合、ｎ−ｒ番目の値をもっているのは、（ｎ−ｒ−Ｐ） ｍｏｄ（Ｎ）番目のＡ／Ｄ変換器であり、定義によりｎ−ｒ番目の入力値ｘ（ｎ−ｒ）は、イコライズされた出力値Ｙ（ｎ−ｒ）と等しい値であるから、次式が成り立つ。

ｘ（ｎ−ｒ）＝Ｙ（ｎ−ｒ）
＝_ｋΣｘ_{Ｊ（ｎ−ｒ），ｎ−ｒ−ｋ}・ｇ_{Ｊ（ｎ−ｒ），ｋ} ……（７）
ただし、記号_ｋΣは、ｋ＝−（Ｋ−１）〜Ｋ−１までの総和を示す

また、式（４）において、理想Ａ／Ｄ変換器がサンプリングタイミングをずらし、Ｊ（ｎ）番目のＡ／Ｄ変換器がｎ−ｒ番目のサンプリングを行なったと仮定して得られる推定サンプル値ｘ_{Ｊ（ｎ），ｎ−ｒ}は、以下のように得られる。

ｘ_{Ｊ（ｎ），ｎ−ｒ}＝_ｕΣｘ（ｎ−ｒ−ｕ）・ｈ_{Ｊ（ｎ），ｕ} ……（８）
ただし、記号_ｕΣは、ｕ＝−（Ｕ−１）〜Ｕ−１までの総和を示す

上記式（８）に式（７）を代入すれば、推定サンプル値ｘ_{Ｊ（ｎ），ｎ−ｒ}が得られ、その得られた推定サンプル値に対して前記式（６）の処理を行うことで、Ｎ個のＡ／Ｄ変換器による出力値ｙ（ｎ）を得ることができる。

図１１は、上記前提技術に基づく補正処理を行う場合の構成（入力部は省略）を示すものであり、補正処理部３０は、Ｎ個の推定手段３１_０〜３１_Ｎ−１とイコライザ３２_０〜３２_Ｎ−１によって構成されている。また、補正情報メモリ３５は、ＡＤ特性テーブル３５ａイコライザ係数テーブル３５ｂによって構成されている。

各Ａ／Ｄ変換器２３_０〜２３_Ｎ−１の出力は、補正処理部３０の推定手段３１_０〜３１_Ｎ−１にそれぞれ入力される。

各推定手段３１_０〜３１_Ｎ−１は、それぞれがＮ個のＡ／Ｄ変換器２３_０〜２３_Ｎ−１の出力と、サンプリング制御部２４からの指定信号ＡＤＮＵＭを受けている。

各推定手段３１_０〜３１_Ｎ−１は、タイミング信号Ｃｔで示されるタイミング毎に、入力されたＮ個のサンプル値、指定信号ＡＤＮＵＭおよび後述するＡＤ特性テーブル３５ａの係数とに基づいて、予め決定した推定値算出処理により定まる数Ｅ（３点のサンプリング点を用いて推定値を得る場合にＥ＝１以上となり、１点のサンプリング点を用いて推定値を得る場合にはＥ＝０以上となる）個前のサンプリングタイミングで、Ａ／Ｄ変換器がサンプリング動作したと仮定したときのサンプル値を推定する。

例えば、３点のサンプリング点を用いて推定を行なう場合には、更新されたサンプル値をもつＡ／Ｄ変換器の番号をａ（ＡＤＮＵＭ＝ａ）とし、Ｎを法とする正の数ｂ、ｃを次式によって求める。

ｂ＝ａ−１ ｍｏｄ（Ｎ） ……（１１ａ）
ｃ＝ａ−２ ｍｏｄ（Ｎ） ……（１１ｂ）

そして、ｉ＝ｂのとき、推定サンプル値Ｗ_ｉ，ｎを、
Ｗ_ｉ，ｎ＝ｘ_ｂ，ｎ ……（１２ａ）
とする。

また、ｉ≠ｂのとき、推定サンプル値Ｗ_ｉ，ｎを、次の演算で求める。

Ｗ_ｉ，ｎ＝ｘ_ｂ，ｎ・ｈ_ｉ，０／ｈ_ｂ，０
＋ｘ_ａ，ｎ・（ｈ_ｉ，０／ｈ_ａ，０）
・｛（ｈ_ｉ，−１／ｈ_ｉ，０）−（ｈ_ｂ，−１／ｈ_ｂ，０）｝
＋ｘ_ｃ，ｎ・（ｈ_ｉ，０／ｈ_ｃ，０）
・｛（ｈ_ｉ，１／ｈ_ｉ，０）−（ｈ_ｂ，１／ｈ_ｂ，０）｝
……（１２ｂ）

上記式で、ｈ_ｉ，−１、ｈ_ｉ，０、ｈ_ｉ，１は、ＡＤ特性テーブル３５ａに予め記憶されている係数である。また、上記式（１２ｂ）の第１項は主に振幅誤差に関わる項、第２項および第３項は主に位相誤差に関わる項である。

各推定手段３１から出力された推定サンプル値Ｗは、それぞれイコライザ３２_０〜３２_Ｎ−１に入力される。

各イコライザ３２_０〜３２_Ｎ−１は、入力された推定サンプル値Ｗに対して、後述するイコライザ係数テーブル３５ｂに記憶されている係数（フィルタ係数）を用いて等価演算処理を行って、その結果、即ち、基準のＡ／Ｄ変換器に対して誤差補正されたサンプル値ｙを、タイミング信号Ｃｔで示されるタイミングでそれぞれ信号切換器３７に出力する。

信号切換器３７は、各イコライザ３２_０〜３２_Ｎ−１から出力されるサンプル値を受け、指定信号ＡＤＮＵＭで指定された値（ここではＡＤＮＵＭ＝ａ）、推定値算出処理によって定まる数Ｅおよびイコライザ係数テーブル３５ｂを定義する際に定められるオフセット値ａ０を用いてイコライザを指定する値ｅを、
ｅ＝ａ−Ｅ−ａ０ ｍｏｄ（Ｎ）
の計算により求め、指定信号ＡＤＮＵＭで指定された値ａに対してｅ番目のイコライザ３２ｅの出力結果ｙ_ｅ，ｎを選択して、最終のＡＤ変換結果Ｙ（ｎ）として出力する。

なお、得られるＡ／Ｄ変換結果は、推定値算出処理により理論計算よりＥ＋ａ０分のサンプリングタイミングだけ遅延して得られる。

一方、ＡＤ特性テーブル３５ａには、サンプリング周期Ｔｓ′（＝Ｔｓ／Ｎ）で表される離散システムで考慮した場合の入力端子２０ａから各Ａ／Ｄ変換器の出力端までの周波数特性に対する基準のＡ／Ｄ変換器との周波数特性の差Ｈ_ｉ ^＊（ω）（前記した振幅誤差ΔＶ、位相誤差ΔΦを含み複素数で表される関数）を３ポイントのインパルス応答で単純化された係数が予め記憶されている。

補正情報算出部５０は、前記校正信号入力時に得られた各信号成分のスペクトラム解析結果に基づいて、上記周波数特性の差の特性Ｈ_ｉ ^＊（ω）を、基準Ａ／Ｄ変換器についての周波数特性ＨＯ^＊（ω）および各Ａ／Ｄ変換器２３_０〜２３_Ｎ−１についての周波数特性ＨＯ_ｉ ^＊（ω）から次式によって算出する。なお、差の特性は計算上では以下のように比となる。

Ｈ_ｉ ^＊（ω）＝ＨＯ_ｉ ^＊（ω）／ＨＯ^＊（ω）……（１３）

次に、前記同様に位相誤差に関する重み付け処理を行う。ただし、上記のような複素数表示の場合、位相誤差はその虚数部とほぼ等価であるので、その虚数部に対する重み付け処理を行う。

そしてサンプリング定理を満たす範囲において、重み付けした周波数特性Ｈ_ｉ ^＊（ω）と等価なインパルス応答を逆ＦＦＴ演算により求め、そのインパルス応答からフィルタ係数を求める。ただし、前記等価なインパルス応答をもつフィルタの設計に際しては、設計されるＮ個のフィルタ全てに共通する絶対遅延量τ０（秒）を任意に設定した後に、個々のフィルタ設計を行う。

得られるフィルタの係数を時系列順に、…、ｈ_ｉ，−１、ｈ_ｉ，０、ｈ_ｉ，１、…（ただし、ｉ＝０，１，２，…，Ｎ−１）と表した場合、絶対遅延量τ０は、係数ｈ_ｉ，０の絶対値が最大となり、かつ設計するＮ個のＦＩＲフィルタの係数を考慮した場合に、係数の２乗の総和Σ（ｈ_ｉ，−１）^２とΣ（ｈ_ｉ，１）^２がほぼ等しい値となるように絶対遅延量τ０を設定する。

次に、得られた係数の中から、３つの係数列ｈ_ｉ，−１、ｈ_ｉ，０、ｈ_ｉ，１で示される値を用いて図１２に示すＡＤ特性テーブル３５ａを作成する。

このＡＤ特性テーブル３５ａは、例えばテーブル位置（ｉ，−１）にはｈ_ｉ，−１を、テーブル位置（ｉ，０）にはｈ_ｉ，０を、テーブル位置（ｉ，１）にはｈ_ｉ，１を対応させる。

一方、イコライザ係数テーブル３５ｂは、前記した式（１３）で算出し、重み付けされた誤差の周波数特性Ｈ_ｉ ^＊（ω）を基に、次式により周波数特性Ｇ_ｉ ^＊（ω）を算出する。

Ｇ_ｉ ^＊（ω）＝１／Ｈ_ｉ ^＊（ω） ……（１４）
ただし、Ｈ_ｉ ^＊（ω）≠０

そして、サンプリング定理を満たす範囲では、周波数特性Ｇ_ｉ ^＊（ω）と等価なインパルス応答をもつイコライザ（フィルタ）をｉ番目のＡ／Ｄ変換器に対応するイコライザと定義し、そのイコライザに要求されるフィルタ係数を求めてイコライザ係数テーブル３５ｂに予め用意しておく。ただし、この等価なインパルス応答をもつフィルタの設計に際しては、設計されるＮ個のフィルタ全てに共通する絶対遅τ１（秒）を設定した後に、個々のフィルタ設計を行う。

得られるフィルタの係数を時系列順に、…、ｇ_ｉ，−１、ｇ_ｉ，０、ｇ_ｉ，１、…と表した場合、全フィルタに共通する絶対遅延量τ１の設定値は任意であるが、イコライザ係数テーブル２７の設計においては、係数ｇ_ｉ，０の絶対値が最大となり、かつ設計するＮ個のフィルタ係数の２乗の総和Σ（ｇ_ｉ，−１）^２とΣ（ｇ_ｉ，１）^２がほぼ等しくなるように絶対遅延量τ１を設定する。

次に、得られた係数の中から、｜ｇ_ｉ，Ｍ１｜＜ε（ここでεは、予め定められた許容誤差）を満足する最小値Ｍ１を決定し、同様にして｜ｇ_ｉ，Ｍ２｜＜εを満足する最大値Ｍ２を決定し、係数列ｇ_ｉ，Ｍ１、…、ｇ_ｉ，−１、ｇ_ｉ，０、ｇ_ｉ，１、…、ｇ_ｉ，Ｍ２を用いて、図１３のように、イコライザ係数テーブル３５ｂを作成する。この場合、例えばテーブル位置（ｉ，Ｍ１）にはｇ_ｉ，Ｍ１を、テーブル位置（ｉ，Ｍ１＋１）にはｈ_{ｉ，Ｍ１＋１}を対応させ、以後同様に、テーブル位置（ｉ，Ｍ２）まで順に対応させる。

このとき、設計される推定手段３１、イコライザ３２の時間応答に合わせて、前記したオフセット値ａ０＝１（構成する回路の絶対遅延量により異なる）を決定する。

次に、上記構成のＡ／Ｄ変換装置２０の動作を図１４、図１５に基づいて説明する。
図１４の（ａ）のように入力端子２０ａに入力された入力信号ｘ（ｔ）は、スイッチ２１を介して信号分配器２２に入力され、Ｎ本の信号経路に分岐されて、各Ａ／Ｄ変換器２３_０〜２３_Ｎ−１に入力される。

各Ａ／Ｄ変換器２３_０〜２３_Ｎ−１は、図１４の（ｂ１）〜（ｂＮ）のように、サンプリング制御部２４から出力されるクロックＣ_０〜Ｃ_１２をそれぞれ受けて、それぞれの入力信号ｘ_０（ｔ）〜ｘ_Ｎ−１（ｔ）に対するＡ／Ｄ変換処理をほぼＴｓ′時間ずつ遅れたタイミングに順次行い、その変換処理によって得られたサンプル値Ｘ_０，Ｐ、Ｘ_{１，Ｐ＋１}、…、Ｘ_{Ｎ−１，Ｐ＋Ｎ−１}を、図１６の（ｃ１）〜（ｃＮ）のようにそれぞれ出力する。

ここで、サンプリングタイミング順に番号を付け、Ｐ番目のサンプリングでは、Ａ／Ｄ変換器２３_０がＡ／Ｄ変換処理を行ってそのサンプル値を更新したと定義し、その更新されたサンプル値をＸ_０，Ｐと表すとする。

このとき、サンプリング制御部２４は図１４の（ｄ）、（ｅ）に示すように、Ａ／Ｄ変換結果の更新タイミングに合わせて、サンプル値を更新したＡ／Ｄ変換器２３_０を指定する指定信号ＡＤＮＵＭ（例えばＡＤＮＵＭ＝０とする）と、入力信号に対するサンプリングタイミングを示すタイミング信号Ｃｔを出力する。

他のＡ／Ｄ変換器２３_１〜２３_Ｎ−１は変換結果を更新しないので、Ｐ番目のサンプリングが行われる前から保持している値を出力している。

即ち、
Ｘ_１，Ｐ＝Ｘ_{１，Ｐ−１}、Ｘ_２，Ｐ＝Ｘ_{２，Ｐ−１}、…、
Ｘ_{Ｎ−１，Ｐ}＝Ｘ_{Ｎ−１，Ｐ−１}
となる。

次のＰ＋１番目のサンプリングタイミングには、ＡＤＮＵＭ＝１となり、Ａ／Ｄ変換器２３_１のサンプル値が更新され、他のＡ／Ｄ変換器２３_０、２３_２〜２３_Ｎ−１は、Ｐ番目のサンプリングタイミングのときと同じ値を出力する。

以後同様に各Ａ／Ｄ変換器２３_０〜２３_Ｎ−１による変換処理が順番に行われ、Ｎ−１番目のＡ／Ｄ変換器２３_Ｎ−１のサンプル値が更新された後に、再び０番目のＡ／Ｄ変換器２３_０によるサンプル値の更新がなされ、上記動作が循環的に繰り返される。

各推定手段３１_０〜３１_Ｎ−１は、前記したように、サンプル値が更新されていないＡ／Ｄ変換器がそのタイミングでサンプリング動作したと仮定したときのサンプル値を、更新されたサンプル値を用いて推定する。

例えば、Ｎが３以上の場合で、一つの推定手段３１_０についてみると、図１５に示すように、Ａ／Ｄ変換器２３_１によりＰ＋１番目のサンプル値が更新されたタイミングでは、各Ａ／Ｄ変換器について一つ前のサンプリングタイミングでＰ番目のサンプル値の推定が可能となる。推定手段３１_０のＰ番目の推定サンプル値Ｗ_０，Ｐとしては、Ａ／Ｄ変換器２３_０がサンプル値Ｘ_０，Ｐを既にもっているから、この値をそのまま出力する。即ち、前記式（１２ａ）のｉ＝ｂ＝０の場合に相当する。

また、その次のＰ＋２番目のサンプリングタイミングにおける推定サンプル値Ｗ_{０，Ｐ＋１}は、そのサンプリングタイミングに更新されたＡ／Ｄ変換器２３_２のサンプル値Ｘ_{２，Ｐ＋２}と、一つ前のサンプリングタイミングのサンプル値Ｘ_{１，Ｐ＋１}と、さらにその一つ前のサンプリングタイミングのサンプル値Ｘ_０，Ｐと、ＡＤ特性テーブル３５ａの係数とを用いて、前記式（１２ｂ）のｉ≠ｂの場合で示す演算式にしたがって算出する。

さらに、その次のＰ＋３番目のサンプリングタイミングにおける推定サンプル値Ｗ_{０，Ｐ＋２}は、そのサンプリングタイミングに更新されたＡ／Ｄ変換器２３_３のサンプル値Ｘ_{３，Ｐ＋３}と、一つ前のサンプリングタイミングのサンプル値Ｘ_{２，Ｐ＋２}と、さらにその一つ前のサンプリングタイミングのサンプル値Ｘ_{１，Ｐ＋１}と、ＡＤ特性テーブル３５ａの係数とを用いて、前記式（１２ｂ）のｉ≠ｂの場合で示す演算式にしたがって算出する。

以下同様の推定処理がなされて、その推定サンプル値が時系列に並んだサンプル列Ｗ_０，Ｐ、Ｗ_{０，Ｐ＋１}、…がイコライザ３２_０に出力される。

他の推定手段３１_１〜３１_Ｎ−１についても同様の推定処理がなされ、その推定サンプル値Ｗ_ｍ，Ｐ、Ｗ_{ｍ，Ｐ＋１}、…（ｍ＝１，２，…，Ｎ−１）がそれぞれイコライザ３２_１〜３２_Ｎ−１に出力される。

イコライザ３２_１〜３２_Ｎ−１は、それぞれ入力される推定サンプル値Ｗに対して、イコライザ係数テーブル３５ｂの係数による等価処理（フィルタリング）を行い、基準のＡ／Ｄ変換器について周波数特性に対して誤差補正されたサンプル値ｙ_ｉ，Ｐ、ｙ_{ｉ，Ｐ＋１}、…（ｉ＝０，１，…，Ｎ−１）を信号切換器３７にそれぞれ出力する。

信号切換器３７は、Ａ／Ｄ変換器を指定する指定信号ＡＤＮＵＭに対して前記したオフセット値ｅ分だけずれたタイミングにその指定信号ＡＤＮＵＭで指定されるＡ／Ｄ変換器に対応するイコライザ３２の出力値を順次選択して、その選択値が時系列に並んだデジタル信号列Ｙ（ｎ）を出力する。

このようにして得られた最終のＡ／Ｄ変換結果Ｙ（ｎ）は、各Ａ／Ｄ変換器２３の変換処理で実際に得られたサンプル値と各推定手段３１で推定算出されたサンプル値からなるサンプル列を、それぞれイコライザ３２によって誤差補正しているため、信号分配器２２や配線等を含むＡ／Ｄ変換器間の周波数特性差による誤差の影響を格段に低減することができる。そして、この推定処理とイコライズ処理からなる補正処理に用いるフィルタ係数を、校正信号入力時に補正情報算出部５０により新たに求めて更新することで、変換誤差の少ない状態を維持することができる。また、前記したように位相誤差の周波数特性に重み付け処理してそのインパルス応答の収束を早めているので、イコライズ処理だけでなく、僅か３ポイントの係数による推定処理も精度よく行うことができる。

また、各イコライザ３２が出力するサンプル列のうち、同一サンプリングタイミングで得られる最も誤差の少ないサンプル値が信号切換器３７によって選択されるようにしているので、時間波形解析や周波数スペクトラムによる解析誤差を大幅に改善することができる。

次に、上記構成のＡ／Ｄ変換装置２０の特性例を示す。
図１６の（ｂ）は、入力信号として図１６の（ａ）に示す６つの周波数成分を有するアナログ信号ｘ（ｔ）が入力された場合の出力Ｙのスペクトラム特性を示している。また、図１６の（ｃ）は、前記した位相誤差の周波数特性に対して重み付け処理をしない場合の出力Ｙのスペクトラム特性を示している。フィルタのタップ数は２５で共通である。
図１６の（ｂ）、（ｃ）を比較して明らかなように、位相誤差の周波数特性に重み付け処理したことにより、スペクトラム特性が大幅に改善されている。

なお、前記したように推定手段３１は、対応するＡ／Ｄ変換器自身がサンプリング動作しないときに、他のＡ／Ｄ変換器のサンプル値とＡＤ特性テーブル３５ａの係数に基づいてサンプル値を推定出力しているので、イコライザ３２および信号切換器３７を省略し、各Ａ／Ｄ変換器２３のサンプル値を唯一の推定手段３１に入力して、その推定手段３１が出力する推定サンプル値Ｗをそのまま最終のＡ／Ｄ変換結果Ｙ（ｎ）として出力端子１０ｂから出力することも可能である。このように構成した場合、装置構成を格段に簡単化できる。

また、前記実施形態の信号分配器２２は、入力される信号を常時複数のＡ／Ｄ変換器２３_０〜２３_Ｎ−１に出力するものとしているが、その場合、入力される信号の電力の１／Ｎずつが各Ａ／Ｄ変換器２３_０〜２３_Ｎ−１に入力されることになり、Ｎが大きい場合には、Ａ／Ｄ変換器の入力レベル範囲を有効に使用できなくなる。これを改善するために増幅器を用いて信号を増幅する構成にすると、その増幅器の特性のバラツキがインタリーブ方式のＡ／Ｄ変換装置の誤差要因として追加されることになり、補正処理が複雑化するとともに、精度が低下する。

このような場合には、スイッチング型の信号分配器２２を用い、サンプリングタイミングに合わせて入力信号を各Ａ／Ｄ変換器に与えればよい。

以上の実施例は、本発明をインタリーブ方式のＡ／Ｄ変換装置に適用していたが、本発明は、インタリーブ方式以外のＡ／Ｄ変換装置にも適用できる。
例えば、図１７に示すように、複数の入力端子２０ａ_０〜２０ａ_Ｎ−１にそれぞれ入力されるアナログ信号ｘ（ｔ）_０〜ｘ（ｔ）_Ｎ−１を、スイッチ２２_０〜２２_Ｎ−１を介して、Ａ／Ｄ変換器２３_０〜２３ａ_Ｎ−１に入力させ、共通のサンプリングクロックによりサンプリングしてデジタル値に変換する多チャネル型のＡ／Ｄ変換装置２００についても、前記構成の補正情報算出部５０により、基準特性（一つのＡ／Ｄ変換器の特性あるいは理想特性）に対する位相誤差の周波数特性に重み付け処理を行って補正に必要な係数をＡ／Ｄ変換毎に求め、この係数を用いて各Ａ／Ｄ変換器の出力を補正することができる。

ただし、この場合、各チャネルに入力される信号は共通でないので推定処理は行わず、イコライズ処理のみを行う。

また、図１８のように、単一のＡ／Ｄ変換器２３で構成されるＡ／Ｄ変換装置２１０においても、前記構成の補正情報算出部５０により、基準特性（この場合は理想特性）に対する位相誤差の周波数特性に重み付け処理を行って補正に必要な係数を求め、この係数を用いてＡ／Ｄ変換器２３の出力を補正することができる。

なお、前記説明では、重み付け処理による位相誤差の周波数特性の減衰領域が固定の場合で説明したが、変換対象信号に応じて減衰領域を可変できるようにしてもよい。

本発明の実施形態の全体構成図 校正に用いる信号の説明図 実施形態の要部の構成例を示す図 校正用信号としてパルス信号を用いた場合の説明図 実施形態の要部の構成図 校正用信号に対する振幅と位相の誤差の周波数特性を示す図 重み付け処理に用いた関数と重み付け処理結果を示す図 振幅誤差と位相誤差の逆の周波数特性を示す図 逆ＦＦＴ処理で得られたインパルス応答を示す図 補正処理の具体例を説明するための概念図 補正処理部の構成例を示す図 推定処理に用いるフィルタ係数を示す図 イコライズ処理に用いるフィルタ係数を示す図 アナログ信号に対する動作説明図 推定処理の動作説明図 実施形態の入力、出力スペクトラム特性図 多チャネル型のＡ／Ｄ変換装置の構成例を示す図 単一のＡ／Ｄ変換器によるＡ／Ｄ変換装置の構成例を示す図 Ａ／Ｄ変換装置の振幅誤差と位相誤差の周波数特性例を示す図 図１９の周波数特性の逆特性を示す図 理想の補正処理を行った場合の信号波形図 実際の補正処理によって得られる信号波形図

符号の説明

２０……Ａ／Ｄ変換装置、２１……スイッチ、２２……信号分配器、２３……Ａ／Ｄ変換器、２４……サンプリング制御部、２５……信号発生器、３０……補正処理部、３１……推定手段、３２……イコライザ、３５……補正情報メモリ、３７……信号切換器、４０……制御部、５０……補正情報算出部、５２……振幅位相算出手段、５３……誤差特性算出手段、５４……重み付け手段、５５……係数算出手段

Claims (5)

1. アナログ信号をクロック信号に同期してサンプリングし、デジタル信号に変換するＡ／Ｄ変換器（２３）と、
   異なる複数の周波数成分を含む校正用信号が入力されたときに前記Ａ／Ｄ変換器が所定期間出力するデジタル信号列に対してＦＦＴ演算処理を行い、前記校正用信号に含まれる各周波数成分の振幅と位相を求める振幅位相算出手段（５２）と、
   前記振幅位相算出手段によって得られた振幅と位相の基準値に対する誤差の周波数特性を求める誤差特性算出手段（５３）と、
   前記誤差特性算出手段によって得られた位相誤差の周波数特性に対し、その周波数の上限に近づく程誤差が０に近くなるように重み付けする重み付け手段（５４）と、
   前記誤差特性算出手段によって得られた振幅誤差の周波数特性と、前記重み付け手段によって重み付け処理された位相誤差の周波数特性とに基づいて、前記振幅誤差と位相誤差を補正するためのフィルタ係数を求める係数算出手段（５５）と、
   前記係数算出手段によって算出された係数を記憶する補正情報メモリ（３５）と、
   前記校正用信号に代わって変換対象信号が入力されたときに前記Ａ／Ｄ変換器が出力するデジタル信号列に対し、前記補正情報メモリに記憶されている係数を用いてフィルタ処理を行う補正処理部（３０）とを備えたＡ／Ｄ変換装置。
2. アナログ信号を所定周期のクロック信号に同期してサンプリングし、デジタル信号に変換する複数ＮのＡ／Ｄ変換器（２３_０〜２３_Ｎ−１）と、
   異なる複数の周波数成分を含む校正用信号が入力されたときに前記各Ａ／Ｄ変換器が所定期間出力するデジタル信号列に対してそれぞれＦＦＴ演算処理を行い、前記校正用信号に含まれる各周波数成分の振幅と位相を、前記Ａ／Ｄ変換器毎に求める振幅位相算出手段（５２）と、
   前記振幅位相算出手段によって前記Ａ／Ｄ変換器毎に得られた振幅と位相の基準値に対する誤差の周波数特性を前記Ａ／Ｄ変換器毎に求める誤差特性算出手段（５３）と、
   前記誤差特性算出手段によって前記Ａ／Ｄ変換器毎に得られた位相誤差の周波数特性に対し、その周波数の上限に近づく程誤差が０に近くなるように重み付けする重み付け手段（５４）と、
   前記誤差特性算出手段によって得られた振幅誤差の周波数特性と、前記重み付け手段によって重み付け処理された位相誤差の周波数特性とに基づいて、前記振幅誤差と位相誤差を補正するためのフィルタ係数を前記各Ａ／Ｄ変換器毎に求める係数算出手段（５５）と、
   前記係数算出手段によって算出された係数を記憶する補正情報メモリ（３５）と、
   前記校正用信号に代わって変換対象信号が入力されたときに前記各Ａ／Ｄ変換器が出力するデジタル信号列に対し、前記補正情報メモリに記憶されている係数を用いてフィルタ処理をそれぞれ行い、前記振幅誤差および位相誤差を補正して出力する補正手段（３０）とを備えたＡ／Ｄ変換装置。
3. 変換対象のアナログ信号を前記複数のＡ／Ｄ変換器に分配入力する信号分配器（２２）と、
   前記複数のＡ／Ｄ変換器に対して、前記所定周期を前記Ａ／Ｄ変換器の数Ｎで除算して得られる時間差で前記クロック信号を所定順に且つ循環的に与えるサンプリング制御部（２４）とを有し、
   前記校正用信号に含まれる各周波数成分は、前記クロック信号の周波数の１／２の前記複数Ｎ倍を上限とする帯域全体に分布し、且つ前記各Ａ／Ｄ変換器の処理によって前記クロック信号の周波数の１／２を上限とする帯域内に折り返されたときに互いに重ならないように設定されていることを特徴とする請求項２記載のＡ／Ｄ変換装置。
4. 前記補正手段は、
   前記クロックを受けたＡ／Ｄ変換器が出力値を更新するタイミングに他のＡ／Ｄ変換器が変換処理をおこなったと仮定して得られるサンプル値をそれぞれ推定する複数の推定手段（３１_０〜３１_Ｎ−１）と、
   前記推定手段毎にそれぞれ設けられ、各推定手段から出力されるサンプル値に対して、前記補正情報メモリに記憶されている係数に基づくフィルタリングをそれぞれ行なって、誤差補正されたサンプル値をそれぞれ出力する複数のイコライザ（３２_０〜３２_Ｎ−１）とにより構成されていることを特徴とする請求項３記載のＡ／Ｄ変換装置。
5. 前記校正用信号を発生する信号発生器（２５）と、
   変換対象の信号と前記校正用信号のいずれかを前記Ａ／Ｄ変換器に入力させるスイッチ（２１）とを備えていることを特徴とする請求項１〜４のいずれかに記載のＡ／Ｄ変換装置。

Images