JP5458806B2 - A/d変換装置 - Google Patents
A/d変換装置 Download PDFInfo
- Publication number
- JP5458806B2 JP5458806B2 JP2009247382A JP2009247382A JP5458806B2 JP 5458806 B2 JP5458806 B2 JP 5458806B2 JP 2009247382 A JP2009247382 A JP 2009247382A JP 2009247382 A JP2009247382 A JP 2009247382A JP 5458806 B2 JP5458806 B2 JP 5458806B2
- Authority
- JP
- Japan
- Prior art keywords
- calibration
- signal
- conversion circuit
- conversion
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Description
図4ないし図10に四個のインターリーブ動作する主信号用A/D変換回路1〜4と一個の校正用A/D変換回路5を用いたA/D変換装置に関する第一の実施例を示す。なお、このA/D変換装置は、四個のA/D変換回路1〜4を用いている。従って、その個数Nは4であるが、この個数Nは特に限定されるものではなく、設計仕様に応じて適切な値を選べばよい。
図11に四個のインターリーブ動作する主信号用A/D変換回路1〜4と一個の校正用A/D変換回路5を用いたA/D変換装置に関する第2の実施形態例を示す。本実施例では、校正信号発生器10として、各主信号用A/D変換回路1〜4よりも高精度なD/A変換回路14を用いて校正する。
以下、参考形態の例を付記する。
1.
タイムインターリーブ方式のA/D変換装置であって、
実質的に同一の構造で並列に形成されて主信号であるアナログ信号を相違するサンプリングタイミングでデジタル信号に順次変換するN個(Nは2以上の整数)の主信号用A/D変換回路と、
前記主信号用A/D変換回路と実質的に同一の構造で精度が校正済みの校正用A/D変換回路と、
前記校正用A/D変換回路との出力差分がなくなるように前記主信号用A/D変換回路を校正する校正用制御回路と、
を有することを特徴とするA/D変換装置。
2.
前記校正用A/D変換回路は、所定の校正信号を発生する校正信号発生器と、前記主信号を前記校正信号と切り替えるスイッチと、前記校正信号を変換した前記デジタル信号を所定の基準信号と比較して誤差を判定する精度測定回路と、を有し、判定された前記誤差に基づいて自身の校正処理を実行することを特徴とする1.に記載のA/D変換装置。
3.
前記校正用A/D変換回路は、前記主信号用A/D変換回路とは独立した所定のタイミングにて前記校正処理を実行することを特徴とする2.記載のA/D変換装置。
4.
前記校正信号発生器は正弦波発生器を有し、
前記精度測定回路は高速フーリエ変換(FFT)回路を用いた歪み検出回路を有し、
前記校正用A/D変換回路の歪み特性が最小となるよう前記校正処理を実行することを特徴とする3.記載のA/D変換装置。
5.
前記校正信号発生器は前記主信号用A/D変換回路および校正用A/D変換回路より高精度なD/A変換回路を有し、
前記精度測定回路は前記D/A変換回路の入力であるデジタル校正信号と前記校正用A/D変換回路のデジタル出力結果とを比較して両者が同じになるよう前記校正処理を実行することを特徴とする3.記載のA/D変換装置。
6.
前記主信号用A/D変換回路および前記校正用A/D変換回路の前記校正処理を実行する調整パラメータとして、利得、オフセット、帯域、の少なくとも一つを用いることを特徴とする4.、5.記載のA/D変換装置。
7.
少なくとも前記主信号用A/D変換回路と前記校正用A/D変換回路とに電力を供給する本体電源を有し、
前記校正用A/D変換回路および前記校正信号発生器を前記校正処理の非実行時に前記本体電源から遮断することを特徴とする2.記載のA/D変換装置。
2 主信号用A/D変換回路
3 主信号用A/D変換回路
4 主信号用A/D変換回路
5 校正用A/D変換回路
6 校正用制御回路
7 精度測定回路
8 クロック用スイッチ
10 校正信号発生器
11 アナログ信号用スイッチ
12 正弦波発生器
13 高速FFT変換回路
14 D/A変換回路
A1 主信号であるアナログ信号
A2 校正用アナログ信号
band1 第一のバンド信号
band2 第二のバンド信号
band3 第三のバンド信号
band4 第四のバンド信号
band5 第五のバンド信号
CLK1 第一のクロック信号
CLK2 第二のクロック信号
CLK3 第三のクロック信号
CLK4 第四のクロック信号
第一から第四のCNT1〜4 制御端子
第五のCNT5 制御端子
D1〜D4 第一から第四のデジタル信号
D5 第五のデジタル信号
gain1 第一のゲイン信号
gain2 第二のゲイン信号
gain3 第三のゲイン信号
gain4 第四のゲイン信号
gain5 第五のゲイン信号
offset1 第一のオフセット信号
offset2 第二のオフセット信号
offset3 第三のオフセット信号
offset4 第四のオフセット信号
offset5 第五のオフセット信号
Claims (7)
- タイムインターリーブ方式のA/D変換装置であって、
同一の構造で並列に形成されて主信号であるアナログ信号を相違するサンプリングタイミングでデジタル信号に順次変換するN個(Nは2以上の整数)の主信号用A/D変換回路と、
前記主信号用A/D変換回路と同一の構造で精度が校正済みの校正用A/D変換回路と、
前記校正用A/D変換回路との出力差分がなくなるように前記主信号用A/D変換回路を校正する校正用制御回路と、
を有することを特徴とするA/D変換装置。 - 前記校正用A/D変換回路は、所定の校正信号を発生する校正信号発生器と、前記主信号を前記校正信号と切り替えるスイッチと、前記校正信号を変換した前記デジタル信号を所定の基準信号と比較して誤差を判定する精度測定回路と、を有し、判定された前記誤差に基づいて自身の校正処理を実行することを特徴とする請求項1に記載のA/D変換装置。
- 前記校正用A/D変換回路は、前記主信号用A/D変換回路とは独立した所定のタイミングにて前記校正処理を実行することを特徴とする請求項2記載のA/D変換装置。
- 前記校正信号発生器は正弦波発生器を有し、
前記精度測定回路は高速フーリエ変換(FFT)回路を用いた歪み検出回路を有し、
前記校正用A/D変換回路の歪み特性が最小となるよう前記校正処理を実行することを特徴とする請求項3記載のA/D変換装置。 - 前記校正信号発生器は前記主信号用A/D変換回路および校正用A/D変換回路より高精度なD/A変換回路を有し、
前記精度測定回路は前記D/A変換回路の入力であるデジタル校正信号と前記校正用A/D変換回路のデジタル出力結果とを比較して両者が同じになるよう前記校正処理を実行することを特徴とする請求項3記載のA/D変換装置。 - 前記主信号用A/D変換回路および前記校正用A/D変換回路の前記校正処理を実行する調整パラメータとして、利得、オフセット、帯域、の少なくとも一つを用いることを特徴とする請求項4、5記載のA/D変換装置。
- 少なくとも前記主信号用A/D変換回路と前記校正用A/D変換回路とに電力を供給する本体電源を有し、
前記校正用A/D変換回路および前記校正信号発生器を前記校正処理の非実行時に前記本体電源から遮断することを特徴とする請求項2記載のA/D変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009247382A JP5458806B2 (ja) | 2009-10-28 | 2009-10-28 | A/d変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009247382A JP5458806B2 (ja) | 2009-10-28 | 2009-10-28 | A/d変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011097215A JP2011097215A (ja) | 2011-05-12 |
JP5458806B2 true JP5458806B2 (ja) | 2014-04-02 |
Family
ID=44113697
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009247382A Active JP5458806B2 (ja) | 2009-10-28 | 2009-10-28 | A/d変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5458806B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5684076B2 (ja) | 2011-09-06 | 2015-03-11 | 株式会社日立製作所 | アナログデジタル変換器及び無線受信機 |
JP2014165658A (ja) * | 2013-02-25 | 2014-09-08 | Toshiba Corp | Ad変換器 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002325035A (ja) * | 2001-04-25 | 2002-11-08 | Yokogawa Electric Corp | 信号処理装置及び信号処理方法 |
JP4542935B2 (ja) * | 2005-03-29 | 2010-09-15 | アンリツ株式会社 | A/d変換装置 |
JP4774953B2 (ja) * | 2005-11-28 | 2011-09-21 | 株式会社日立製作所 | 時間インターリーブad変換器 |
JP4917864B2 (ja) * | 2006-11-06 | 2012-04-18 | 株式会社リコー | Ad変換器およびその調整方法 |
JP4977570B2 (ja) * | 2007-10-03 | 2012-07-18 | 株式会社日立製作所 | デジタルキャリブレーション型アナログデジタル変換器及びそれを用いた無線受信回路及び無線送受信回路 |
JP5095007B2 (ja) * | 2009-02-19 | 2012-12-12 | 株式会社日立製作所 | アナログデジタル変換器および半導体集積回路装置 |
-
2009
- 2009-10-28 JP JP2009247382A patent/JP5458806B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011097215A (ja) | 2011-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5288003B2 (ja) | A/d変換装置とその補正制御方法 | |
US8643429B2 (en) | Sampling | |
US7161514B2 (en) | Calibration method for interleaving an A/D converter | |
US8730072B2 (en) | Interleaved ADC calibration | |
JP5095007B2 (ja) | アナログデジタル変換器および半導体集積回路装置 | |
US20130106632A1 (en) | Calibration of interleaved adc | |
US10461764B1 (en) | System and method for interleaved digital-to-analog converter (DAC) calibration | |
JP5376151B2 (ja) | A/d変換装置 | |
US7884748B2 (en) | Ramp-based analog to digital converters | |
US7535390B2 (en) | Time-interleaved analog-to-digital converter and self-calibration method thereof | |
EP2965432B1 (en) | Estimation of imperfections of a time-interleaved analog-to-digital converter | |
WO2015153741A1 (en) | Method and apparatus for calibration of a time interleaved adc | |
JP2008131298A (ja) | アナログ/ディジタル変換装置及びアナログ/ディジタル変換補正方法 | |
JP2010035140A (ja) | アナログデジタル変換器 | |
US10218373B1 (en) | Analog-to-digital converter calibration system | |
TW202145719A (zh) | 時間交錯式類比數位轉換器 | |
JP2014165658A (ja) | Ad変換器 | |
JP2007027921A (ja) | 信号発生装置の調整方法、および、信号発生装置 | |
US9906233B2 (en) | Analogue-to-digital conversion | |
JP5458806B2 (ja) | A/d変換装置 | |
JP2008166910A (ja) | クロック信号生成装置及びアナログ−デジタル変換装置 | |
EP2555434A1 (en) | Time-interleaved method a/d conversion device | |
JP4751343B2 (ja) | A/d変換装置 | |
JP2005318582A (ja) | パイプラインadc較正方法およびその装置 | |
Huiqing et al. | Adaptive digital calibration of timing mismatch for TIADCs using correlation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120910 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130920 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131001 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131217 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131230 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5458806 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |