JP2008131298A - アナログ/ディジタル変換装置及びアナログ/ディジタル変換補正方法 - Google Patents
アナログ/ディジタル変換装置及びアナログ/ディジタル変換補正方法 Download PDFInfo
- Publication number
- JP2008131298A JP2008131298A JP2006313408A JP2006313408A JP2008131298A JP 2008131298 A JP2008131298 A JP 2008131298A JP 2006313408 A JP2006313408 A JP 2006313408A JP 2006313408 A JP2006313408 A JP 2006313408A JP 2008131298 A JP2008131298 A JP 2008131298A
- Authority
- JP
- Japan
- Prior art keywords
- analog
- digital
- reference voltage
- converter
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
【課題】連続してA/D変換を行っているときに、同時にA/D変換器の較正を行うことのできるA/D変換装置を提供する。
【解決手段】2以上のA/D変換器13A、13Bと、基準となるアナログの電圧を発生する基準電圧発生部20と、少なくとも1つのA/D変換器13を入力端子11に、他の少なくとも1つのA/D変換器13を基準電圧発生部20に同時に接続し、所定の時間間隔で、入力端子11と前記基準電圧発生部20に接続するA/D変換器13を切り替えて接続する入力切替部12と、基準電圧発生部20に接続されたA/D変換器13の、前記基準電圧に対する変換ディジタル値に基づく変換特性情報15を記憶する記憶部14と、入力端子11に接続されたA/D変換器13の出力を、そのA/D変換器13について記憶部14に記憶された変換特性情報15で補正する補正部16と、を備える。
【選択図】図1
【解決手段】2以上のA/D変換器13A、13Bと、基準となるアナログの電圧を発生する基準電圧発生部20と、少なくとも1つのA/D変換器13を入力端子11に、他の少なくとも1つのA/D変換器13を基準電圧発生部20に同時に接続し、所定の時間間隔で、入力端子11と前記基準電圧発生部20に接続するA/D変換器13を切り替えて接続する入力切替部12と、基準電圧発生部20に接続されたA/D変換器13の、前記基準電圧に対する変換ディジタル値に基づく変換特性情報15を記憶する記憶部14と、入力端子11に接続されたA/D変換器13の出力を、そのA/D変換器13について記憶部14に記憶された変換特性情報15で補正する補正部16と、を備える。
【選択図】図1
Description
本発明は、アナログ/ディジタル変換装置及びアナログ/ディジタル変換補正方法に関する。
音声、画像、通信などの各種信号を数値(ディジタル値)として各種の演算処理を行うために、アナログ信号をディジタル値に変換するアナログ/ディジタル変換(以下、A/D変換という)が用いられている。例えば、特許文献1に従来のA/D変換器が記載されている。特許文献1によれば、A/D変換器は、被検出アナログ信号を被検出のディジタル信号に変換する被検出用のアナログディジタル変換部と、基準アナログ信号を基準ディジタル信号に変換する基準アナログディジタル変換部とを有し、精度の高い電源電圧を生成し、それを2つの抵抗器を用いて分圧して基準アナログ信号を生成し、それを基準ディジタル信号に変換し、これを用いて被検出用のアナログディジタル変換部の出力した被検出のディジタル信号を補正している。
特許文献2は、被変換信号をそれぞれ異なるタイミングでサンプリングして当該サンプリング信号値を出力する複数のA/D変換器から構成されたA/D変換回路で、各A/D変換器の個体差による変換特性の違いを補正する技術が記載されている。特許文献2の技術は、補正情報取得手段がA/D変換部に基準信号を入力して当該A/D変換部から出力されるディジタル信号を取得し、取得したディジタル信号と予め用意された基準ディジタル信号とを整合させるための補正情報を取得し、被変換信号をA/D変換部によりアナログ信号からディジタル信号へ変換する場合に、補正手段が当該A/D変換部から出力されるディジタル信号を取得した補正情報を用いて補正する。
特開2004−304738号公報
特開2002−217728号公報
従来のA/D変換装置では、連続してA/D変換を行っているときに、A/D変換器の較正ができない。したがって、計測している間に、例えば温度が変化して、A/D変換器の特性、例えば直線性、オフセット又はゲインなどが変化した場合に、それに追随してディジタル変換値を正しく補正することができない。
本発明はこうした状況に鑑みてなされたものであり、その目的は、連続してA/D変換を行っているときに、同時にA/D変換器の較正を行うことのできるA/D変換装置を提供することである。
上記目的を達成するため、本発明の第1の観点に係るアナログ/ディジタル変換装置は、2以上のアナログ/ディジタル変換器と、アナログの基準となる電圧を発生する基準電圧発生手段と、前記2以上のアナログ/ディジタル変換器を、それぞれ所定の時間間隔で前記基準電圧発生手段とディジタル信号に変換すべきアナログの入力信号とに接続し、かつ、少なくとも1つの前記アナログ/ディジタル変換器を前記基準電圧発生手段に接続している間に、他の少なくとも1つの前記アナログ/ディジタル変換器を前記入力信号に接続する入力切替手段と、前記基準電圧発生手段に接続された前記アナログ/ディジタル変換器の、前記基準電圧に対する変換ディジタル値に基づく変換特性情報を記憶する変換特性記憶手段と、前記入力信号に接続された前記アナログ/ディジタル変換器の出力を、そのアナログ/ディジタル変換器について前記変換特性記憶手段に記憶された変換特性情報で補正する補正手段と、を備えることを特徴とする。
本発明によれば、連続してアナログ/ディジタル変換を行いながら、同時にアナログ/ディジタル変換器の較正を行うことができる。従って、温度等による変換特性の変化に対応した補正を行うことができる。
好ましくは、前記入力切替手段は、前記入力信号に接続する前記アナログ/ディジタル変換器を切り替えるときに、該切り替えの前に前記入力信号に接続している前記アナログ/ディジタル変換器と、該切り替えの後に前記入力信号に接続する前記アナログ/ディジタル変換器とを含む、少なくとも2つの前記アナログ/ディジタル変換器を所定の時間、同時に前記入力信号に接続し、前記補正手段は、前記同時に入力信号に接続している2以上のアナログ/ディジタル変換器の出力を、それぞれのアナログ/ディジタル変換器について前記変換特性記憶手段に記憶された変換特性情報で補正し、前記アナログ/ディジタル変換装置は、前記補正手段で補正された前記同時に入力信号に接続している2以上のアナログ/ディジタル変換器の出力を、重み付け平均する合成手段を備える、ことを特徴とする。
その結果、アナログ/ディジタル変換器を切り替えるときに、切替前後のアナログ/ディジタル変換器の間で出力のディジタル値に入力信号の変化以外のずれが発生するのを緩和することができる。
さらに、前記合成手段は、前記少なくとも2つのアナログ/ディジタル変換器を同時に前記入力信号に接続する間に、前記重み付け平均する係数を順次変更してもよい。
重み付け係数を順次変更することによって、アナログ/ディジタル変換器を切り替えるときに、切替前後のアナログ/ディジタル変換器の間で出力のディジタル値に入力信号の変化以外のずれが発生することなく、滑らかに移行させることができる。
好ましくは、前記基準電圧発生手段は、複数の基準電圧を発生し、前記基準電圧発生手段に接続する前記アナログ/ディジタル変換器は、所定の時間間隔で前記複数の基準電圧を順に入力することを特徴とする。
複数の基準電圧を用いてアナログ/ディジタル変換器の較正を行うので、アナログ/ディジタル変換器の電圧範囲に亘って所定の誤差範囲に収めることができ、変換特性の直線性とオフセットの補正を同時に行うことができる。
好ましくは、前記入力切替手段は、前記2以上のアナログ/ディジタル変換器を、それぞれ等しい周期で前記基準電圧発生手段に接続する。
等しい周期で前記基準電圧発生手段に接続することによって、各アナログ/ディジタル変換器の較正条件を同一にし、安定した変換性能が得られる。
なお、前記基準電圧発生手段は、少なくとも1つの基準電圧について複数の電圧を発生し、前記変換特性記憶手段は、前記アナログ/ディジタル変換器の、前記1つの基準電圧について複数の電圧に対する変換ディジタル値の平均値に基づく変換特性情報を記憶するよう構成してもよい。
1つの基準電圧について複数の電圧に対する変換ディジタル値の平均値を用いることによって、補正の精度をさらに向上できる。
好ましくは、前記入力信号が差動信号の差動入力信号であって、3以上のアナログ/ディジタル変換器を備え、前記入力切替手段は、少なくとも1つの前記アナログ/ディジタル変換器を前記基準電圧発生手段に接続している間に、他の少なくとも1つの前記アナログ/ディジタル変換器を前記差動入力信号の正転信号に、さらに他の少なくとも1つの前記アナログ/ディジタル変換器を前記差動入力信号の反転信号に同時に接続する。
入力を差動信号とするので、入力信号に重畳する同相ノイズをキャンセルすることができる。また正転信号と反転信号を独立にアナログ/ディジタル変換して補正して、正転信号と反転信号をそれぞれディジタル値にしているので、差分を演算する前に、様々な信号演算処理が可能である。
本発明の第2の観点に係るアナログ/ディジタル変換補正方法は、複数のアナログ/ディジタル変換器を用いるアナログ/ディジタル変換補正方法であって、前記複数のアナログ/ディジタル変換器を、それぞれ所定の時間間隔でアナログの基準となる基準電圧とディジタル信号に変換すべきアナログの入力信号とに接続し、かつ、少なくとも1つの前記アナログ/ディジタル変換器を前記基準電圧に接続している間に、他の少なくとも1つの前記アナログ/ディジタル変換器を前記入力信号に接続する入力切替ステップと、前記基準電圧に接続された前記アナログ/ディジタル変換器の、前記基準電圧に対する変換ディジタル値に基づく変換特性情報を記憶する変換特性記憶ステップと、前記入力信号に接続された前記アナログ/ディジタル変換器の出力を、そのアナログ/ディジタル変換器について前記変換特性記憶ステップで記憶された変換特性情報で補正する補正ステップと、を備えることを特徴とする。
本発明のA/D変換装置によれば、連続してA/D変換を行いながら、同時にA/D変換器の較正を行うことができる。
以下、この発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付し、その説明は繰り返さない。
(実施の形態1)
図1は、本発明の一実施の形態に係るA/D変換装置10の構成を示すブロック図である。A/D変換装置10は、アナログの基準電圧を発生する基準電圧発生部20と、アナログ信号を入力する入力端子11と、入力切替部12と、2つのA/D変換器13A、13Bと、記憶部14と、補正部16と、出力端子17と、制御部30を備え、アナログ信号をA/D変換したディジタル値を出力端子17から出力する。以下、複数のA/D変換器を代表して、A/D変換器13と記す。
図1は、本発明の一実施の形態に係るA/D変換装置10の構成を示すブロック図である。A/D変換装置10は、アナログの基準電圧を発生する基準電圧発生部20と、アナログ信号を入力する入力端子11と、入力切替部12と、2つのA/D変換器13A、13Bと、記憶部14と、補正部16と、出力端子17と、制御部30を備え、アナログ信号をA/D変換したディジタル値を出力端子17から出力する。以下、複数のA/D変換器を代表して、A/D変換器13と記す。
入力切替部12は、A/D変換器13の入力を入力端子11と基準電圧発生部20とで切り替える。一方のA/D変換器13A(13B)を入力端子11に接続したとき、他方のA/D変換器13B(13A)を基準電圧発生部20に同時に接続する。制御部30の指令によって、入力切替部12はA/D変換器13の入力を切り替える。制御部30は、所定の時間間隔ごとに入力切替部12に切替指令を出力する。
A/D変換器13Aは、A/D変換装置10に要求される分解能(ビット数)と応答速度を有する。A/D変換器13は、例えば、フラッシュ型又は逐次変換型である。また、アナログ入力電圧をパルス信号の周波数に変換し、そのパルス数をカウントしてディジタル信号に変換する、V−Fアナログディジタル変換器の場合もある。図1では、A/D変換器13から補正部16又は記憶部14への経路を1本の線で記載しているが、通常、A/D変換器13の出力は、ビット数分の並列信号である。
入力信号は、シングルエンド又は差動信号のいずれでもよい。入力信号がシングルエンドの場合は、A/D変換器13は、共通の基準電位、例えば接地電位と入力信号の電位差をA/D変換する。入力信号が差動信号の場合は、差動信号の正転信号と反転信号の電位差をA/D変換する。
記憶部14は、基準電圧発生部20に接続しているA/D変換器13A(13B)から出力されるディジタル値を、そのときの基準電圧に対するA/D変換器13A(13B)の変換特性情報(以下、特性値ともいう)15として記憶する。入力切替部12で、基準電圧発生部20に接続するA/D変換器13A(13B)を切り替えた場合、記憶部14は新たに基準電圧発生部20に接続するA/D変換器13B(13A)から出力されるディジタル値を、そのA/D変換器13B(13A)の変換特性情報15として記憶する。後述するように、基準電圧発生部20は複数の基準電圧を発生し、記憶部14はそれらの複数の基準電圧それぞれに対応して、A/D変換器13から出力されるディジタル値を、そのときの基準電圧に対するA/D変換器13の変換特性情報15として記憶する。
補正部16は、入力端子11に接続しているA/D変換器13A(13B)から出力されるディジタル値を、そのA/D変換器13A(13B)について記憶部14に記憶されている変換特性情報15を用いて補正する。すなわち、入力端子11に接続しているA/D変換器13A(13B)が、直前に基準電圧発生部20に接続されていたときの変換特性情報15を用いて、入力信号を変換したディジタル値を補正する。
制御部30は、基準電圧発生部20、入力切替部12、記憶部14、補正部16を制御する。制御部30は、基準電圧発生部20に対して、出力する基準電圧とそのタイミングを指令する。入力切替部12に対しては、A/D変換器13A、13Bの入力を切り替えるタイミングと、接続する組み合わせを指令する。制御部30は記憶部14に対して、基準電圧発生部20に接続されているA/D変換器13、基準電圧、ディジタル値を記憶するタイミングなどを指令する。また、補正部16に対しては、入力端子11に接続されているA/D変換器13の情報を指令する。
したがって、入力切替部12と制御部30とで入力切替手段が構成される。基準電圧発生部20と制御部30とで基準電圧発生手段が構成される。また、記憶部14と制御部30とで変換特性記憶手段が構成される。そして、補正部16と制御部30とで補正手段が構成される。
したがって、入力切替部12と制御部30とで入力切替手段が構成される。基準電圧発生部20と制御部30とで基準電圧発生手段が構成される。また、記憶部14と制御部30とで変換特性記憶手段が構成される。そして、補正部16と制御部30とで補正手段が構成される。
制御部30は、布線論理回路で構成することができる。あるいは、記憶部14、補正部16を含めてマイクロコンピュータ、又はディジタルシグナルプロセッサ(DSP:Digital Signal Processor)などで構成することができる。
次に、基準電圧発生部20について説明する。基準電圧発生部20は、それに接続されるA/D変換器13に入力する、複数のアナログ基準電圧を発生する。基準電圧発生部20は、所定の参照電位VREFと接地電位との間で、複数のアナログ基準電圧を発生する。
図2は、基準電圧発生部20として、4つの抵抗を用いた場合の具体的な構成例を示す。基準電圧発生部20は、4つの抵抗R1〜R4が、間に接続端子T1〜T4を介して接続される。各接続端子T1〜T4は、参照電位VREF、接地電位、他の抵抗、又は、基準電圧出力端子21のいずれかに接続可能である。4つの抵抗R1〜R4は同じ抵抗値である。
例えば、接続端子T1は、参照電位VREFに接続するためのスイッチSWV(4,1)と、基準電圧出力端子21に接続するためのスイッチSWO(4,1)と、隣接する抵抗R4と接続するためのスイッチSWR(4,1)と、接地電位と接続するためのスイッチSWG(4,1)とを含む。他の接続端子T2〜T4についても同様である。
例えば、スイッチSWV(4,1)、SWR(1,2)、SWR(2,3)、SWR(3,4)及びSWG(4,1)を閉じて、他のスイッチを開くと、参照電位VREFから抵抗R1、R2、R3、R4を経由して接地電位に到る回路が形成される。そこで、スイッチSWO(1,2)を閉じると、基準電圧として
VREF・(R2+R3+R4)/(R1+R2+R3+R4)
の電位が得られる。
VREF・(R2+R3+R4)/(R1+R2+R3+R4)
の電位が得られる。
同様にして、スイッチSWO(2,3)又はSWO(3,4)を閉じると、基準電圧としてそれぞれ、
VREF・(R3+R4)/(R1+R2+R3+R4)
VREF・R4/(R1+R2+R3+R4)
の電位を得る。
VREF・(R3+R4)/(R1+R2+R3+R4)
VREF・R4/(R1+R2+R3+R4)
の電位を得る。
参照電位VREFと接地電位を接続する端子を変えて、抵抗R1、R2、R3、R4の輪環順序は同じであるが、参照電位VREFに接続する先頭の抵抗が異なる4通りの基準電圧を作ることができる。例えば、抵抗1つ分に抵抗分割した基準電圧について、R1+R2+R3+R4=Rとおいて、VREF・R1/R、VREF・R2/R、VREF・R3/R及びVREF・R4/Rの4通りの電圧ができる。
4つの抵抗R1、R2、R3、R4は同じ抵抗値であるが、実際にはそれぞれ公差以下の偏差がある。複数の抵抗R1〜R4の接続順を4通りに順に変えて、それぞれの接続部から電圧を取出し、その平均値を求めれば、各抵抗の偏差の影響を減らすことができる。
例えば、測定目標電圧(1/4)VREFに対応する4つのアナログ基準電圧値は前述の4通りの電圧で表わされる。これら4つのアナログ基準電圧の平均値は、
V(平均値)=((R1+R2+R3+R4)/R)×VREF×(1/4)
=(1/4)VREF
となり、測定目標電圧値(1/4)VREFに一致する。他の測定目標電圧値に対しても同様に、対応する複数のアナログ基準電圧の平均値がその目標値に一致する。
V(平均値)=((R1+R2+R3+R4)/R)×VREF×(1/4)
=(1/4)VREF
となり、測定目標電圧値(1/4)VREFに一致する。他の測定目標電圧値に対しても同様に、対応する複数のアナログ基準電圧の平均値がその目標値に一致する。
接地電位(0V)および(4/4)VREFについては、抵抗を介さず接地電位または参照電位VREFそのものを出力すればよく、抵抗の接続を変えた場合についてそれぞれ出力する必要はない。
基準電圧を発生する方法は図2の回路に限られない。抵抗値や温度特性を充分な精度でそろえた複数の抵抗を用いて、参照電圧VREFを分圧する方法でもよい。また、複数の基準電圧を並列に出力し、入力切替部12などで、A/D変換器13に入力する基準電圧を切り替えてもよい。
再び図2を参照して、複数の抵抗R1〜R4の接続順を変えて、それぞれの接続部から取り出した電圧に対して、A/D変換器13で変換したディジタル値を、同じ抵抗分割の群ごとに平均して、その電圧に対するA/D変換器13の変換特性情報15とする。図3は、基準電圧に対するA/D変換器13ごとのディジタル値を変換特性情報15とするデータ構造の例を示す。
変換特性情報15は、A/D変換器13ごとに、基準電圧V0〜V4に対するディジタル値が記憶される。基準電圧V0は接地電位(0V)、基準電圧V4は参照電位VREFである。また、V1、V2、V3は、それぞれ抵抗1、2、3個の分圧の平均に対応する。A/D変換器13Aの基準電圧V0〜V4に対するディジタル値は、Da0〜Da4である。A/D変換器13Bの基準電圧V0〜V4に対するディジタル値は、Db0〜Db4である。
図4は、A/D変換器13のディジタル値を補正する方法の例を説明する図である。ここでは、2つのA/D変換器13A、13Bそれぞれの特性値Da0〜Da4、Db0〜Db4を代表して、D0〜D4としている。
アナログ電圧に対して、A/D変換したディジタル値は、本来、ディジタル値=アナログ電圧(図4の等変換線F)で与えられるべきである。A/D変換器13の特性誤差によって、基準電圧V0〜V4に対するディジタル値がD0〜D4であったとする。このA/D変換器13の特性を(V0,D0)〜(V4,D4)を通る折れ線Lで近似し、補間法を用いて正しいディジタル値に補正する。
例えば、入力端子11に接続されたA/D変換器13の出力ディジタル値がDxの場合、図4のディジタル値Dxから水平にたどって、折れ線Lとの交点を算出する。交点と同じX座標の等変換線F上の点のディジタル値RDxを正しい値とする。実際には量子化誤差があるので、等変換線F上の点の値に最も近い離散値とする。
点(V0,D0)〜(V4,D4)の間を補間する方法は、直線に限らず、その他の補間法を用いてもよい。例えば、3点を通る2次曲線、4点を通る3次曲線(一般には、n次多項式)を用いてもよい。それらの多項式の係数をA/D変換器13の変換特性情報15として記憶しておいて、その係数を用いて補間及び補正してもよい。
なお、補正に用いるA/D変換器13の変換特性情報15は、そのA/D変換器13が直前に基準電圧発生部20に接続されていたときの値とする。直前に基準電圧発生部20に接続されていたときの値でなく、直近の所定回数の移動平均、又は重み付け移動平均などを用いて補正してもよい。
図5は、入力切替部12の切替動作の一例を示すタイムチャートである。図5の左から右へと時間が経過することを表す。時点A1で、A/D変換器13Aを入力端子11に、A/D変換器13Bを基準電圧に接続する。A/D変換器13Bが基準電圧発生部20に接続されている間に、基準電圧発生部20は、所定のタイミングでV0〜V4の基準電圧を発生する。V1〜V3は前述のとおり、抵抗R1〜R4の接続順を変えて、それぞれの接続部から取り出した電圧を出力する。
基準電圧V0〜V4の順序は、抵抗の分割数が認識できれば、任意に変えることができる。例えば、図2で参照電位VREFを接続する端子を固定して、基準電圧出力を接続する端子を変えて、3つの値(V3、V2、V1)を出力し、つぎに参照電位VREFを接続する端子を変えて、同様に基準電圧出力を接続する端子を変える方法でもよい。あるいは、基準電圧出力を接続する端子を固定しておいて、参照電位VREF及び接地電位を接続する端子を変える方法でもよい。
所定のタイミング、例えば、サンプリング周期ごとに基準電圧発生部20の抵抗接続のパターンを変えて、参照電位VREF及び接地電位を含めて、全てのパターンの基準電圧を出力する。それぞれのタイミングに合わせて、基準電圧発生部20に接続されているA/D変換器13Bが出力するディジタル値を記憶部14に記憶する。その間に補正部16は、入力端子11に接続されているA/D変換器13Aが出力するディジタル値を、時点A1以前に記憶した変換特性情報15で補正して、出力端子17から出力する。
一通り、基準電圧に対するディジタル値のサンプリングを終えたところで、A/D変換器13の入力を切り替える。すなわち、時点A2で、A/D変換器13Aを基準電圧発生部20に、A/D変換器13Bを入力端子11に接続する。基準電圧発生部20は前と同じように、所定のタイミング、例えば、サンプリング周期ごとに基準電圧発生部20の抵抗接続のパターンを変えて、参照電位VREF及び接地電位を含めて、全てのパターンの基準電圧を出力する。時点A2〜A3の間、それぞれのタイミングに合わせて、基準電圧発生部20に接続されているA/D変換器13Aが出力するディジタル値を記憶部14に記憶する。
時点A2〜A3の間に補正部16は、入力端子11に接続されているA/D変換器13Bが出力するディジタル値を、時点A1〜A2で記憶した変換特性情報15で補正して、出力端子17から出力する。以降、A/D変換器13A、13Bの入力切替、基準電圧に対するディジタル値(変換特性情報15)の記憶、入力を変換したディジタル値の直前の変換特性情報15による補正の動作を繰り返す。
A/D変換装置10は、入力信号を変換したディジタル値を、そのA/D変換器13A、13Bが直前に基準電圧発生部20に接続されていたときの変換特性情報15で補正するので、A/D変換器13の特性の変化に追随して正しく較正することができる。また、基準電圧発生部20の発生する基準電圧についてA/D変換器13で変換したディジタル値を、基準電圧発生部20の同じ抵抗分割の群ごとに平均して、その電圧に対するA/D変換器13の変換特性情報15とするので、より正確な補正情報を得ることができる。
(実施の形態1の変形例)
図6は、3つのA/D変換器13を備える場合の、A/D変換装置10の構成例を示す。図6の構成では、1つのA/D変換器(例えば、13A)が入力端子11に接続され、他の2つのA/D変換器(例えば、13Bと13C)は基準電圧発生部20に同時に接続される。入力切替部12は、制御部30から指令される所定の時間間隔で、入力端子11に接続するA/D変換器13を切り替える。同時に、他の2つのA/D変換器13を基準電圧発生部20に接続する。
図6は、3つのA/D変換器13を備える場合の、A/D変換装置10の構成例を示す。図6の構成では、1つのA/D変換器(例えば、13A)が入力端子11に接続され、他の2つのA/D変換器(例えば、13Bと13C)は基準電圧発生部20に同時に接続される。入力切替部12は、制御部30から指令される所定の時間間隔で、入力端子11に接続するA/D変換器13を切り替える。同時に、他の2つのA/D変換器13を基準電圧発生部20に接続する。
基準電圧発生部20は、図1及び図2の場合と同様に、複数の基準電圧を発生する。記憶部14は、基準電圧発生部20に接続されている2つのA/D変換器13のディジタル値を同時に記憶する。例えば、複数の抵抗R1〜R4の接続順を変えて、それぞれの接続部から取り出した電圧に対して、A/D変換器13で変換したディジタル値を、同じ抵抗分割の群ごとに平均して、その電圧に対するA/D変換器13の変換特性情報15とする。
図7は、基準電圧に対するA/D変換器13ごとのディジタル値を変換特性情報15とするデータ構造の例を示す。図3と同様に、3つのA/D変換器13ごとに、基準電圧V0〜V4に対するディジタル値が記憶される。図3の2つのA/D変換器13A、13Bの変換特性情報15に加えて、A/D変換器13Cの変換特性情報15が追加されている。A/D変換器13Cの基準電圧V0〜V4に対するディジタル値は、Dc0〜Dc4である。補正部16は、入力端子11に接続されているA/D変換器13が出力するディジタル値を、そのA/D変換器13について記憶されている変換特性情報15で補正する。
図8は、入力切替部12の切替動作の一例を示すタイムチャートである。図8の左から右へと時間が経過することを表す。時点B1で、A/D変換器13Aを入力信号に、A/D変換器13Cを基準電圧に接続する。A/D変換器13Bはその前から基準電圧発生部20に接続されている。A/D変換器13Cが基準電圧発生部20に接続されている間に、基準電圧発生部20は、所定のタイミングでV0〜V4の基準電圧を発生する。V1〜V3は前述のとおり、抵抗R1〜R4の接続順を変えて、それぞれの接続部から取り出した電圧を出力する。
記憶部14は、基準電圧発生部20に接続されているA/D変換器13B、13Cから出力されるディジタル値を、それぞれA/D変換器13B、13Cの変換特性情報15として記憶する。補正部16は、入力信号に接続されているA/D変換器13Aが出力するディジタル値を、そのA/D変換器13Aの変換特性情報15を用いて補正する。
全ての基準電圧のパターンのうち、半分のパターンが経過したところで(時点B2)、A/D変換器13Aと13Bを切り替える。A/D変換器13Aを基準電圧発生部20に接続し、A/D変換器13Bを入力端子11に接続する。基準電圧発生部20は、継続して残りの基準電圧のパターンを出力する。図8の例では、時点B2は基準電圧V2の途中になっているが、例えば図2の基準電圧発生回路20の構成で、V1〜V3はそれぞれ4パターンあるので、V2の4パターンのうち2パターンが経過した時点である。
全ての基準電圧のパターンが経過したところで(時点B3)、A/D変換器13Bと13Cを切り替える。基準電圧発生部20は、基準電圧のパターンを初めから繰り返す。全ての基準電圧のパターンのうち、半分のパターンが経過したところで(時点B4)、A/D変換器13Aと13Cを切り替える。時点B2でA/D変換器13Aは、基準電圧パターンの途中から接続することになるが、基準電圧発生部20が発生する基準電圧のパターンを同じ順序とすれば、時点B4までで全ての基準電圧のパターンを網羅できる。
以下、切替動作を繰り返すことによって、各A/D変換器13が入力信号を変換したディジタル値を、そのA/D変換器13が直前に基準電圧発生部20に接続されていたときの変換特性情報15で補正できる。図8の例では、入力信号に接続する時間が、図5の場合の半分になっている。これは、A/D変換器13の特性の時間的変化による、記憶部14に記憶されている特性情報からの乖離を小さくできることを意味する。従って、A/D変換器13の特性の変化への追従性をより高くできる。
一般的には、A/D変換器13をn個にすると、1つのA/D変換器13を入力信号に接続する時間は、基準電圧発生部20に接続する時間の1/(n−1)にできる。A/D変換器13の入力を切り替えるタイミングは等間隔でなくてもよいが、各A/D変換器13について、それぞれ等しい周期で基準電圧発生部20に接続することが望ましい。各A/D変換器13の較正条件を同一にするためである。図5及び図8は、各A/D変換器13について、それぞれ等しい周期で基準電圧発生部20に接続する例になっている。
(実施の形態1の変形例2)
図9は、A/D変換器13の応答時間がA/D変換装置10のサンプリング周期より長い場合の、A/D変換装置10の構成例を示す。A/D変換装置10は、4つのA/D変換器13A、13B、13C、13Dを備える。A/D変換器13は2つずつ組になっている。A/D変換器13Aと13Bで1組、A/D変換器13Cと13Dで1組である。
図9は、A/D変換器13の応答時間がA/D変換装置10のサンプリング周期より長い場合の、A/D変換装置10の構成例を示す。A/D変換装置10は、4つのA/D変換器13A、13B、13C、13Dを備える。A/D変換器13は2つずつ組になっている。A/D変換器13Aと13Bで1組、A/D変換器13Cと13Dで1組である。
図1及び図6では、サンプリングクロックが省略されているが、各A/D変換器13には、サンプリングクロックが供給される。図9のA/D変換装置10では、1つのA/D変換器13は、A/D変換装置10のサンプリングクロックの2周期に1回ディジタル値を出力する。そのため、A/D変換装置10のサンプリングクロックを2分周器18で2分周して、一組のA/D変換器13の一方にはバッファ19Aを介して、他方にはインバータ19Bを介して、A/D変換器13のサンプリングクロックとして供給する。A/D変換器13Aと13Bは交互にディジタル値を出力する。また、A/D変換器13Cと13Dは交互にディジタル値を出力する。
A/D変換器13の組ごとに入力端子11、又は基準電圧発生部20に接続する。A/D変換器13Aと13Bを入力端子11に接続するときは、A/D変換器13Cと13Dを基準電圧発生部20に接続する。A/D変換器13Aと13Bを基準電圧発生部20に接続するときは、A/D変換器13Cと13Dを入力端子11に接続する。そして、基準電圧発生部20に接続されているA/D変換器13のディジタル値を、そのときの基準電圧に対する変換特性情報15として記憶する。また、入力端子11に接続されているA/D変換器13が出力するディジタル値を、そのA/D変換器13(の組)が直前に基準電圧発生部20に接続されていたときの変換特性情報15で補正する。
基準電圧発生部20は、1つの基準電圧を1組のA/D変換器13がサンプリングできる間、保持する。そして、A/D変換器13ごとに変換特性情報15を記憶し、A/D変換器13ごとにその変換特性情報15で補正する。1組のA/D変換器13を1つのA/D変換器13として考えれば、入力切替の動作は、図5と同様に考えてよい。
入力を切り替える方法は、組ごとでなくてもよい。例えば、A/D変換器13A、13B、13C、13DをA、B、C、D、接続を=で表すことにして、
((A,B)=入力、(C,D)=基準電圧)、
((B,C)=入力、(D,A)=基準電圧)、
((C,D)=入力、(A,B)=基準電圧)、
((D,A)=入力、(B,C)=基準電圧)、
のように循環で切り替えてもよい。
((A,B)=入力、(C,D)=基準電圧)、
((B,C)=入力、(D,A)=基準電圧)、
((C,D)=入力、(A,B)=基準電圧)、
((D,A)=入力、(B,C)=基準電圧)、
のように循環で切り替えてもよい。
なお、A/D変換器13のサンプリングクロックの切り替えを工夫すれば、3つのA/D変換器13でも構成することができる。その場合、2つのA/D変換器13を入力端子11に、他の1つを基準電圧発生部20に接続する。そして、入力端子11に接続するA/D変換器13には、位相が180°異なるサンプリングクロックを供給する。
さらに、サンプリング周期を短くして、1つのA/D変換器13がnクロックに1回ディジタル値を出力する場合も同様に構成し、各A/D変換器13について直前に基準電圧発生部20に接続していたときの変換特性情報15で補正することができる。
(実施の形態2)
図10は、実施の形態2に係るA/D変換装置の構成の一例を示す図である。図10のA/D変換装置10は、補正部16と出力端子17の間に合成部22を備える。
図10は、実施の形態2に係るA/D変換装置の構成の一例を示す図である。図10のA/D変換装置10は、補正部16と出力端子17の間に合成部22を備える。
実施の形態2では、2つのA/D変換器13は、同時に入力端子11に接続する期間がある。2つのA/D変換器13A、13Bが同時に入力端子11に接続しているとき、補正部16は、A/D変換器13A、13Bのディジタル値をそれぞれの変換特性情報15で補正する。合成部22は、補正された2つのA/D変換器13A、13Bのディジタル値を重み付け平均して合成する。
図11は、実施の形態2に係る入力切替部の切替動作の一例を示すタイムチャートである。時点C1で、A/D変換器13Bを基準電圧に接続する。A/D変換器13Aは時点C1より前に入力端子11に接続されている(時点C0)。A/D変換器13Bが基準電圧発生部20に接続されている間に、基準電圧発生部20は、所定のタイミングでV0〜V4の基準電圧を発生する。V1〜V3は実施の形態1と同様に、抵抗R1〜R4の接続順を変えて、それぞれの接続部から取り出した電圧を出力する。
記憶部14は、それぞれのタイミングに合わせて、基準電圧発生部20に接続されているA/D変換器13Bが出力するディジタル値を、抵抗分割ごとに平均して記憶する。その間に補正部16は、入力端子11に接続されているA/D変換器13Aが出力するディジタル値を、時点C0以前に記憶した変換特性情報15で補正して、出力端子17から出力する。
一通り、基準電圧に対するディジタル値のサンプリングを終えたところで、A/D変換器13Bの入力を切り替える。すなわち、時点C2で、A/D変換器13Bを入力端子11に接続する。時点C2では、A/D変換器13Aの入力は切り替えず、入力端子11に接続されたままである。従って、A/D変換器13A及び13Bはどちらも入力信号に対するディジタル値を出力する。
補正部16は、A/D変換器13A及び13Bが出力するディジタル値を、それぞれの変換特性情報15で補正する。合成部22は、補正された2つのディジタル値を重み付け平均する。2つの重み付け係数の和を常に1として、補正された2つのディジタル値に重み付け係数を乗じて加算すると考えてもよい。
A/D変換器13Bを入力端子11に接続してから、所定の切替期間P1が経過したとき、時点C3でA/D変換器13Aの入力を基準電圧発生部20に接続する。基準電圧発生部20は前と同じように、全てのパターンの基準電圧を出力する。記憶部14は、それぞれのタイミングに合わせて、基準電圧発生部20に接続されているA/D変換器13Aが出力するディジタル値を抵抗分割毎に平均し、変換特性情報15として記憶する。
時点C3〜C4の間に、補正部16は入力端子11に接続されているA/D変換器13Bが出力するディジタル値を、時点C1〜C2で記憶した変換特性情報15で補正して、出力端子17から出力する。
時点C4で、A/D変換器13Aを入力端子11に切り替える。このとき、A/D変換器13Bは入力端子11に接続したままである。所定の切替時間P2が経過する時点C5までは、2つのA/D変換器13A、13Bが入力端子11に接続される。時点C4〜C5の間、補正部16は、2つのA/D変換器13のディジタル値を、それぞれの変換特性情報15で補正する。また、合成部22は、補正された2つのディジタル値を重み付け平均する。時点C5は時点C1と同じであって、以降、時点C1からC5の動作を繰り返す。なお、切替時間P1とP2の長さは等しくても等しくなくてもよい。
A/D変換器13は、それぞれの直近の変換特性情報15で補正しているが、補間の誤差などによって、補正したディジタル値が完全に一致しない場合がある。2つのA/D変換器13A、13Bの補正後のディジタル値にわずかでも違いがあると、図5の時点A2のように、入力信号を変換するA/D変換器13を切り替えると、その特性の違いだけ出力のディジタル値に入力信号の変化以外のずれが発生する。A/D変換器13の切替ごとに発生するこのずれによる変動は、A/D変換器13を切り替える周期の高調波歪みとなる。
入力信号に接続するA/D変換器13を切り替えるときに、2つのA/D変換器13を同時に入力端子11に接続する切替時間P1、P2を設けて、その期間では、補正後の2つのA/D変換器13のディジタル値を重み付け平均することによって、特性の違いによる出力のディジタル値の変動を緩和することができる。例えば、重み付け係数を定数として、単純な平均であってもよい。
切替時間P1又はP2の間に、重み付け係数を変化させて、出力を滑らかに移行させることが望ましい。図12は、重み付け係数の例を示すグラフである。図12の横軸は時間で、期間P1、P2はそれぞれ図11の切替時間P1、P2に対応する。縦軸は、重み付け係数である。A/D変換器13Aの重み付け係数を実線Waで、A/D変換器13Bの重み付け係数を破線Wbで表す。
図12の(a)は、重み付け係数を線形に変化させる場合を示す。A/D変換器13Aの重み付け係数は、切替時間P1の間に1から0に線形に変化する。A/D変換器13Bの重み付け係数は、切替時間P1の間に0から1に線形に変化する。
また、切替時間P2の間は逆に、A/D変換器13Aの重み付け係数は0から1に線形に変化し、A/D変換器13Bの重み付け係数は1から0に線形に変化する。どの時点でも、重み付け係数の和は1である。このように重み付け係数を変化させることによって、出力は切替時間P1、P2の期間に、A/D変換器13Aと13Bの間で入力信号の変化以外のずれが発生することなく、滑らかに移行する。
図12の(b)は、重み付け係数をさらに滑らかに変化させる場合を示す。図12(b)の重み付け係数は、時間で微分した関数が連続である。例えば、切替時間P1における実線Waは次の式の関数を用いることができる。
Wa(t)=1/2・(cos(ωt−φ)+1)
ここで、tは時点C2からC3の時刻、ωは切替期間P1をπとするための係数、φは時点C2の時刻を換算した定数である。
Wa(t)=1/2・(cos(ωt−φ)+1)
ここで、tは時点C2からC3の時刻、ωは切替期間P1をπとするための係数、φは時点C2の時刻を換算した定数である。
切替時間P1の破線Wbは、Waの1に対する補数として定義できる。切替時間P2のWa、Wbは、切替時間P1のときの逆の関係として定義できる。上述のWa(t)は、2階微分も連続であり、極めて滑らかに出力を移行させることが期待できる。
重み付け係数は、切替時間P1、P2で連続であって、和が常に1であれば任意に選択できる。
(実施の形態3)
図13は、実施の形態3に係るA/D変換装置10の構成の一例を示す図である。実施の形態3では、入力信号は差動信号で与えられる。図13では、差動変換回路23を備えているが、入力信号がもともと差動信号の場合は、差動変換回路23は不要である。
図13は、実施の形態3に係るA/D変換装置10の構成の一例を示す図である。実施の形態3では、入力信号は差動信号で与えられる。図13では、差動変換回路23を備えているが、入力信号がもともと差動信号の場合は、差動変換回路23は不要である。
A/D変換装置10は、3つのA/D変換器13A、13B、13Cを備える。そのうち、2つは入力信号の正転信号と反転信号に接続され、他の1つは、基準電圧発生部20に接続される。入力切替部12は、入力の差動信号に接続するA/D変換器13と、基準電圧発生部20に接続するA/D変換器13を、所定の時間間隔で切り替える。
入力の正転信号に接続されたA/D変換器13は、正転信号と共通の電圧(入力コモン電圧)の電位差をディジタル値に変換する。入力の反転信号に接続されたA/D変換器13は、反転信号と入力コモン電圧の電位差をディジタル値に変換する。入力コモン電圧は任意に設定できるが、例えば、入力の中間の電圧、又は共通の接地電位などとする。
正転信号に接続されたA/D変換器13のディジタル値を、そのA/D変換器13の変換特性情報15で補正して、補正正転ディジタル値を得る。反転信号に接続されたA/D変換器13のディジタル値を、そのA/D変換器13の変換特性情報15で補正して、補正反転ディジタル値を得る。補正正転ディジタル値と補正反転ディジタル値の差が、元の信号をA/D変換した値となる。
入力を差動信号とするので、入力信号に重畳する同相ノイズをキャンセルすることができる(図14参照)。正転信号と反転信号を独立にA/D変換して補正して、正転信号と反転信号をそれぞれディジタル値にしているので、差分を演算する前に、様々な信号演算処理が可能である。例えば、正転信号と反転信号それぞれについて、ある周波数成分を除去したり、移動平均化処理などで独立にノイズ除去などができる。
図15は、入力切替部12の切替動作の一例を示すタイムチャートである。時点D1で、A/D変換器13Bを入力反転信号に、A/D変換器13Cを基準電圧に接続する。A/D変換器13Aはその前から入力正転信号に接続されている。A/D変換器13Cが基準電圧発生部20に接続されている間に、基準電圧発生部20は、所定のタイミングでV0〜V4の基準電圧を発生する。V1〜V3は前述のとおり、抵抗R1〜R4の接続順を変えて、それぞれの接続部から取り出した電圧を出力する。
記憶部14は、基準電圧発生部20に接続されているA/D変換器13Cから出力されるディジタル値を、そのA/D変換器13Cの変換特性情報15として記憶する。補正部16は、入力信号に接続されているA/D変換器13Aおよび13Bが出力するディジタル値を、それぞれA/D変換器13A、13Bの変換特性情報15を用いて補正する。そして、補正正転ディジタル値から補正反転ディジタル値を引いて、A/D変換装置10の出力とする。
全ての基準電圧のパターンが経過したところで(時点D2)、A/D変換器13AとCを切り替える。A/D変換器13Aを基準電圧発生部20に接続し、A/D変換器13Cを入力正転信号に接続する。基準電圧発生部20は、基準電圧のパターンを初めから繰り返す。
全ての基準電圧のパターンが経過したところで(時点D3)、A/D変換器13Aと13Bを切り替える。A/D変換器13Aを入力反転信号に接続し、A/D変換器13Bを基準電圧発生部20に接続する。基準電圧発生部20は、基準電圧のパターンを初めから繰り返す。
以下、同様に、時点D4でA/D変換器13Bと13Cを切り替え、時点D5でA/D変換器13Aと13Cを切り替え、時点D6でA/D変換器13Aと13Bを切り替える。時点D7は、初めに戻って、時点D1と同じであり、時点D8は時点D2と同じである。
全てのA/D変換器13は、等しい周期で基準電圧発生部20に接続し、そのときのディジタル値が記憶部14に記憶される。補正部16は、各A/D変換器13が入力差動信号を変換したディジタル値を、そのA/D変換器13が直前に基準電圧発生部20に接続されていたときの変換特性情報15で補正する。その結果、A/D変換器13の特性の変化に追随して正しく較正することができる。
各A/D変換器13は、全ての基準電圧に等しい周期で接続するという条件であれば、切り替えのパターンは任意に設定してよい。例えば、図15で、1つのA/D変換器13が1回の基準電圧発生部20に接続する期間で、全ての基準電圧のパターンのうち、半分のパターンが発生するようにしてもよい。基準電圧発生部20は、全ての基準電圧のパターンを同じ順序で発生すれば、各A/D変換器13は基準電圧発生部20に2回接続すると、全ての基準電圧のパターンを網羅できる。
図16は、入力切替部12の異なる切替動作の例を示すタイムチャートである。図16の例では、A/D変換器13は全て同時に入力が切り替えられ、入力差動信号は各A/D変換器13に順(輪環順と1輪環ごとの極性反転)に接続される。1つのA/D変換器13が1回の基準電圧発生部20に接続する期間で、全ての基準電圧のパターンを発生してもよいし、例えば、半分のパターンが発生するようにしてもよい。
図16の切り替え動作でも、全てのA/D変換器13は、等しい周期で基準電圧発生部20に接続し、そのときのディジタル値が記憶部14に記憶される。補正部16は、各A/D変換器13が入力差動信号を変換したディジタル値を、そのA/D変換器13が直前に基準電圧発生部20に接続されていたときの変換特性情報15で補正する。その結果、温度が変化した場合などA/D変換器13の特性の変化に追随して正しく較正することができる。
なお、各実施の形態で説明したA/D変換装置10、基準電圧発生部20及び入力切替部12の回路構成は一例であり、任意に変更及び修正が可能である。例えば、実施の形態1、2及び3を任意に組み合わせてA/D変換装置10を構成してもよい。記憶部14の変換特性情報15の構成は、実施の形態で示したものがすべてではなく、これらに限定されるものではない。
10 A/D変換装置
11 入力端子
12 入力切替部(入力切替手段)
13A、13B、13C、13D A/D変換器
14 記憶部(変換特性記憶手段)
15 変換特性情報
16 補正部(補正手段)
17 出力端子
20 基準電圧発生部(基準電圧発生手段)
21 基準電圧出力端子
22 合成部(合成手段)
23 差動変換回路
30 制御部(入力切替手段、基準電圧発生手段、
変換特性記憶手段、補正手段)
11 入力端子
12 入力切替部(入力切替手段)
13A、13B、13C、13D A/D変換器
14 記憶部(変換特性記憶手段)
15 変換特性情報
16 補正部(補正手段)
17 出力端子
20 基準電圧発生部(基準電圧発生手段)
21 基準電圧出力端子
22 合成部(合成手段)
23 差動変換回路
30 制御部(入力切替手段、基準電圧発生手段、
変換特性記憶手段、補正手段)
Claims (8)
- 2以上のアナログ/ディジタル変換器と、
アナログの基準となる電圧を発生する基準電圧発生手段と、
前記2以上のアナログ/ディジタル変換器を、それぞれ所定の時間間隔で前記基準電圧発生手段とディジタル信号に変換すべきアナログの入力信号とに接続し、かつ、少なくとも1つの前記アナログ/ディジタル変換器を前記基準電圧発生手段に接続している間に、他の少なくとも1つの前記アナログ/ディジタル変換器を前記入力信号に接続する入力切替手段と、
前記基準電圧発生手段に接続された前記アナログ/ディジタル変換器の、前記基準電圧に対する変換ディジタル値に基づく変換特性情報を記憶する変換特性記憶手段と、
前記入力信号に接続された前記アナログ/ディジタル変換器の出力を、そのアナログ/ディジタル変換器について前記変換特性記憶手段に記憶された変換特性情報で補正する補正手段と、
を備えることを特徴とするアナログ/ディジタル変換装置。 - 前記入力切替手段は、前記入力信号に接続する前記アナログ/ディジタル変換器を切り替えるときに、該切り替えの前に前記入力信号に接続している前記アナログ/ディジタル変換器と、該切り替えの後に前記入力信号に接続する前記アナログ/ディジタル変換器とを含む、少なくとも2つの前記アナログ/ディジタル変換器を所定の時間、同時に前記入力信号に接続し、
前記補正手段は、前記同時に入力信号に接続している2以上のアナログ/ディジタル変換器の出力を、それぞれのアナログ/ディジタル変換器について前記変換特性記憶手段に記憶された変換特性情報で補正し、
前記アナログ/ディジタル変換装置は、前記補正手段で補正された前記同時に入力信号に接続している2以上のアナログ/ディジタル変換器の出力を、重み付け平均する合成手段を備える、
ことを特徴とする請求項1に記載のアナログ/ディジタル変換装置。 - 前記合成手段は、前記少なくとも2つのアナログ/ディジタル変換器を同時に前記入力信号に接続する間に、前記重み付け平均する係数を順次変更することを特徴とする請求項2に記載のアナログ/ディジタル変換装置。
- 前記基準電圧発生手段は、複数の基準電圧を発生し、
前記基準電圧発生手段に接続する前記アナログ/ディジタル変換器は、所定の時間間隔で前記複数の基準電圧を順に入力する、
ことを特徴とする請求項1に記載のアナログ/ディジタル変換装置。 - 前記入力切替手段は、前記2以上のアナログ/ディジタル変換器を、それぞれ等しい周期で前記基準電圧発生手段に接続することを特徴とする請求項1に記載のアナログ/ディジタル変換装置。
- 前記基準電圧発生手段は、少なくとも1つの基準電圧について複数の電圧を発生し、
前記変換特性記憶手段は、前記アナログ/ディジタル変換器の、前記1つの基準電圧について複数の電圧に対する変換ディジタル値の平均値に基づく変換特性情報を記憶する、
ことを特徴とする請求項4に記載のアナログ/ディジタル変換装置。 - 前記入力信号が差動信号の差動入力信号であって、
3以上のアナログ/ディジタル変換器を備え、
前記入力切替手段は、
少なくとも1つの前記アナログ/ディジタル変換器を前記基準電圧発生手段に接続している間に、他の少なくとも1つの前記アナログ/ディジタル変換器を前記差動入力信号の正転信号に、さらに他の少なくとも1つの前記アナログ/ディジタル変換器を前記差動入力信号の反転信号に同時に接続する、
ことを特徴とする請求項1に記載のアナログ/ディジタル変換装置。 - 複数のアナログ/ディジタル変換器を用いるアナログ/ディジタル変換補正方法であって、
前記複数のアナログ/ディジタル変換器を、それぞれ所定の時間間隔でアナログの基準となる基準電圧とディジタル信号に変換すべきアナログの入力信号とに接続し、かつ、少なくとも1つの前記アナログ/ディジタル変換器を前記基準電圧に接続している間に、他の少なくとも1つの前記アナログ/ディジタル変換器を前記入力信号に接続する入力切替ステップと、
前記基準電圧に接続された前記アナログ/ディジタル変換器の、前記基準電圧に対する変換ディジタル値に基づく変換特性情報を記憶する変換特性記憶ステップと、
前記入力信号に接続された前記アナログ/ディジタル変換器の出力を、そのアナログ/ディジタル変換器について前記変換特性記憶ステップで記憶された変換特性情報で補正する補正ステップと、
を備えることを特徴とするアナログ/ディジタル変換補正方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006313408A JP2008131298A (ja) | 2006-11-20 | 2006-11-20 | アナログ/ディジタル変換装置及びアナログ/ディジタル変換補正方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006313408A JP2008131298A (ja) | 2006-11-20 | 2006-11-20 | アナログ/ディジタル変換装置及びアナログ/ディジタル変換補正方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008131298A true JP2008131298A (ja) | 2008-06-05 |
Family
ID=39556723
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006313408A Pending JP2008131298A (ja) | 2006-11-20 | 2006-11-20 | アナログ/ディジタル変換装置及びアナログ/ディジタル変換補正方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008131298A (ja) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009105553A (ja) * | 2007-10-22 | 2009-05-14 | Denso Corp | Ad変換装置の異常検出装置 |
WO2010122784A1 (ja) * | 2009-04-23 | 2010-10-28 | オリンパス株式会社 | A/d変換回路、信号処理回路、及びブレ検出装置 |
JP2011049746A (ja) * | 2009-08-26 | 2011-03-10 | Nec Corp | A/d変換装置 |
JP2012034094A (ja) * | 2010-07-29 | 2012-02-16 | Fujitsu Ltd | Ad変換装置 |
JP2013048471A (ja) * | 2012-10-24 | 2013-03-07 | Mitsubishi Electric Corp | アナログユニット |
JP2013051495A (ja) * | 2011-08-30 | 2013-03-14 | Denso Corp | 信号処理装置 |
US8593315B2 (en) | 2010-02-09 | 2013-11-26 | Nec Corporation | A/D conversion device and A/D conversion correcting method |
JP2015091006A (ja) * | 2013-11-05 | 2015-05-11 | 株式会社デンソー | アナログデジタル変換装置 |
JP2015115699A (ja) * | 2013-12-10 | 2015-06-22 | 株式会社デンソー | Ad変換装置 |
JP2015522995A (ja) * | 2012-05-24 | 2015-08-06 | フェニックス コンタクト ゲーエムベーハー ウント コムパニー カーゲー | 複数のアナログ信号検出チャネルを有するアナログ信号入力回路 |
JP2016539344A (ja) * | 2013-09-06 | 2016-12-15 | ホッティンゲル・バルドヴィン・メステクニーク・ゲゼルシヤフト・ミト・ベシュレンクテル・ハフツング | バックグラウンド調節を実施する測定増幅器及びそのための方法 |
WO2017175427A1 (ja) * | 2016-04-05 | 2017-10-12 | 三菱電機株式会社 | 周波数変調回路、fm-cwレーダおよび高速変調レーダ |
KR20180065307A (ko) * | 2016-12-07 | 2018-06-18 | 한국과학기술원 | 저역필터를 사용한 보조 아날로그-디지털 변환기의 입력요동 완화장치 |
WO2019188085A1 (ja) * | 2018-03-28 | 2019-10-03 | 株式会社オートネットワーク技術研究所 | Ad変換器の補正装置及びad変換装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57203134A (en) * | 1981-06-09 | 1982-12-13 | Toshiba Corp | Analog inputting device |
JPS6477323A (en) * | 1987-09-18 | 1989-03-23 | Fujitsu Ltd | Optional calibration type analog/digital conversion system |
JPS6477321A (en) * | 1987-09-18 | 1989-03-23 | Fujitsu Ltd | Optional calibration type analog/digital conversion system |
-
2006
- 2006-11-20 JP JP2006313408A patent/JP2008131298A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57203134A (en) * | 1981-06-09 | 1982-12-13 | Toshiba Corp | Analog inputting device |
JPS6477323A (en) * | 1987-09-18 | 1989-03-23 | Fujitsu Ltd | Optional calibration type analog/digital conversion system |
JPS6477321A (en) * | 1987-09-18 | 1989-03-23 | Fujitsu Ltd | Optional calibration type analog/digital conversion system |
Cited By (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009105553A (ja) * | 2007-10-22 | 2009-05-14 | Denso Corp | Ad変換装置の異常検出装置 |
WO2010122784A1 (ja) * | 2009-04-23 | 2010-10-28 | オリンパス株式会社 | A/d変換回路、信号処理回路、及びブレ検出装置 |
US8412032B2 (en) | 2009-04-23 | 2013-04-02 | Olympus Corporation | A/D conversion circuit, signal processing circuit, and shake detection device |
JP2011049746A (ja) * | 2009-08-26 | 2011-03-10 | Nec Corp | A/d変換装置 |
US8593315B2 (en) | 2010-02-09 | 2013-11-26 | Nec Corporation | A/D conversion device and A/D conversion correcting method |
JP2012034094A (ja) * | 2010-07-29 | 2012-02-16 | Fujitsu Ltd | Ad変換装置 |
JP2013051495A (ja) * | 2011-08-30 | 2013-03-14 | Denso Corp | 信号処理装置 |
JP2015522995A (ja) * | 2012-05-24 | 2015-08-06 | フェニックス コンタクト ゲーエムベーハー ウント コムパニー カーゲー | 複数のアナログ信号検出チャネルを有するアナログ信号入力回路 |
US9658267B2 (en) | 2012-05-24 | 2017-05-23 | Phoenix Contact Gmbh & Co. Kg | Analog signal input circuit to process analog input signals for the safety of a process |
JP2013048471A (ja) * | 2012-10-24 | 2013-03-07 | Mitsubishi Electric Corp | アナログユニット |
US10295383B2 (en) | 2013-09-06 | 2019-05-21 | Hottinger Baldwin Messtechnik Gmbh | Measuring amplifier with background adjustment and method therefor |
JP2016539344A (ja) * | 2013-09-06 | 2016-12-15 | ホッティンゲル・バルドヴィン・メステクニーク・ゲゼルシヤフト・ミト・ベシュレンクテル・ハフツング | バックグラウンド調節を実施する測定増幅器及びそのための方法 |
JP2015091006A (ja) * | 2013-11-05 | 2015-05-11 | 株式会社デンソー | アナログデジタル変換装置 |
JP2015115699A (ja) * | 2013-12-10 | 2015-06-22 | 株式会社デンソー | Ad変換装置 |
WO2017175427A1 (ja) * | 2016-04-05 | 2017-10-12 | 三菱電機株式会社 | 周波数変調回路、fm-cwレーダおよび高速変調レーダ |
JPWO2017175427A1 (ja) * | 2016-04-05 | 2018-08-16 | 三菱電機株式会社 | 周波数変調回路、fm−cwレーダおよび高速変調レーダ |
US10393861B2 (en) | 2016-04-05 | 2019-08-27 | Mitsubishi Electric Corporation | Frequency modulation circuit, FM-CW radar, and high-speed modulation radar |
KR20180065307A (ko) * | 2016-12-07 | 2018-06-18 | 한국과학기술원 | 저역필터를 사용한 보조 아날로그-디지털 변환기의 입력요동 완화장치 |
KR101894902B1 (ko) * | 2016-12-07 | 2018-09-04 | 한국과학기술원 | 저역필터를 사용한 보조 아날로그-디지털 변환기의 입력요동 완화장치 |
WO2019188085A1 (ja) * | 2018-03-28 | 2019-10-03 | 株式会社オートネットワーク技術研究所 | Ad変換器の補正装置及びad変換装置 |
JP2019176314A (ja) * | 2018-03-28 | 2019-10-10 | 株式会社オートネットワーク技術研究所 | Ad変換器の補正装置及びad変換装置 |
US11070220B2 (en) | 2018-03-28 | 2021-07-20 | Autonetworks Technologies, Ltd. | Correction device for A/D converter and A/D conversion device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008131298A (ja) | アナログ/ディジタル変換装置及びアナログ/ディジタル変換補正方法 | |
US8587460B2 (en) | A/D conversion device and compensation control method for A/D conversion device | |
JP5313008B2 (ja) | 補正信号生成装置およびa/d変換装置 | |
JP6230417B2 (ja) | A/d変換回路および半導体集積回路 | |
JP4626581B2 (ja) | 数値化装置 | |
JP2014165658A (ja) | Ad変換器 | |
US7030803B2 (en) | Analog-to-digital converter and method of analog-to-digital conversion | |
JP2005304033A (ja) | ディジタル的に自己校正するパイプラインadc及びその方法 | |
JP2012244521A (ja) | 比較器及びad変換器 | |
JP2006527956A (ja) | デジタルアナログ変換器 | |
JP4899271B2 (ja) | アナログ制御方法、アナログ制御装置、agc、及びagcの制御方法 | |
JP2019097121A (ja) | ラッチドコンパレータ | |
JP4613929B2 (ja) | A/d変換回路 | |
JP3782911B2 (ja) | Adコンバータ回路 | |
JP5973893B2 (ja) | サブレンジング型a/d変換器 | |
JPH10327072A (ja) | アナログ/ディジタルコンバータおよび電圧比較器 | |
WO1997009788A2 (en) | A/d conversion with folding and interpolation | |
JP3877747B1 (ja) | A/d変換装置 | |
JP3514316B2 (ja) | Ad変換器 | |
JP2001339303A (ja) | A/d変換回路 | |
KR102234948B1 (ko) | 기준전압 생성장치 및 이를 포함하는 아날로그-디지털 변환장치 | |
JPH10178345A (ja) | A/d変換器 | |
JP2006138822A (ja) | エンコーダ位置検出回路 | |
JP2003060504A (ja) | A/d変換装置およびa/dコンバータ用誤差補正装置 | |
JP2006033304A (ja) | スイッチトキャパシタ回路及びパイプラインa/d変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111122 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120313 |