JP5039689B2 - Ａ／ｄ変換装置 - Google Patents

Description

本発明は、アナログの入力信号を複数のＡ／Ｄ変換器に共通に入力し各Ａ／Ｄ変換器のサンプリングタイミングをずらすことにより、入力信号に対して高速なサンプリングを等価的に行うインタリーブ方式のＡ／Ｄ変換装置において、その精度を高めるための技術に関する。

図１１はインタリーブ方式のＡ／Ｄ変換装置１０の基本構成を示し、図１２はその動作を示している。

このＡ／Ｄ変換装置１０は、入力端子１０ａに入力される図１２の（ａ）のようなアナログの入力信号ｘ（ｔ）を、信号分配器１１によって複数Ｎ本の信号経路に分岐して、Ｎ個のＡ／Ｄ変換器１２_０〜１２_Ｎ−１にそれぞれ入力する。

サンプリング制御部１３は、図１２の（ｂ１）〜（ｂＮ）に示すように、それぞれが周期Ｔを持ち、位相がΔＴ（＝Ｔ／Ｎ）ずつシフトされたサンプリング用のクロックＣ_０〜Ｃ_Ｎ−１を生成してそれぞれＡ／Ｄ変換器１２_０〜１２_Ｎ−１に与えるとともに、図１２の（ｄ）のように、各Ａ／Ｄ変換器１２_０〜１２_Ｎ−１のうちサンプリングを行うＡ／Ｄ変換器を指定する指定信号ＡＤＮＵＭを信号切換器１４に与える。

各Ａ／Ｄ変換器１２_０〜１２_Ｎ−１は、クロックＣ_０〜Ｃ_Ｎ−１をそれぞれ受けたときの入力値ｘ（Ｐ）、ｘ（Ｐ＋１）、ｘ（Ｐ＋２）、…をサンプリングしてデジタル値に変換し、図１２の（ｃ１）〜（ｃＮ）のように、各サンプル値Ｘ_０，Ｐ、Ｘ_{１，Ｐ＋１}、Ｘ_{２，Ｐ＋２}、…をそれぞれ信号切換器１４に出力する。

信号切換器１４は、各Ａ／Ｄ変換器１２_０〜１２_Ｎ−１のうち、指定信号ＡＤＮＵＭで指定されたＡ／Ｄ変換器から出力されるサンプル値Ｘ_０，Ｐ、Ｘ_{１，Ｐ＋１}、Ｘ_{２，Ｐ＋２}、…を順次選択して、図１２の（ｅ）のように、サンプル値がそのサンプリング順に並んだデジタル信号列Ｙ（ｎ）を出力端子１０ｂに出力する。

このようにして得られるデジタル信号列Ｙ（ｎ）は、入力信号ｘ（ｔ）をクロック周期Ｔの１／Ｎのサンプリング周期ΔＴでサンプリングして得られるものと等価となり、低速なＡ／Ｄ変換器で高速なサンプリングが行える。

ところが、上記Ａ／Ｄ変換装置１０のように、入力信号ｘ（ｔ）を複数のＡ／Ｄ変換器１２_０〜１２_Ｎ−１に分配入力する場合、信号分配器１２自身の分配特性や分配経路の周波数特性の違い、各Ａ／Ｄ変換器１２_０〜１２_Ｎ−１の周波数特性の違いおよびサンプリングクロックの理想タイミングからのずれによって、得られたサンプル値を信号処理した結果に誤差を発生させる。

この問題を解決するための技術として、本願出願人は、入力端子から各Ａ／Ｄ変換器までの信号経路の周波数特性の差をなくして等しくするための等化処理（イコライズ処理）を行う技術を提案している（特許文献１）。

特許第３７５２２３７号公報

この特許文献１の技術は、信号周波数に対して各Ａ／Ｄ変換器のサンプリング周期が長く、そのサンプル値だけで等価処理を行うことはできないので、各Ａ／Ｄ変換器の見かけ上のサンプリング周期をあげて等価処理を行うものであり、各Ａ／Ｄ変換器のサンプル値と次のサンプル値の間の値を、他のＡ／Ｄ変換器のサンプル値を用いて推定し、その推定値とサンプル値とを時系列にイコライザへ与えることで、各信号経路の差を補償するものである。

しかしながら、上記構成のＡ／Ｄ変換装置においても、各信号経路の周波数特性のばらつきが大きい場合等には十分な精度が得られない場合があり、より高精度な処理が望まれていた。

本発明は、この課題を解決するためになされたものであり、さらに高精度化したＡ／Ｄ変換装置を提供することを目的としている。

前記目的を達成するために、本発明のＡ／Ｄ変換装置は、
信号を入力するための入力端子（１０ａ）と、
複数のＡ／Ｄ変換器（１２）と、
前記入力端子からの入力信号を前記Ａ／Ｄ変換器にそれぞれ入力する信号分配器（１１）と、
前記各Ａ／Ｄ変換器に対し、サンプリングのための所定周期のクロックを、前記Ａ／Ｄ変換器数で前記所定周期を割って得られる時間にほぼ等しい時間差で所定順に且つ循環的に与えるサンプリング制御部（２１）と、
前記複数のＡ／Ｄ変換器の１つを基準とし、前記入力端子から前記各Ａ／Ｄ変換器の出力端子までのそれぞれの周波数特性と前記入力端子から前記基準のＡ／Ｄ変換器の出力端子までの周波数特性との差の特性を満たすインパルス応答を有するフィルタの係数を予め記憶しているＡＤ特性テーブル（２５）と、
前記Ａ／Ｄ変換器毎にそれぞれ設けられ、前記複数のＡ／Ｄ変換器によって変換出力されるサンプル値および前記ＡＤ特性テーブルに記憶されている係数に基づいて、前記クロックを受けたＡ／Ｄ変換器がサンプル値を更新するタイミングに他のＡ／Ｄ変換器が変換処理をおこなったと仮定して得られるサンプル値をそれぞれ推定する複数の第１の推定手段（２２）と、
前記基準のＡ／Ｄ変換器と各Ａ／Ｄ変換器の周波数特性の差をそれぞれ相殺する周波数特性を満たすインパルス応答を有するフィルタの係数を予め記憶しているイコライザ係数テーブル（２７）と、
前記各第１の推定手段にそれぞれ対応して設けられ、各第１の推定手段の出力値に対して、前記イコライザ係数テーブルに記憶されている係数に基づくフィルタリングをそれぞれ行って、誤差補正された値をそれぞれ出力する複数の第１のイコライザ（２３）と、
前記複数の第１のイコライザの出力値を受け、前記各Ａ／Ｄ変換器が前記クロックによってサンプリングする順に前記複数の第１のイコライザの出力値を選択して出力する第１の信号切換器（２４）と、
前記各第１のイコライザに対応して設けられ、前記ＡＤ特性テーブルに記憶されている係数に基づいて、前記第１の信号切換器から出力された信号に対して前記対応する各イコライザと逆の周波数補正処理を行うとともに、該補正処理で得られたデータのうち、前記対応するＡ／Ｄ変換器のサンプリングタイミングのデータを元のサンプル値に入れ換えて出力する複数の第２の推定手段（３０）と、
前記各第２の推定手段の出力値に対し、前記入力端子から前記各Ａ／Ｄ変換器までの信号経路の周波数特性の差異を補正するための処理を前記イコライザ係数テーブルに記憶された係数に基づいて行う複数の第２のイコライザ（３１）と、
前記各第２のイコライザの出力値を受け、前記各Ａ／Ｄ変換器が前記クロックによってサンプリングする順に前記複数の第２のイコライザの出力値を選択して出力する第２の信号選択手段（３２）とを備えている。

このように、本発明では、第１の信号切換器から出力された信号に対して第２の推定手段による推定処理と、第２のイコライザによる補正処理とを行い、その第２のイコライザの出力値を順次選択するようにしたので、より精度の高いＡ／Ｄ変換処理が可能となる。

先ず、本発明の前提となる技術について説明する。
始めに、前記したＮ個のＡ／Ｄ変換器１２のうちの任意のものを基準Ａ／Ｄ変換器と定め、各Ａ／Ｄ変換器毎に、入力端子からＡ／Ｄ変換器までの入力特性や変換特性およびサンプリング系の位相誤差特性をまとめて周波数特性を算出し、その各周波数特性と基準のＡ／Ｄ変換器についての周波数特性との差を求めて、これをミスマッチ特性と定義する。

また、本発明で扱う入力信号ｘ（ｔ）は、Ｎ個のＡ／Ｄ変換器を用いて実現する高速サンプリング周波数をＦｓ（＝１／ΔＴ）としたとき、０〜Ｆｓ／２で帯域制限されているとする。

次に、各ミスマッチ特性を有するミスマッチ回路をそれぞれのＡ／Ｄ変換器の前段に挿入し、その周波数特性をＨ_ｉ（ω）（ｉ＝０，１，…，Ｎ−１）と定義し、さらに、各ミスマッチ特性Ｈ_ｉ（ω）をキャンセルする仮想等価器のイコライズ特性Ｇ_ｉ（ω）を定義する。

ここで、入出力信号が０〜Ｆｓの周波数範囲に帯域制限されている条件下で、連続システムをサンプリング周期ΔＴ（＝１／Ｆｓ）で表される離散システムに置き換えた場合に、ミスマッチ特性Ｈ_ｉ（ω）およびイコライズ特性Ｇ_ｉ（ω）と等価な入出力特性を示すミスマッチ特性Ｈ_ｉ ^＊（ω）およびイコライズ特性Ｇ_ｉ ^＊（ω）を考え、これらの特性に対応するインパルス応答ｈ_ｉ，ｕおよびｇ_ｉ，ｋを次式によって算出する。なお、インパルス列の長さｕおよびｋは、必要精度で加減する。

Ｇ_ｉ ^＊（ω）＝１／Ｈ_ｉ ^＊（ω） ……（１）
ｈ_ｉ，ｕ＝Ｆ^−１｛Ｈ_ｉ ^＊（ω）｝ ……（２）
ｇ_ｉ，ｋ＝Ｆ^−１｛Ｇ_ｉ ^＊（ω）｝ ……（３）
ただし、ｉ＝０，１，…，Ｎ
記号Ｆ^−１は、離散フーリエ逆変換演算を示す

ここで、Ａ／Ｄ変換器１２_０を基準として、図１の等価回路について考察する。

各Ａ／Ｄ変換器１２_１〜１２_Ｎ−１は、基準のＡ／Ｄ変換器１２_０に対するミスマッチ成分がミスマッチ回路特性に換算されているので、図１の等価回路に示すように、入力信号ｘ（ｔ）を基準のＡ／Ｄ変換器１２_０の変換特性１１０で離散システムに変換した信号ｘ（ｎ）を、各Ａ／Ｄ変換器についてのミスマッチ回路１１２_０〜１１２_Ｎ−１に通過させた後に、誤差が無い理想Ａ／Ｄ変換器１３０_０〜１３０_Ｎ−１でＡ／Ｄ変換した場合と等価である。

さらに、各理想Ａ／Ｄ変換器１３０_０〜１３０_Ｎ−１から順次出力されるデジタル値は、それぞれ仮想等価器１３１_０〜１３１_Ｎ−１に入力され、個々のＡ／Ｄ変換器毎に定義されたイコライザ（インパルス応答ｇ_ｉ，ｋで定義される）で等価処理を実施した後、各仮想等価器１３１_０〜１３１_Ｎ−１からサンプル値Ｙ（ｎ）として出力されることになる。

なお、以下では説明を簡単化するために、基準のＡ／Ｄ変換特性１１０は、入力信号をそのまま出力に伝送しているものとするが、必要に応じて、この特性を補正してもよい。

上記等価回路において、各ミスマッチ回路１１２_０〜１１２_Ｎ−１の周波数特性を表すインパルス列の長さｕを等しくＵで表せば、理想Ａ／Ｄ変換器１３０_０〜１３０_Ｎ−１の入力ｘ_ｉ，ｎは、次式で表される。

ｘ_ｉ，ｎ＝_ｕΣｘ（ｎ−ｕ）・ｈ_ｉ，ｕ ……（４）
ただし、ｉ＝０，１，…，Ｎ−１
記号_ｕΣは、ｕ＝−（Ｕ−１）〜（Ｕ−１）までの総和を示す

ここで、各Ａ／Ｄ変換器１２_０〜１２_Ｎ−１のサンプリングタイミングと理想Ａ／Ｄ変換器１３０_０〜１３０_Ｎ−１のサンプリングタイミングを等しくすれば、理想Ａ／Ｄ変換器１３０_０〜１３０_Ｎ−１は、入力された値ｘ_ｉ，ｎを周期ＴでＡ／Ｄ変換処理した後、各Ａ／Ｄ変換器のサンプリングタイミングに合わせてサンプル値を仮想等価器１３１_０〜１３１_Ｎ−１に出力するから、理想Ａ／Ｄ変換器１３０_０がＰ番目のサンプル値を出力するとすれば、ｎ番目に出力されるサンプル値は次式で表されるＪ（ｎ）番目の理想Ａ／Ｄ変換器から出力されることになる。

ｘ_{Ｊ（ｎ），ｎ}＝_ｕΣｘ（ｎ−ｕ）・ｈ_{Ｊ（ｎ），ｕ}…… （５）
記号_ｕΣは、ｕ＝−（Ｕ−１）〜（Ｕ−１）までの総和を示す

ここで、Ｊ（ｎ）は、Ｎを法とする正の値であり、
Ｊ（ｎ）＝ｎ−Ｐ ｍｏｄ（Ｎ）
と表す。

即ち、個々の理想Ａ／Ｄ変換器は、入力された値ｘ_ｉ，ｎに対して、Ｎ個おき（周期Ｔ秒毎）にデータを仮想等価器に出力することになる。

今、仮に理想Ａ／Ｄ変換器がΔＴ毎にサンプル値を出力することにすれば、ミスマッチ回路から出力される値ｘ_ｉ，ｎが、仮想等価器にそのまま入力されることになり、仮想等価器内部の対応するイコライザは、定義によりミスマッチ回路の特性を補正するように働くから、ミスマッチ回路およびイコライザの計算上の遅延が０となるように係数を定めれば、入力した値ｘ（ｎ）と同じ値のサンプル値Ｙ（ｎ）がＮ個の仮想等価器１３１_０〜１３１_Ｎ−１から出力されることになる。

理想Ａ／Ｄ変換器がΔＴ毎にサンプル値を出力したと仮定したときに、仮想等価器１３１_０〜１３１_Ｎ−１内部のイコライザによる処理は、対応するＡ／Ｄ変換器毎に定められるイコライザのインパルス応答ｇ_ｉ，ｋを用いて次式で定められる。

Ｙ（ｎ）＝_ｋΣｘ_{Ｊ（ｎ），ｎ−ｋ}・ｇ_{Ｊ（ｎ），ｋ} ……（６）
ただし、Ｋはイコライザのインパルス列の長さを示し、記号_ｋΣは、ｋ＝−（Ｋ−１）〜Ｋ−１までの総和を示す

ここで上式（６）が成立するためには、ｘ_{Ｊ（ｎ），ｎ−ｋ}について、ｋ＝−（Ｋ−１）〜Ｋ−１に対して全ての値が必要であるが、実際の各Ａ／Ｄ変換器は、前記したように、Ｎ個おきの値しか出力できない。

そこで、他のＡ／Ｄ変換器のサンプル値を用いて、イコライズに必要なサンプル値を推定し、その後に式（６）の等価演算処理を行う。

さらに、各仮想等価器１３１_０〜１３１_Ｎ−１が算出したｎ番目の出力候補のうち、最も誤差が少なくなるＪ（ｎ）番目（演算による遅延を０とした場合）の仮想等価器からの出力をサンプル値Ｙ（ｎ）として出力する。

ここで、Ｊ（ｎ）番目のＡ／Ｄ変換結果を推定するために、Ｊ（ｎ）番目以外のＡ／Ｄ変換出力
ｘ_{Ｊ（ｎ−ｒ），ｎ−ｒ−ｋ}
ただし、ｒ≠ｑ×Ｎ（ｑ：０，±１，±２，…）
の場合について考察する。

この場合、ｎ−ｒ番目の値をもっているのは、（ｎ−ｒ−Ｐ） ｍｏｄ（Ｎ）番目のＡ／Ｄ変換器であり、定義によりｎ−ｒ番目の入力値ｘ（ｎ−ｒ）は、イコライズされた出力値Ｙ（ｎ−ｒ）と等しい値であるから、次式が成り立つ。

ｘ（ｎ−ｒ）＝Ｙ（ｎ−ｒ）
＝_ｋΣｘ_{Ｊ（ｎ−ｒ），ｎ−ｒ−ｋ}・ｇ_{Ｊ（ｎ−ｒ），ｋ} ……（７）
ただし、記号_ｋΣは、ｋ＝−（Ｋ−１）〜Ｋ−１までの総和を示す

また、式（４）において、理想Ａ／Ｄ変換器がサンプリングタイミングをずらし、Ｊ（ｎ）番目のＡ／Ｄ変換器がｎ−ｒ番目のサンプリングを行ったと仮定して得られる推定サンプル値ｘ_{Ｊ（ｎ），ｎ−ｒ}は、以下のように得られる。

ｘ_{Ｊ（ｎ），ｎ−ｒ}＝_ｕΣｘ（ｎ−ｒ−ｕ）・ｈ_{Ｊ（ｎ），ｕ} ……（８）
ただし、記号_ｕΣは、ｕ＝−（Ｕ−１）〜Ｕ−１までの総和を示す

上記式（８）に式（７）を代入すれば、推定サンプル値ｘ_{Ｊ（ｎ），ｎ−ｒ}が得られ、その得られた推定サンプル値に対して前記式（６）の処理を行うことで、Ｎ個のＡ／Ｄ変換器による出力値ｙ（ｎ）を得ることができる。

以下、図面に基づいて本発明の実施の形態を説明する。
図２は、上記前提技術に基づく実施形態のインタリーブ方式のＡ／Ｄ変換装置２０の構成を示している。

図２において、入力端子１０ａ、信号分配器１１、Ｎ個のＡ／Ｄ変換器１２_０〜１２_Ｎ−１および出力端子１０ｂは、前記したＡ／Ｄ変換装置１０と同一であるので同一符号を付して説明する。

このＡ／Ｄ変換装置２０では、前記したＡ／Ｄ変換器１０と同様に、入力端子１０ａに入力されるアナログの入力信号ｘ（ｔ）が、信号分配器１１によって複数Ｎ本の信号経路に分岐されて、周波数特性がほぼ等しいＮ個の信号ｘ_０（ｔ）〜ｘ_Ｎ−１（ｔ）がＡ／Ｄ変換器１２_０〜１２_Ｎ−１にそれぞれ入力する。

また、サンプリング制御部２１から、周期ＴでΔＴ（＝Ｔ／Ｎ）時間ずつ位相がシフトしたサンプリング用のクロックＣ_０〜Ｃ_Ｎ−１を発生してそれぞれＡ／Ｄ変換器１２_０〜１２_Ｎ−１に与えて、入力信号に対するサンプリングを各Ａ／Ｄ変換器１２_０〜１２_Ｎ−１で行わせる。

このサンプリング制御部２１は、周期ΔＴのサンプリングタイミング信号（以下、単にタイミング信号と記す）Ｃｔを基に前記したクロックＣ_０〜Ｃ_Ｎ−１を生成するとともに、タイミング信号Ｃｔのタイミングに合わせて、Ａ／Ｄ変換結果（サンプル値）を更新するＡ／Ｄ変換器を指定する指定信号ＡＤＮＵＭを、後述する第１の推定手段２２_０〜２２_Ｎ−１、第１の信号切換器２４、第２の推定手段３０_０〜３０_Ｎ−１および第２の信号切換器３２に出力する。

各Ａ／Ｄ変換器１２_０〜１２_Ｎ−１の出力は、それぞれＮ個の第１の推定手段２２_０〜２２_Ｎ−１に入力される。

各第１の推定手段２２_０〜２２_Ｎ−１は、それぞれがＮ個のＡ／Ｄ変換器１２_０〜１２_Ｎ−１の出力と、サンプリング制御部２１からの指定信号ＡＤＮＵＭを受けている。

各第１の推定手段２２_０〜２２_Ｎ−１は、タイミング信号Ｃｔで示されるタイミング毎に、入力されたＮ個のサンプル値、指定信号ＡＤＮＵＭおよび後述するＡＤ特性テーブル２５の係数とに基づいて、予め決定した推定値算出処理により定まる数Ｅ（３点のサンプリング点を用いて推定値を得る場合にＥ＝１以上となり、１点のサンプリング点を用いて推定値を得る場合にはＥ＝０以上となる）個前のサンプリングタイミングで、Ａ／Ｄ変換器がサンプリング動作したと仮定したときのサンプル値を推定する。

例えば、３点のサンプリング点を用いて推定を行う場合には、更新されたサンプル値をもつＡ／Ｄ変換器の番号をａ（ＡＤＮＵＭ＝ａ）とし、Ｎを法とする正の数ｂ、ｃを次式によって求める。

ｂ＝ａ−１ ｍｏｄ（Ｎ） ……（１１ａ）
ｃ＝ａ−２ ｍｏｄ（Ｎ） ……（１１ｂ）

そして、ｉ＝ｂのとき、推定サンプル値Ｗ_ｉ，ｎを、
Ｗ_ｉ，ｎ＝ｘ_ｂ，ｎ ……（１２ａ）
とする。

また、ｉ≠ｂのとき、推定サンプル値Ｗ_ｉ，ｎを、次の演算で求める。

Ｗ_ｉ，ｎ＝ｘ_ｂ，ｎ・ｈ_ｉ，０／ｈ_ｂ，０
＋ｘ_ａ，ｎ・（ｈ_ｉ，０／ｈ_ａ，０）
・｛（ｈ_ｉ，−１／ｈ_ｉ，０）−（ｈ_ｂ，−１／ｈ_ｂ，０）｝
＋ｘ_ｃ，ｎ・（ｈ_ｉ，０／ｈ_ｃ，０）
・｛（ｈ_ｉ，１／ｈ_ｉ，０）−（ｈ_ｂ，１／ｈ_ｂ，０）｝
……（１２ｂ）

上記式で、ｈ_ｉ，−１、ｈ_ｉ，０、ｈ_ｉ，１は、後述するＡＤ特性テーブル２５に予め記憶されている係数である。また、上記式（１２ｂ）の第１項は主に振幅誤差に関わる項、第２項および第３項は主に位相誤差に関わる項である。

各第１の推定手段２２から出力された推定サンプル値Ｗは、それぞれ第１のイコライザ２３_０〜２３_Ｎ−１に入力される。

各第１のイコライザ２３_０〜２３_Ｎ−１は、入力された推定サンプル値Ｗに対して、後述するイコライザ係数テーブル２７に記憶されている係数（フィルタ係数）を用いて等価演算処理を行って、その結果、即ち、基準のＡ／Ｄ変換器に対して誤差補正されたサンプル値ｙをタイミング信号Ｃｔで示されるタイミングでそれぞれ第１の信号切換器２４に出力する。

第１の信号切換器２４は、各イコライザ２３_０〜２３_Ｎ−１から出力されるサンプル値を受け、指定信号ＡＤＮＵＭで指定された値（ここではＡＤＮＵＭ＝ａ）、推定値算出処理によって定まる数Ｅおよびイコライザ係数テーブル２７を定義する際に定められるオフセット値ａ０を用いてイコライザを指定する値ｅを、
ｅ＝ａ−Ｅ−ａ０ ｍｏｄ（Ｎ）
の計算により求め、指定信号ＡＤＮＵＭで指定された値ａに対してｅ番目のイコライザ２３ｅの出力結果ｙ_ｅ，ｎを選択して、最終のＡＤ変換結果Ｙ（ｎ）として出力する。

なお、得られるＡ／Ｄ変換結果は、推定値算出処理により理論計算よりＥ＋ａ０分のサンプリングタイミングだけ遅延して得られる。

一方、ＡＤ特性テーブル２５には、サンプリング周期ΔＴ（＝Ｔ／Ｎ）で表される離散システムで考慮した場合の入力端子１０ａから各Ａ／Ｄ変換器の出力端までの周波数特性に対する基準のＡ／Ｄ変換器との周波数特性の差Ｈ_ｉ ^＊（ω）に対応したインパルス応答によって決まるイコライザ係数が必要なポイント数予め記憶されている。このイコライザ係数のポイント数は、上記第１の推定手段２２で用いる３ポイントだけでなく、後述する第２の推定手段３０で用いるそれ以上の分も含まれている。

このインパルス応答を求めるために、周波数特性の差の特性Ｈ_ｉ ^＊（ω）を、基準Ａ／Ｄ変換器についての周波数特性ＨＯ^＊（ω）および各Ａ／Ｄ変換器１２_０〜１２_Ｎ−１についての周波数特性ＨＯ_ｉ ^＊（ω）から次式によって算出する。なお、差の特性は計算上では以下のように比となる。

Ｈ_ｉ ^＊（ω）＝ＨＯ_ｉ ^＊（ω）／ＨＯ^＊（ω）……（１３）

次に、サンプリング定理を満たす範囲において、周波数特性Ｈ_ｉ ^＊（ω）と等価なインパルス応答をもつＦＩＲフィルタを設計する。ただし、前記等価なインパルス応答をもつフィルタの設計に際しては、設計されるＮ個のフィルタ全てに共通する絶対遅延量τ０（秒）を任意に設定した後に、個々のフィルタ設計を行う。

得られるフィルタの係数を時系列順に、…、ｈ_ｉ，−１、ｈ_ｉ，０、ｈ_ｉ，１、…（ただし、ｉ＝０，１，２，…，Ｎ−１）と表した場合、絶対遅延量τ０は、係数ｈ_ｉ，０の絶対値が最大となり、かつ設計するＮ個のＦＩＲフィルタの係数を考慮した場合に、係数の２乗の総和Σ（ｈ_ｉ，−１）^２とΣ（ｈ_ｉ，１）^２がほぼ等しい値となるように絶対遅延量τ０を設定する。

次に、得られた係数の中から、｜ｈ_ｉ，Ｕ１｜＜ε（ここでεは、予め定められた許容誤差）を満足する最小値Ｕ１を決定し、同様にして｜ｈ_ｉ，Ｕ２｜＜εを満足する最大値Ｕ２を決定し、係数列ｈ_ｉ，Ｕ１、…、ｈ_ｉ，−１、ｈ_ｉ，０、ｈ_ｉ，１、…、ｈ_ｉ，Ｕ２を用いて、図３に示すＡＤ特性テーブル２５を作成する。

このＡＤ特性テーブル２５は、例えばテーブル位置（ｉ，−１）にはｈ_ｉ，−１を、テーブル位置（ｉ，０）にはｈ_ｉ，０を、テーブル位置（ｉ，１）にはｈ_ｉ，１を対応させる。

一方、イコライザ係数テーブル２７は、前記した式（１３）で算出した周波数特性の差Ｈ_ｉ ^＊（ω）を基に、次式により周波数特性Ｇ_ｉ ^＊（ω）を算出する。

Ｇ_ｉ ^＊（ω）＝１／Ｈ_ｉ ^＊（ω） ……（１４）
ただし、Ｈ_ｉ ^＊（ω）≠０

そして、サンプリング定理を満たす範囲では、周波数特性Ｇ_ｉ ^＊（ω）と等価なインパルス応答をもつイコライザ（フィルタ）をｉ番目のＡ／Ｄ変換器に対応するイコライザと定義し、そのイコライザに要求されるフィルタ係数を求めてイコライザ係数テーブル２７に予め用意しておく。ただし、この等価なインパルス応答をもつフィルタの設計に際しては、設計されるＮ個のフィルタ全てに共通する絶対遅τ１（秒）を設定した後に、個々のフィルタ設計を行う。

得られるフィルタの係数を時系列順に、…、ｇ_ｉ，−１、ｇ_ｉ，０、ｇ_ｉ，１、…と表した場合、全フィルタに共通する絶対遅延量τ１の設定値は任意であるが、イコライザ係数テーブル２７の設計においては、係数ｇ_ｉ，０の絶対値が最大となり、かつ設計するＮ個のフィルタ係数の２乗の総和Σ（ｇ_ｉ，−１）^２とΣ（ｇ_ｉ，１）^２がほぼ等しくなるように絶対遅延量τ１を設定する。

次に、得られた係数の中から、｜ｇ_ｉ，Ｍ１｜＜ε（ここでεは、予め定められた許容誤差）を満足する最小値Ｍ１を決定し、同様にして｜ｇ_ｉ，Ｍ２｜＜εを満足する最大値Ｍ２を決定し、係数列ｇ_ｉ，Ｍ１、…、ｇ_ｉ，−１、ｇ_ｉ，０、ｇ_ｉ，１、…、ｇ_ｉ，Ｍ２を用いて、図４のように、イコライザ係数テーブル２７を作成する。この場合、例えばテーブル位置（ｉ，Ｍ１）にはｇ_ｉ，Ｍ１を、テーブル位置（ｉ，Ｍ１＋１）にはｈ_{ｉ，Ｍ１＋１}を対応させ、以後同様に、テーブル位置（ｉ，Ｍ２）まで順に対応させる。

このとき、設計される第１の推定手段２２、第１のイコライザ２３の時間応答に合わせて、前記したオフセット値ａ０＝１（構成する回路の絶対遅延量により異なる）を決定する。

次に、このＡ／Ｄ変換装置２０の上記第１の信号切替器２４までの動作を図５、図６に基づいて説明する。

図５の（ａ）のように入力端子１０ａに入力された入力信号ｘ（ｔ）は、信号分配器１１によってＮ本の信号経路に分岐され，各Ａ／Ｄ変換器１２_０〜１２_Ｎ−１に入力される。

各Ａ／Ｄ変換器１２_０〜１２_Ｎ−１は、図５の（ｂ１）〜（ｂＮ）のように、サンプリング制御部２１から出力されるクロックＣ_０〜Ｃ_１２をそれぞれ受けて、それぞれの入力信号ｘ_０（ｔ）〜ｘ_Ｎ−１（ｔ）に対するＡ／Ｄ変換処理をほぼΔＴ時間ずつ遅れたタイミングに順次行い、その変換処理によって得られたサンプル値Ｘ_０，Ｐ、Ｘ_{１，Ｐ＋１}、…、Ｘ_{Ｎ−１，Ｐ＋Ｎ−１}を、図５の（ｃ１）〜（ｃＮ）のようにそれぞれ出力する。

ここで、サンプリングタイミング順に番号を付け、Ｐ番目のサンプリングでは、Ａ／Ｄ変換器１２_０がＡ／Ｄ変換処理を行ってそのサンプル値を更新したと定義し、その更新されたサンプル値をＸ_０，Ｐ、と表すとする。

このとき、サンプリング制御部２１は図５の（ｄ）、（ｅ）に示すように、Ａ／Ｄ変換結果の更新タイミングに合わせて、サンプル値を更新したＡ／Ｄ変換器１２_０を指定する指定信号ＡＤＮＵＭ（例えばＡＤＮＵＭ＝０とする）と、入力信号に対するサンプリングタイミングを示すタイミング信号Ｃｔを出力する。

他のＡ／Ｄ変換器１２_１〜１２_Ｎ−１は変換結果を更新しないので、Ｐ番目のサンプリングが行われる前から保持している値を出力している。

即ち、
Ｘ_１，Ｐ＝Ｘ_{１，Ｐ−１}、Ｘ_２，Ｐ＝Ｘ_{２，Ｐ−１}、…、
Ｘ_{Ｎ−１，Ｐ}＝Ｘ_{Ｎ−１，Ｐ−１}
となる。

次のＰ＋１番目のサンプリングタイミングには、ＡＤＮＵＭ＝１となり、Ａ／Ｄ変換器１２_１のサンプル値が更新され、他のＡ／Ｄ変換器１２_０、１２_２〜１２_Ｎ−１は、Ｐ番目のサンプリングタイミングのときと同じ値を出力する。

以後同様に各Ａ／Ｄ変換器１２_０〜１２_Ｎ−１による変換処理が順番に行われ、Ｎ−１番目のＡ／Ｄ変換器１２_Ｎ−１のサンプル値が更新された後に、再び０番目のＡ／Ｄ変換器１２_０によるサンプル値の更新がなされ、上記動作が循環的に繰り返される。

各第１の推定手段２２_０〜２２_Ｎ−１は、前記したように、サンプル値が更新されていないＡ／Ｄ変換器がそのタイミングでサンプリング動作したと仮定したときのサンプル値を、更新されたサンプル値を用いて推定する。

例えば、Ｎが３以上の場合で、一つの第１の推定手段２２_０についてみると、図６に示すように、Ａ／Ｄ変換器１２_１によりＰ＋１番目のサンプル値が更新されたタイミングでは、各Ａ／Ｄ変換器について一つ前のサンプリングタイミングでＰ番目のサンプル値の推定が可能となる。第１の推定手段２２_０のＰ番目の推定サンプル値Ｗ_０，Ｐとしては、Ａ／Ｄ変換器１２_０がサンプル値Ｘ_０，Ｐを既にもっているから、この値をそのまま出力する。即ち、前記式（１２ａ）のｉ＝ｂ＝０の場合に相当する。

また、その次のＰ＋２番目のサンプリングタイミングにおける推定サンプル値Ｗ_{０，Ｐ＋１}は、そのサンプリングタイミングに更新されたＡ／Ｄ変換器１２_２のサンプル値Ｘ_{２，Ｐ＋２}と、一つ前のサンプリングタイミングのサンプル値Ｘ_{１，Ｐ＋１}と、さらにその一つ前のサンプリングタイミングのサンプル値Ｘ_０，Ｐと、ＡＤ特性テーブル２５の係数とを用いて、前記式（１２ｂ）のｉ≠ｂの場合で示す演算式にしたがって算出する。

さらに、その次のＰ＋３番目のサンプリングタイミングにおける推定サンプル値Ｗ_{０，Ｐ＋２}は、そのサンプリングタイミングに更新されたＡ／Ｄ変換器１２_３のサンプル値Ｘ_{３，Ｐ＋３}と、一つ前のサンプリングタイミングのサンプル値Ｘ_{２，Ｐ＋２}と、さらにその一つ前のサンプリングタイミングのサンプル値Ｘ_{１，Ｐ＋１}と、ＡＤ特性テーブル２５の係数とを用いて、前記式（１２ｂ）のｉ≠ｂの場合で示す演算式にしたがって算出する。

以下同様の推定処理がなされて、その推定サンプル値が時系列に並んだサンプル列Ｗ_０，Ｐ、Ｗ_{０，Ｐ＋１}、…が第１のイコライザ２３_０に出力される。

他の第１の推定手段２２_１〜２２_Ｎ−１についても同様の推定処理がなされ、その推定サンプル値Ｗ_ｍ，Ｐ、Ｗ_{ｍ，Ｐ＋１}、…（ｍ＝１，２，…，Ｎ−１）がそれぞれ第１のイコライザ２３_１〜２３_Ｎ−１に出力される。

第１のイコライザ２３_０〜２３_Ｎ−１は、それぞれ入力される推定サンプル値Ｗに対して、イコライザ係数テーブル２７の係数による等価処理（フィルタリング）を行い、基準のＡ／Ｄ変換器について周波数特性に対して誤差補正されたサンプル値ｙ_ｉ，Ｐ、ｙ_{ｉ，Ｐ＋１}、…（ｉ＝０，１，…，Ｎ−１）を第１の信号切換器２４にそれぞれ出力する。

第１の信号切換器２４は、Ａ／Ｄ変換器を指定する指定信号ＡＤＮＵＭに対して前記したオフセット値ｅ分だけずれたタイミングにその指定信号ＡＤＮＵＭで指定されるＡ／Ｄ変換器に対応する第１のイコライザ２３の出力値を順次選択して、その選択値が時系列に並んだデジタル信号列Ｙ（ｎ）を出力する。

このようにして得られたＡ／Ｄ変換結果Ｙ（ｎ）は、各Ａ／Ｄ変換器１２_０〜１２_Ｎ−１の変換処理で実際に得られたサンプル値と各第１の推定手段２２で推定算出されたサンプル値からなるサンプル列を、それぞれ第１のイコライザ２３_０〜２３_Ｎ−１によって誤差補正しているため、信号分配器１１や配線等を含むＡ／Ｄ変換器間の周波数特性差による誤差の影響を格段に低減することができる。

また、各第１のイコライザ２３_０〜２３_Ｎ−１が出力するサンプル列のうち、同一サンプリングタイミングで得られる最も誤差の少ないサンプル値が第１の信号切換器２４によって選択されるようにしているので、時間波形解析や周波数スペクトラムによる解析誤差を大幅に改善することができる。

ただし、前記したように、各信号経路の周波数特性のばらつきが大きいような場合、十分な精度が得られない場合があり、より高精度な処理が望まれていた。

図７の（ａ）は、８個のＡ／Ｄ変換器をもつ従来のインタリーブ方式のＡ／Ｄ変換装置でサンプリングして得られたデータから生成したスペクトラムであり、横軸は装置全体としてのサンプリング周波数ｆｓの１／２で正規化した周波数であり、約０．１９の周波数の正弦波信号を与えたときの結果である。

これに対し、上記した第１の推定手段２２_０〜２２_Ｎ−１、第１のイコライザ２３_０〜２３_Ｎ−１および第１の信号切換器２４を用いた構成では、図７の（ｂ）のように、スプリアスを大幅に軽減することができているが、ＳＦＤＲ（スプリアスフリーダイナミックレンジ）は−７０ｄＢ程度にとどまっている。

そこでこの実施形態では、図２に示しているように、複数の第２の推定手段３０_０〜３０_Ｎ−１、複数の第２のイコライザ３１_０〜３１_Ｎ−１および第２の信号切換器３２を設けて、より精度の高いＡ／Ｄ変換装置を実現している。

ここで、第２の推定手段３０_０〜３０_Ｎ−１は、図８に示しているように、それぞれ各第１のイコライザ２３_０〜２３_Ｎ−１に対応して設けられ、ＡＤ特性テーブル２５に記憶されている係数ｈ_ｉ，Ｕ１、…、ｈ_ｉ，−１、ｈ_ｉ，０、ｈ_ｉ，１、…、ｈ_ｉ，Ｕ２に基づいて、第１の信号切換器２４から出力された信号列Ｙ（ｎ）に対して対応する各第１のイコライザ２３_０〜２３_Ｎ−１と逆の周波数補正処理を行う補正処理部３０ａと、その補正処理で得られたデータ列Ｑのうち、対応するＡ／Ｄ変換器のサンプリングタイミングのデータＱ（ｋ）を指定信号ＡＤＮＵＭに基づいて元のサンプル値Ｘ（ｋ）に入れ換えるデータ置換部３０ｂとを有している。このような処理を行うことで、第１の推定手段２２_０〜２２_Ｎ−１による推定結果よりも精度の高い（誤差の少ない）、推定値を得ることができている。

そして、この誤差のより少ない推定値Ｗ′に対し、前記した第１のイコライザ２３_０〜２３_Ｎ−１と同様に構成された第２のイコライザ３１_０〜３１_Ｎ−１によって、入力端子１０ａから各Ａ／Ｄ変換器１２_０〜１２_Ｎ−１までの信号経路の周波数特性の差異を補正するための処理をイコライザ係数テーブル２７に記憶された係数に基づいて行い、それらのイコライザによる補正処理で得られた出力値ｚ_０〜ｚ_Ｎ−１を第２の信号切換器３２に与え、各Ａ／Ｄ変換器１２_０〜１２_Ｎ−１がクロックによってサンプリングする順に複数の第２のイコライザ３１_０〜３１_Ｎ−１の出力値ｚ_０〜ｚ_Ｎ−１を選択し、出力する。

このように構成した場合に得られたデジタル信号列Ｚ（ｎ）のスプリアス特性は、図７の（ｃ）となり、第２の推定手段３０_０〜３０_Ｎ−１、第２のイコライザ３１_０〜３１_Ｎ−１および第２の信号切換器３２を用いたことにより、ＳＦＤＲを−９０ｄＢ程度まで改善することができた。

図９、図１０は、一定振幅の正弦波信号に対する一つのＡ／Ｄ変換器のサンプリング波形と各部の誤差を求めたシミュレーション結果である。

図９の（ａ）はサンプリング値、図９の（ｂ）は第１の推定手段２２の出力誤差、図９の（ｃ）は第１のイコライザ２３の出力誤差、そして図９の（ｄ）は第１の信号切換器２４の出力誤差であり、この時点での誤差の最大値はほぼ１０^−３Ｖ（１ｍＶ）である。

また、図１０の（ａ）は第２の推定手段３０の出力誤差、図１０の（ｂ）は第２のイコライザ３１の出力誤差、そして図１０の（ｃ）は、第２の信号切換器３２の出力誤差、即ち本実施形態のＡ／Ｄ変換装置２０の最終出力誤差であり、その最大値はほぼ１０^−４Ｖ（０．１ｍＶ）であり、前記したスペクトラムと同様にほぼ２０ｄＢ改善されていることがわかる。

本発明の前提技術を説明するための図 本発明の実施形態の構成を示す図 実施形態の要部のテーブル図 実施形態の要部のテーブル図 実施形態の動作説明図 実施形態の動作説明図 実施形態の特性を示す図 実施形態の要部の構成図 実施形態の各部の出力誤差を示す図 実施形態の各部の出力誤差を示す図 インタリーブ方式の従来装置の基本構成を示す図 従来装置の動作説明図

符号の説明

１０ａ……入力端子、１０ｂ……出力端子、１１……信号分配器、１２……Ａ／Ｄ変換器、２０……Ａ／Ｄ変換装置、２１……サンプリング制御部、２２……第１の推定手段、２３……第１のイコライザ、２４……第１の信号切換器、２５……ＡＤ特性テーブル、２７……イコライザ係数テーブル、３０……第２の推定手段、３１……第２のイコライザ、３２……第２の信号切換器

Claims (1)

1. 信号を入力するための入力端子（１０ａ）と、
   複数のＡ／Ｄ変換器（１２）と、
   前記入力端子からの入力信号を前記Ａ／Ｄ変換器にそれぞれ入力する信号分配器（１１）と、
   前記各Ａ／Ｄ変換器に対し、サンプリングのための所定周期のクロックを、前記Ａ／Ｄ変換器数で前記所定周期を割って得られる時間にほぼ等しい時間差で所定順に且つ循環的に与えるサンプリング制御部（２１）と、
   前記複数のＡ／Ｄ変換器の１つを基準とし、前記入力端子から前記各Ａ／Ｄ変換器の出力端子までのそれぞれの周波数特性と前記入力端子から前記基準のＡ／Ｄ変換器の出力端子までの周波数特性との差の特性を満たすインパルス応答を有するフィルタの係数を予め記憶しているＡＤ特性テーブル（２５）と、
   前記Ａ／Ｄ変換器毎にそれぞれ設けられ、前記複数のＡ／Ｄ変換器によって変換出力されるサンプル値および前記ＡＤ特性テーブルに記憶されている係数に基づいて、前記クロックを受けたＡ／Ｄ変換器がサンプル値を更新するタイミングに他のＡ／Ｄ変換器が変換処理をおこなったと仮定して得られるサンプル値をそれぞれ推定する複数の第１の推定手段（２２）と、
   前記基準のＡ／Ｄ変換器と各Ａ／Ｄ変換器の周波数特性の差をそれぞれ相殺する周波数特性を満たすインパルス応答を有するフィルタの係数を予め記憶しているイコライザ係数テーブル（２７）と、
   前記各第１の推定手段にそれぞれ対応して設けられ、各第１の推定手段の出力値に対して、前記イコライザ係数テーブルに記憶されている係数に基づくフィルタリングをそれぞれ行って、誤差補正された値をそれぞれ出力する複数の第１のイコライザ（２３）と、
   前記複数の第１のイコライザの出力値を受け、前記各Ａ／Ｄ変換器が前記クロックによってサンプリングする順に前記複数の第１のイコライザの出力値を選択して出力する第１の信号切換器（２４）と、
   前記各第１のイコライザに対応して設けられ、前記ＡＤ特性テーブルに記憶されている係数に基づいて、前記第１の信号切換器から出力された信号に対して前記対応する各イコライザと逆の周波数補正処理を行うとともに、該補正処理で得られたデータのうち、前記対応するＡ／Ｄ変換器のサンプリングタイミングのデータを元のサンプル値に入れ換えて出力する複数の第２の推定手段（３０）と、
   前記各第２の推定手段の出力値に対し、前記入力端子から前記各Ａ／Ｄ変換器までの信号経路の周波数特性の差異を補正するための処理を前記イコライザ係数テーブルに記憶された係数に基づいて行う複数の第２のイコライザ（３１）と、
   前記各第２のイコライザの出力値を受け、前記各Ａ／Ｄ変換器が前記クロックによってサンプリングする順に前記複数の第２のイコライザの出力値を選択して出力する第２の信号選択手段（３２）とを備えたＡ／Ｄ変換装置。

Images