CN104467844A - 一种时间交织模数转换器及方法 - Google Patents

一种时间交织模数转换器及方法 Download PDF

Info

Publication number
CN104467844A
CN104467844A CN201410712488.0A CN201410712488A CN104467844A CN 104467844 A CN104467844 A CN 104467844A CN 201410712488 A CN201410712488 A CN 201410712488A CN 104467844 A CN104467844 A CN 104467844A
Authority
CN
China
Prior art keywords
signal
clock
filtering
instantaneous value
prime
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410712488.0A
Other languages
English (en)
Other versions
CN104467844B (zh
Inventor
邱炳森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Wuzheng Electric Technology Co ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201410712488.0A priority Critical patent/CN104467844B/zh
Publication of CN104467844A publication Critical patent/CN104467844A/zh
Application granted granted Critical
Publication of CN104467844B publication Critical patent/CN104467844B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种时间交织模数转换器及方法,按照时分复用方式,在将一路模拟信号转换为多路数字信号后,根据增益失配误差和时序失配误差,对该多路数字信号进行重建,同时基于多路重建后信号,不断检测更新增益失配误差和时序失配误差,即构成了闭环的重建回路,能够消除通道间的增益失配及时序失配,提高模数转换动态性能。

Description

一种时间交织模数转换器及方法
技术领域
本发明涉及电子技术领域,特别涉及一种时间交织模数转换器及方法。
背景技术
时间交织模数转换器(Multi-channel Time-interleaved Analog-to-DigitalConverter)是一种将多个模数转换器(Analog-to-Digital Converter,ADC)并联起来,利用交错时钟使该多个ADC轮换工作的高速模数转换器。即在时间交织模数转换器中,多个ADC被配置为时间交织架构,按照时分复用方式,将输入的一路高速模拟信号转换为M路低速数字信号,M≥2;再通过一个信号组合电路,即可以将M路低速数字信号组合为一路高速数字信号输出。时间交织模数转换器中的每个ADC对应一路通道,理想情况下,各通道的电路参数、采样时间完全匹配,时间交织模数转换器的等效采样频率与通道数量即ADC数量成正比提高。
然而实际应用中,由于工艺偏差以及环境温度的影响,各通道的电路参数之间会存在一定程度的不匹配,采样时间也很难做到完全匹配,因此通道间会产生增益失配误差及时序失配误差,严重影响了时间交织模数转换器的动态性能。
发明内容
本发明实施例提供一种时间交织模数转换器及方法,用以提高模数转换动态性能。
第一方面,提供一种时间交织模数转换器,包括:
时钟电路,用于生成第一时钟和第二时钟;其中,所述第一时钟和所述第二时钟的相位差大于0、且小于等于π;
模数转换器ADC组,包括第一ADC和第二ADC,所述第一ADC用于接收模拟信号x(t),并在所述第一时钟的控制下,对所述模拟信号x(t)进行数模转换,得到第一数字信号x0(n),所述第二ADC用于接收所述模拟信号x(t),并在所述第二时钟的控制下,对所述模拟信号x(t)进行数模转换,得到第二数字信号x1(n);
信号重建电路,用于获取增益失配误差g(n)和时序失配误差δ(n),并利用所述增益失配误差g(n)和所述时序失配误差δ(n),分别对所述第一数字信号x0(n)和所述第二数字信号x1(n)进行信号重建,得到第一重建信号和第二重建信号
误差检测电路,用于利用所述第一重建信号和所述第二重建信号进行失配误差检测,得到所述增益失配误差g(n)和所述时序失配误差δ(n)并反馈给所述信号重建电路;
组合电路,用于接收所述第一重建信号和所述第二重建信号并在第三时钟的控制下,对所述第一重建信号和所述第二重建信号进行组合,得到一路数字信号其中,所述第三时钟为所述第一时钟或者为所述第二时钟。
结合第一方面,在第一种可能的实现方式中,所述第一时钟和所述第二时钟的相位差为π,且所述第一时钟和所述第二时钟的频率均为fs/2,其中,fs为所述时间交织模数转换器的等效采样频率。
结合第一方面,或者第一方面的第一种可能的实现方式,在第二种可能的实现方式中,所述信号重建电路,用于基于下述公式利用所述增益失配误差g(n)和所述时序失配误差δ(n),分别对所述第一数字信号x0(n)和所述第二数字信号x1(n)进行信号重建,得到第一重建信号和第二重建信号
X ~ 0 ( z ) X ~ 1 ( z ) = 1 0 - δ ( n ) · P 1 ( z ) 1 - δ ( n ) · P 0 ( z ) X 0 ( z ) X 1 ( z ) / g ( n ) ;
其中,为第一重建信号的z变换;
为第二重建信号的z变换;
X0(z)为第一数字信号x0(n)的z变换;
X1(z)为第二数字信号x1(n)的z变换;
P0(z)为第一常系数有限冲击响应FIR滤波器的传递函数;
P1(z)为第二常系数有限冲击响应FIR滤波器的传递函数。
结合第一方面的第二种可能的实现方式,在第三种可能的实现方式中,所述第一常系数FIR滤波器的传递函数P0(z)为:
P0(z)=f0+f1z-1+f2z-2+f3z-3+…+fk-1z-(k-1)+fkz-k
其中,f0、f1、f2、f3……fk-1、fk为第一FIR滤波系数,k为偶数;
所述第二常系数FIR滤波器的传递函数P1(z)为:
P1(z)=h0+h1z-1+h2z-2+h3z-3+…+hk-1z-(k-1)+hkz-k
其中,h0、h1、h2、h3……hk-1、hk为第二FIR滤波系数,以hk/2为中心呈奇对称分布。
结合第一方面的第三种可能的实现方式,在第四种可能的实现方式中,k=30。
结合第一方面,第一方面的第一种可能的实现方式,第一方面的第二种可能的实现方式,第一方面的第三种可能的实现方式,或者第一方面的第四种可能的实现方式,在第五种可能的实现方式中,所述误差检测电路,包括:
陷波滤波器,用于分别滤除所述第一重建信号和所述第二重建信号中频率为fS/4的信号,得到第一滤波信号和第二滤波信号
鉴别器,用于根据所述第一滤波信号和所述第二滤波信号分别确定增益失配误差瞬态值和时序失配误差瞬态值
第一迭代电路,用于对所述增益失配误差瞬态值进行自适应迭代,得到增益失配误差g(n);
第二迭代电路,用于对所述时序失配误差瞬态值进行自适应迭代,得到时序失配误差δ(n)。
结合第一方面的第五种可能的实现方式,在第六种可能的实现方式中,所述陷波滤波器的传递函数H(z)为:
H ( z ) = k 1 ( 1 + z - 1 ) 1 + k 2 z - 1 ;
其中,k1和k2为陷波滤波系数。
结合第一方面的第六种可能的实现方式,在第七种可能的实现方式中,k1=0.984375,k2=0.96875。
结合第一方面的第五种可能的实现方式,第一方面的第六种可能的实现方式,或者第一方面的第七种可能的实现方式,在第八种可能的实现方式中,所述鉴别器,用于基于下述公式根据所述第一滤波信号和所述第二滤波信号分别确定增益失配误差瞬态值和时序失配误差瞬态值
g ~ ( n ) = [ x ~ 1 ′ ( n ) + x ~ 0 ′ ( n ) ] · [ x ~ 1 ′ ( n ) - x ~ 0 ′ ( n ) ] ;
δ ~ ( n ) = x ~ 0 ′ ( n ) · [ x ~ 1 ′ ( n - 1 ) - x ~ 1 ′ ( n ) ] .
结合第一方面的第五种可能的实现方式,第一方面的第六种可能的实现方式,第一方面的第七种可能的实现方式,或者第一方面的第八种可能的实现方式,在第九种可能的实现方式中,所述第一迭代电路,包括:
第一阿尔法滤波器,用于滤除所述增益失配误差瞬态值中的高频噪声信号,得到滤波后增益失配误差瞬态值
第一自适应算法电路,用于采用归一化最小均方LMS算法对所述滤波后增益失配误差瞬态值进行自适应迭代,得到增益失配误差稳态值,并作为所述增益失配误差g(n);
所述第二迭代电路,包括:
第二阿尔法滤波器,用于滤除所述时序失配误差瞬态值中的高频噪声信号,得到滤波后时序失配误差瞬态值
第二自适应算法电路,用于采用归一化最小均方LMS算法对所述滤波后时序失配误差瞬态值进行自适应迭代,得到时序失配误差稳态值,并作为所述时序失配误差δ(n)。
结合第一方面的第九种可能的实现方式,在第十种可能的实现方式中,所述第一阿尔法滤波器,用于基于下述公式滤除所述增益失配误差瞬态值中的高频噪声信号,得到滤波后增益失配误差瞬态值
g ~ ′ ( n ) = g ~ ′ ( n - 1 ) + a 1 · [ g ~ ( n ) - g ~ ′ ( n - 1 ) ] ;
其中,a1为第一阿尔法滤波系数;
所述第一自适应算法电路,用于基于下述公式对所述滤波后增益失配误差瞬态值进行自适应迭代,得到增益失配误差g(n):
g ( n ) = g ( n + 1 ) - μ 1 · g ~ ′ ( n ) max { g ~ ′ ( n ) } ;
其中,μ1为第一迭代系数;
所述第二阿尔法滤波器,用于基于下述公式滤除所述时序失配误差瞬态值中的高频噪声信号,得到滤波后时序失配误差瞬态值
δ ~ ′ ( n ) = δ ~ ′ ( n - 1 ) + a 2 · [ δ ~ ( n ) - δ ~ ′ ( n - 1 ) ] ;
其中,a2为第二阿尔法滤波系数;
所述第二自适应算法电路,用于基于下述公式对所述滤波后时序失配误差瞬态值进行自适应迭代,得到时序失配误差δ(n):
δ ( n ) = δ ( n + 1 ) - μ 2 · δ ~ ′ ( n ) max { δ ~ ′ ( n ) } ;
其中,μ2为第二迭代系数。
结合第一方面,第一方面的第一种可能的实现方式,第一方面的第二种可能的实现方式,第一方面的第三种可能的实现方式,第一方面的第四种可能的实现方式,第一方面的第五种可能的实现方式,第一方面的第六种可能的实现方式,第一方面的第七种可能的实现方式,第一方面的第八种可能的实现方式,第一方面的第九种可能的实现方式,或者第一方面的第十种可能的实现方式,在第十一种可能的实现方式中,所述组合电路,用于当所述第三时钟为所述第一时钟时,分别在所述第三时钟的上升沿取以及在所述第三时钟的下降沿取进行组合以得到所述数字信号当所述第三时钟为所述第二时钟时,分别在所述第三时钟的上升沿取以及在所述第三时钟的下降沿取进行组合以得到所述数字信号
第二方面,提供一种模数转换方法,包括:
接收模拟信号x(t),并在第一时钟的控制下,对所述模拟信号x(t)进行数模转换,得到第一数字信号x0(n),并在第二时钟的控制下,对所述模拟信号x(t)进行数模转换,得到第二数字信号x1(n);其中,所述第一时钟和所述第二时钟的相位差大于0、且小于等于π;
利用增益失配误差g(n)和时序失配误差δ(n),分别对所述第一数字信号x0(n)和所述第二数字信号x1(n)进行信号重建,得到第一重建信号和第二重建信号其中,所述增益失配误差g(n)和所述时序失配误差δ(n)为利用所述第一重建信号和所述第二重建信号进行失配误差检测得到的;
在第三时钟的控制下,对所述第一重建信号和所述第二重建信号进行组合,得到一路数字信号其中,所述第三时钟为所述第一时钟或者为所述第二时钟。
结合第二方面,在第一种可能的实现方式中,所述第一时钟和所述第二时钟的相位差为π,且所述第一时钟和所述第二时钟的频率均为fs/2,其中,fs为执行所述模数转换方法的时间交织模数转换器的等效采样频率。
结合第二方面,或者第二方面的第一种可能的实现方式,在第二种可能的实现方式中,基于下述公式利用增益失配误差g(n)和时序失配误差δ(n),分别对所述第一数字信号x0(n)和所述第二数字信号x1(n)进行信号重建,得到第一重建信号和第二重建信号
X ~ 0 ( z ) X ~ 1 ( z ) = 1 0 - δ ( n ) · P 1 ( z ) 1 - δ ( n ) · P 0 ( z ) X 0 ( z ) X 1 ( z ) / g ( n ) ;
其中,为第一重建信号的z变换;
为第二重建信号的z变换;
X0(z)为第一数字信号x0(n)的z变换;
X1(z)为第二数字信号x1(n)的z变换;
P0(z)为第一常系数有限冲击响应FIR滤波器的传递函数;
P1(z)为第二常系数有限冲击响应FIR滤波器的传递函数。
结合第二方面的第二种可能的实现方式,在第三种可能的实现方式中,所述第一常系数FIR滤波器的传递函数P0(z)为:
P0(z)=f0+f1z-1+f2z-2+f3z-3+…+fk-1z-(k-1)+fkz-k
其中,f0、f1、f2、f3……fk-1、fk为第一FIR滤波系数,k为偶数;
所述第二常系数FIR滤波器的传递函数P1(z)为:
P1(z)=h0+h1z-1+h2z-2+h3z-3+…+hk-1z-(k-1)+hkz-k
其中,h0、h1、h2、h3……hk-1、hk为第二FIR滤波系数,以hk/2为中心呈奇对称分布。
结合第二方面的第三种可能的实现方式,在第四种可能的实现方式中,k=30。
结合第二方面,第二方面的第一种可能的实现方式,第二方面的第二种可能的实现方式,第二方面的第三种可能的实现方式,或者第二方面的第四种可能的实现方式,在第五种可能的实现方式中,利用所述第一重建信号和所述第二重建信号进行失配误差检测得到所述增益失配误差g(n)和所述时序失配误差δ(n),包括:
分别滤除所述第一重建信号和所述第二重建信号中频率为fS/4的信号,得到第一滤波信号和第二滤波信号
根据所述第一滤波信号和所述第二滤波信号分别确定增益失配误差瞬态值和时序失配误差瞬态值
对所述增益失配误差瞬态值进行自适应迭代,得到增益失配误差g(n);以及对所述时序失配误差瞬态值进行自适应迭代,得到时序失配误差δ(n)。
结合第二方面的第五种可能的实现方式,在第六种可能的实现方式中,基于传递函数H(z)为下述公式的陷波滤波器分别滤除所述第一重建信号和所述第二重建信号中频率为fS/4的信号,得到第一滤波信号和第二滤波信号
H ( z ) = k 1 ( 1 + z - 1 ) 1 + k 2 z - 1 ;
其中,k1和k2为陷波滤波系数。
结合第二方面的第六种可能的实现方式,在第七种可能的实现方式中,k1=0.984375,k2=0.96875。
结合第二方面的第五种可能的实现方式,第二方面的第六种可能的实现方式,或者第二方面的第七种可能的实现方式,在第八种可能的实现方式中,基于下述公式根据所述第一滤波信号和所述第二滤波信号分别确定增益失配误差瞬态值和时序失配误差瞬态值
g ~ ( n ) = [ x ~ 1 ′ ( n ) + x ~ 0 ′ ( n ) ] · [ x ~ 1 ′ ( n ) - x ~ 0 ′ ( n ) ] ;
δ ~ ( n ) = x ~ 0 ′ ( n ) · [ x ~ 1 ′ ( n - 1 ) - x ~ 1 ′ ( n ) ] .
结合第二方面的第五种可能的实现方式,第二方面的第六种可能的实现方式,第二方面的第七种可能的实现方式,或者第二方面的第八种可能的实现方式,在第九种可能的实现方式中,对所述增益失配误差瞬态值进行自适应迭代,得到增益失配误差g(n),包括:
滤除所述增益失配误差瞬态值中的高频噪声信号,得到滤波后增益失配误差瞬态值
采用归一化最小均方LMS算法对所述滤波后增益失配误差瞬态值进行自适应迭代,得到增益失配误差稳态值,并作为所述增益失配误差g(n);
对所述时序失配误差瞬态值进行自适应迭代,得到时序失配误差δ(n),包括:
滤除所述时序失配误差瞬态值中的高频噪声信号,得到滤波后时序失配误差瞬态值
采用归一化最小均方LMS算法对所述滤波后时序失配误差瞬态值进行自适应迭代,得到时序失配误差稳态值,并作为所述时序失配误差δ(n)。
结合第二方面的第九种可能的实现方式,在第十种可能的实现方式中,基于下述公式滤除所述增益失配误差瞬态值中的高频噪声信号,得到滤波后增益失配误差瞬态值
g ~ ′ ( n ) = g ~ ′ ( n - 1 ) + a 1 · [ g ~ ( n ) - g ~ ′ ( n - 1 ) ] ;
其中,a1为第一阿尔法滤波系数;
基于下述公式对所述滤波后增益失配误差瞬态值进行自适应迭代,得到增益失配误差g(n):
g ( n ) = g ( n + 1 ) - μ 1 · g ~ ′ ( n ) max { g ~ ′ ( n ) } ;
其中,μ1为第一迭代系数;
基于下述公式滤除所述时序失配误差瞬态值中的高频噪声信号,得到滤波后时序失配误差瞬态值
δ ~ ′ ( n ) = δ ~ ′ ( n - 1 ) + a 2 · [ δ ~ ( n ) - δ ~ ′ ( n - 1 ) ] ;
其中,a2为第二阿尔法滤波系数;
基于下述公式对所述滤波后时序失配误差瞬态值进行自适应迭代,得到时序失配误差δ(n):
δ ( n ) = δ ( n + 1 ) - μ 2 · δ ~ ′ ( n ) max { δ ~ ′ ( n ) } ;
其中,μ2为第二迭代系数。
结合第二方面,第二方面的第一种可能的实现方式,第二方面的第二种可能的实现方式,第二方面的第三种可能的实现方式,第二方面的第四种可能的实现方式,第二方面的第五种可能的实现方式,第二方面的第六种可能的实现方式,第二方面的第七种可能的实现方式,第二方面的第八种可能的实现方式,第二方面的第九种可能的实现方式,或者第二方面的第十种可能的实现方式,在第十一种可能的实现方式中,在第三时钟的控制下,对所述第一重建信号和所述第二重建信号进行组合,得到一路数字信号包括:
当所述第三时钟为所述第一时钟时,分别在所述第三时钟的上升沿取以及在所述第三时钟的下降沿取进行组合以得到所述数字信号
当所述第三时钟为所述第二时钟时,分别在所述第三时钟的上升沿取以及在所述第三时钟的下降沿取进行组合以得到所述数字信号
根据第一方面提供的时间交织模数转换器,第二方面提供的模数转换方法,按照时分复用方式,在将一路模拟信号转换为多路数字信号后,根据增益失配误差和时序失配误差,对该多路数字信号进行重建,同时基于多路重建后信号,不断更新增益失配误差和时序失配误差,即构成了闭环的重建回路,因此能够消除通道间的增益失配及时序失配,提高模数转换动态性能。
附图说明
附图用来提供对本发明的进一步理解,并且构成说明书的一部分,与本发明实施例一起用于解释本发明,并不构成对本发明的限制。在附图中:
图1为本发明实施例提供的时间交织模数转换器的示意图之一;
图2为本发明实施例提供的时间交织模数转换器的示意图之二;
图3为本发明实施例提供的时间交织模数转换器的工作时钟的示意图之一;
图4为本发明实施例提供的时间交织模数转换器的工作时钟的示意图之二;
图5为本发明实施例提供的时间交织模数转换器中信号重建电路的示意图之一;
图6为本发明实施例提供的时间交织模数转换器中信号重建电路的示意图之二;
图7为本发明实施例提供的重建电路中第一常系数有限冲击响应滤波器的示意图;
图8为本发明实施例提供的重建电路中第二常系数有限冲击响应滤波器的示意图之一;
图9为本发明实施例提供的重建电路中第二常系数有限冲击响应滤波器的示意图之二;
图10为本发明实施例提供的时间交织模数转换器中误差检测电路的示意图;
图11为本发明实施例提供的误差检测电路中陷波滤波器的示意图;
图12为本发明实施例提供的误差检测电路中鉴别器的示意图;
图13为本发明实施例提供的误差检测电路中第一迭代电路的示意图;
图14为本发明实施例提供的第一迭代电路中第一阿尔法滤波器的示意图;
图15为本发明实施例提供的第一迭代电路中第一自适应算法电路的示意图;
图16为本发明实施例提供的误差检测电路中第二迭代电路的示意图;
图17为本发明实施例提供的第二迭代电路中第二阿尔法滤波器的示意图;
图18为本发明实施例提供的第二迭代电路中第二自适应算法电路的示意图;
图19为本发明实施例提供的时间交织模数转换器中组合电路的示意图;
图20为现有技术的时间交织模数转换器的标准化功率谱的示意图;
图21为本发明实施例提供的时间交织模数转换器的标准化功率谱的示意图;
图22为本发明实施例提供的模数转换方法的示意图。
具体实施方式
为了给出提高模数转换动态性能的实现方案,本发明实施例提供了一种时间交织模数转换器及方法,以下结合说明书附图对本发明的优选实施例进行说明,应当理解,此处所描述的优选实施例仅用于说明和解释本发明,并不用于限定本发明。并且在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。
本发明实施例提供了一种时间交织模数转换器,其结构如图1所示,具体可以包括:
时钟电路101,用于生成第一时钟和第二时钟;其中,第一时钟和第二时钟的相位差大于0、且小于等于π;
ADC组102,包括第一ADC和第二ADC,即ADC0和ADC1,第一ADC用于接收模拟信号x(t),并在第一时钟的控制下,对模拟信号x(t)进行数模转换,得到第一数字信号x0(n),第二ADC用于接收模拟信号x(t),并在第二时钟的控制下,对模拟信号x(t)进行数模转换,得到第二数字信号x1(n);
信号重建电路103,用于获取增益失配误差g(n)和时序失配误差δ(n),并利用增益失配误差g(n)和时序失配误差δ(n),分别对第一数字信号x0(n)和第二数字信号x1(n)进行信号重建,得到第一重建信号和第二重建信号
误差检测电路104,用于利用第一重建信号和第二重建信号进行失配误差检测,得到增益失配误差g(n)和时序失配误差δ(n)并反馈给信号重建电路103;
组合电路105,用于接收第一重建信号和第二重建信号并在第三时钟的控制下,对第一重建信号和第二重建信号进行组合,得到一路数字信号其中,第三时钟为第一时钟或者为第二时钟。
时间交织模数转换器的ADC组102中的每个ADC对应一个通道,本发明实施例提供的时间交织模数转换器具体可以为两通道的时间交织模数转换器,也可以扩展为两通道以上的时间交织模数转换器,如图2所示,通常,通道数量为偶数。
ADC组102中的多个ADC被配置为时间交织架构,在时钟电路101生成的时钟信号的控制下,多个ADC按照时分复用方式,将一路模拟信号转换为多路数字信号。
当本发明实施例提供的时间交织模数转换器为M通道的时间交织模数转换器时(M≥2),时钟电路101生成的时钟信号如图3所示,M个时钟 的频率均为fs/M,并且M个时钟 的相位构成公差均为2π/M的等差数列。其中,fs为该时间交织模数转换器的等效采样频率。
具体的,当本发明实施例提供的时间交织模数转换器具体为两通道的时间交织模数转换器时,时钟电路101生成的时钟信号如图4所示,第一时钟 和第二时钟的频率均为fs/2,相位差为π。
时钟电路101生成的每个时钟作为ADC组102中一个ADC的工作时钟,同时可以选择任意一个时钟,例如图1中的图2中的 作为信号重建电路103、误差检测电路104及组合电路105的工作时钟。
下面结合附图,对本发明实施例提供的时间交织模数转换器中的信号重建电路103进行详细说明。
本发明实施例提供的时间交织模数转换器中的信号重建电路103具体可以有多种实现方式,例如,信号重建电路103可以基于下述公式利用增益失配误差g(n)和时序失配误差δ(n),分别对第一数字信号x0(n)和第二数字信号x1(n)进行信号重建,得到第一重建信号和第二重建信号
X ~ 0 ( z ) X ~ 1 ( z ) = 1 0 - δ ( n ) · P 1 ( z ) 1 - δ ( n ) · P 0 ( z ) X 0 ( z ) X 1 ( z ) / g ( n ) ;
其中,为第一重建信号的z变换;
为第二重建信号的z变换;
X0(z)为第一数字信号x0(n)的z变换;
X1(z)为第二数字信号x1(n)的z变换;
P0(z)为第一常系数有限冲击响应(Finite Impulse Response,FIR)滤波器的传递函数;
P1(z)为第二常系数FIR滤波器的传递函数。
在一个具体实施例中,基于上述公式构建的信号重建电路103可以如图5所示,包括加法器501、减法器502、乘法器503、除法器504、第一延时器505、第二延时器506、第一常系数FIR滤波器507和第二常系数FIR滤波器508,其中:
第一延时器505,用于将第一数字信号x0(n)延时至少一个时钟周期,第一延时器505的输出结果为第一重建信号
第一常系数FIR滤波器507,用于对第一数字信号x0(n)进行滤波处理;
除法器504,用于将第二数字信号x1(n)与增益失配误差g(n)相除;
第二常系数FIR滤波器508,用于对除法器504的输出结果进行滤波处理;
加法器501,用于将第一常系数FIR滤波器507的输出结果与第二常系数FIR滤波器508的输出结果相加;
乘法器503,用于将加法器501的输出结果与时序失配误差δ(n)相乘;
第二延时器506,用于将除法器504的输出结果延时至少一个时钟周期;
减法器502,用于将第二延时器506的输出结果与乘法器503的输出结果相减,减法器502的输出结果为第二重建信号
在另一个具体实施例中,基于上述公式构建的信号重建电路103也可以如图6所示,包括加法器601、减法器602、第一乘法器603、第二乘法器604、第一延时器605、第二延时器606、第一常系数FIR滤波器607和第二常系数FIR滤波器608,其中:
第一乘法器603,用于将第一数字信号x0(n)与增益失配误差g(n)相乘;
第一延时器605,用于将第一乘法器603的输出结果延时至少一个时钟周期,第一延时器605的输出结果为第一重建信号
第一常系数FIR滤波器607,用于对第一乘法器603的输出结果进行滤波处理;
第二常系数FIR滤波器608,用于对第二数字信号x1(n)进行滤波处理;
加法器601,用于将第一常系数FIR滤波器607的输出结果与第二常系数FIR滤波器608的输出结果相加;
第二乘法器604,用于将加法器601的输出结果与时序失配误差δ(n)相乘;
第二延时器606,用于将第二数字信号x1(n)延时至少一个时钟周期;
减法器602,用于将第二延时器606的输出结果与第二乘法器604的输出结果相减,减法器602的输出结果为第二重建信号
图5和图6中,Z-N表示延时N拍,1拍为1个时钟周期,N的大小等于实现两个常系数FIR滤波器所需的延时。
进一步的,上述第一常系数FIR滤波器的传递函数P0(z)为:
P0(z)=f0+f1z-1+f2z-2+f3z-3+…+fk-1z-(k-1)+fkz-k
其中,f0、f1、f2、f3……fk-1、fk为第一FIR滤波系数,k为偶数;
上述第二常系数FIR滤波器的传递函数P1(z)为:
P1(z)=h0+h1z-1+h2z-2+h3z-3+…+hk-1z-(k-1)+hkz-k
其中,h0、h1、h2、h3……hk-1、hk为第二FIR滤波系数,以hk/2为中心呈奇对称分布,即:
h 0 = - h k h 1 = - h k - 1 h 2 = - h k - 2 . . . h k / 2 - 1 = - h k / 2 + 1 h k / 2 = 0 .
其中,k可以根据实际情况进行取值,这里以k=30为例,对第一常系数FIR滤波器和第二常系数FIR滤波器的实现电路进行说明。
第一常系数FIR滤波器的实现电路可以如图7所示,第二常系数FIR滤波器的实现电路可以如图8所示。考虑到第二常系数FIR滤波器的滤波系数是以hk/2为中心呈奇对称分布的,较佳的,第二常系数FIR滤波器可以采用“对称折叠”的方式实现,如图9所示。与图8所示的第二常系数FIR滤波器的实现电路相比,图9所示的第二常系数FIR滤波器的实现电路省掉了15个乘法器,其代价仅仅是增加了10个加法器,节省了电路资源。
实际实施时,本发明实施例提供的信号重建电路103可以采用VLSI(VeryLarge Scale Integration,超大规模集成电路)实现。
下面结合附图,对本发明实施例提供的时间交织模数转换器中的误差检测电路104进行详细说明。
本发明实施例提供的时间交织模数转换器中的误差检测电路104具体可以有多种实现方式,例如,可以如图10所示,具体包括:
陷波滤波器1001,用于分别滤除第一重建信号和第二重建信号中频率为fS/4的信号,得到第一滤波信号和第二滤波信号
鉴别器1002,用于根据第一滤波信号和第二滤波信号分别确定增益失配误差瞬态值和时序失配误差瞬态值
第一迭代电路1003,用于对增益失配误差瞬态值进行自适应迭代,得到增益失配误差g(n);
第二迭代电路1004,用于对时序失配误差瞬态值进行自适应迭代,得到时序失配误差δ(n)。
经过理论推算可以确定,对于时间交织模数转换器,某些特定频率信号将会对通道失配误差的检测产生误导作用,需要加以遏制。图10所示的陷波滤波器1001的传递函数H(z)可以为:
H ( z ) = k 1 ( 1 + z - 1 ) 1 + k 2 z - 1 ;
其中,k1和k2为陷波滤波系数,可以根据实际情况进行取值。
对于两通道的时间交织模数转换器,频率为fS/4的信号会对通道失配误差的检测产生误导作用。此时,可以取k1=0.984375,k2=0.96875,上述公式以差分方程表示如下:
x ~ i ′ ( n ) = - 0.96875 x ~ i ′ ( n - 1 ) + 0.98475 x ~ i ( n ) + 0.984375 x ~ i ( n - 1 ) = [ 2 - 5 x ~ i ′ ( n - 1 ) - x ~ i ′ ( n - 1 ) ] + [ x ~ i ( n ) - 2 - 6 x ~ i ( n ) ] + [ x ~ i ( n - 1 ) - 2 - 6 x ~ i ( n - 1 ) ] ;
其中,i=0,1。
在一个具体实施例中,基于上述公式构建的陷波滤波器1001可以如图11所示,包括第一加法器1101、第二加法器1102、第一减法器1103、第二减法器1104、第三减法器1105、第一移位寄存器1106、第二移位寄存器1107、第三移位寄存器1108、第一延时器1109、第二延时器1110和第三延时器1111,其中:
第一移位寄存器1106,用于将陷波滤波器1001的输入信号右移6位;
第一减法器1103,用于将输入信号与第一移位寄存器1106的输出结果相减;
第一延时器1109,用于将输入信号延时一个时钟周期;
第一移位寄存器1107,用于将第一延时器1109的输出结果右移6位;
第二减法器1104,用于将第一延时器1109的输出结果与第一移位寄存器1107的输出结果相减;
第一加法器1101,用于将第一减法器1103的输出结果与第二减法器1104的输出结果相加;
第二延时器1110,用于将第一加法器1101的输出结果延时一个时钟周期;
第三移位寄存器1108,用于将第三延时器1111的输出结果右移5位;
第二加法器1102,用于将第二延时器1110的输出结果与第三移位寄存器1108的输出结果相加;
第三减法器1105,用于将第二加法器1102的输出结果与第三延时器1111的输出结果相减;
第三延时器1111,用于将第三减法器1105的输出结果延时一个时钟周期,第三延时器1111的输出结果为陷波滤波器1001的输出信号
对于M通道的时间交织模数转换器(M>2),频率为的信号会对通道失配误差的检测产生误导作用(k=1,2,3……M-1),可以通过选取合适的陷波滤波系数k1和k2实现滤波。
进一步的,图10所示的鉴别器1002可以基于下述公式根据第一滤波信号和第二滤波信号分别确定增益失配误差瞬态值和时序失配误差瞬态值
g ~ ( n ) = [ x ~ 1 ′ ( n ) + x ~ 0 ′ ( n ) ] · [ x ~ 1 ′ ( n ) - x ~ 0 ′ ( n ) ] ;
δ ~ ( n ) = x ~ 0 ′ ( n ) · [ x ~ 1 ′ ( n - 1 ) - x ~ 1 ′ ( n ) ] .
在一个具体实施例中,基于上述公式构建的鉴别器1002具体可以如图12所示,包括加法器1201、第一减法器1202、第二减法器1203、第一乘法器1204、第二乘法器1205、第一延时器1206、第二延时器1207、第三延时器1208、第四延时器1209、第五延时器1210、第六延时器1211和第七延时器1212,其中:
第一减法器1202,用于将第一滤波信号与第二滤波信号相减;
第一延时器1206,用于将第一减法器1202的输出结果延时一个时钟周期;
加法器1201,用于将第一滤波信号与第二滤波信号相加;
第二延时器1207,用于将加法器1201的输出结果延时一个时钟周期;
第一乘法器1204,用于将第一延时器1206的输出结果与第二延时器1207的输出结果相乘;
第三延时器1208,用于将第一乘法器1204的输出结果延时一个时钟周期,第三延时器1208的输出结果为增益失配误差瞬态值
第四延时器1209,用于将第二滤波信号延时一个时钟周期;
第二减法器1203,用于将第四延时器1209的输出结果与第二滤波信号相减;
第五延时器1210,用于将第二减法器1203的输出结果延时一个时钟周期;
第六延时器1211,用于将第一滤波信号延时一个时钟周期;
第二乘法器1205,用于将第五延时器1210的输出结果与第六延时器1211的输出结果相乘;
第七延时器1212,用于将第二乘法器1205的输出结果延时一个时钟周期,第七延时器1212的输出结果为时序失配误差瞬态值
进一步的,图10所示的第一迭代电路1003,具体可以如图13所示,包括:
第一阿尔法滤波器1301,用于滤除增益失配误差瞬态值中的高频噪声信号,得到滤波后增益失配误差瞬态值
第一自适应算法电路1302,用于采用归一化最小均方(Least mean square,LMS)算法对滤波后增益失配误差瞬态值进行自适应迭代,得到增益失配误差稳态值,并作为增益失配误差g(n)。
具体的,第一阿尔法滤波器1301,可以基于下述公式滤除增益失配误差瞬态值中的高频噪声信号,得到滤波后增益失配误差瞬态值
g ~ ′ ( n ) = g ~ ′ ( n - 1 ) + a 1 · [ g ~ ( n ) - g ~ ′ ( n - 1 ) ] ;
其中,a1为第一阿尔法滤波系数,可根据实际情况进行取值。
在一个具体实施例中,基于上述公式构建的第一阿尔法滤波器1301具体可以如图14所示,包括加法器1401、减法器1402、乘法器1403和延时器1404,其中:
减法器1402,用于将增益失配误差瞬态值与延时器1404的输出结果相减;
乘法器1403,用于将减法器1402的输出结果与第一阿尔法滤波系数a1相乘;
加法器1401,用于将乘法器1403的输出结果与延时器1404的输出结果相加;
延时器1404,用于将加法器1401的输出结果延时一个时钟周期,延时器1404的输出结果为滤波后增益失配误差瞬态值
具体的,第一自适应算法电路1302,可以基于下述公式对滤波后增益失配误差瞬态值进行自适应迭代,得到增益失配误差g(n):
g ( n ) = g ( n + 1 ) - μ 1 · g ~ ′ ( n ) max { g ~ ′ ( n ) } ;
其中,μ1为第一迭代系数,可根据实际情况进行取值。
在一个具体实施例中,基于上述公式构建的第一自适应算法电路1302具体可以如图15所示,包括加法器1501、第一乘法器1502、第二乘法器1503、第一运算器1504、第二运算器1505、第一延时器1506、第二延时器1507和第三延时器1508,其中:
第一运算器1504,用于对滤波后增益失配误差瞬态值求最大值;
第二运算器1505,用于对第一运算器1504的输出结果取倒数;
第一延时器1506,用于将第二运算器1505的输出结果延时一个时钟周期;
第一乘法器1502,用于将第一延时器1506的输出结果与滤波后增益失配误差瞬态值相乘;
第二延时器1507,用于将第一乘法器1502的输出结果延时一个时钟周期;
第二乘法器1503,用于将第二延时器1507的输出结果与第一迭代系数μ1相乘;
加法器1501,用于将第二乘法器1503的输出结果与第三延时器1508的输出结果相加;
第三延时器1508,用于将加法器1501的输出结果延时一个时钟周期,第三延时器1508的输出结果为增益失配误差g(n)。
进一步的,图10所示的第二迭代电路1004,具体可以如图16所示,包括:
第二阿尔法滤波器1601,用于滤除时序失配误差瞬态值中的高频噪声信号,得到滤波后时序失配误差瞬态值
第二自适应算法电路1602,用于采用归一化最小均方LMS算法对滤波后时序失配误差瞬态值进行自适应迭代,得到时序失配误差稳态值,并作为时序失配误差δ(n)。
具体的,第二阿尔法滤波器1601,可以基于下述公式滤除时序失配误差瞬态值中的高频噪声信号,得到滤波后时序失配误差瞬态值
δ ~ ′ ( n ) = δ ~ ′ ( n - 1 ) + a 2 · [ δ ~ ( n ) - δ ~ ′ ( n - 1 ) ] ;
其中,a2为第二阿尔法滤波系数,可根据实际情况进行取值。
在一个具体实施例中,基于上述公式构建的第二阿尔法滤波器1601具体可以如图17所示,包括加法器1701、减法器1702、乘法器1703和延时器1704,其中:
减法器1702,用于将时序失配误差瞬态值与延时器1704的输出结果相减;
乘法器1703,用于将减法器1702的输出结果与第二阿尔法滤波系数a2相乘;
加法器1701,用于将乘法器1703的输出结果与延时器1704的输出结果相加;
延时器1704,用于将加法器1701的输出结果延时一个时钟周期,延时器1704的输出结果为滤波后时序失配误差瞬态值
具体的,第二自适应算法电路1602,可以基于下述公式对滤波后时序失配误差瞬态值进行自适应迭代,得到时序失配误差δ(n):
δ ( n ) = δ ( n + 1 ) - μ 2 · δ ~ ′ ( n ) max { δ ~ ′ ( n ) } ;
其中,μ2为第二迭代系数,可根据实际情况进行取值。
在一个具体实施例中,基于上述公式构建的第二自适应算法电路1602具体可以如图18所示,包括加法器1801、第一乘法器1802、第二乘法器1803、第一运算器1804、第二运算器1805、第一延时器1806、第二延时器1807和第三延时器1808,其中:
第一运算器1804,用于对滤波后时序失配误差瞬态值求最大值;
第二运算器1805,用于对第一运算器1804的输出结果取倒数;
第一延时器1806,用于将第二运算器1805的输出结果延时一个时钟周期;
第一乘法器1802,用于将第一延时器1806的输出结果与滤波后时序失配误差瞬态值相乘;
第二延时器1807,用于将第一乘法器1802的输出结果延时一个时钟周期;
第二乘法器1803,用于将第二延时器1807的输出结果与第二迭代系数μ2相乘;
加法器1801,用于将第二乘法器1803的输出结果与第三延时器1808的输出结果相加;
第三延时器1808,用于将加法器1801的输出结果延时一个时钟周期,第三延时器1808的输出结果为时序失配误差δ(n)。
实际实施时,本发明实施例提供的误差检测电路104可以采用VLSI实现。
对于本发明实施例提供的时间交织模数转换器中的组合电路105,其实质为一个多选一数据选择器,将信号重建电路103输出的信号组合为一路频率为fS的高速数字信号
在本发明的一个具体实施例中,对于两通道的时间交织模数转换器,其组合电路105可以如图19所示,控制组合电路105的第三时钟为控制第一ADC的第一时钟此时分别在该第三时钟的上升沿取以及在该第三时钟的下降沿取进行组合,得到数字信号在本发明的另一个具体实施例中,控制组合电路105的第三时钟也可以为控制第二ADC的第二时钟此时分别在该第三时钟的上升沿取以及在该第三时钟的下降沿取进行组合,得到数字信号
下面通过仿真实验对本发明实施例提供的时间交织模数转换器的动态性能进行验证。
图20为采用传统的时间交织模数转换器时的标准化功率谱,横轴为频率,显然在35MHz附近存在一个畸变谱,时间交织模数转换器的SFDR(SpuriousFree Dynamic Range,无杂散动态范围)约38dB。
而在相同的实验参数下,采用本发明实施例提供的时间交织模数转换器时的标准化功率谱如图21所示,SFDR提高到了95dB。
可见,本发明实施例提供的时间交织模数转换器,能够消除通道间的增益失配及时序失配,提高时间交织模数转换器的动态性能。
并且,时间交织模数转换器中的信号重建电路103和误差检测电路104均工作在低速时钟域,功率较小,易于实现。
基于同一发明构思,相应地,本发明实施例还提供一种模数转换方法,如图22所示,具体可以包括如下步骤:
步骤2201、接收模拟信号x(t),并在第一时钟的控制下,对模拟信号x(t)进行数模转换,得到第一数字信号x0(n),并在第二时钟的控制下,对模拟信号x(t)进行数模转换,得到第二数字信号x1(n);其中,第一时钟和第二时钟的相位差大于0、且小于等于π;
步骤2202、利用增益失配误差g(n)和时序失配误差δ(n),分别对第一数字信号x0(n)和第二数字信号x1(n)进行信号重建,得到第一重建信号和第二重建信号其中,增益失配误差g(n)和时序失配误差δ(n)为利用第一重建信号和第二重建信号进行失配误差检测得到的;
步骤2203、在第三时钟的控制下,对第一重建信号和第二重建信号进行组合,得到一路数字信号其中,第三时钟为第一时钟或者为第二时钟。
其中,第一时钟和第二时钟的相位差为π,且第一时钟和第二时钟的频率均为fs/2,其中,fs为执行该模数转换方法的时间交织模数转换器的等效采样频率。
进一步的,基于下述公式利用增益失配误差g(n)和时序失配误差δ(n),分别对第一数字信号x0(n)和第二数字信号x1(n)进行信号重建,得到第一重建信号和第二重建信号
X ~ 0 ( z ) X ~ 1 ( z ) = 1 0 - δ ( n ) · P 1 ( z ) 1 - δ ( n ) · P 0 ( z ) X 0 ( z ) X 1 ( z ) / g ( n ) ;
其中,为第一重建信号的z变换;
为第二重建信号的z变换;
X0(z)为第一数字信号x0(n)的z变换;
X1(z)为第二数字信号x1(n)的z变换;
P0(z)为第一常系数有限冲击响应FIR滤波器的传递函数;
P1(z)为第二常系数有限冲击响应FIR滤波器的传递函数。
其中,第一常系数FIR滤波器的传递函数P0(z)为:
P0(z)=f0+f1z-1+f2z-2+f3z-3+…+fk-1z-(k-1)+fkz-k
其中,f0、f1、f2、f3……fk-1、fk为第一FIR滤波系数,k为偶数;
第二常系数FIR滤波器的传递函数P1(z)为:
P1(z)=h0+h1z-1+h2z-2+h3z-3+…+hk-1z-(k-1)+hkz-k
其中,h0、h1、h2、h3……hk-1、hk为第二FIR滤波系数,以hk/2为中心呈奇对称分布。
较佳的,k=30。
进一步的,利用第一重建信号和第二重建信号进行失配误差检测得到增益失配误差g(n)和时序失配误差δ(n),包括:
分别滤除第一重建信号和第二重建信号中频率为fS/4的信号,得到第一滤波信号和第二滤波信号
根据第一滤波信号和第二滤波信号分别确定增益失配误差瞬态值和时序失配误差瞬态值
对增益失配误差瞬态值进行自适应迭代,得到增益失配误差g(n);以及对时序失配误差瞬态值进行自适应迭代,得到时序失配误差δ(n)。
进一步的,基于传递函数H(z)为下述公式的陷波滤波器分别滤除第一重建信号和第二重建信号中频率为fS/4的信号,得到第一滤波信号和第二滤波信号
H ( z ) = k 1 ( 1 + z - 1 ) 1 + k 2 z - 1 ;
其中,k1和k2为陷波滤波系数。
较佳的,k1=0.984375,k2=0.96875。
进一步的,基于下述公式根据第一滤波信号和第二滤波信号分别确定增益失配误差瞬态值和时序失配误差瞬态值
g ~ ( n ) = [ x ~ 1 ′ ( n ) + x ~ 0 ′ ( n ) ] · [ x ~ 1 ′ ( n ) - x ~ 0 ′ ( n ) ] ;
δ ~ ( n ) = x ~ 0 ′ ( n ) · [ x ~ 1 ′ ( n - 1 ) - x ~ 1 ′ ( n ) ] .
进一步的,对增益失配误差瞬态值进行自适应迭代,得到增益失配误差g(n),包括:
滤除增益失配误差瞬态值中的高频噪声信号,得到滤波后增益失配误差瞬态值
采用归一化最小均方LMS算法对滤波后增益失配误差瞬态值进行自适应迭代,得到增益失配误差稳态值,并作为增益失配误差g(n);
对时序失配误差瞬态值进行自适应迭代,得到时序失配误差δ(n),包括:
滤除时序失配误差瞬态值中的高频噪声信号,得到滤波后时序失配误差瞬态值
采用归一化最小均方LMS算法对滤波后时序失配误差瞬态值进行自适应迭代,得到时序失配误差稳态值,并作为时序失配误差δ(n)。
较佳的,基于下述公式滤除增益失配误差瞬态值中的高频噪声信号,得到滤波后增益失配误差瞬态值
g ~ ′ ( n ) = g ~ ′ ( n - 1 ) + a 1 · [ g ~ ( n ) - g ~ ′ ( n - 1 ) ] ;
其中,a1为第一阿尔法滤波系数;
基于下述公式对滤波后增益失配误差瞬态值进行自适应迭代,得到增益失配误差g(n):
g ( n ) = g ( n + 1 ) - μ 1 · g ~ ′ ( n ) max { g ~ ′ ( n ) } ;
其中,μ1为第一迭代系数;
基于下述公式滤除时序失配误差瞬态值中的高频噪声信号,得到滤波后时序失配误差瞬态值
δ ~ ′ ( n ) = δ ~ ′ ( n - 1 ) + a 2 · [ δ ~ ( n ) - δ ~ ′ ( n - 1 ) ] ;
其中,a2为第二阿尔法滤波系数;
基于下述公式对滤波后时序失配误差瞬态值进行自适应迭代,得到时序失配误差δ(n):
δ ( n ) = δ ( n + 1 ) - μ 2 · δ ~ ′ ( n ) max { δ ~ ′ ( n ) } ;
其中,μ2为第二迭代系数。
进一步的,在第三时钟的控制下,对第一重建信号和第二重建信号进行组合,得到一路数字信号包括:
当第三时钟为第一时钟时,分别在该第三时钟的上升沿取以及在该第三时钟的下降沿取进行组合以得到数字信号
当第三时钟为第二时钟时,分别在该第三时钟的上升沿取以及在该第三时钟的下降沿取进行组合以得到数字信号
综上所述,采用本发明实施例提供的方案,能够消除通道间的增益失配及时序失配,提高模数转换动态性能,并且易于实现,较为经济可靠。
本领域内的技术人员应明白,本发明的实施例可提供为方法、系统、或计算机程序产品。因此,本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本发明的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然,本领域的技术人员可以对本发明实施例进行各种改动和变型而不脱离本发明实施例的精神和范围。这样,倘若本发明实施例的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。

Claims (24)

1.一种时间交织模数转换器,其特征在于,包括:
时钟电路,用于生成第一时钟和第二时钟;其中,所述第一时钟和所述第二时钟的相位差大于0、且小于等于π;
模数转换器ADC组,包括第一ADC和第二ADC,所述第一ADC用于接收模拟信号x(t),并在所述第一时钟的控制下,对所述模拟信号x(t)进行数模转换,得到第一数字信号x0(n),所述第二ADC用于接收所述模拟信号x(t),并在所述第二时钟的控制下,对所述模拟信号x(t)进行数模转换,得到第二数字信号x1(n);
信号重建电路,用于获取增益失配误差g(n)和时序失配误差δ(n),并利用所述增益失配误差g(n)和所述时序失配误差δ(n),分别对所述第一数字信号x0(n)和所述第二数字信号x1(n)进行信号重建,得到第一重建信号和第二重建信号
误差检测电路,用于利用所述第一重建信号和所述第二重建信号进行失配误差检测,得到所述增益失配误差g(n)和所述时序失配误差δ(n)并反馈给所述信号重建电路;
组合电路,用于接收所述第一重建信号和所述第二重建信号并在第三时钟的控制下,对所述第一重建信号和所述第二重建信号进行组合,得到一路数字信号其中,所述第三时钟为所述第一时钟或者为所述第二时钟。
2.如权利要求1所述的时间交织模数转换器,其特征在于,所述第一时钟和所述第二时钟的相位差为π,且所述第一时钟和所述第二时钟的频率均为fs/2,其中,fs为所述时间交织模数转换器的等效采样频率。
3.如权利要求1或2所述的时间交织模数转换器,其特征在于,所述信号重建电路,用于基于下述公式利用所述增益失配误差g(n)和所述时序失配误差δ(n),分别对所述第一数字信号x0(n)和所述第二数字信号x1(n)进行信号重建,得到第一重建信号和第二重建信号
X ~ 0 ( z ) X ~ 1 ( z ) = 1 0 - δ ( n ) · P 1 ( z ) 1 - δ ( n ) · P 0 ( z ) X 0 ( z ) X 1 ( z ) / g ( n ) ;
其中,为第一重建信号的z变换;
为第二重建信号的z变换;
X0(z)为第一数字信号x0(n)的z变换;
X1(z)为第二数字信号x1(n)的z变换;
P0(z)为第一常系数有限冲击响应FIR滤波器的传递函数;
P1(z)为第二常系数有限冲击响应FIR滤波器的传递函数。
4.如权利要求3所述的时间交织模数转换器,其特征在于,所述第一常系数FIR滤波器的传递函数P0(z)为:
P0(z)=f0+f1z-1+f2z-2+f3z-3+…+fk-1z-(k-1)+fkz-k
其中,f0、f1、f2、f3……fk-1、fk为第一FIR滤波系数,k为偶数;
所述第二常系数FIR滤波器的传递函数P1(z)为:
P1(z)=h0+h1z-1+h2z-2+h3z-3+…+hk-1z-(k-1)+hkz-k
其中,h0、h1、h2、h3……hk-1、hk为第二FIR滤波系数,以hk/2为中心呈奇对称分布。
5.如权利要求4所述的时间交织模数转换器,其特征在于,k=30。
6.如权利要求1-5任一所述的时间交织模数转换器,其特征在于,所述误差检测电路,包括:
陷波滤波器,用于分别滤除所述第一重建信号和所述第二重建信号中频率为fS/4的信号,得到第一滤波信号和第二滤波信号
鉴别器,用于根据所述第一滤波信号和所述第二滤波信号分别确定增益失配误差瞬态值和时序失配误差瞬态值
第一迭代电路,用于对所述增益失配误差瞬态值进行自适应迭代,得到增益失配误差g(n);
第二迭代电路,用于对所述时序失配误差瞬态值进行自适应迭代,得到时序失配误差δ(n)。
7.如权利要求6所述的时间交织模数转换器,其特征在于,所述陷波滤波器的传递函数H(z)为:
H ( z ) = k 1 ( 1 + z - 1 ) 1 + k 2 z - 1 ;
其中,k1和k2为陷波滤波系数。
8.如权利要求7所述的时间交织模数转换器,其特征在于,k1=0.984375,k2=0.96875。
9.如权利要求6-8任一所述的时间交织模数转换器,其特征在于,所述鉴别器,用于基于下述公式根据所述第一滤波信号和所述第二滤波信号分别确定增益失配误差瞬态值和时序失配误差瞬态值
g ~ ( n ) = [ x ~ 1 ′ ( n ) + x ~ 0 ′ ( n ) ] · [ x ~ 1 ′ ( n ) - x ~ 0 ′ ( n ) ] ;
δ ~ ( n ) = x ~ 0 ′ ( n ) · [ x ~ 1 ′ ( n - 1 ) - x ~ 1 ′ ( n ) ] .
10.如权利要求6-9任一所述的时间交织模数转换器,其特征在于,所述第一迭代电路,包括:
第一阿尔法滤波器,用于滤除所述增益失配误差瞬态值中的高频噪声信号,得到滤波后增益失配误差瞬态值
第一自适应算法电路,用于采用归一化最小均方LMS算法对所述滤波后增益失配误差瞬态值进行自适应迭代,得到增益失配误差稳态值,并作为所述增益失配误差g(n);
所述第二迭代电路,包括:
第二阿尔法滤波器,用于滤除所述时序失配误差瞬态值中的高频噪声信号,得到滤波后时序失配误差瞬态值
第二自适应算法电路,用于采用归一化最小均方LMS算法对所述滤波后时序失配误差瞬态值进行自适应迭代,得到时序失配误差稳态值,并作为所述时序失配误差δ(n)。
11.如权利要求10所述的时间交织模数转换器,其特征在于,所述第一阿尔法滤波器,用于基于下述公式滤除所述增益失配误差瞬态值中的高频噪声信号,得到滤波后增益失配误差瞬态值
g ~ ′ ( n ) = g ~ ′ ( n - 1 ) + a 1 · [ g ~ ( n ) - g ~ ′ ( n - 1 ) ] ;
其中,a1为第一阿尔法滤波系数;
所述第一自适应算法电路,用于基于下述公式对所述滤波后增益失配误差瞬态值进行自适应迭代,得到增益失配误差g(n):
g ( n ) = g ( n + 1 ) - μ 1 · g ~ ′ ( n ) max { g ~ ′ ( n ) } ;
其中,μ1为第一迭代系数;
所述第二阿尔法滤波器,用于基于下述公式滤除所述时序失配误差瞬态值中的高频噪声信号,得到滤波后时序失配误差瞬态值
δ ~ ′ ( n ) = δ ~ ′ ( n - 1 ) + a 2 · [ δ ~ ( n ) - δ ~ ′ ( n - 1 ) ] ;
其中,a2为第二阿尔法滤波系数;
所述第二自适应算法电路,用于基于下述公式对所述滤波后时序失配误差瞬态值进行自适应迭代,得到时序失配误差δ(n):
δ ( n ) = δ ( n + 1 ) - μ 2 · δ ~ ′ ( n ) max { δ ~ ′ ( n ) } ;
其中,μ2为第二迭代系数。
12.如权利要求1-11任一所述的时间交织模数转换器,其特征在于,所述组合电路,用于当所述第三时钟为所述第一时钟时,分别在所述第三时钟的上升沿取以及在所述第三时钟的下降沿取进行组合以得到所述数字信号当所述第三时钟为所述第二时钟时,分别在所述第三时钟的上升沿取以及在所述第三时钟的下降沿取进行组合以得到所述数字信号
13.一种模数转换方法,其特征在于,包括:
接收模拟信号x(t),并在第一时钟的控制下,对所述模拟信号x(t)进行数模转换,得到第一数字信号x0(n),并在第二时钟的控制下,对所述模拟信号x(t)进行数模转换,得到第二数字信号x1(n);其中,所述第一时钟和所述第二时钟的相位差大于0、且小于等于π;
利用增益失配误差g(n)和时序失配误差δ(n),分别对所述第一数字信号x0(n)和所述第二数字信号x1(n)进行信号重建,得到第一重建信号和第二重建信号其中,所述增益失配误差g(n)和所述时序失配误差δ(n)为利用所述第一重建信号和所述第二重建信号进行失配误差检测得到的;
在第三时钟的控制下,对所述第一重建信号和所述第二重建信号进行组合,得到一路数字信号其中,所述第三时钟为所述第一时钟或者为所述第二时钟。
14.如权利要求13所述的模数转换方法,其特征在于,所述第一时钟和所述第二时钟的相位差为π,且所述第一时钟和所述第二时钟的频率均为fs/2,其中,fs为执行所述模数转换方法的时间交织模数转换器的等效采样频率。
15.如权利要求13或14所述的模数转换方法,其特征在于,基于下述公式利用增益失配误差g(n)和时序失配误差δ(n),分别对所述第一数字信号x0(n)和所述第二数字信号x1(n)进行信号重建,得到第一重建信号和第二重建信号
X ~ 0 ( z ) X ~ 1 ( z ) = 1 0 - δ ( n ) · P 1 ( z ) 1 - δ ( n ) · P 0 ( z ) X 0 ( z ) X 1 ( z ) / g ( n ) ;
其中,为第一重建信号的z变换;
为第二重建信号的z变换;
X0(z)为第一数字信号x0(n)的z变换;
X1(z)为第二数字信号x1(n)的z变换;
P0(z)为第一常系数有限冲击响应FIR滤波器的传递函数;
P1(z)为第二常系数有限冲击响应FIR滤波器的传递函数。
16.如权利要求15所述的模数转换方法,其特征在于,所述第一常系数FIR滤波器的传递函数P0(z)为:
P0(z)=f0+f1z-1+f2z-2+f3z-3+…+fk-1z-(k-1)+fkz-k
其中,f0、f1、f2、f3……fk-1、fk为第一FIR滤波系数,k为偶数;
所述第二常系数FIR滤波器的传递函数P1(z)为:
P1(z)=h0+h1z-1+h2z-2+h3z-3+…+hk-1z-(k-1)+hkz-k
其中,h0、h1、h2、h3……hk-1、hk为第二FIR滤波系数,以hk/2为中心呈奇对称分布。
17.如权利要求16所述的模数转换方法,其特征在于,k=30。
18.如权利要求13-17任一所述的模数转换方法,其特征在于,利用所述第一重建信号和所述第二重建信号进行失配误差检测得到所述增益失配误差g(n)和所述时序失配误差δ(n),包括:
分别滤除所述第一重建信号和所述第二重建信号中频率为fS/4的信号,得到第一滤波信号和第二滤波信号
根据所述第一滤波信号和所述第二滤波信号分别确定增益失配误差瞬态值和时序失配误差瞬态值
对所述增益失配误差瞬态值进行自适应迭代,得到增益失配误差g(n);以及对所述时序失配误差瞬态值进行自适应迭代,得到时序失配误差δ(n)。
19.如权利要求18所述的模数转换方法,其特征在于,基于传递函数H(z)为下述公式的陷波滤波器分别滤除所述第一重建信号和所述第二重建信号中频率为fS/4的信号,得到第一滤波信号和第二滤波信号
H ( z ) = k 1 ( 1 + z - 1 ) 1 + k 2 z - 1 ;
其中,k1和k2为陷波滤波系数。
20.如权利要求19所述的模数转换方法,其特征在于,k1=0.984375,k2=0.96875。
21.如权利要求18-20任一所述的模数转换方法,其特征在于,基于下述公式根据所述第一滤波信号和所述第二滤波信号分别确定增益失配误差瞬态值和时序失配误差瞬态值
g ~ ( n ) = [ x ~ 1 ′ ( n ) + x ~ 0 ′ ( n ) ] · [ x ~ 1 ′ ( n ) - x ~ 0 ′ ( n ) ] ;
δ ~ ( n ) = x ~ 0 ′ ( n ) · [ x ~ 1 ′ ( n - 1 ) - x ~ 1 ′ ( n ) ] .
22.如权利要求18-21任一所述的模数转换方法,其特征在于,对所述增益失配误差瞬态值进行自适应迭代,得到增益失配误差g(n),包括:
滤除所述增益失配误差瞬态值中的高频噪声信号,得到滤波后增益失配误差瞬态值
采用归一化最小均方LMS算法对所述滤波后增益失配误差瞬态值进行自适应迭代,得到增益失配误差稳态值,并作为所述增益失配误差g(n);
对所述时序失配误差瞬态值进行自适应迭代,得到时序失配误差δ(n),包括:
滤除所述时序失配误差瞬态值中的高频噪声信号,得到滤波后时序失配误差瞬态值
采用归一化最小均方LMS算法对所述滤波后时序失配误差瞬态值进行自适应迭代,得到时序失配误差稳态值,并作为所述时序失配误差δ(n)。
23.如权利要求22所述的模数转换方法,其特征在于,基于下述公式滤除所述增益失配误差瞬态值中的高频噪声信号,得到滤波后增益失配误差瞬态值
g ~ ′ ( n ) = g ~ ′ ( n - 1 ) + a 1 · [ g ~ ( n ) - g ~ ′ ( n - 1 ) ] ;
其中,a1为第一阿尔法滤波系数;
基于下述公式对所述滤波后增益失配误差瞬态值进行自适应迭代,得到增益失配误差g(n):
g ( n ) = g ( n + 1 ) - μ 1 · g ~ ′ ( n ) max { g ~ ′ ( n ) } ;
其中,μ1为第一迭代系数;
基于下述公式滤除所述时序失配误差瞬态值中的高频噪声信号,得到滤波后时序失配误差瞬态值
δ ~ ′ ( n ) = δ ~ ′ ( n - 1 ) + a 2 · [ δ ~ ( n ) - δ ~ ′ ( n - 1 ) ] ;
其中,a2为第二阿尔法滤波系数;
基于下述公式对所述滤波后时序失配误差瞬态值进行自适应迭代,得到时序失配误差δ(n):
δ ( n ) = δ ( n + 1 ) - μ 2 · δ ~ ′ ( n ) max { δ ~ ′ ( n ) } ;
其中,μ2为第二迭代系数。
24.如权利要求13-23任一所述的模数转换方法,其特征在于,在第三时钟的控制下,对所述第一重建信号和所述第二重建信号进行组合,得到一路数字信号包括:
当所述第三时钟为所述第一时钟时,分别在所述第三时钟的上升沿取以及在所述第三时钟的下降沿取进行组合以得到所述数字信号
当所述第三时钟为所述第二时钟时,分别在所述第三时钟的上升沿取以及在所述第三时钟的下降沿取进行组合以得到所述数字信号
CN201410712488.0A 2014-11-28 2014-11-28 一种时间交织模数转换器及方法 Active CN104467844B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410712488.0A CN104467844B (zh) 2014-11-28 2014-11-28 一种时间交织模数转换器及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410712488.0A CN104467844B (zh) 2014-11-28 2014-11-28 一种时间交织模数转换器及方法

Publications (2)

Publication Number Publication Date
CN104467844A true CN104467844A (zh) 2015-03-25
CN104467844B CN104467844B (zh) 2019-03-01

Family

ID=52913312

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410712488.0A Active CN104467844B (zh) 2014-11-28 2014-11-28 一种时间交织模数转换器及方法

Country Status (1)

Country Link
CN (1) CN104467844B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015197010A1 (zh) * 2014-06-25 2015-12-30 华为技术有限公司 多通道时间交织模数转换器
CN106374921A (zh) * 2016-09-05 2017-02-01 广东顺德中山大学卡内基梅隆大学国际联合研究院 基于多相分解的时间交织模数转换器线性失真校正方法
CN106385257A (zh) * 2016-10-26 2017-02-08 苏州迅芯微电子有限公司 应用于时间交织模数转换器的校准算法
WO2022087967A1 (en) * 2020-10-29 2022-05-05 Huawei Technologies Co., Ltd. Correction device for multichannel time-interleaved adc system

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102857225A (zh) * 2012-09-13 2013-01-02 电子科技大学 一种多通道高速并行交替采样系统的失配误差校准方法
US20130016798A1 (en) * 2007-04-30 2013-01-17 V Corp Technologies, Inc. Adaptive digital receiver
CN104038226A (zh) * 2014-06-25 2014-09-10 华为技术有限公司 多通道时间交织模数转换器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130016798A1 (en) * 2007-04-30 2013-01-17 V Corp Technologies, Inc. Adaptive digital receiver
CN102857225A (zh) * 2012-09-13 2013-01-02 电子科技大学 一种多通道高速并行交替采样系统的失配误差校准方法
CN104038226A (zh) * 2014-06-25 2014-09-10 华为技术有限公司 多通道时间交织模数转换器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
范建俊: "分时交替ADC时钟失配数字校准设计与FPGA实现", 《中国优秀硕士学位论文全文数据库》 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015197010A1 (zh) * 2014-06-25 2015-12-30 华为技术有限公司 多通道时间交织模数转换器
US9369142B2 (en) 2014-06-25 2016-06-14 Huawei Technologies Co., Ltd. Multi-channel time-interleaved analog-to-digital converter
CN106374921A (zh) * 2016-09-05 2017-02-01 广东顺德中山大学卡内基梅隆大学国际联合研究院 基于多相分解的时间交织模数转换器线性失真校正方法
CN106374921B (zh) * 2016-09-05 2019-04-05 广东顺德中山大学卡内基梅隆大学国际联合研究院 基于多相分解的时间交织模数转换器线性失真校正方法
CN106385257A (zh) * 2016-10-26 2017-02-08 苏州迅芯微电子有限公司 应用于时间交织模数转换器的校准算法
WO2022087967A1 (en) * 2020-10-29 2022-05-05 Huawei Technologies Co., Ltd. Correction device for multichannel time-interleaved adc system

Also Published As

Publication number Publication date
CN104467844B (zh) 2019-03-01

Similar Documents

Publication Publication Date Title
CN104467844A (zh) 一种时间交织模数转换器及方法
CN102163972A (zh) 对adc中非线性的修正
CN108650048B (zh) 一种高精度数字阵列多通道延时补偿方法
CN102857225A (zh) 一种多通道高速并行交替采样系统的失配误差校准方法
CN110688817B (zh) 五维四翼忆阻超混沌系统及其设计、分析及实现方法
CN103942028A (zh) 应用在密码技术中的大整数乘法运算方法及装置
US6272441B1 (en) Method for determining the pulse response of a broad band linear system and a measuring circuit for carrying out the method
Qiu et al. An adaptive blind calibration technique for frequency response mismatches in M-channel time-interleaved ADCs
CN108873050B (zh) 一种电子储存环中束流位置的数字化测量方法及设备
Kishore et al. Design and comparative analysis of inexact speculative adder and multiplier
CN107046445B (zh) 谐波失真分离方法、非线性特性确定方法、装置和系统
CN112087273B (zh) 奇偶交叠信道化实现方法、系统、存储介质及计算机设备
US20080192867A1 (en) Cross correlation circuits and methods
Wei et al. Compensation of dynamic nonlinear mismatches in time-interleaved analog-to-digital converter
CN105306052A (zh) 带数字校准的可变分频比的lo小数分频器及数字校准方法
CN114185014B (zh) 一种应用于雷达信号处理的并行卷积方法及装置
Zhang et al. A real-time, high-accuracy, hardware-based integrated parameter estimator for deep space navigation and planetary radio science experiments
KR102064232B1 (ko) 데이터 레이트 변환 장치 및 방법
Damian et al. A low area FIR filter for FPGA implementation
CN102045078B (zh) 一种基于fpga的软件接收机系统及实现方法
Poczekajło et al. Synthesis algorithm of low sensitivity non‐separable N‐D finite impulse response filters configured of fast orthogonal 1‐D rotation structures implemented in field programmable gate arrays IC
Abd El-Azeem et al. High performance interpolation filter using direct computation
Divi et al. Bandlimited signal reconstruction from noisy periodic nonuniform samples in time-interleaved ADCs
Nilsson Publications-Computer Engineering (DA)
CN103870437A (zh) 数字信号处理装置及其处理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20191216

Address after: 211200 South Zone, Lishui Economic Development Zone, Jiangsu, Nanjing

Patentee after: NANJING ZIQIANG RAILWAY VEHICLE PARTS CO.,LTD.

Address before: 510000 unit 2414-2416, building, No. five, No. 371, Tianhe District, Guangdong, China

Patentee before: GUANGDONG GAOHANG INTELLECTUAL PROPERTY OPERATION Co.,Ltd.

Effective date of registration: 20191216

Address after: 510000 unit 2414-2416, building, No. five, No. 371, Tianhe District, Guangdong, China

Patentee after: GUANGDONG GAOHANG INTELLECTUAL PROPERTY OPERATION Co.,Ltd.

Address before: 518129 Bantian HUAWEI headquarters office building, Longgang District, Guangdong, Shenzhen

Patentee before: HUAWEI TECHNOLOGIES Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200326

Address after: No. 622, Tianshengqiao Avenue, Lishui District, Nanjing, Jiangsu

Patentee after: Nanjing Wuzheng Electric Technology Co.,Ltd.

Address before: 211200 South Zone, Lishui Economic Development Zone, Jiangsu, Nanjing

Patentee before: NANJING ZIQIANG RAILWAY VEHICLE PARTS Co.,Ltd.

TR01 Transfer of patent right