CN103870437A - 数字信号处理装置及其处理方法 - Google Patents

Abstract

一种数字信号处理装置及其处理方法。数字信号处理装置包括存储器、控制逻辑单元、蝴蝶运算器、选择器、第一转动系数产生器、第二转动系数产生器以及转动系数闩锁器。第一转动系数产生器与第二转动系数产生器分别提供第一子转动系数与第二子转动系数。将第一子转动系数与第二子转动系数通过蝴蝶运算器进行复数乘法运算以产生权重值(转动系数)。

Description

数字信号处理装置及其处理方法

技术领域

本发明实施例是有关于一种信号处理技术，且特别是有关于一种数字信号处理装置及其处理方法。

背景技术

由于数字储存或计算机处理技术的流行，一般信号处理常用快速傅立叶转换(Fast Fourier Transform，FFT)来求得信号所对应的频谱，而离散傅立叶转换(Discrete Fourier Transform，DFT)提供了一个对连续傅立叶转换的离散逼近技术，并在许多领域中它是非常有用的。基于DFT演算法的快速傅立叶转换的应用范围相当广泛，例如雷达、无线通信、医疗成像、频谱分析和声学。

发明内容

有鉴于此，本发明实施例提出一种数字信号处理装置及其处理方法，通过傅立叶转换(Fourier Transform)的方式处理信号。

本发明实施例提出一种数字信号处理装置，其包括存储器、控制逻辑单元、蝴蝶运算器、选择器、第一转动系数产生器、第二转动系数产生器以及转动系数闩锁器。存储器具有数据输出端、数据输入端与地址端。控制逻辑单元电连接数据地址端。蝴蝶运算器电连接数据输出端、数据输入端与控制逻辑单元。选择器电连接蝴蝶运算器与控制逻辑单元。第一转动系数产生器与第二转动系数产生器电连接控制逻辑单元与选择器。第一转动系数产生器与第二转动系数产生器分别提供第一子转动系数与第二子转动系数。转动系数闩锁器电连接控制逻辑单元与蝴蝶运算器。转动系数闩锁器用以闩锁第一子转动系数与第二子转动系数通过蝴蝶运算器的复数乘法运算后的权重值。

在本发明的一实施例中，数字信号处理装置更包括第一数据闩锁器、第二数据闩锁器与数据多工器。第一数据闩锁器与第二数据闩锁器，电连接数据输出端、控制逻辑单元与蝴蝶运算器。数据多工器电连接蝴蝶运算器、转动系数闩锁器与控制逻辑单元。数据多工器根据控制逻辑单元的控制将运算结果写回至存储器中对应的位置。

在本发明的一实施例中，蝴蝶运算器包括复数乘法器、复数加法器与复数减法器。复数乘法器电连接选择器、转动系数闩锁器与数据多工器，复数乘法器进行前述的复数乘法运算并产生权重值。复数加法器电连接第一数据闩锁器、第二数据闩锁器与数据多工器。复数减法器电连接第一数据闩锁器、第二数据闩锁器与选择器。

在本发明的一实施例中，蝴蝶运算器执行基数为2的蝴蝶运算。

在本发明的一实施例中，若存储器储存N点数据且假设Q是表示对应N/2点所需的地址位元数，则

时，任一权重值，

其中

对任意的k值，可以用一个Q-bit二进为表示法来表示 $k=\underset{j=0}{\overset{Q-1}{\mathrm{\Σ}}}{a}_j*2^j,$ 假设 $A_r=\underset{i=0}{\overset{R-1}{\mathrm{\Σ}}}{a}_i*2^i,$ 且 $A_{r^{\′}}=\underset{j=0}{\overset{Q-R-1}{\mathrm{\Σ}}}{a}_{j+R}*2^j,$ a_i与a_j+R∈{1,0}、R为整数且0≤R≤(Q-1).则k可改写成

权重值

可改写成

其中为第一子转动系数，

为第二子转动系数。

在本发明的一实施例中，若存储器储存N点数据且假设Q是表示对应N/2点所需的地址位元数，则

时，第一转动系数产生器与第二转动系数产生器的存储器空间分别储存

个第一子转动系数与

个第二子转动系数或是分别储存

个第一子转动系数与

个第二子转动系数，其中floor()为一数学函数而以无条件舍去方式来取得整数，而ceiling()为一数学函数而以无条件进位方式来取得整数。

本发明另一实施例提出一种数字信号处理方法，包括：提供储存N点数据的一存储器；提供第一子转动系数与第二子转动系数；将第一子转动系数与第二子转动系数通过蝴蝶运算器的复数乘法器进行复数乘法运算以产生权重值；将权重值应用至N点数据的快速傅立叶转换以产生多个经转置值；以及将这些经转置值写回至所述存储器。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

下面的所附图式是本发明的说明书的一部分，绘示了本发明的示例实施例，所附图式与说明书的描述一起说明本发明的原理。

图1为快速傅立叶转换的蝴蝶运算示意图。

图2是说明16点快速傅立叶转换的信号处理流程图。

图3是说明一般单一处理单元的架构。

图4是说明一般基于蝴蝶运算的数字信号处理装置的架构图。

图5是依照本案实施例的数字信号处理装置的示意图。

图6是本案实施例的信号处理方法的流程图。

附图标号说明：

110：存储器                      120：处理单元

122：蝴蝶运算器                  124：控制逻辑单元

126：转动系数产生器              400、500：数字信号处理装置

510：存储器                      520：蝴蝶运算器

522、524：数据闩锁器             526：复数加法器

528：复数减法器                  530：复数乘法器

532：数据多工器                  540：控制逻辑单元

550、560：转动系数产生器         570：选择器

580：转动系数闩锁器              addr：地址端

B1、B2：子转动系数               din：数据输入端

dout：数据输出端                 W1：权重值(转动系数)

S01~S1、S601~S609：步骤

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，下面结合附图对本发明实施例做进一步详细说明。在此，本发明的示意性实施例及其说明用于解释本发明，但并不作为对本发明的限定。

FFT是以DFT为基础来大量节省计算量。对于具有N点数据的输入向量x，进行离散傅立叶转换(Discrete Fourier Transform，DFT)之后为具有N点数据的输出向量X，离散傅立叶转换式子如等式(1)所示：

$X\left(k\right)=\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}x\left(n\right)*e^{\frac{-j2\mathrm{\πkn}}{N}}=\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}x\left(n\right)*W_N^{\mathrm{kn}},k=\mathrm{0,1,2},...,(N-1)---\left(1\right),$

其中系数称为转动系数(twiddle factor)。

倘若根据上面的等式(1)来直接计算这些N点的DFT，直接演算所需的操作数是约N²个复数乘法和N*(N-1)个复数加法。显然，这是一个非常低效率且不切实际的方式。如果没有任何优化执行，DFT将因消耗巨大的计算资源而不能够应用于大部分的实际应用。

在下面的段落中，将以基数为2的分频(Decimation in Frequency，DIF)算法作为一个例子，显示如何显著降低DFT的计算。当N点数据的输入向量x为2的幂次方时，上述等式(1)的N点数据的输出向量可以分解成偶数和奇数部分如下，其中偶数频率的点可写成如等式(2)，而奇数频率的点可写成如等式(3)，

$X\left(2m\right)=\underset{n=0}{\overset{\frac{N}{2}-1}{\mathrm{\Σ}}}[x\left(n\right)+x(n+\frac{N}{2})]*W_{\frac{N}{2}}^{\mathrm{nm}}={\mathrm{DFT}}_{\frac{N}{2}}[x\left(n\right)+x(n+\frac{N}{2})]---\left(2\right)$

以及

$X(2m+1)=\underset{n=0}{\overset{\frac{N}{2}-1}{\mathrm{\Σ}}}[W_N^n*(x\left(n\right)-x(n+\frac{N}{2}))]*W_{\frac{N}{2}}^{\mathrm{nm}}$

$={\mathrm{DFT}}_{\frac{N}{2}}[(x\left(n\right)-x(n+\frac{N}{2}))*W_N^n]---\left(3\right).$

上述等式(2)和等式(3)揭示频率输出X(k)的偶数索引值和奇数索引值可以通过较短的

点数据来运算DFT。如图1所示，可以得到以“基数为2的分频”的快速傅立叶转换的蝴蝶运算(butterfly operation)示意图，其中转动系数可写成如等式(4)。

$W_N^n=e^{\frac{-j2\mathrm{\πkn}}{N}},n=\mathrm{0,1,2},...,(\frac{N}{2}-1)---\left(4\right).$

图2是说明16点分频的快速傅立叶转换的信号处理流程图。图3是说明一般单一处理单元的架构。请同时参阅图2与图3，信号处理流程图的左边是欲进行快速傅立叶转换运算的原始数据(在此以16点为例)，右边则是完成快速傅立叶转换运算的目的数据。图中

表示进行复数加法，

表示进行复数减法，

表示进行复数乘法。进行快速傅立叶转换运算的原始数据需事先存放于存储器110中。在进行第一步骤S0时，处理单元120依序自存储器110中读取数据对[x(0)、x(8)]、[x(1)、x(9)]、[x(2)、x(10)]、…、[x(7)、x(15)]以分别进行一次蝴蝶运算(含复数加法、复数减法与复数乘法运算)，并且将每次运算结果写回至存储器110。等到第一步骤(step)S0完成时，处理单元120开始进行第二步骤S1，亦即依序自存储器110中读取第一步骤S0运算结果的数据对[x(0)、x(4)]、…、[x(3)、x(7)]、[x(8)、x(12)]、…、[x(11)、x(15)]以分别进行一次蝴蝶运算，并且将每次运算结果写回至存储器110。以此类推，以继续完成步骤S2与S3。因此即可以单一处理单元完成16点快速傅立叶转换运算。同样的方法可以类推至任意长度的快速傅立叶转换运算。

直接运算DFT所需要的计算复杂度为N²，如此在一个分频的快速傅立叶转换的信号处理系统中，快速地得到运算结果且可把原先计算复杂度从N²个复数乘法减少至

由于FFT发挥越来越重要的作用，许多实施FFT的研究提出了实现更快、更准确的DFT结果。无论什么样的实施方法所需的存储器与转动系数产生器(twiddle factor generator)的空间始终是评估实施过程中必须考虑的一个因素。图4是说明一般基于蝴蝶运算的数字信号处理装置的架构图。数字信号处理装置400包括存储器110及处理单元120，而处理单元120包括蝴蝶运算器(butterfly arithmetic unit)122、控制逻辑单元124以及转动系数产生器126。对于N点的FFT运算，存储器110储存N点数据，转动系数产生器126需储存N/2点的转动系数。例如，对于储存131072点数据的存储器110，转动系数产生器126需储存65536点的转动系数。由此可见，当FFT所运算的取样点增加时，存储器110与转动系数产生器126的尺寸也显著增加，同时转动系数产生器126的功耗也跟着增加。

为了解决上述技术问题，本发明一实施例提出一种运算架构。请参阅等式(4)，对于任意数k而

转动系数可根据指数特性而改写成如等式(5)。

$W_N^k=e^{\frac{-j2\mathrm{\πk}}{N}}=e^{\frac{-j2\mathrm{\π}(k-1)}{N}}*e^{\frac{-j2\mathrm{\π}}{N}}$

$=e^{\frac{-j2\mathrm{\π}}{N}}*e^{\frac{-j2\mathrm{\π}}{N}}*......*e^{\frac{-j2\mathrm{\π}}{N}}$

$=\underset{d=0}{\overset{k-1}{\mathrm{\Π}}}{e}^{\frac{-j2\mathrm{\π}}{N}}=\underset{d=0}{\overset{k-1}{\mathrm{\Π}}}(\cos \left(\frac{2\mathrm{\π}}{N}\right)+j\sin \left(\frac{2\mathrm{\π}}{N}\right))---\left(5\right).$

$0\≤k\≤(\frac{N}{2}-1)---\left(6\right).$

倘若对应N/2点所需的地址位元数(address bit number)

则对于任意数k可以用二进位型式的Q位元表示如等式(7)。

$k=\underset{i=0}{\overset{Q-1}{\mathrm{\Σ}}}{a}_i*2^i=\underset{i=0}{\overset{R-1}{\mathrm{\Σ}}}{a}_i*2^i+2^R\underset{j=0}{\overset{Q-R-1}{\mathrm{\Σ}}}{a}_{R+j}*2^j,$

其中a_i,a_j∈{1，0}、R为整数且0≤R≤(Q-1)    (7)。

将等式(7)代入等式(6)的项次“k”中，得到下述的等式(8)和等式(9)。

$W_N^k=e^{\frac{-j2\mathrm{\π}*(\underset{i=0}{\overset{R-1}{\mathrm{\Σ}}}{a}_i*2^i+2^R\underset{j=0}{\overset{Q-R-1}{\mathrm{\Σ}}}{a}_{R-j}*2^j)}{N}}$

$=e^{\frac{-j2\mathrm{\π}*\underset{i=0}{\overset{R-1}{\mathrm{\Σ}}}{a}_i*2^i}{N}}*e^{\frac{-j2\mathrm{\π}*2^R*\underset{j=0}{\overset{Q-R-1}{\mathrm{\Σ}}}{a}_{R-j}*2^j}{N}}$

$=e^{\frac{-j2\mathrm{\π}{A}_r}{N}}*\left(e^{\frac{-j2\mathrm{\π}*2^R*A_{r^{\′}}}{N}}\right)---\left(8\right).$

$W_N^k=W_N^{A_r}*W_N^{2^R*A_{r^{\′}}},$ 其中 $A_r=\underset{i-0}{\overset{R-1}{\mathrm{\Σ}}}{a}_i*2^i$ 及 $A_{r^{\′}}=\underset{j=0}{\overset{Q-R-1}{\mathrm{\Σ}}}{a}_{j+R}*2^j---\left(9\right).$

从等式(7)、(8)和(9)，任何给定的二进位数字k可分解成两部分，第一部份包含最低有效位元(least significant bit，LSB)的R个位元，而第二部份包含最高有效位元(most significant bit，MSB)的“Q-R”个位元，且对应的转动系数

可通过两个子转动系数(sub-twiddle factor)

进行复数乘法运算而得之。由于0≤A_r≤(2^R-1)且0≤A_r'≤(2^Q-R-1)，所需存储器空间用来储存的和的点数分别为2^R和2^Q-R，所以转动系数

的点数由原先的2^Q个可以减少为“2^R+2^Q-R”个。

对于最佳的R值可如下列等式(10)进行微分运算。

$\frac{d(2^{Q-R}+2^R)}{\mathrm{dR}}=0---\left(10\right).$

对于等式(10)，当

时，所解得的子转动系数的点数为最小值。由于R为整数，故可令

$R=\mathrm{floor}\left(\frac{Q}{2}\right)---\left(11\right),$

其中floor()为数学函数而以无条件舍去方式来取得整数(round-downoperation)。在本发明另一实施例中，亦可令

其中ceiling()为数学函数而以无条件进位方式来取得整数(round-up operation)。

基于等式(11)，若N点的FFT数据且

时，所需转动系数产生的点数由原先的2^Q个减少为“

”个。例如，对于8192点的FFT数据，原始转动系数的点数为4096个，但通过分解为两个子转动系数的方式，所需的点数为 $2^{\mathrm{floor}\left(\frac{12}{2}\right)}+2^{12-\mathrm{floor}\left(\frac{12}{2}\right)}=2^6+2^6=128$ 个，因此对于整体的转动系数的点数减少32倍(4096/128=32)，故可大幅减少所需的存储器空间。

基于将转动系数分解为子转动系数的运算架构，图5是依照本发明一实施例的数字信号处理装置500的示意图。请参阅图5。数字信号处理装置500包括存储器510、蝴蝶运算器520、控制逻辑单元540、选择器570、转动系数产生器550和560以及转动系数闩锁器580。

在此值得一提的是，若存储器510储存N点数据且

时，根据等式(7)至等式(9)，转动系数产生器550针对最低有效位元的R个位元可提供子转动系数B1，子转动系数而转动系数产生器560针对最高有效位元的“Q-R”个位元可提供子转动系数B2，子转动系数 $B2=e^{\frac{-j2\mathrm{\π}*2^R*A_{r^{\′}}}{N}},$ 其中 $k=\mathrm{0,1,2},...,(\frac{N}{2}-1),$ $A_r=\underset{i=0}{\overset{R-1}{\mathrm{\Σ}}}{a}_i*2^i,$

a_i与a_j{1,0}、R为整数且0≤R≤(Q-1)。

此外，根据等式(11)，若存储器510储存N点数据且

时，转动系数产生器550的存储器空间可预先储存子转动系数B1的点数为个，子转动系数

另外，转动系数产生器560的存储器空间可预先储存子转动系数B2的点数为

个，子转动系数其中floor()为数学函数而以无条件舍去方式来取得整数。

承上述，存储器510具有数据输入端din、数据输出端dout与地址端addr。控制逻辑单元540电连接数据地址端addr。蝴蝶运算器520电连接数据输出端dout、数据输入端din与控制逻辑单元540。选择器570电连接蝴蝶运算器520与控制逻辑单元540。两个转动系数产生器550和560电连接控制逻辑单元540与选择器570。转动系数闩锁器580电连接控制逻辑单元540与蝴蝶运算器520。

经由控制逻辑单元540的控制，当子转动系数B1与子转动系数B2通过蝴蝶运算器520的复数乘法运算后，转动系数闩锁器580可闩锁B1和B2经复数乘法运算后的权重值W1(转动系数)。倘若根据等式(9)，则权重值W1的通式

可表示为

另外，数字信号处理装置500还包括数据闩锁器522、数据闩锁器524与数据多工器532。蝴蝶运算器520可包括复数乘法器530、复数加法器526与复数减法器528。复数乘法器530电连接选择器570与转动系数闩锁器580。数据多工器532电连接复数加法器526、复数乘法器530、控制逻辑单元540与数据输入端din。复数加法器526电连接数据闩锁器522和524。复数减法器528电连接数据闩锁器522和524与选择器570。选择器570例如可为乘法输入选择器，依据控制信号将输入信号输出至复数乘法器530以进行后续的运算。数据闩锁器522与数据闩锁器524电连接数据输出端dout与控制逻辑单元540与蝴蝶运算器520。数据闩锁器522和/或数据闩锁器524通过数据输出端dout由存储器510读取数据，再输出至复数加法器526和/或复数减法器528进行运算。

此外，在一变化实施例中亦可不需设置数据闩锁器522和/或数据闩锁器524。举例来说，可通过设置两个数据输出端dout的方式，经由一控制逻辑单元(例如控制逻辑单元540或另行设置的控制逻辑单元)产生例如两个存储器存取地址，由存储器510中对应的位置读取数据并通过数据输出端dout输出至复数加法器526和/或复数减法器528。

控制逻辑单元540可用来进行如下的相关控制：(a)产生存储器510的存取地址，以从存储器510中对应的位置读出数据及/或将数据写回至存储器510中对应的位置；(b)使转动系数产生器550和560根据存取地址分别产生子转动系数B1和B2；(c)控制选择器570中的两种输入对，以对其中一种输入对以在复数乘法器530进行复数乘法运算，例如选择器570具有两种输入对，第一种输入对是由子转动系数B1与B2进行复数乘法运算得到权重值W1，第二种输入对是由复数减法器528的运算结果与权重值W1进行复数乘法运算；(d)对转动系数闩锁器580的权重值W1进行闩锁控制；(e)对数据多工器532的运算结果写回至存储器510；以及(f)对存储器510的数据进行闩锁控制。

在此值得一提的是，经由运算得到权重值W1、或是由复数减法器528的运算结果与权重值W1进行复数乘法运算可通过同一个复数乘法器530。由于复数乘法器530的电路复杂，而本实施例可通过共用一个复数乘法器530的方式可避免数字信号处理装置500的增加庞大电路面积。

此外，数字信号处理装置500中的蝴蝶运算器520可搭配数据闩锁器522和524进行如图2的流程，以执行基数为2的蝴蝶运算。数据闩锁器522和524自存储器510中读取数据对[x(0)、x(8)]、[x(1)、x(9)]、[x(2)、x(10)]、…、[x(7)、x(15)]以分别进行一次蝴蝶运算(含复数加法、复数减法与复数乘法运算)，并且数据多工器532将每次运算结果写回至存储器510中对应的位置。等到第一步骤(step)S0完成时，数字信号处理装置500开始进行第二步骤S1，亦即依序自存储器510中读取第一步骤S0运算结果的数据对[x(0)、x(4)]、…、[x(3)、x(7)]、[x(8)、x(12)]、…、[x(11)、x(15)]以分进行一次蝴蝶运算，并且将每次运算结果写回至存储器510。以此类推，以继续完成步骤S2与S3。基此教示内容，本领域技术人员应当可基于同样的方法推演/类推至任意长度的快速傅立叶转换运算，故而在此并不再加以赘述之。

基于上述实施例所揭示的内容，可以汇整出一种通用的数字信号处理方法。更清楚来说，图6绘示为本案实施例的数字信号处理方法的流程图。请合并参阅图5和图6，本实施例的数字信号处理方法可以包括以下步骤。

如步骤S601所示，提供储存N点数据的存储器510。

如步骤S603所示，提供(第一)子转动系数B1与(第二)子转动系数B2，若

时，转动系数产生器550的存储器空间可预先储存子转动系数B1的点数为

个，子转动系数而转动系数产生器560的存储器空间可预先储存子转动系数B2的点数为个，子转动系数其中floor()为数学函数而以无条件舍去方式来取得整数。

如步骤S605所示，将子转动系数B1与子转动系数B2通过蝴蝶运算器520的复数乘法器530进行复数乘法运算以产生权重值W1。

如步骤S607所示，将权重值W1应用至N点数据的快速傅立叶转换以产生多个经转置值(亦即经由蝴蝶运算的每次运算结果)。

如步骤S609所示，将这些经转置值写回至存储器510。

综上所述，本案的数字信号处理装置500可使整体的转动系数的点数骤减，而欲求得的转动系数可通过将转动系数产生器550和560的输出做一次复数乘法运算而得之。显然地，本发明实施例因采用指数特性将转动系数拆解成两种转动系数，再以快速傅立叶转换架构中的蝴蝶运算器算出此转动系数而不用增加庞大的额外电路，故不会大幅增加电路面积，另一方面可以有效地减少储存所需用于蝴蝶运算的转动系数的数量。

虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许更动与润饰，故本发明的保护范围当视权利要求范围所界定者为准。

Claims (10)

1.一种数字信号处理装置，其特征在于，包括：

一存储器，具有一数据输出端、一数据输入端与一地址端；

一控制逻辑单元，电连接所述数据地址端；

一蝴蝶运算器，电连接所述数据输出端、所述数据输入端与所述控制逻辑单元；

一选择器，电连接所述蝴蝶运算器与所述控制逻辑单元；

一第一转动系数产生器与一第二转动系数产生器，电连接所述控制逻辑单元与所述选择器，所述第一转动系数产生器与所述第二转动系数产生器分别提供一第一子转动系数与一第二子转动系数；以及

一转动系数闩锁器，电连接所述控制逻辑单元与所述蝴蝶运算器，所述转动系数闩锁器用以闩锁所述第一子转动系数与所述第二子转动系数通过所述蝴蝶运算器的复数乘法运算后的一权重值。

2.如权利要求1所述的数字信号处理装置，其特征在于，更包括：

一第一数据闩锁器与一第二数据闩锁器，电连接所述数据输出端、所述控制逻辑单元与所述蝴蝶运算器；以及

一数据多工器，电连接所述蝴蝶运算器、所述转动系数闩锁器与所述控制逻辑单元，所述数据多工器根据所述控制逻辑单元的控制将运算结果写回至所述存储器中对应的位置。

3.如权利要求2所述的数字信号处理装置，其特征在于，所述蝴蝶运算器包括：

一复数乘法器，电连接所述选择器、所述转动系数闩锁器与所述数据多工器，所述复数乘法器进行所述复数乘法运算并产生所述权重值；

一复数加法器，电连接所述第一数据闩锁器、所述第二数据闩锁器与所述数据多工器；以及

一复数减法器，电连接所述第一数据闩锁器、所述第二数据闩锁器与所述选择器。

4.如权利要求1所述的数字信号处理装置，其特征在于，所述蝴蝶运算器执行基数为2的蝴蝶运算。

5.如权利要求1所述的数字信号处理装置，其特征在于，若所述存储器储存N点数据且对应N/2点所需的地址位元数

时，所述第一子转动系数与所述第二子转动系数分别为

所述权重值

为其中 $k=\mathrm{0,1,2},...,(\frac{N}{2}-1),$ $A_r=\underset{i=0}{\overset{R-1}{\mathrm{\Σ}}}{a}_i*2^i,$ $A_{r^{\′}}=\underset{j=0}{\overset{Q-R-1}{\mathrm{\Σ}}}{a}_{j+R}*2^j,$ a_i与a_j∈{1,0}、R为整数且0≤R≤(Q-1)。

6.如权利要求1所述的数字信号处理装置，其特征在于，若所述存储器储存N点数据且对应N/2点所需的地址位元数

时，所述第一转动系数产生器与所述第二转动系数产生器的存储器空间分别储存

个第一子转动系数与

个第二子转动系数或是分别储存

个第一子转动系数与

个第二子转动系数，其中floor()为一数学函数而以无条件舍去方式来取得整数，而ceiling()为一数学函数而以无条件进位方式来取得整数。

7.一种数字信号处理方法，其特征在于，包括：

提供储存N点数据的一存储器；

提供一第一子转动系数与一第二子转动系数；

将所述第一子转动系数与所述第二子转动系数通过一蝴蝶运算器的一复数乘法器进行复数乘法运算以产生一权重值；

将权重值应用至N点数据的快速傅立叶转换以产生多个经转置值；以及

将所述经转置值写回至所述存储器。

8.如权利要求7所述的数字信号处理方法，其特征在于，所述蝴蝶运算器执行基数为2的蝴蝶运算。

9.如权利要求7所述的数字信号处理方法，其特征在于，若所述存储器储存N点数据且时，所述第一子转动系数与所述第二子转动系数分别为

所述权重值

为其中 $k=\mathrm{0,1,2},...,(\frac{N}{2}-1),$ $A_r=\underset{i=0}{\overset{R-1}{\mathrm{\Σ}}}{a}_i*2^i,$ $A_{r^{\′}}=\underset{j=0}{\overset{Q-R-1}{\mathrm{\Σ}}}{a}_{j+R}*2^j,$ a_i与a_j∈{1,0}、R为整数且0≤R≤(Q-1)。

10.如权利要求7所述的数字信号处理方法，其特征在于，更包括提供一第一转动系数产生器与一第二转动系数产生器来分别产生所述第一子转动系数与所述第二子转动系数，其中若所述存储器储存N点数据且

时，所述第一转动系数产生器与所述第二转动系数产生器的存储器空间分别储存

个第一子转动系数与

个第二子转动系数或是分别储存个第一子转动系数与

个第二子转动系数，其中floor()为一数学函数而以无条件舍去方式来取得整数，而ceiling()为一数学函数而以无条件进位方式来取得整数。

Images