CN102768654A - 具有fft基2蝶运算处理能力的装置及其实现运算的方法 - Google Patents

Abstract

本发明公开了一种具有傅里叶变换(FFT)基2蝶形运算处理能力的装置及其实现运算的方法，至少包括锁存器、复数乘法器、复数加减法器，开关以及共轭运算器。本发明复运算单元结构简单，由其构成并行处理阵列具有高效的向量处理能力，以及极高的FFT基2蝶形运算能力。

Description

具有FFT基2蝶运算处理能力的装置及其实现运算的方法

技术领域

本发明涉及大规模数字信号处理技术，尤指一种具有傅里叶变换(FFT)基2蝶形运算处理能力的装置及其实现运算的方法。

背景技术

大规模数字信号处理技术，特别是阵列数字信号和傅里叶变换(FFT)处理技术，要求处理器平台提供巨大的并行处理能力。这种具有大规模处理能力的并行阵列处理器将在大规模数字信号处理领域具有广泛的应用前景。

在数字信号处理领域，随着对信号处理速度和复杂度以及对处理器性价比的不断提高，大规模并行运算阵列将得到越来越广泛的应用。特别是在无线通讯领域，新的基带技术，比如多输入多输出(MIMO)技术、天线阵波束赋形技术、多用户干扰抵消及(Turbo-MIMO)等技术的大量应用，对数字信号处理器平台带来了前所未有的压力。在这种情况下，并行处理阵列显示了它在高速信号处理方面的强大功能。

发明内容

有鉴于此，本发明的主要目的在于提供一种具有FFT基2蝶形运算处理能力的装置及其实现运算的方法，具有高效的向量处理能力，以及极高的FFT基2蝶形运算处理能力。

为达到上述目的，本发明的技术方案是这样实现的：

一种具有傅里叶变换FFT基2蝶形运算处理能力的装置，包括锁存器、复数乘法器、复数加减法器，开关以及复数共轭运算器；其中，

复数共轭运算器，用于将输入X转换成其共轭；

第四开关选择输入X或其共轭输出；

第一开关，用于在外部控制信号控制下，每个时钟将输入数据X或其共轭送入第一锁存器、第二锁存器和第三锁存器的其中一个锁存器暂存；

复数乘法器，具有两个输入，其中一个输入来自第一锁存器，另一个输入来自第二开关，复数乘法器产生的数据输出至第五锁存器锁存；

第二开关，用于在外部控制信号控制下，将第二锁存器的输出或一个复常数1.0输入至复数乘法器，，

复数加减法器，具有两个复数输入，其中一个输入来自第五锁存器，另一个输入来自第三开关；

第三开关，具有三个输入，分别来第三锁存器的输出、第四锁存器的输出和一个复常量0.0，在外部控制信号控制下，选择其中一个输入传输至复数加减法器；

第四锁存器，用于存储复数加减法器的输出，与复数加减法器构成一个累加器，第四锁存器的输出为所述装置的输出Y。

所述具有FFT基2蝶形运算处理能力的装置为两个或两个以上，构成并行复运算阵列。

一种具有FFT基2蝶形运算处理能力的装置的运算方法，所述装置至少包括锁存器、复数乘法器、复数加减法器，开关以及复数共轭运算器；

该方法包括：利用所述装置执行单操作数运算；

所述单操作数运算包括：穿越；单操作数累加或累减运算。

该方法还包括：利用所述装置执行双操作数运算。

所述双操作数运算包括：双操作数加或减运算；双操作数乘。

该方法还包括：利用所述装置执行三操作数运算。

所述三操作数乘加或乘减运算；三操作数FFT基2蝶形运算方法。

所述装置包括两个或两个以上，构成并行复运算阵列；该方法还包括：

两个K维复向量的加减和元素乘运算；K*K矩阵与K*1向量相乘运算；2K点FFT基2蝶形运算；其中，K为所述装置的数量。

从上述本发明提供的技术方案可以看出，本发明复运算单元结构简单，由其构成并行处理阵列具有高效的向量处理能力，以及极高的FFT基2蝶形运算处理能力。

附图说明

图1为本发明具有FFT处理能力的装置的组成结构示意图；

图2为本发明具有FFT处理能力的装置构成的运算阵列示意图。

具体实施方式

图1为本发明具有FFT处理能力的装置的组成结构示意图，如图1所示，至少包括锁存器、复数乘法器、复数加减法器，开关以及复数共轭运算器组成，这里，对锁存器、复数乘法器、复数加减法器，开关以及复数共轭运算器的输入输出位宽不做约束。具体描述如下：

图1所示的具有FFT基2蝶形运算处理能力的装置，也称为复数运算单元，可以是定点运算单元也可以是浮点运算单元。该复数运算单元有一个输入X。复数共轭运算器输出X的共轭值。第四开关S4选择输入X或输入X的共轭并通过第一开关S1连接到三个锁存器即第一锁存器、第二锁存器和第三锁存器。

第一锁存器、第二锁存器和第三锁存器，用于在第一开关S1的控制下，每个时钟将输入数据X送入其中一个锁存器暂存；

复数乘法器，具有两个输入，其中一个输入来自第一锁存器，另一个输入来自第二开关S2；

第二开关S2，在外部控制信号控制下，选择将第二锁存器的输出或一个复常数1.0输入至该复数乘法器，复数乘法器的输出由第五锁存器锁存；

复数加减法器，具有两个输入，其中一个输入来自第五锁存器，另一个输入来自第三开关S3；

第三开关S3，具有三个输入，分别来自第三锁存器的输出、第四锁存器的输出和一个复常量0.0，在外部控制信号控制下，选择其中一个输入传输至复数加减法器。其中，外部控制的实现原则是：如果运算不含有加法运算，则第三开关S3选复常数0.0，即加一个0.0；如果运算包含加法，则选第三锁存器；如果运算需要进行累加运算，则选第四锁存器。

第四锁存器，用于存储复数加减法器的输出，与复数加减法器构成一个累加器，配合乘法器完成复数MAC运算功能。

本文中，对被处理的数据和其位宽不做要求，可以是浮点也可以是定点。

具体地，图1所示的复数运算单元执行的单操作数运算方法包括：

穿越：将输入X直接输出。如图1所示，其路径为：输入X-＞第四开关S4-＞第一开关S1-＞第一锁存器-＞复数乘法器(乘以复常数1.0)-＞第五锁存器-＞复数加减法器(加复常数0.0)-＞第四锁存器-＞输出Y。

单操作数复共轭运算：指的是对一个外部复数进行共轭运算。如图1所示，数据路径为：输入X-＞共轭运算器-＞第四开关S4-＞第一开关S1-＞第一锁存器-＞复数乘法器(乘以复常数1.0)-＞第五锁存器-＞复数加减法器(加复常数0.0)-＞第四锁存器-＞输出Y。

单操作数复数加(减)运算：指的是一个外部复数同内部第四锁存器的内容相加(或减)。如图1所示，数据路径为：输入X-＞第四开关S4-＞第一开关S1-＞第一锁存器-＞复数乘法器(乘以复常数1.0)-＞第五锁存器-＞复数加减法器(加或减第四锁存器内容)-＞第四锁存器-＞输出Y。

图1所示的复数运算单元执行的双操作数运算方法包括：

双操作复数加(或减)运算：其两个操作数在相邻的两个周期内经过第四开关和第一开关，分别被送到第一锁存器和第三锁存器，数据路径为：

首先，输入X1-＞第一锁存器；输入X2-＞第三锁存器；

接着，第一锁存器-＞复数乘法器(乘以复常数1.0)-＞第五锁存器-＞复数加减法器(加或减第三锁存器的输出)-＞第四锁存器-＞输出Y。

双操作数复数加(或减)运算的输出通过率为每两个周期一个运算。

双操作数复数乘：其两个操作数在相邻的两个周期内经过第四开关和第一开关，分别送到第一锁存器和第二锁存器。数据路径为：

首先，输入X1-＞第一锁存器；输入X2-＞第二锁存器；

接着，第一锁存器-＞复数乘法器(乘以第二锁存器暂存的内容)-＞第五锁存器-＞复数加减法器(加复常数0.0)-＞第四锁存器-＞输出Y。

双操作数复数乘运算的输出通过率为每两个周期一个运算。

图1所示的复数运算单元执行的三操作数运算方法包括：

一种三操作数复数乘加(或乘减)运算方法即(A*B+C)：三个操作数A、B和C中，两个操作数A和B来自外部，另一个操作数C来自内部第四锁存器。两个操作数A和B在相邻的两个周期内经过第四开关和第一开关，分别送到第一锁存器和第二锁存器，数据路径为：

首先，输入A-＞第一锁存器；输入B-＞第二锁存器；

接着，第一锁存器-＞复数乘法器(乘以第二锁存器暂存的内容)-＞第五锁存器-＞复数加减法器(加或减第四锁存器暂存的内容)-＞第四锁存器-＞输出Y。

上述三操作数乘加(或乘减)运算的输出通过率为每两个周期一个运算。

另一种三操作数复数乘加(或乘减)运算方法即(A*B+C)，三个操作数A、B和C全部来自外部。三个操作数A、B和C在相邻的三个周期内经过第四开关和第一开关，分别送到第一锁存器，第二锁存器和第三锁存器。数据路径为：

首先，输入A-＞第一锁存器；输入B-＞第二锁存器；输入C-＞第三锁存器；

接着，第一锁存器-＞复数乘法器(乘以第二锁存器暂存的内容)-＞第五锁存器-＞复数加减法器(加或减第三锁存器暂存的内容)-＞第四锁存器-＞输出Y。

第二种三操作数乘加(或乘减)运算的输出通过率为每三个周期一个运算。

三操作数FFT基2蝶形运算方法，即Z0＝a+Wb或Z1＝a-Wb。其中，三个操作数a、b和W全部来自外部，三个操作数b、W和a在相邻的三个周期内经过第四开关和第一开关，分别送到锁存器第一锁存器，第二锁存器和第三锁存器，数据路径为：

首先，输入b-＞第一锁存器；输入W-＞第二锁存器；输入a-＞第三锁存器；

接着，第一锁存器-＞复数乘法器(W与b相乘即W*b)-＞第五锁存器；

对于Z0＝a+Wb，接下来的数据路径是：-＞复数加减法器(加第三锁存器的输出a＝a+W*b)-＞第四锁存器-＞输出Y；

对于Z0＝a-Wb，接下来的数据路径是：-＞复数加减法器(第三锁存器减第五锁存器的输出a＝a-W*b)-＞第四锁存器-＞输出Y。

三操作数FFT基2蝶形运算的输出通过率为每三个周期一个运算FFT基2蝶形运算。

通过本发明图1所示的复数运算单元，完成了以下基本复数运算：复数共轭，复数A加/减复数B；复数A乘以复数B；复数A乘以复数B，再加上或减去复数C；Radix 2FFT蝶形运算，其中输入为复数A，复数B和复数W。

若干个(例如K个)图1所示的复数运算单元可构成一个并行复运算阵列(可简称为K阵列)。这个K阵列可作为向量或阵列处理器的算术运算器，每个时钟该K阵列将提供K个复数加，或乘的处理能力；该K阵列也能在3个时钟提供K个FFT基2蝶形运算。

图2为本发明具有FFT处理能力的装置构成的运算阵列示意图，如图2所示，由K个复数运算单元构成的K阵列，可以完成向量及FFT和离散傅里叶变换(DFT)运算。下面举几个例子进行详细说明：

两个K维复向量的加减和元素乘运算方法，其处理能力为每两个周期一个运算；

K*K矩阵与K*1向量相乘运算方法，其处理能力为每(K+1)个周期一个运算；

2K点FFT运算方法，其处理能力为每3Log22K个周期一个运算；

对于K共倍数的向量、矩阵或FFT，可将其拆分成若干个以K为单位的子向量、子矩阵或子模块，对每个子向量、子矩阵或子模块分别运算，再将其拼起来即可。

对于K共约数的向量、矩阵或FFT，K阵列将同时并行完成多个运算。

对于其他情况，可以采用分拆、或者合并等处理方式，原则是尽量充分利用K阵列的每一个运算单元的资源。

对于采用由K个复数运算单元构成的K阵列来进行运算的具体实现，在本发明提供的图1所示的复数运算单元的基础上，本领域技术人员是容易实现的，这里不再赘述。

本发明复运算单元结构简单，由其构成的并行处理阵列，具有高效的向量处理能力，以及极高的FFT运算能力。

由于FFT运算在数字信号处理中有着广泛的应用，特别是在基于OFDM技术的第四代移动通信如LTE和WiMAX中，FFT处理能力的大小直接影响到整个系统的应用成本，因此，本发明具有FFT基2蝶形运算能力的复数运算单元构成运算阵列，将可直接用于搭建高性能的基带处理器。

由于本发明复数运算单元所具有的可编程性，由其构成的并行阵列处理器将可作为无线多模软基带平台，用于覆盖多种无线标准，比如LTE、WiMAX、WCDMA、TD-SCDMA以及CDMA2000等。

以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种具有傅里叶变换FFT基2蝶形运算处理能力的装置，其特征在于，包括锁存器、复数乘法器、复数加减法器，开关以及复数共轭运算器；其中，

复数共轭运算器，用于将输入X转换成其共轭；

第四开关选择输入X或其共轭输出；.

第一开关，用于在外部控制信号控制下，每个时钟将输入数据X或其共轭送入第一锁存器、第二锁存器和第三锁存器的其中一个锁存器暂存；

复数乘法器，具有两个输入，其中一个输入来自第一锁存器，另一个输入来自第二开关，复数乘法器产生的数据输出至第五锁存器锁存；

第二开关，用于在外部控制信号控制下，将第二锁存器的输出或一个复常数1.0输入至复数乘法器，，

复数加减法器，具有两个复数输入，其中一个输入来自第五锁存器，另一个输入来自第三开关；

第三开关，具有三个输入，分别来第三锁存器的输出、第四锁存器的输出和一个复常量0.0，在外部控制信号控制下，选择其中一个输入传输至复数加减法器；

第四锁存器，用于存储复数加减法器的输出，与复数加减法器构成一个累加器，第四锁存器的输出为所述装置的输出Y。

2.根据权利要求1所述的装置，其特征在于，所述具有FFT基2蝶形运算处理能力的装置为两个或两个以上，构成并行复运算阵列。

3.一种具有FFT基2蝶形运算处理能力的装置的运算方法，其特征在于，所述装置至少包括锁存器、复数乘法器、复数加减法器，开关以及复数共轭运算器；

该方法包括：利用所述装置执行单操作数运算。

4.根据权利要求3所述的运算方法，其特征在于，所述单操作数运算包括：穿越；单操作数累加或累减运算。

5.根据权利要求3所述的运算方法，其特征在于，该方法还包括：利用所述装置执行双操作数运算。

6.根据权利要求5所述的运算方法，其特征在于，所述双操作数运算包括：双操作数加或减运算；双操作数乘。

7.根据权利要求5所述的运算方法，其特征在于，该方法还包括：利用所述装置执行三操作数运算。

8.根据权利要求7所述的运算方法，其特征在于，所述三操作数乘加或乘减运算；三操作数FFT基2蝶形运算方法。

9.根据权利要求5所述的运算方法，其特征在于，所述装置包括两个或两个以上，构成并行复运算阵列；该方法还包括：

两个K维复向量的加减和元素乘运算；K*K矩阵与K*1向量相乘运算；2K点FFT基2蝶形运算；其中，K为所述装置的数量。

Images