CN102760117B - 一种实现矢量运算的方法和系统 - Google Patents

一种实现矢量运算的方法和系统 Download PDF

Info

Publication number
CN102760117B
CN102760117B CN201110108880.0A CN201110108880A CN102760117B CN 102760117 B CN102760117 B CN 102760117B CN 201110108880 A CN201110108880 A CN 201110108880A CN 102760117 B CN102760117 B CN 102760117B
Authority
CN
China
Prior art keywords
stage
adder
arithmetic unit
real
aibr
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110108880.0A
Other languages
English (en)
Other versions
CN102760117A (zh
Inventor
黎立煌
华力
林文琼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen ZTE Microelectronics Technology Co Ltd
Original Assignee
Shenzhen ZTE Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen ZTE Microelectronics Technology Co Ltd filed Critical Shenzhen ZTE Microelectronics Technology Co Ltd
Priority to CN201110108880.0A priority Critical patent/CN102760117B/zh
Priority to PCT/CN2011/079871 priority patent/WO2012145986A1/zh
Publication of CN102760117A publication Critical patent/CN102760117A/zh
Application granted granted Critical
Publication of CN102760117B publication Critical patent/CN102760117B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
    • G06F17/141—Discrete Fourier transforms
    • G06F17/142—Fast Fourier transforms, e.g. using a Cooley-Tukey type algorithm

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Theoretical Computer Science (AREA)
  • Discrete Mathematics (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Complex Calculations (AREA)

Abstract

本发明公开了一种实现矢量运算的方法和系统，均可通过三阶运算器的组合实现实数和复数矢量运算；其中，所述三阶运算器的第一阶段为两个乘法器，第二阶段为一个加法器，第三阶段为两个具有累加功能的加法器；通过所述三阶运算器实现实数和复数矢量运算的同时，应用所述三阶运算器实现FFT蝶形运算。本发明实现矢量运算的技术能够兼容实数和复数矢量运算，并同时支持高效率的快速傅里叶蝶形运算。所述实数和复数运算包括复数实数乘、加、乘加、乘累加等。由于在每个时钟能产生半个FFT蝶形，因此两个这种矢量运算单元每个时钟就能产生一个完整FFT蝶形。

Description

一种实现矢量运算的方法和系统
技术领域
本发明涉及芯片设计技术，具体涉及一种实现矢量运算的方法和系统。
背景技术
矢量处理器(vectorprocessor)的最大特点就是能通过多个运算单元对多个数据进行并行运算。这些数据可以是实数，也可以是复数。矢量处理器的一个重要性能指标是数据吞吐率，因此如何在固定数量运算单元的基础上提高数据运算吞吐率，是个很热门的研究课题。
传统的矢量运算单元一般支持实数乘加、复数乘加、实数乘累加、复数乘累加，但是不同时支持高效率的快速傅里叶(Fast-FourierTransform，FFT)蝶形运算。
发明内容
有鉴于此，本发明的主要目的在于提供一种实现矢量运算的方法和系统，以便在兼容实数和复数矢量运算的同时，还能够支持FFT蝶形运算。
为达到上述目的，本发明的技术方案是这样实现的：
一种实现矢量运算的方法，该方法包括：
通过三阶运算器的组合实现实数和复数矢量运算；其中，所述三阶运算器的第一阶段为两个乘法器，第二阶段为一个加法器，第三阶段为两个具有累加功能的加法器；
通过所述三阶运算器实现实数和复数矢量运算的同时，应用所述三阶运算器实现FFT蝶形运算。
所述FFT蝶形运算是通过实部运算与虚部运算相结合实现的；
其中，
X1＝C+AB；(1a)
X2＝C-AB；(1b)
其中，A、B和C都是复数矢量，B是旋转因子。
所述实部运算的过程包括：
通过第一阶段的两个乘法器，计算出A的实部Ar与B的实部Br相乘的结果ArBr，以及A的虚部Ai与B的虚部Bi相乘的结果AiBi；通过第二阶段的加法器计算得到ArBr-AiBi并送入第三阶段的两个加法器，用于与C的实部Cr相加得到蝶形运算中一个分支的实部Cr+(ArBr-AiBi)，还用于相减以得到蝶形运算中另一个分支的实部Cr-(ArBr-AiBi)；
所述虚部运算的过程包括：
通过第一阶段的两个乘法器，计算出A的实部Ar与B的虚部Bi相乘的结果ArBi，以及A的虚部Ai与B的实部Br相乘的结果AiBr；通过第二阶段的加法器计算得到ArBi+AiBr并送入第三阶段两个加法器，用于与C的虚部Ci相加得到蝶形运算中一个分支的实部Ci+(ArBi+AiBr)，还用于相减以得到蝶形运算中另一个分支的虚部Ci-(ArBi+AiBr)。
所述累加，是通过将第三阶段中加法器的输出以循环反馈的方式重新输入该加法器实现的。
该方法进一步包括：
将第二阶段加法器输出端的一个寄存器分别分置到第三阶段两个加法器的输入端；和/或，
将第三阶段加法器输出端的两个寄存器分别反馈到第三阶段两个加法器的输入端。
一种实现矢量运算的系统，该系统包括三阶运算器，用于通过三阶运算器的组合实现实数和复数矢量运算；并且，在通过所述三阶运算器实现实数和复数矢量运算的同时，应用所述三阶运算器实现FFT蝶形运算；其中，
所述三阶运算器的第一阶段为两个乘法器，第二阶段为一个加法器，第三阶段为两个具有累加功能的加法器。
所述三阶运算器，具体用于通过实部运算与虚部运算相结合实现所述FFT蝶形运算；
其中，
X1＝C+AB；(1a)
X2＝C-AB；(1b)
其中，A、B和C都是复数矢量，B是旋转因子。
所述三阶运算器在进行实部运算时，具体用于：
通过第一阶段的两个乘法器，计算出A的实部Ar与B的实部Br相乘的结果ArBr，以及A的虚部Ai与B的虚部Bi相乘的结果AiBi；通过第二阶段的加法器计算得到ArBr-AiBi并送入第三阶段的两个加法器，用于与C的实部Cr相加得到蝶形运算中一个分支的实部Cr+(ArBr-AiBi)，还用于相减以得到蝶形运算中另一个分支的实部Cr-(ArBr-AiBi)；
所述三阶运算器在进行虚部运算时，具体用于：
通过第一阶段的两个乘法器，计算出A的实部Ar与B的虚部Bi相乘的结果ArBi，以及A的虚部Ai与B的实部Br相乘的结果AiBr；通过第二阶段的加法器计算得到ArBi+AiBr并送入第三阶段两个加法器，用于与C的虚部Ci相加得到蝶形运算中一个分支的实部Ci+(ArBi+AiBr)，还用于相减以得到蝶形运算中另一个分支的虚部Ci-(ArBi+AiBr)。
所述三阶运算器的第三阶段，具体用于将其中加法器的输出以循环反馈的方式重新输入所述加法器，以实现所述累加。
所述第二阶段的加法器输出端的一个寄存器分别分置到第三阶段两个加法器的输入端；和/或，
所述第三阶段的加法器输出端的两个寄存器分别反馈到第三阶段两个加法器的输入端。
本发明实现矢量运算的方法和系统，能够兼容实数和复数矢量运算，并同时支持高效率的FFT蝶形运算。
附图说明
图1为本发明一实施例的矢量运算单元原理示意图；
图2为本发明实施例中FFT蝶形运算的实部运算原理示意图；
图3为本发明实施例中FFT蝶形运算的虚部运算原理示意图；
图4为本发明又一实施例的矢量运算单元原理示意图；
图5为本发明另一实施例的矢量运算单元原理示意图；
图6为本发明实施例实现矢量运算的流程简图。
具体实施方式
为了使矢量运算单元在兼容实数和复数矢量运算的同时还支持高效率的快速傅里叶蝶形运算，可以进行如图1所示的设置。为了简化描述，图中只显示矢量运算单元用了三阶来实现。在实际的硬件设计与实现里，矢量运算单元可以采用不同的阶数来实现，其所需要的实现阶数取决于其最高操作频率和所采用的工艺。
具体而言，矢量运算单元的第一阶段为两个乘法器，第二阶段为一个加法器，第三阶段为两个具有累加功能的加法器，通过三阶运算器不同组合方式，可以兼容实数和复数矢量运算，并同时支持高效率的快速傅里叶蝶形运算。在图1所示的矢量运算单元中，第一阶段有两个乘法器，第二阶段有一个加法器，第三阶段有两个加法器。该运算单元有六个输入口：X0、Y0、Z0、X1、Y1、Z1，以及两个输出口：out0、out1。
表1显示矢量运算单元实现的矢量函数。在实部运算中，A0、A1为矢量A中的两个单元数据。B0、B1为矢量B中的两个单元数据。在复数运算中，Ar+jAi为矢量A的一个复数单元，Br+jBi为矢量B的一个复数单元，C＝Cr+jCi为矢量C的一个复数单元。
另外，在进行某些复数运算时(如：乘法，复数乘加，复数乘累加)，图1显示的矢量运算单元只能进行实部或者虚部运算。即在进行这些复数运算时，我们需要两个这种运算单元来完成一个完整复数单元运算。
表1
FFT蝶形运算可以描述如下：
X1＝C+AB；(1a)
X2＝C-AB；(1b)
其中，A、B和C都是复数矢量，B是旋转因子。
设：
A＝Ar+jAi；
B＝Br+jBi；
C＝Cr+jCi；
X1＝X1r+jX1i；
X2＝X2r+jX2i；
则由公式(1a)和(1b)组成的公式(1)可改写为：
X1r＝Cr+[Ar*Br-Ai*Bi]；
X2r＝Cr-[Ar*Br-Ai*Bi]；(2)
X1i＝Ci+[Ar*Bi+Ai*Br]；
X2i＝Ci-[Ar*Bi+Ai*Br]；(3)
需要说明的是，第三阶段中的加法器的累加功能，是通过将加法器的输出以循环反馈的方式重新输入该加法器实现的。
参见图2，图2实现了公式(1a)和(1b)的实部运算，即实现了一半的蝶形运算。
具体而言，图2完成FFT蝶形运算的实部运算，通过第一阶段的两个乘法器，计算出A的实部Ar与B的实部Br相乘的结果ArBr，以及A的虚部Ai与B的虚部Bi相乘的结果AiBi。通过第二阶段的加法器计算得到ArBr-AiBi并送入第三阶段的两个加法器，用于与C的实部Cr相加得到蝶形运算中一个分支的实部Cr+(ArBr-AiBi)，还用于相减以得到蝶形运算中另一个分支的实部Cr-(ArBr-AiBi)。
参见图2，图3实现了公式(1a)和(1b)的虚部运算，即实现了一半的蝶形运算。
具体而言，图3完成FFT蝶形运算的虚部运算，通过第一阶段的两个乘法器，计算出A的实部Ar与B的虚部Bi相乘的结果ArBi，以及A的虚部Ai与B的实部Br相乘的结果AiBr。通过第二阶段的加法器计算得到ArBi+AiBr并送入第三阶段两个加法器，用于与C的虚部Ci相加得到蝶形运算中一个分支的实部Ci+(ArBi+AiBr)，还用于相减以得到蝶形运算中另一个分支的虚部Ci-(ArBi+AiBr)。
可见，图2和图3必须合并起来才能实现整个蝶形运算。
需要说明的是，图4和图5显示了矢量运算单元基于三阶运算的其他实现方式，对第二阶段和第三阶段之间的寄存器进行了位置上的变动。其中，将图4中第二阶段加法器输出端的一个寄存器分别分置到第三阶段两个加法器的输入端；与此同时，还可以将图5中第三阶段加法器输入端的两个寄存器分别反馈到第三阶段两个加法器的输入端。
结合以上描述可知，本发明实现矢量运算的操作思路可以表示如图6所示的流程，该流程包括以下步骤：
步骤610：通过三阶运算器的组合实现实数和复数矢量运算；其中，第一阶段为两个乘法器，第二阶段为一个加法器，第三阶段为两个具有累加功能的加法器。
步骤620：通过所述三阶运算器实现实数和复数矢量运算的同时，应用所述三阶运算器实现FFT蝶形运算。
需要说明的是，步骤610与步骤620之间没有严格的时间先后顺序，可以并行进行。
综上所述可见，无论是方法还是系统，本发明实现矢量运算的技术能够兼容实数和复数矢量运算，并同时支持高效率的快速傅里叶蝶形运算。所述实数和复数运算包括复数实数乘、加、乘加、乘累加等。由于在每个时钟能产生FFT的实部或虚部，因此两个这种矢量运算单元每个时钟就能产生一个完整FFT蝶形。这种FFT运算吞吐率是业界所有已知处理器或硬件加速器中最高的之一。
并且，在公式(1a)和(1b)中，乘法项A*B是共有的，因此可以利用该特点将公式(1a)和(1b)运算合并起来。在此过程中，乘法A*B只进行一次。使得每个FFT蝶形中就省了一个复数乘法。一个复数乘法实际上是需要四个实数乘法和两个实数加法实现的，因此所节省的设置面积和功耗是相当可观的。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims (10)

1.一种实现矢量运算的方法，其特征在于，该方法包括：
通过三阶运算器的组合实现实数和复数矢量运算；其中，所述三阶运算器的第一阶段为两个乘法器，第二阶段为一个加法器，第三阶段为两个具有累加功能的加法器；
通过所述三阶运算器实现实数和复数矢量运算的同时，应用所述三阶运算器实现FFT蝶形运算；
其中，当所述三阶运算器进行Out0＝A0*B0；Outl＝Al*B1及Out0＝A0*B0+C0；Outl＝Al*Bl+Cl时，所述第一阶段的乘法器的乘积能够不经过所述第二阶段的加法器，输入到所述第三阶段的加法器中；所述Out0及所述Outl均为所述三阶运算器的计算结果；所述A0和所述B0为一个所述乘法器的输入，所述Al和所述Bl为另一个所述乘法器的输入；所述C0为所述第三阶段一个累加器的输入，所述C1为所述第三阶段另一个累加器的输入。
2.根据权利要求1所述的方法，其特征在于，所述FFT蝶形运算是通过实部运算与虚部运算相结合实现的；
其中，
X1＝C+AB；(1a)
X2＝C-AB；(1b)
其中，A、B和C都是复数矢量，B是旋转因子；所述X1和所述X2为FFT蝶形运算的输出结果。
3.根据权利要求2所述的方法，其特征在于，
所述实部运算的过程包括：
通过第一阶段的两个乘法器，计算出A的实部Ar与B的实部Br相乘的结果ArBr，以及A的虚部Ai与B的虚部Bi相乘的结果AiBi；通过第二阶段的加法器计算得到ArBr-AiBi并送入第三阶段的两个加法器，用于与C的实部Cr相加得到蝶形运算中一个分支的实部Cr+(ArBr-AiBi)，还用于相减以得到蝶形运算中另一个分支的实部Cr-(ArBr-AiBi)；
所述虚部运算的过程包括：
通过第一阶段的两个乘法器，计算出A的实部Ar与B的虚部Bi相乘的结果ArBi，以及A的虚部Ai与B的实部Br相乘的结果AiBr；通过第二阶段的加法器计算得到ArBi+AiBr并送入第三阶段两个加法器，用于与C的虚部Ci相加得到蝶形运算中一个分支的虚部Ci+(ArBi+AiBr)，还用于相减以得到蝶形运算中另一个分支的虚部Ci-(ArBi+AiBr)。
4.根据权利要求1至3任一项所述的方法，其特征在于，所述累加，是通过将第三阶段中加法器的输出以循环反馈的方式重新输入该加法器实现的。
5.根据权利要求4所述的方法，其特征在于，该方法进一步包括：
将第二阶段加法器输出端的一个寄存器分别分置到第三阶段两个加法器的输入端；和/或，
将第三阶段每个加法器输出端的一个寄存器反馈到该加法器的输入端。
6.一种实现矢量运算的系统，其特征在于，该系统包括三阶运算器，用于通过三阶运算器的组合实现实数和复数矢量运算；并且，在通过所述三阶运算器实现实数和复数矢量运算的同时，应用所述三阶运算器实现FFT蝶形运算；其中，
所述三阶运算器的第一阶段为两个乘法器，第二阶段为一个加法器，第三阶段为两个具有累加功能的加法器；
其中，当所述三阶运算器进行Out0＝A0*B0；Outl＝Al*B1及Out0＝A0*B0+C0；Outl＝Al*Bl+Cl时，所述第一阶段的乘法器的乘积能够不经过所述第二阶段的加法器，输入到所述第三阶段的加法器中；所述Out0及所述Outl均为所述三阶运算器的计算结果；所述A0和所述B0为一个所述乘法器的输入，所述Al和所述Bl为另一个所述乘法器的输入；所述C0为所述第三阶段一个累加器的输入，所述C1为所述第三阶段另一个累加器的输入。
7.根据权利要求6所述的系统，其特征在于，所述三阶运算器，具体用于通过实部运算与虚部运算相结合实现所述FFT蝶形运算；
其中，
X1＝C+AB；(1a)
X2＝C-AB；(1b)
其中，A、B和C都是复数矢量，B是旋转因子；所述X1和所述X2为FFT蝶形运算的输出结果。
8.根据权利要求7所述的系统，其特征在于，
所述三阶运算器在进行实部运算时，具体用于：
通过第一阶段的两个乘法器，计算出A的实部Ar与B的实部Br相乘的结果ArBr，以及A的虚部Ai与B的虚部Bi相乘的结果AiBi；通过第二阶段的加法器计算得到ArBr-AiBi并送入第三阶段的两个加法器，用于与C的实部Cr相加得到蝶形运算中一个分支的实部Cr+(ArBr-AiBi)，还用于相减以得到蝶形运算中另一个分支的实部Cr-(ArBr-AiBi)；
所述三阶运算器在进行虚部运算时，具体用于：
通过第一阶段的两个乘法器，计算出A的实部Ar与B的虚部Bi相乘的结果ArBi，以及A的虚部Ai与B的实部Br相乘的结果AiBr；通过第二阶段的加法器计算得到ArBi+AiBr并送入第三阶段两个加法器，用于与C的虚部Ci相加得到蝶形运算中一个分支的虚部Ci+(ArBi+AiBr)，还用于相减以得到蝶形运算中另一个分支的虚部Ci-(ArBi+AiBr)。
9.根据权利要求6至8任一项所述的系统，其特征在于，所述三阶运算器的第三阶段，具体用于将其中加法器的输出以循环反馈的方式重新输入所述加法器，以实现所述累加。
10.根据权利要求9所述的系统，其特征在于，
所述第二阶段的加法器输出端的一个寄存器分别分置到第三阶段两个加法器的输入端；和/或，
所述第三阶段的每个加法器输出端的一个寄存器反馈到该加法器的输入端。
CN201110108880.0A 2011-04-28 2011-04-28 一种实现矢量运算的方法和系统 Active CN102760117B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201110108880.0A CN102760117B (zh) 2011-04-28 2011-04-28 一种实现矢量运算的方法和系统
PCT/CN2011/079871 WO2012145986A1 (zh) 2011-04-28 2011-09-20 一种实现矢量运算的方法和系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110108880.0A CN102760117B (zh) 2011-04-28 2011-04-28 一种实现矢量运算的方法和系统

Publications (2)

Publication Number Publication Date
CN102760117A CN102760117A (zh) 2012-10-31
CN102760117B true CN102760117B (zh) 2016-03-30

Family

ID=47054576

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110108880.0A Active CN102760117B (zh) 2011-04-28 2011-04-28 一种实现矢量运算的方法和系统

Country Status (2)

Country Link
CN (1) CN102760117B (zh)
WO (1) WO2012145986A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103631759B (zh) * 2012-08-22 2018-02-13 中兴通讯股份有限公司 一种实现快速傅立叶变换/离散傅立叶变换的装置及方法
CN103294446B (zh) * 2013-05-14 2017-02-15 中国科学院自动化研究所 一种定点乘累加器
CN103488614A (zh) * 2013-09-22 2014-01-01 浙江大学 数字信号处理中的变换的方法和装置
CN104462016B (zh) 2013-09-22 2018-06-05 南京中兴软件有限责任公司 一种矢量运算核以及矢量处理器
CN106980600B (zh) * 2016-01-18 2019-09-06 普天信息技术有限公司 一种lte接收系统中fpga处理复数矩阵乘法的方法及系统
CN105975436B (zh) * 2016-06-16 2023-08-01 中国兵器工业集团第二一四研究所苏州研发中心 一种SoC系统中通用可配置加速单元的IP电路
CN106168941B (zh) * 2016-06-30 2019-06-14 中国人民解放军国防科学技术大学 一种支持复数乘法的fft蝶形运算硬件实现电路
CN110209373A (zh) * 2018-02-28 2019-09-06 成都鼎桥通信技术有限公司 实现复数乘法的方法及装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101154216A (zh) * 2006-09-26 2008-04-02 冲电气工业株式会社 快速傅立叶变换电路及快速傅立叶变换方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003016051A (ja) * 2001-06-29 2003-01-17 Nec Corp 複素ベクトル演算プロセッサ
CN100390782C (zh) * 2005-07-15 2008-05-28 北京大学深圳研究生院 一种实时快速傅立叶变换电路
US20070198815A1 (en) * 2005-08-11 2007-08-23 Coresonic Ab Programmable digital signal processor having a clustered SIMD microarchitecture including a complex short multiplier and an independent vector load unit
CN1932801A (zh) * 2005-09-15 2007-03-21 中国科学院微电子研究所 异步蝶型运算单元电路
SG133451A1 (en) * 2005-12-30 2007-07-30 Oki Techno Ct Singapore Pte A processor and method for performing a fast fourier transform and/or an inverse fast fourier transform of a complex input signal
CN101154215B (zh) * 2006-09-27 2011-08-24 昆山杰得微电子有限公司 基23频域取样快速傅立叶变换的硬件结构

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101154216A (zh) * 2006-09-26 2008-04-02 冲电气工业株式会社 快速傅立叶变换电路及快速傅立叶变换方法

Also Published As

Publication number Publication date
WO2012145986A1 (zh) 2012-11-01
CN102760117A (zh) 2012-10-31

Similar Documents

Publication Publication Date Title
CN102760117B (zh) 一种实现矢量运算的方法和系统
Khan et al. High-Speed and Low-Latency ECC Processor Implementation Over GF ($2^{m}) $ on FPGA
Zhuo et al. Scalable and modular algorithms for floating-point matrix multiplication on reconfigurable computing systems
Gandino et al. An algorithmic and architectural study on Montgomery exponentiation in RNS
CN105335127A (zh) Gpdsp中支持浮点除法的标量运算单元结构
KR20040097339A (ko) 프라임 팩터 알고리즘을 사용한 최적화된 이산 푸리에변환 방법 및 장치
David Low latency and division free Gauss–Jordan solver in floating point arithmetic
CN104657334B (zh) 一种快速傅里叶变化的基2-4-8混合基蝶算器及其应用
Sharma et al. Modified booth multiplier using wallace structure and efficient carry select adder
Gerlach et al. An area efficient real-and complex-valued multiply-accumulate SIMD unit for digital signal processors
Parihar et al. High-speed high-throughput vlsi architecture for rsa montgomery modular multiplication with efficient format conversion
Fonseca et al. Design of pipelined butterflies from Radix-2 FFT with Decimation in Time algorithm using efficient adder compressors
Samudrala et al. Parallel and pipelined VLSI implementation of the new radix-2 DIT FFT algorithm
Fang et al. A pipelined algorithm and area-efficient architecture for serial real-valued FFT
Aslan et al. Realization of area efficient QR factorization using unified division, square root, and inverse square root hardware
Kumar et al. Analysis of low power, area and high speed multipliers for DSP applications
Ghissoni et al. Combination of constant matrix multiplication and gate-level approaches for area and power efficient hybrid radix-2 dit fft realization
Kumar et al. VLSI architecture of pipelined booth wallace MAC unit
CN110506255A (zh) 节能型可变功率加法器及其使用方法
Lei et al. FPGA-specific custom VLIW architecture for arbitrary precision floating-point arithmetic
David Low latency solver for linear equation systems in floating point arithmetic
Singh et al. Design and synthesis of single precision floating point division based on newton-raphson algorithm on fpga
CN109558170B (zh) 一种支持数据级并行和多指令融合的二维数据通路架构
Hiremath et al. Implementation of pipelined radix-2 FFT using SDC and SDF architecture
De Dinechin The arithmetic operators you will never see in a microprocessor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20151102

Address after: Dameisha Yantian District of Shenzhen City, Guangdong province 518085 Building No. 1

Applicant after: SHENZHEN ZTE MICROELECTRONICS TECHNOLOGY CO., LTD.

Address before: 518057 Nanshan District Guangdong high tech Industrial Park, South Road, science and technology, ZTE building, Ministry of Justice

Applicant before: ZTE Corporation

C14 Grant of patent or utility model
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20121031

Assignee: Xi'an Chris Semiconductor Technology Co. Ltd.

Assignor: SHENZHEN ZTE MICROELECTRONICS TECHNOLOGY CO., LTD.

Contract record no.: 2019440020036

Denomination of invention: Method and system for implementing vector calculation

Granted publication date: 20160330

License type: Common License

Record date: 20190619