CN105306052A - 带数字校准的可变分频比的lo小数分频器及数字校准方法 - Google Patents
带数字校准的可变分频比的lo小数分频器及数字校准方法 Download PDFInfo
- Publication number
- CN105306052A CN105306052A CN201510742015.XA CN201510742015A CN105306052A CN 105306052 A CN105306052 A CN 105306052A CN 201510742015 A CN201510742015 A CN 201510742015A CN 105306052 A CN105306052 A CN 105306052A
- Authority
- CN
- China
- Prior art keywords
- time
- signal
- sampler
- delay unit
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 238000005070 sampling Methods 0.000 claims abstract description 18
- 230000000630 rising effect Effects 0.000 claims description 16
- 230000010076 replication Effects 0.000 claims description 13
- 238000004886 process control Methods 0.000 claims description 10
- 238000001514 detection method Methods 0.000 claims description 8
- 238000005259 measurement Methods 0.000 claims description 6
- 238000007781 pre-processing Methods 0.000 claims description 3
- 238000004891 communication Methods 0.000 description 5
- 238000001914 filtration Methods 0.000 description 4
- 238000004422 calculation algorithm Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007306 functionalization reaction Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明提供一种带数字校准的可变分频比的LO小数分频器及数字校准方法,包括:多相位信号生成器,适于将输入信号转换为多路相位均分信号并输出;/N降采样器,与多相位信号生成器电连接,适于将多相位信号生成器输出的多路相位均分信号进行降采样,并输出多路不同初始相位的N次降采样信号;脉冲组合器,与/N降采样器电连接,适于将多路不同初始相位的N次降采样信号中的脉冲串进行组合;数字校准装置,连接于/N降采样器与脉冲组合器之间,适于检测/N降采样器输出的多路N次降采样信号的相位差,并对其进行修正。通过设置数字校准装置,使得所述LO小数分频器在相对高频条件下依然能够正常工作,可以提供不同小数分频比的高品质LO信号。
Description
技术领域
本发明属于无线通信集成电路技术领域,特别涉及一种带数字校准的可变分频比的LO小数分频器及数字校准方法。
背景技术
现代社会中人与人交流的重要手段之一便是无线通信,其依托的物理实在正是射频集成电路芯片。而对于射频集成电路芯片而言,保证其高性能的其中一项关键就是本振(LO)信号的纯净。现在,越来越多射频系统模块通过SoC设计被集成到了一块芯片上,这也就给LO信号的设计提出了很大的挑战。LO信号既需要提供大频段以保证覆盖各种通信协议所要求的频率范围,又要有相当的抗干扰能力。
一种实用可靠的解决办法就是频段的搬移和复用,其具体的实现方式就是在电路中加入可变分频比的LO分频器。本发明主要研究的就是这一部分系统。
通过改变分频比,压控振荡器(VCO)的频段得到了复用,由此只需要一个较小的VCO范围就可以满足实际需要覆盖的频段,而无需在电路中加入多个VCO或分频器;通过对VCO产生的LO信号进行一个小数的偏置,LO信号不会受到同一块芯片上功率放大器输出大信号及其谐波的影响,由此防止了因电路集成所带来的可预测的内部信号干扰;更进一步讨论的话,若能在实际应用中根据干扰源对分频比和VCO输出频率进行动态调整,LO信号就能免受不可预期的干扰源。正是可变分频比的LO小数分频器带来了这种可能性。
传统的LO小数分频器多采用模拟混频或相位切换实现。前者通过将两个不同整数分频倍数的信号进行混频,以频率叠加的方式,组合出一个小数的分频倍数。这种方法主要的缺点在于混频器自身有限的镜像干扰抑制能力,因此需要外加额外的大面积电感来进行滤波。后者通过选取多相位信号(一般为四相位)的不同边沿周期性地组合起来,以实现小数分频的功能。由于实际电路中多相位信号间的失配会在频谱的小数谐波处产生杂散,因此需要通过数字校准加以改善。同时由于其相位选择控制信号是根据输出来做出改变的,相位切换存在一个苛刻的时序要求。这就限制了它在相对高频方面的应用。
所以要在相对高频下,产生不同分频比的高性能LO信号,需要比较新型的LO小数分频器。
发明内容
本发明针对现有技术存在的上述不足,提出了一种带数字校准的可变分频比的LO小数分频器及数字校准方法,用于解决现有技术中的LO小数分频器由于自身有限的镜像干扰抑制能力而导致的需要外加额外的大面积电感来进行滤波的问题,以及由于实际电路中多相位信号间的失配会在频谱的小数谐波处产生杂散,需要通过数字校准加以改善,而相位切换存在一个苛刻的时序要求,从而限制了其在相对高频方面的应用的问题。
为实现上述目的及其他相关目的,本发明提供一种带数字校准的可变分频比的LO小数分频器,所述带数字校准的可变分频比的LO小数分频器包括:
多相位信号生成器,适于将输入信号转换为多路相位均分信号并输出;
/N降采样器,与所述多相位信号生成器电连接,适于将所述多相位信号生成器输出的所述多路相位均分信号进行降采样,并输出多路不同初始相位的N次降采样信号;
脉冲组合器,与所述/N降采样器电连接,适于将所述多路不同初始相位的N次降采样信号中的脉冲串进行组合;
数字校准装置,连接于所述/N降采样器与所述脉冲组合器之间,适于检测所述/N降采样器输出的多路N次降采样信号的相位差,并对其进行修正。
作为本发明的带数字校准的可变分频比的LO小数分频器的一种优选方案,所述多相位信号生成器包括除二电路,适于对所述输入信号进行频率除二的预处理,以产生四相位信号。
作为本发明的带数字校准的可变分频比的LO小数分频器的一种优选方案,所述/N降采样器包括:
降采样器,适于调整降采样次数;
相位对齐器,适于为各路所述相位均分信号选取不同的初始相位,以保证所述多路相位均分信号按相应的相位差进行降采样。
作为本发明的带数字校准的可变分频比的LO小数分频器的一种优选方案,所述脉冲组合器包括类或门的电路结构。
作为本发明的带数字校准的可变分频比的LO小数分频器的一种优选方案,所述数字校准装置包括:第一数控延时单元、信号复制模块、时间数字转换器及校准逻辑模块;
所述第一数控延时单元连接于所述/N降采样器与所述脉冲组合器之间,适于对所述/N降采样器输出的多路N次降采样信号的上升沿或下降沿延时进行调整;
所述信号复制模块适于复制所述/N降采样器输出的多路N次降采样信号作为待测信号;
所述时间数字转换器与所述信号复制模块及所述脉冲组合器的输出端电连接,适于测量所述信号复制模块及所述脉冲组合器输出的信号之间的上升沿或下降沿的相位差;
所述校准逻辑模块适于对所述数控延时单元及所述信号复制模块的延时进行调节。
作为本发明的带数字校准的可变分频比的LO小数分频器的一种优选方案,所述时间数字转换器的精度达到fs级。
作为本发明的带数字校准的可变分频比的LO小数分频器的一种优选方案,所述校准逻辑模块包括:信号复制控制单元、控制字更新单元及流程控制单元;
所述信号复制控制单元连接于所述时间数字转换器与所述流程控制单元之间,适于根据所述时间数字转换器的检测结果,对所述信号复制模块的延时进行调节,并在完成后输出完成信号给所述流程控制单元;
所述控制字更新控制单元连接于所述时间数字转换器与所述第一数控延时单元之间,适于根据所述时间数字转换器的检测结果计算控制字,并对所述第一数控延时单元的延时进行调节,并在完成后输出完成信号给流程控制单元;
所述流程控制单元与所述信号复制控制单元及所述控制字更新单元电相连,适于控制所述信号复制控制单元及所述控制字更新单元的工作状态。
作为本发明的带数字校准的可变分频比的LO小数分频器的一种优选方案,所述信号复制模块包括:第一多路选择器、第二数控延时单元、可调延时单元及第二多路选择器;
所述第一多路选择器的输入端与所述/N降采样器的输出端电连接,适于复制所述/N降采样器输出的多路N次降采样信号作为待测信号,并每次选择一路所述N次降采样信号作为输出信号;
所述第二数控延时单元及所述可调延时单元依次电连接于所述第一多路选择器及所述第二多路选择器之间,且所述第二数控延时单元的输入端与所述第一选择器的输出端电连接;所述第二数控延时单元及所述可调延时单元适于对所述第一多路选择器输出信号的上升沿或下降沿延时进行调整;
所述第二多路选择器的输出端与所述时间转换器的输入端电连接。
本发明还提供一种上述方案中所述的带数字校准的可变分频比的LO小数分频器的数字校准方法,所述数字校准方法包括以下步骤:
1)将所述第一数控延时单元及所述第二数控延时单元进行初始化;
2)估算所述第一数控延时单元及所述第二数控延时单元与所述时间数字转换器的最小精度之比g;
3)将所述可调延时单元进行粗校准;
4)利用所述时间数字转换器量测所述时间数字转换器及所述脉冲组合器输出的信号之间的上升沿或下降沿的相位差;
5)根据步骤4)的量测结果得到控制字并更新;
6)重复步骤3至步骤5)n次,判断第n次得到的所述控制字是否收敛,若收敛,则校准结束,若不收敛,则继续重复步骤3)至步骤5),直至得到的所述控制字收敛;其中,n为大于1的整数。
作为本发明的带数字校准的可变分频比的LO小数分频器的数字校准方法的一种优选方案,步骤5)中,根据步骤4)的量测结果,并通过相应的校准公式得到所述控制字并更新;所述校准公式为:
其中,为测得的k路上的相位差值;为测得的k-1路上的相位差值;DCDBk(n)为第n次得到的第k路上的控制字;DCDBk(n-1)为第n-1次得到的第k路上的控制字;α为步长;g为数控延时单元与时间数字转换器分辨率之比;其中,k为大于1的整数。
作为本发明的带数字校准的可变分频比的LO小数分频器的数字校准方法的一种优选方案,步骤5)中,得到的所述控制字为一套数控延时单元控制码,包括上升沿和下降沿。
作为本发明的带数字校准的可变分频比的LO小数分频器的数字校准方法的一种优选方案,步骤6)中,若第n次得到的所述控制字与之前n-1次中任一次得到的所述控制字相同,则判定第n次得到的所述控制字收敛。
本发明的一种带数字校准的可变分频比的LO小数分频器及数字校准方法的有益效果为:本发明的带数字校准的可变分频比的LO小数分频器不需要外加额外的大面积电感来进行滤波,使得所述LO小数分频器的尺寸较小;通过设置数字校准装置,使得所述LO小数分频器在相对高频条件下依然能够正常工作,可以提供不同小数分频比的高品质LO信号。
附图说明
图1显示为本发明的带数字校准的可变分频比的LO小数分频器的框架示意图。
图2显示为本发明的带数字校准的可变分频比的LO小数分频器中校准逻辑模块的框架示意图。
图3显示为本发明的带数字校准的可变分频比的LO小数分频器在/1.5下分频部分的各级输出波形图。
图4显示为本发明的带数字校准的可变分频比的LO小数分频器的数字校准的流程图。
元件标号说明
1多相位信号生成器
2/N降采样器
3脉冲组合器
4数字校准装置
41第一数控延时单元
42信号复制模块
421第一多路选择器
422第二数控延时单元
423可调延时单元
424第二多路选择器
43时间数字转换器
44校准逻辑模块
441信号复制控制单元
442控制字更新单元
443流程控制单元
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图4。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
请参阅图1,本发明提供一种带数字校准的可变分频比的LO小数分频器,所述带数字校准的可变分频比的LO小数分频器包括:
多相位信号生成器1,适于将输入信号转换为多路相位均分信号并输出;
/N降采样器2,与所述多相位信号生成器1电连接,适于将所述多相位信号生成器1输出的所述多路相位均分信号进行降采样,并输出多路不同初始相位的N次降采样信号;通过不同的选取不同的降采样次数(即N的数值)及初始相位,选择输出的脉冲可以被组合成不同分频倍数的信号,从而可以实现多模的功能化;
脉冲组合器3,与所述/N降采样器2电连接,适于将所述多路不同初始相位的N次降采样信号中的脉冲串进行组合;
数字校准装置4,连接于所述/N降采样器2与所述脉冲组合器3之间,适于检测所述/N降采样器2输出的多路N次降采样信号的相位差,并对其进行修正。
作为示例,所述多相位信号生成器1可以为除二电路,适于对所述输入信号进行频率除二的预处理,以产生四相位信号。
作为示例,所述/N降采样器2包括:降采样器(未示出)及相位对齐器(未示出);其中,所述降采样器适于调整降采样次数,根据不同的分频比对输入信号进行整数分频;优选地,本实施例中,所述降采样器可以为但不仅限于环形计数器;所述相位对齐器适于根据不同的分频比为各路所述相位均分信号选取不同的初始相位,以保证所述多路相位均分信号按相应的相位差进行降采样。
作为示例,所述脉冲组合器3可以为类或门的电路结构,可以方便、可靠地将经过降采样的四路信号脉冲串组合起来。
作为示例,所述数字校准装置4包括:第一数控延时单元41、信号复制模块42、时间数字转换器43及校准逻辑模块44;所述第一数控延时单元41连接于所述/N降采样器2与所述脉冲组合器3之间,适于对所述/N降采样器2输出的多路N次降采样信号的上升沿或下降沿延时进行调整;所述第一数控延时单元41的数量为多个,优选地,所述第一数控延时单元41的数量与所述/N降采样器输出的N次降采样信号的路数相同,亦即,所述第一数控延时单元41的数量与所述多相位信号生成器1产生的多路相位均分信号的路数相同;譬如,本实施例中,所述/N降采样器输出的4路N次降采样信号,所述第一数控延时单元41的数量即为4个,每个所述第一数控延时单元41连接于不同的一条信号电路中;所述信号复制模块42适于复制所述/N降采样器2输出的多路N次降采样信号作为待测信号;所述时间数字转换器43与所述信号复制模块42及所述脉冲组合器3的输出端电连接,适于测量所述信号复制模块42及所述脉冲组合器3输出的信号之间的上升沿或下降沿的相位差。
所述校准逻辑模44块适于对所述数控延时单元及所述信号复制模块42的延时进行调节。
作为示例,所述时间数字转换器43的精度达到fs级。
作为示例,所述信号复制模块42包括:第一多路选择器421、第二数控延时单元422、可调延时单元423及第二多路选择器424;所述第一多路选择器421的输入端与所述/N降采样器2的输出端电连接,适于复制所述/N降采样器2输出的多路N次降采样信号作为待测信号,并每次选择一路所述N次降采样信号作为输出信号;所述第二数控延时单元422及所述可调延时单元423依次电连接于所述第一多路选择器421及所述第二多路选择器424之间,且所述第二数控延时单元422的输入端与所述第一选择器421的输出端电连接;所述第二数控延时单元422及所述可调延时单元423适于对所述第一多路选择器421输出信号的上升沿或下降沿延时进行调整;所述第二多路选择器424的输出端与所述时间转换器43的输入端电连接。在所述信号复制模块42中设置所述可调延时单元423,使得检测结果在保留原有误差信息的同时,大大减小所需检测的范围。
作为示例,请参阅图2,所述校准逻辑模块44包括:信号复制控制单元441、控制字更新单元442及流程控制单元443;所述信号复制控制单元441连接于所述时间数字转换器43与所述流程控制单元443之间,适于根据所述时间数字转换器43的检测结果,对所述信号复制模块42的延时进行调节,并在完成后输出完成信号给所述流程控制单元;所述控制字更新控制单元442连接于所述时间数字转换器43与所述第一数控延时单元41之间,适于根据所述时间数字转换器43的检测结果计算控制字,并对所述第一数控延时单元41的延时进行调节,并在完成后输出完成信号给流程控制单元;所述流程控制单元443与所述信号复制控制单元441及所述控制字更新单元442电相连,适于控制所述信号复制控制单元441及所述控制字更新单元442的工作状态。
作为示例,控制字更新单元442从所述时间数字转换器43处得到四路信号上升沿或下降沿的时间间隔(即相位差)后,获得时间间隔信息后,采用有较快收敛速度的算法计算出控制字并反馈给数控延时单元。计算中采用迭代的方法不断逼近结果,并用寄存器保存最近四组控制字,若更新后的控制字与寄存器中的某一组完全重复,则意味着校准完成,将返回一个校准完成信号给所述流程控制单元443。
分频比为1.5情况下的分频部分(即所述多相位信号生成器1、所述/N降采样器2及所述脉冲组合器3组成的部分)各级输出如图3所示。这里输入信号的频率先被除以2,后又被降采样除以N,最后被所述脉冲组合器3乘以4(因为所述脉冲组合器3将四路信号组合在了一起),由此可得:
div=fout/fin=2*N/4
其中fout为输出信号频率,fin为输出信号频率,N为所述/N降采样器2的降采样次数。由此可知,改变所述/N降采样器2的控制字可以获得不同的分频比,即改变所述/N降采样器2的降采样次数可以获得不同的分频比。
请参阅图4,本发明还提供一种带数字校准的可变分频比的LO小数分频器的数字校准方法,所述带数字校准的可变分频比的LO小数分频器为上述方案中所述的带数字校准的可变分频比的LO小数分频器,具体结构请参阅上述内容,此处不再累述;所述数字校准方法包括以下步骤:
1)将所述第一数控延时单元及所述第二数控延时单元进行初始化;
2)估算所述第一数控延时单元及所述第二数控延时单元与所述时间数字转换器的最小精度之比g;
3)将所述可调延时单元进行粗校准;
4)利用所述时间数字转换器量测所述时间数字转换器及所述脉冲组合器输出的信号之间的上升沿或下降沿的相位差;
5)根据步骤4)的量测结果得到控制字并更新;
6)重复步骤3至步骤5)n次,判断第n次得到的所述控制字是否收敛,若收敛,则校准结束,若不收敛,则继续重复步骤3)至步骤5),直至得到的所述控制字收敛;其中,n为大于1的整数。
作为本发明的带数字校准的可变分频比的LO小数分频器的数字校准方法的一种优选方案,步骤5)中,根据步骤4)的量测结果,并通过相应的校准公式得到所述控制字并更新;所述校准公式为:
其中,为测得的k路上的相位差值;为测得的k-1路上的相位差值;DCDBk(n)为第n次得到的第k路上的控制字;DCDBk(n-1)为第n-1次得到的第k路上的控制字;α为步长;g为数控延时单元与时间数字转换器分辨率之比;其中,k为大于1的整数。
α可调整以优化校准过程。具体的可先将α初始化为0.5,来提高收敛速度,再将α设为0.25以保证校准精度。
所采用的校准算法有比较快的收敛速度,原因是所反馈的控制字与误差有比较高的相关性。现给出理论推导求出其相关系数:
设四条信号的误差分别为a,b,c,d;对应的相位误差分别为b-a,c-b,d-c,a-d,则相关系数ρ为:
其中D()为方差符号。
作为本发明的带数字校准的可变分频比的LO小数分频器的数字校准方法的一种优选方案,步骤5)中,得到的所述控制字为一套数控延时单元控制码,包括上升沿和下降沿。
作为本发明的带数字校准的可变分频比的LO小数分频器的数字校准方法的一种优选方案,步骤6)中,若第n次得到的所述控制字与之前n-1次中任一次得到的所述控制字相同,则判定第n次得到的所述控制字收敛。
综上所述,本发明提供一种带数字校准的可变分频比的LO小数分频器及数字校准方法,所述带数字校准的可变分频比的LO小数分频器包括:多相位信号生成器,适于将输入信号转换为多路相位均分信号并输出;/N降采样器,与所述多相位信号生成器电连接,适于将所述多相位信号生成器输出的所述多路相位均分信号进行降采样,并输出多路不同初始相位的N次降采样信号;脉冲组合器,与所述/N降采样器电连接,适于所述多路不同初始相位的N次降采样信号中的脉冲串进行组合;数字校准装置,连接于所述/N降采样器与所述脉冲组合器之间,适于检测所述/N降采样器输出的多路N次降采样信号的相位差,并对其进行修正。本发明的带数字校准的可变分频比的LO小数分频器不需要外加额外的大面积电感来进行滤波,使得所述LO小数分频器的尺寸较小;通过设置数字校准装置,使得所述LO小数分频器在相对高频条件下依然能够正常工作,可以提供不同小数分频比的高品质LO信号。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (12)
1.一种带数字校准的可变分频比的LO小数分频器,其特征在于,包括:
多相位信号生成器,适于将输入信号转换为多路相位均分信号并输出;
/N降采样器,与所述多相位信号生成器电连接,适于将所述多相位信号生成器输出的所述多路相位均分信号进行降采样,并输出多路不同初始相位的N次降采样信号;
脉冲组合器,与所述/N降采样器电连接,适于将所述多路不同初始相位的N次降采样信号中的脉冲串进行组合;
数字校准装置,连接于所述/N降采样器与所述脉冲组合器之间,适于检测所述/N降采样器输出的多路N次降采样信号的相位差,并对其进行修正。
2.根据权利要求1所述的带数字校准的可变分频比的LO小数分频器,其特征在于:所述多相位信号生成器包括除二电路,适于对所述输入信号进行频率除二的预处理,以产生四相位信号。
3.根据权利要求1所述的带数字校准的可变分频比的LO小数分频器,其特征在于:所述/N降采样器包括:
降采样器,适于调整降采样次数;
相位对齐器,适于为各路所述相位均分信号选取不同的初始相位,以保证所述多路相位均分信号按相应的相位差进行降采样。
4.根据权利要求1所述的带数字校准的可变分频比的LO小数分频器,其特征在于:所述脉冲组合器包括类或门的电路结构。
5.根据权利要求1所述的带数字校准的可变分频比的LO小数分频器,其特征在于:所述数字校准装置包括:第一数控延时单元、信号复制模块、时间数字转换器及校准逻辑模块;
所述第一数控延时单元连接于所述/N降采样器与所述脉冲组合器之间,适于对所述/N降采样器输出的多路N次降采样信号的上升沿或下降沿延时进行调整;
所述信号复制模块适于复制所述/N降采样器输出的多路N次降采样信号作为待测信号;
所述时间数字转换器与所述信号复制模块及所述脉冲组合器的输出端电连接,适于测量所述信号复制模块及所述脉冲组合器输出的信号之间的上升沿或下降沿的相位差;
所述校准逻辑模块适于对所述数控延时单元及所述信号复制模块的延时进行调节。
6.根据权利要求5所述的带数字校准的可变分频比的LO小数分频器,其特征在于:所述时间数字转换器的精度达到fs级。
7.根据权利要求5所述的带数字校准的可变分频比的LO小数分频器,其特征在于:所述校准逻辑模块包括:信号复制控制单元、控制字更新单元及流程控制单元;
所述信号复制控制单元连接于所述时间数字转换器与所述流程控制单元之间,适于根据所述时间数字转换器的检测结果,对所述信号复制模块的延时进行调节,并在完成后输出完成信号给所述流程控制单元;
所述控制字更新控制单元连接于所述时间数字转换器与所述数控延时单元之间,适于根据所述时间数字转换器的检测结果计算控制字,并对所述数控延时单元的延时进行调节,并在完成后输出完成信号给流程控制单元;
所述流程控制单元与所述信号复制控制单元及所述控制字更新单元电相连,适于控制所述信号复制控制单元及所述控制字更新单元的工作状态。
8.根据权利要求5至7中任一项所述的带数字校准的可变分频比的LO小数分频器,其特征在于:所述信号复制模块包括:第一多路选择器、第二数控延时单元、可调延时单元及第二多路选择器;
所述第一多路选择器的输入端与所述/N降采样器的输出端电连接,适于复制所述/N降采样器输出的多路N次降采样信号作为待测信号,并每次选择一路所述N次降采样信号作为输出信号;
所述第二数控延时单元及所述可调延时单元依次电连接于所述第一多路选择器及所述第二多路选择器之间,且所述第二数控延时单元的输入端与所述第一选择器的输出端电连接;所述第二数控延时单元及所述可调延时单元适于对所述第一多路选择器输出信号的上升沿或下降沿延时进行调整;
所述第二多路选择器的输出端与所述时间转换器的输入端电连接。
9.一种如权利要求8所述的带数字校准的可变分频比的LO小数分频器的数字校准方法,其特征在于,包括以下步骤:
1)将所述第一数控延时单元及所述第二数控延时单元进行初始化;
2)估算所述第一数控延时单元及所述第二数控延时单元与所述时间数字转换器的最小精度之比g;
3)将所述可调延时单元进行粗校准;
4)利用所述时间数字转换器量测所述时间数字转换器及所述脉冲组合器输出的信号之间的上升沿或下降沿的相位差;
5)根据步骤4)的量测结果得到控制字并更新;
6)重复步骤3至步骤5)n次,判断第n次得到的所述控制字是否收敛,若收敛,则校准结束,若不收敛,则继续重复步骤3)至步骤5),直至得到的所述控制字收敛;其中,n为大于1的整数。
10.根据权利要求9所述的带数字校准的可变分频比的LO小数分频器的数字校准方法,其特征在于:步骤5)中,根据步骤4)的量测结果,并通过相应的校准公式得到所述控制字并更新;所述校准公式为:
其中,为测得的k路上的相位差值;为测得的k-1路上的相位差值;DCDBk(n)为第n次得到的第k路上的控制字;DCDBk(n-1)为第n-1次得到的第k路上的控制字;α为步长;g为数控延时单元与时间数字转换器分辨率之比;其中,k为大于1的整数。
11.根据权利要求9所述的带数字校准的可变分频比的LO小数分频器的数字校准方法,其特征在于:步骤5)中,得到的所述控制字为一套数控延时单元控制码,包括上升沿和下降沿。
12.根据权利要求9所述的带数字校准的可变分频比的LO小数分频器的数字校准方法,其特征在于:步骤6)中,若第n次得到的所述控制字与之前n-1次中任一次得到的所述控制字相同,则判定第n次得到的所述控制字收敛。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510742015.XA CN105306052B (zh) | 2015-11-04 | 2015-11-04 | 带数字校准的可变分频比的lo小数分频器及数字校准方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510742015.XA CN105306052B (zh) | 2015-11-04 | 2015-11-04 | 带数字校准的可变分频比的lo小数分频器及数字校准方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105306052A true CN105306052A (zh) | 2016-02-03 |
CN105306052B CN105306052B (zh) | 2018-01-30 |
Family
ID=55202894
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510742015.XA Expired - Fee Related CN105306052B (zh) | 2015-11-04 | 2015-11-04 | 带数字校准的可变分频比的lo小数分频器及数字校准方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105306052B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105915216A (zh) * | 2016-04-06 | 2016-08-31 | 上海交通大学 | 中高频多模分频比可调节lo小数分频器 |
CN107666302A (zh) * | 2016-07-27 | 2018-02-06 | 株式会社索思未来 | 分频修正电路、接收电路以及集成电路 |
CN108270434A (zh) * | 2018-01-17 | 2018-07-10 | 上海交通大学 | 一种本振小数分频器及其数字校准方法和电路 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6147632A (en) * | 1997-03-12 | 2000-11-14 | Nec Corporation | Sampling frequency conversion apparatus and fractional frequency dividing apparatus for sampling frequency conversion |
CN102629871B (zh) * | 2012-03-22 | 2015-01-07 | 物联微电子(常熟)有限公司 | 实现宽范围多频带分频和选频的装置和方法 |
-
2015
- 2015-11-04 CN CN201510742015.XA patent/CN105306052B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6147632A (en) * | 1997-03-12 | 2000-11-14 | Nec Corporation | Sampling frequency conversion apparatus and fractional frequency dividing apparatus for sampling frequency conversion |
US6249235B1 (en) * | 1997-03-12 | 2001-06-19 | Nec Corporation | Sampling frequency conversion apparatus and fractional frequency dividing apparatus for sampling frequency |
CN102629871B (zh) * | 2012-03-22 | 2015-01-07 | 物联微电子(常熟)有限公司 | 实现宽范围多频带分频和选频的装置和方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105915216A (zh) * | 2016-04-06 | 2016-08-31 | 上海交通大学 | 中高频多模分频比可调节lo小数分频器 |
CN105915216B (zh) * | 2016-04-06 | 2019-01-25 | 上海交通大学 | 中高频多模分频比可调节lo小数分频器 |
CN107666302A (zh) * | 2016-07-27 | 2018-02-06 | 株式会社索思未来 | 分频修正电路、接收电路以及集成电路 |
CN107666302B (zh) * | 2016-07-27 | 2021-06-15 | 株式会社索思未来 | 分频修正电路、接收电路以及集成电路 |
CN108270434A (zh) * | 2018-01-17 | 2018-07-10 | 上海交通大学 | 一种本振小数分频器及其数字校准方法和电路 |
Also Published As
Publication number | Publication date |
---|---|
CN105306052B (zh) | 2018-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20210044300A1 (en) | High Linearity Phase Interpolator | |
US8615064B2 (en) | Phase locked loop circuit and receiver using the same | |
Szplet et al. | A 2.9 ps equivalent resolution interpolating time counter based on multiple independent coding lines | |
KR101180144B1 (ko) | 위상고정루프 기반 주파수 합성기를 위한 자동주파수보정 장치 및 방법 | |
Razavi | Problem of timing mismatch in interleaved ADCs | |
US9030340B1 (en) | N-path interleaving analog-to-digital converter (ADC) with background calibration | |
Szplet et al. | An eight-channel 4.5-ps precision timestamps-based time interval counter in FPGA chip | |
US9306590B2 (en) | Test and measurement instrument including asynchronous time-interleaved digitizer using harmonic mixing | |
US20110286510A1 (en) | Electronic device for generating a fractional frequency | |
JP2008521014A (ja) | 高帯域幅オシロスコープ | |
CN105306052B (zh) | 带数字校准的可变分频比的lo小数分频器及数字校准方法 | |
EP3106883B1 (en) | Calibration for test and measurement instrument including asynchronous time-interleaved digitizer using harmonic mixing | |
Szplet et al. | A 45 ps time digitizer with a two-phase clock and dual-edge two-stage interpolation in a field programmable gate array device | |
US8305106B2 (en) | Electronic self-healing methods for radio-frequency receivers | |
US7952396B1 (en) | AWG having arbitrary factor interpolator and fixed frequency DAC sampling clock | |
Szplet et al. | High precision time and frequency counter for mobile applications | |
US9831886B2 (en) | Background calibration for digital-to-analog converters | |
CN116819185A (zh) | 一种复杂电磁环境下基于信道化的数字鉴相方法及系统 | |
WO2009018199A2 (en) | Method and system for managing digital to time conversion | |
CN109656123B (zh) | 一种基于数学组合运算的高精度时差测量与产生方法 | |
EP2450714A2 (en) | Test and measurement instrument with oscillator phase dejitter | |
CN108270434B (zh) | 一种本振小数分频器及其数字校准方法和电路 | |
Talwalkar | Digital-to-time synthesizers: Separating delay line error spurs and quantization error spurs | |
JP5956383B2 (ja) | Pllシンセサイザ、それを用いた信号分析装置及び信号発生装置、並びに校正方法 | |
Szplet et al. | Precise time digitizer based on counting method and multiphase in-period interpolation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180130 Termination date: 20201104 |