JP2004328436A

JP2004328436A - Ａ／ｄ変換装置

Info

Publication number: JP2004328436A
Application number: JP2003121347A
Authority: JP
Inventors: Hitoshi Sekiya; 仁志関谷
Original assignee: Anritsu Corp
Current assignee: Anritsu Corp
Priority date: 2003-04-25
Filing date: 2003-04-25
Publication date: 2004-11-18
Anticipated expiration: 2023-04-25
Also published as: JP3752237B2

Abstract

【課題】時間インタリーブ方式のＡ／Ｄ変換装置において、時間領域および周波数領域の誤差を低減する。
【解決手段】複数のＡ／Ｄ変換器１２の一つを基準とし、入力端子１０ａから各Ａ／Ｄ変換器の出力端子までのそれぞれの周波数特性と基準のＡ／Ｄ変換器の周波数特性との差の特性を満たすインパルス応答を有するフィルタの係数を予め記憶しているＡＤ特性テーブル２５と、複数のＡ／Ｄ変換器１２によって変換出力されるサンプル値およびＡＤ特性テーブル２５に記憶されている係数に基づいて、Ａ／Ｄ変換器がサンプル値を更新するタイミングに他のＡ／Ｄ変換器が変換処理をおこなったと仮定して得られるサンプル値を推定する推定手段２２とを設けている。
【選択図】図２

Description

【０００１】
【発明の属する技術分野】
本発明は、アナログ信号をデジタル信号に変換するＡ／Ｄ変換装置に関し、特に、変換対象のアナログ信号を複数のＡ／Ｄ変換器に入力し、各Ａ／Ｄ変換器に所定周期のサンプリングクロックを僅かずつ遅延したタイミングに与えて、低いサンプリング速度で、高分解能のデジタル変換が可能な時間インタリーブ方式のＡ／Ｄ変換装置において、個々のＡ／Ｄ変換器のミスマッチによるサンプル値の変動、スプリアスの発生を低減する技術に関する。
【０００２】
【従来の技術】
アナログ信号をデジタル信号列に変換して各種処理を行なう装置において、高速なアナログ信号の信号処理を行なうものでは、時間インタリーブ方式のＡ／Ｄ変換装置が用いられている。
【０００３】
図１２は時間インタリーブ方式のＡ／Ｄ変換装置１０の基本構成を示し、図１３はその動作を示している。
【０００４】
このＡ／Ｄ変換装置１０は、入力端子１０ａに入力される図１３の（ａ）のようなアナログの入力信号ｘ（ｔ）を、信号分配器１１によって複数Ｎ本の信号経路に分岐して、Ｎ個のＡ／Ｄ変換器１２_０〜１２_Ｎ−１にそれぞれ入力する。
【０００５】
サンプリング制御部１３は、図１３の（ｂ１）〜（ｂＮ）に示すように、それぞれが周期Ｔを持ち、位相がΔＴ（＝Ｔ／Ｎ）ずつシフトされたサンプリング用のクロックＣ_０〜Ｃ_Ｎ−１を生成してそれぞれＡ／Ｄ変換器１２_０〜１２_Ｎ−１に与えるとともに、図１３の（ｄ）のように、各Ａ／Ｄ変換器１２_０〜１２_Ｎ−１のうちサンプリングを行うＡ／Ｄ変換器を指定する指定信号ＡＤＮＵＭを信号切換器１４に与える。
【０００６】
各Ａ／Ｄ変換器１２_０〜１２_Ｎ−１は、クロックＣ_０〜Ｃ_Ｎ−１をそれぞれ受けたときの入力値ｘ（Ｐ）、ｘ（Ｐ＋１）、ｘ（Ｐ＋２）、…をサンプリングしてディジタル値に変換し、図１３の（ｃ１）〜（ｃＮ）のように、各サンプル値Ｘ_０，Ｐ、Ｘ_{１，Ｐ＋１}、Ｘ_{２，Ｐ＋２}、…をそれぞれ信号切換器１４に出力する。
【０００７】
信号切換器１４は、各Ａ／Ｄ変換器１２_０〜１２_Ｎ−１のうち、指定信号ＡＤＮＵＭで指定されたＡ／Ｄ変換器から出力されるサンプル値Ｘ_０，Ｐ、Ｘ_{１，Ｐ＋１}、Ｘ_{２，Ｐ＋２}、…を順次選択して、図１３の（ｅ）のように、サンプル値がそのサンプリング順に並んだディジタル信号列Ｙ（ｎ）を出力端子１０ｂに出力する。
【０００８】
このようにして得られるデジタル信号列Ｙ（ｎ）は、入力信号ｘ（ｔ）をクロック周期Ｔの１／Ｎのサンプリング周期ΔＴでサンプリングして得られるものと等価となり、低速なＡ／Ｄ変換器で高速なサンプリングが行える。
【０００９】
ところが、上記Ａ／Ｄ変換装置１０のように、入力信号ｘ（ｔ）を複数のＡ／Ｄ変換器１２_０〜１２_Ｎ−１に分配入力する場合、信号分配器１２自身の分配特性や分配経路の周波数特性の違いおよび各Ａ／Ｄ変換器１２_０〜１２_Ｎ−１の周波数特性の違いによって、得られたサンプル値を信号処理した結果に誤差を発生させる。
【００１０】
また、各Ａ／Ｄ変換器１２_０〜１２_Ｎ−１のサンプリングタイミングを決定するクロックに関しても、その信号経路長の差、各Ａ／Ｄ変換器のサンプリングクロックに対する遅延特性の差等によるタイミング誤差が生じて、得られたサンプル値を信号処理した結果に誤差を発生させる。
【００１１】
図１４は、２個のＡ／Ｄ変換器を用いた時間インタリーブ方式のＡ／Ｄ変換装置に対して、振幅一定で単一周波数ｆの正弦波の入力信号を与えた場合に得られるディジタル信号列Ｙ（ｎ）の時間波形と、入力信号ｘ（ｔ）に対する振幅誤差Ｅ（ｎ）を拡大した波形を示し、図１５は、得られたディジタル信号列Ｙ（ｎ）に対するＦＦＴ演算結果（周波数スペクトラム）を示している。
【００１２】
図１４および図１５の結果は、一方のＡ／Ｄ変換器のサンプリングタイミングのみを理想のタイミングから位相換算で０．１度だけずらし、その他は全てが理想条件でシミュレーションして得られたものである。
【００１３】
図１４の各波形から、サンプル値には、入力信号に存在しないサンプリング周期で変動する信号成分が含まれていることが判る。
【００１４】
また、図１５の周波数スペクトラムから、サンプル値には、入力信号ｘ（ｔ）に存在しないスプリアス成分ｆ′が含まれていることが判る。
【００１５】
このように、サンプリングタイミングの僅かな誤差でも、時間領域および周波数領域の誤差が発生し、入力信号に対する時間波形解析処理や周波数スペクトラム解析処理をおこなう場合に、正しい解析が行えない。
【００１６】
これら入力端子からＡ／Ｄ変換器に至る特性の不均一性（ミスマッチ）の影響を低減する方法として、次の特許文献１には、各Ａ／Ｄ変換器のゲインとオフセットを補正する技術が提案されている。
【００１７】
【特許文献１】特開２０００−２９５１０５
【００１８】
また、次の非特許文献１には、複数のＡ／Ｄ変換器をランダムな順番で繰り返し利用することで、誤差となる成分をランダムに拡散させて、スプリアス成分を広範囲に拡散させ、スプリアスレベルを低減する方法が提案されている。
【００１９】
【非特許文献１】
ＭａｍｏｒｕＴａｍｂａ，ｅｔｃ．，“ＡＭｅｔｈｏｄｔｏＩｍｐｒｏｖｅＳＦＤＲｗｉｔｈＲａｎｄｏｍＩｎｔｅｒｌｅａｖ−ｅｄＳａｍｐｌｉｎｇＭｅｔｈｏｄ”，ＩＥＥＥＩＴＣＩｎｔｅｒｎａｔｉｏｎａｌＴｅｓｔＣｏｎｆｅｒｅｎｃｅ，２００１．
【００２０】
また、別の方法として、次の非特許文献２には、個々のＡ／Ｄ変換器の周波数特性を補正して誤差を低減する方法が提案されている。
【００２１】
【非特許文献２】
ＫｏｊｉＡｓａｍａ，ｅｔｃ．，“ＡＭｅｔｈｏｄｔｏＩｍｐｒｏｖｅｔｈｅＰｅｒｆｏｒｍａｎｃｅｏｆＨｉｇｈ−ｓｐｅｅｄＷａｖｅｆｏｒｍＤｉｇｉｔｉｚｉｎｇ”，ＩＥＥＥＩＴＣＩｎｔｅｒｎａｔｉｏｎａｌＴｅｓｔＣｏｎｆｅｒｅｎｃｅ，１９９９．
【００２２】
【発明が解決しようとする課題】
しかしながら、前記特許文献１のようにＡ／Ｄ変換器のゲインとオフセットを補正する方法では、個々のＡ／Ｄ変換器に特有な周波数特性の違いによる時間波形測定での観測の乱れや周波数スペクトラム測定でのスプリアス発生による測定精度の低下は避けられなかった。
【００２３】
また、前記非特許文献１のように、スプリアス成分を拡散させる方法では、誤差のエネルギー自体が低減しておらず依然として存在しており、しかも時間領域における誤差は低減されないという問題がある。
【００２４】
また、前記非特許文献２の方法は、サンプリングタイミングのみの補正であり、個々のＡ／Ｄ変換器の特性が厳密にバランスしていることが必須条件となり、しかも、時間領域演算には逆フーリエ変換処理を必要とするため、回路が複雑化し、ＦＦＴ演算のための余分な処理時間がかかるという問題があった。
【００２５】
本発明は、これらの問題を解決して、より簡単な構造で、時間領域および周波数領域の誤差を低減することができるＡ／Ｄ変換装置を提供することを目的としている。
【００２６】
【課題を解決するための手段】
前記目的を達成するために、本発明の請求項１のＡ／Ｄ変換装置は、
信号を入力するための入力端子（１０ａ）と、
複数のＡ／Ｄ変換器（１２）と、
前記入力端子からの入力信号を前記Ａ／Ｄ変換器にそれぞれ入力する信号分配器（１１）と、
前記各Ａ／Ｄ変換器に対し、サンプリングのための所定周期のクロックを、前記Ａ／Ｄ変換器数で前記所定周期を割って得られる時間にほぼ等しい時間差で所定順に且つ循環的に与えるとともに、前記クロックを受けてＡ／Ｄ変換処理を行うＡ／Ｄ変換器を指定する指定信号を出力するサンプリング制御部（２１）とを有するＡ／Ｄ変換装置において、
前記複数のＡ／Ｄ変換器の１つを基準とし、前記入力端子から前記各Ａ／Ｄ変換器の出力端子までのそれぞれの周波数特性と前記基準のＡ／Ｄ変換器の周波数特性との差の特性を満たすインパルス応答を有するフィルタの係数を予め記憶しているＡＤ特性テーブル（２５）と、
前記指定信号、前記複数のＡ／Ｄ変換器によって変換出力されるサンプル値および前記ＡＤ特性テーブルに記憶されている係数に基づいて、前記クロックを受けたＡ／Ｄ変換器がサンプル値を更新するタイミングに他のＡ／Ｄ変換器が変換処理をおこなったと仮定して得られるサンプル値を推定する推定手段（２２）とを設けたことを特徴としている。
【００２７】
また、本発明の請求項２のＡ／Ｄ変換装置は、請求項１のＡ／Ｄ変換装置において、
前記推定手段は前記各Ａ／Ｄ変換器毎に設けられ、それぞれが対応するＡ／Ｄ変換器についてのサンプル値を推定するように構成され、
前記基準のＡ／Ｄ変換器と各Ａ／Ｄ変換器の周波数特性の差をそれぞれ相殺する周波数特性を満たすインパルス応答を有するフィルタの係数を予め記憶しているイコライザ係数テーブル（２７）と、
前記各推定手段毎にそれぞれ設けられ、各推定手段から出力されるサンプル値に対して、前記イコライザ係数テーブルに記憶されている係数に基づくフィルタリングをそれぞれ行なって、誤差補正されたサンプル値をそれぞれ出力する複数のイコライザ（２３）と、
前記指定信号と前記複数のイコライザからのサンプル値とを受け、前記Ａ／Ｄ変換器が前記クロックによってサンプリングする順に前記複数のイコライザのサンプル値を選択して出力する信号切換器（２４）とを設けたことを特徴としている。
【００２８】
また、本発明の請求項３のＡ／Ｄ変換装置は、請求項１または請求項２記載のＡ／Ｄ変換装置において、
前記複数のＡ／Ｄ変換器に入力されるクロックの位相を調整する位相調整手段（３１）を設けたことを特徴としている。
【００２９】
【発明の実施の形態】
先ず、本発明の前提となる技術について説明する。
始めに、前記したＮ個のＡ／Ｄ変換器１２のうちの任意のものを基準Ａ／Ｄ変換器と定め、各Ａ／Ｄ変換器毎に、入力端子からＡ／Ｄ変換器までの入力特性や変換特性およびサンプリング系の位相誤差特性をまとめて周波数特性を算出し、その各周波数特性と基準のＡ／Ｄ変換器についての周波数特性との差を求めて、これをミスマッチ特性と定義する。
【００３０】
また、本発明で扱う入力信号ｘ（ｔ）は、Ｎ個のＡ／Ｄ変換器を用いて実現する高速サンプリング周波数をＦｓ（＝１／ΔＴ）としたとき、０〜Ｆｓ／２で帯域制限されているとする。
【００３１】
次に、各ミスマッチ特性を有するミスマッチ回路をそれぞれのＡ／Ｄ変換器の前段に挿入し、その周波数特性をＨ_ｉ（ω）（ｉ＝０，１，…，Ｎ−１）と定義し、さらに、各ミスマッチ特性Ｈ_ｉ（ω）をキャンセルする仮想等価器のイコライズ特性Ｇ_ｉ（ω）を定義する。
【００３２】
ここで、入出力信号が０〜Ｆｓの周波数範囲に帯域制限されている条件下で、連続システムをサンプリング周期ΔＴ（＝１／Ｆｓ）で表される離散システムに置き換えた場合に、ミスマッチ特性Ｈ_ｉ（ω）およびイコライズ特性Ｇ_ｉ（ω）と等価な入出力特性を示すミスマッチ特性Ｈ_ｉ ^＊（ω）およびイコライズ特性Ｇ_ｉ ^＊（ω）を考え、これらの特性に対応するインパルス応答ｈ_ｉ，ｕおよびｇ_ｉ，ｋを次式によって算出する。なお、インパルス列の長さｕおよびｋは、必要精度で加減する。
【００３３】
Ｇ_ｉ ^＊（ω）＝１／Ｈ_ｉ ^＊（ω） ……（１）
ｈ_ｉ，ｕ＝Ｆ^−１｛Ｈ_ｉ ^＊（ω）｝ ……（２）
ｇ_ｉ，ｋ＝Ｆ^−１｛Ｇ_ｉ ^＊（ω）｝ ……（３）
ただし、ｉ＝０，１，…，Ｎ
記号Ｆ^−１は、離散フーリエ逆変換演算を示す
【００３４】
ここで、Ａ／Ｄ変換器１２_０を基準として、図１の等価回路について考察する。
【００３５】
各Ａ／Ｄ変換器１２_１〜１２_Ｎ−１は、基準のＡ／Ｄ変換器１２_０に対するミスマッチ成分がミスマッチ回路特性に換算されているので、図１の等価回路に示すように、入力信号ｘ（ｔ）を基準のＡ／Ｄ変換器１２_０の変換特性１１０で離散システムに変換した信号ｘ（ｎ）を、各Ａ／Ｄ変換器についてのミスマッチ回路１１２_０〜１１２_Ｎ−１に通過させた後に、誤差が無い理想Ａ／Ｄ変換器１３０_０〜１３０_Ｎ−１でＡ／Ｄ変換した場合と等価である。
【００３６】
さらに、各理想Ａ／Ｄ変換器１３０_０〜１３０_Ｎ−１から順次出力されるデジタル値は、それぞれ仮想等価器１３１_０〜１３１_Ｎ−１に入力され、個々のＡ／Ｄ変換器毎に定義されたイコライザ（インパルス応答ｇ_ｉ，ｋで定義される）で等価処理を実施した後、各仮想等価器１３１_０〜１３１_Ｎ−１からサンプル値Ｙ（ｎ）として出力されることになる。
【００３７】
なお、以下では説明を簡単化するために、基準のＡ／Ｄ変換特性１１０は、入力信号をそのまま出力に伝送しているものとするが、必要に応じて、この特性を補正してもよい。
【００３８】
上記等価回路において、各ミスマッチ回路１１２_０〜１１２_Ｎ−１の周波数特性を表すインパルス列の長さｕを等しくＵで表せば、理想Ａ／Ｄ変換器１３０_０〜１３０_Ｎ−１の入力ｘ_ｉ，ｎは、次式で表される。
【００３９】
ｘ_ｉ，ｎ＝_ｕΣｘ（ｎ−ｕ）・ｈ_ｉ，ｕ ……（４）
ただし、ｉ＝０，１，…，Ｎ−１
記号_ｕΣは、ｕ＝−（Ｕ−１）〜（Ｕ−１）までの総和を示す
【００４０】
ここで、各Ａ／Ｄ変換器１２_０〜１２_Ｎ−１のサンプリングタイミングと理想Ａ／Ｄ変換器１３０_０〜１３０_Ｎ−１のサンプリングタイミングを等しくすれば、理想Ａ／Ｄ変換器１３０_０〜１３０_Ｎ−１は、入力された値ｘ_ｉ，ｎを周期ＴでＡ／Ｄ変換処理した後、各Ａ／Ｄ変換器のサンプリングタイミングに合わせてサンプル値を仮想等価器１３１_０〜１３１_Ｎ−１に出力するから、理想Ａ／Ｄ変換器１３０_０がＰ番目のサンプル値を出力するとすれば、ｎ番目に出力されるサンプル値は次式で表されるＪ（ｎ）番目の理想Ａ／Ｄ変換器から出力されることになる。
【００４１】
ｘ_{Ｊ（ｎ），ｎ}＝_ｕΣｘ（ｎ−ｕ）・ｈ_{Ｊ（ｎ），ｕ}…… （５）
記号_ｕΣは、ｕ＝−（Ｕ−１）〜（Ｕ−１）までの総和を示す
【００４２】
ここで、Ｊ（ｎ）は、Ｎを法とする正の値であり、
Ｊ（ｎ）＝ｎ−Ｐｍｏｄ（Ｎ）
と表す。
【００４３】
即ち、個々の理想Ａ／Ｄ変換器は、入力された値ｘ_ｉ，ｎに対して、Ｎ個おき（周期Ｔ秒毎）にデータを仮想等価器に出力することになる。
【００４４】
今、仮に理想Ａ／Ｄ変換器がΔＴ毎にサンプル値を出力することにすれば、ミスマッチ回路から出力される値ｘ_ｉ，ｎが、仮想等価器にそのまま入力されることになり、仮想等価器内部の対応するイコライザは、定義によりミスマッチ回路の特性を補正するように働くから、ミスマッチ回路およびイコライザの計算上の遅延が０となるように係数を定めれば、入力した値ｘ（ｎ）と同じ値のサンプル値Ｙ（ｎ）がＮ個の仮想等価器１３１_０〜１３１_Ｎ−１から出力されることになる。
【００４５】
理想Ａ／Ｄ変換器がΔＴ毎にサンプル値を出力したと仮定したときに、仮想等価器１３１_０〜１３１_Ｎ−１内部のイコライザによる処理は、対応するＡ／Ｄ変換器毎に定められるイコライザのインパルス応答ｇ_ｉ，ｋを用いて次式で定められる。
【００４６】
Ｙ（ｎ）＝_ｋΣｘ_{Ｊ（ｎ），ｎ−ｋ}・ｇ_{Ｊ（ｎ），ｋ} ……（６）
ただし、Ｋはイコライザのインパルス列の長さを示し、記号_ｋΣは、ｋ＝−（Ｋ−１）〜Ｋ−１までの総和を示す
【００４７】
ここで上式（６）が成立するためには、ｘ_{Ｊ（ｎ），ｎ−ｋ}について、ｋ＝−（Ｋ−１）〜Ｋ−１に対して全ての値が必要であるが、実際の各Ａ／Ｄ変換器は、前記したように、Ｎ個おきの値しか出力できない。
【００４８】
そこで、この発明では、他のＡ／Ｄ変換器のサンプル値を用いて、イコライズに必要なサンプル値を推定し、その後に式（６）の等価演算処理を行う。
【００４９】
さらに、各仮想等価器１３１_０〜１３１_Ｎ−１が算出したｎ番目の出力候補のうち、最も誤差が少なくなるＪ（ｎ）番目（演算による遅延を０とした場合）の仮想等価器からの出力をサンプル値Ｙ（ｎ）として出力する。
【００５０】
ここで、Ｊ（ｎ）番目のＡ／Ｄ変換結果を推定するために、Ｊ（ｎ）番目以外のＡ／Ｄ変換出力
ｘ_{Ｊ（ｎ−ｒ），ｎ−ｒ−ｋ}
ただし、ｒ≠ｑ×Ｎ（ｑ：０，±１，±２，…）の場合
について考察する。
【００５１】
この場合、ｎ−ｒ番目の値をもっているのは、（ｎ−ｒ−Ｐ）ｍｏｄ（Ｎ）番目のＡ／Ｄ変換器であり、定義によりｎ−ｒ番目の入力値ｘ（ｎ−ｒ）は、イコライズされた出力値Ｙ（ｎ−ｒ）と等しい値であるから、次式が成り立つ。
【００５２】
ｘ（ｎ−ｒ）＝Ｙ（ｎ−ｒ）
＝_ｋΣｘ_{Ｊ（ｎ−ｒ），ｎ−ｒ−ｋ}・ｇ_{Ｊ（ｎ−ｒ），ｋ} ……（７）
ただし、記号_ｋΣは、ｋ＝−（Ｋ−１）〜Ｋ−１までの総和を示す
【００５３】
また、式（４）において、理想Ａ／Ｄ変換器がサンプリングタイミングをずらし、Ｊ（ｎ）番目のＡ／Ｄ変換器がｎ−ｒ番目のサンプリングを行なったと仮定して得られる推定サンプル値ｘ_{Ｊ（ｎ），ｎ−ｒ}は、以下のように得られる。
【００５４】
ｘ_{Ｊ（ｎ），ｎ−ｒ}＝_ｕΣｘ（ｎ−ｒ−ｕ）・ｈ_{Ｊ（ｎ），ｕ} ……（８）
ただし、記号_ｕΣは、ｕ＝−（Ｕ−１）〜Ｕ−１までの総和を示す
【００５５】
上記式（８）に式（７）を代入すれば、推定サンプル値ｘ_{Ｊ（ｎ），ｎ−ｒ}が得られ、その得られた推定サンプル値に対して前記式（６）の処理を行うことで、Ｎ個のＡ／Ｄ変換器による出力値ｙ（ｎ）を得ることができる。
【００５６】
以下、図面に基づいて本発明の実施の形態を説明する。
図２は、上記前提技術に基づく実施形態の時間インタリーブ方式のＡ／Ｄ変換装置２０の構成を示している。
【００５７】
図２において、入力端子１０ａ、信号分配器１１、Ｎ個のＡ／Ｄ変換器１２_０〜１２_Ｎ−１および出力端子１０ｂは、前記したＡ／Ｄ変換装置１０と同一であるので同一符号を付して説明する。
【００５８】
このＡ／Ｄ変換装置２０では、前記したＡ／Ｄ変換器１０と同様に、入力端子１０ａに入力されるアナログの入力信号ｘ（ｔ）が、信号分配器１１によって複数Ｎ本の信号経路に分岐されて、周波数特性がほぼ等しいＮ個の信号ｘ_０（ｔ）〜ｘ_Ｎ−１（ｔ）がＡ／Ｄ変換器１２_０〜１２_Ｎ−１にそれぞれ入力する。
【００５９】
また、サンプリング制御部２１から、周期ＴでΔＴ（＝Ｔ／Ｎ）時間ずつ位相がシフトしたサンプリング用のクロックＣ_０〜Ｃ_Ｎ−１を発生してそれぞれＡ／Ｄ変換器１２_０〜１２_Ｎ−１に与えて、入力信号に対するサンプリングを各Ａ／Ｄ変換器１２_０〜１２_Ｎ−１で行なわせる。
【００６０】
このサンプリング制御部２１は、周期ΔＴのサンプリングタイミング信号（以下、単にタイミング信号と記す）Ｃｔを基に前記したクロックＣ_０〜Ｃ_Ｎ−１を生成するとともに、タイミング信号Ｃｔのタイミングに合わせて、Ａ／Ｄ変換結果（サンプル値）を更新するＡ／Ｄ変換器を指定する指定信号ＡＤＮＵＭを、後述する推定手段２２_０〜２２_Ｎ−１および信号切換器２４に出力する。
【００６１】
各Ａ／Ｄ変換器１２_０〜１２_Ｎ−１の出力は、それぞれＮ個の推定手段２２_０〜２２_Ｎ−１に入力される。
【００６２】
各推定手段２２_０〜２２_Ｎ−１は、それぞれがＮ個のＡ／Ｄ変換器１２_０〜１２_Ｎ−１の出力と、サンプリング制御部２１からの指定信号ＡＤＮＵＭを受けている。
【００６３】
各推定手段２２_０〜２２_Ｎ−１は、タイミング信号Ｃｔで示されるタイミング毎に、入力されたＮ個のサンプル値、指定信号ＡＤＮＵＭおよび後述するＡＤ特性テーブル２５の係数とに基づいて、予め決定した推定値算出処理により定まる数Ｅ（３点のサンプリング点を用いて推定値を得る場合にＥ＝１以上となり、１点のサンプリング点を用いて推定値を得る場合にはＥ＝０以上となる）個前のサンプリングタイミングで、Ａ／Ｄ変換器がサンプリング動作したと仮定したときのサンプル値を推定する。
【００６４】
例えば、３点のサンプリング点を用いて推定を行なう場合には、更新されたサンプル値をもつＡ／Ｄ変換器の番号をａ（ＡＤＮＵＭ＝ａ）とし、Ｎを法とする正の数ｂ、ｃを次式によって求める。
【００６５】
ｂ＝ａ−１ｍｏｄ（Ｎ） ……（１１ａ）
ｃ＝ａ−２ｍｏｄ（Ｎ） ……（１１ｂ）
【００６６】
そして、ｉ＝ｂのとき、推定サンプル値Ｗ_ｉ，ｎを、
Ｗ_ｉ，ｎ＝ｘ_ｂ，ｎ ……（１２ａ）
とする。
【００６７】
また、ｉ≠ｂのとき、推定サンプル値Ｗ_ｉ，ｎを、次の演算で求める。
【００６８】

【００６９】
上記式で、ｈ_ｉ，−１、ｈ_ｉ，０、ｈ_ｉ，１は、後述するＡＤ特性テーブル２５に予め記憶されている係数である。また、上記式（１２ｂ）の第１項は主に振幅誤差に関わる項、第２項および第３項は主に位相誤差に関わる項である。
【００７０】
各推定手段２２から出力された推定サンプル値Ｗは、それぞれイコライザ２３_０〜２３_Ｎ−１に入力される。
【００７１】
各イコライザ２３_０〜２３_Ｎ−１は、入力された推定サンプル値Ｗに対して、後述するイコライザ係数テーブル２７に記憶されている係数（フィルタ係数）を用いて等価演算処理を行って、その結果、即ち、基準のＡ／Ｄ変換器に対して誤差補正されたサンプル値ｙをタイミング信号Ｃｔで示されるタイミングでそれぞれ信号切換器２４に出力する。
【００７２】
信号切換器２４は、各イコライザ２３_０〜２３_Ｎ−１から出力されるサンプル値を受け、指定信号ＡＤＮＵＭで指定された値（ここではＡＤＮＵＭ＝ａ）、推定値算出処理によって定まる数Ｅおよびイコライザ係数テーブル２７を定義する際に定められるオフセット値ａ０を用いてイコライザを指定する値ｅを、
ｅ＝ａ−Ｅ−ａ０ｍｏｄ（Ｎ）
の計算により求め、指定信号ＡＤＮＵＭで指定された値ａに対してｅ番目のイコライザ２３ｅの出力結果ｙ_ｅ，ｎを選択して、最終のＡＤ変換結果Ｙ（ｎ）として出力する。
【００７３】
なお、得られるＡ／Ｄ変換結果は、推定値算出処理により理論計算よりＥ＋ａ０分のサンプリングタイミングだけ遅延して得られる。
【００７４】
一方、ＡＤ特性テーブル２５には、サンプリング周期ΔＴ（＝Ｔ／Ｎ）で表される離散システムで考慮した場合の入力端子１０ａから各Ａ／Ｄ変換器の出力端までの周波数特性に対する基準のＡ／Ｄ変換器との周波数特性の差Ｈ_ｉ ^＊（ω）を３ポイントのインパルス応答で単純化された係数が予め記憶されている。
【００７５】
このインパルス応答を求めるために、周波数特性の差の特性Ｈ_ｉ ^＊（ω）を、基準Ａ／Ｄ変換器についての周波数特性ＨＯ^＊（ω）および各Ａ／Ｄ変換器１２_０〜１２_Ｎ−１についての周波数特性ＨＯ_ｉ ^＊（ω）から次式によって算出する。なお、差の特性は計算上では以下のように比となる。
【００７６】
Ｈ_ｉ ^＊（ω）＝ＨＯ_ｉ ^＊（ω）／ＨＯ^＊（ω）……（１３）
【００７７】
次に、サンプリング定理を満たす範囲において、周波数特性Ｈ_ｉ ^＊（ω）と等価なインパルス応答をもつＦＩＲフィルタを設計する。ただし、前記等価なインパルス応答をもつフィルタの設計に際しては、設計されるＮ個のフィルタ全てに共通する絶対遅延量τ０（秒）を任意に設定した後に、個々のフィルタ設計を行う。
【００７８】
得られるフィルタの係数を時系列順に、…、ｈ_ｉ，−１、ｈ_ｉ，０、ｈ_ｉ，１、…（ただし、ｉ＝０，１，２，…，Ｎ−１）と表した場合、絶対遅延量τ０は、係数ｈ_ｉ，０の絶対値が最大となり、かつ設計するＮ個のＦＩＲフィルタの係数を考慮した場合に、係数の２乗の総和Σ（ｈ_ｉ，−１）^２とΣ（ｈ_ｉ，１）^２がほぼ等しい値となるように絶対遅延量τ０を設定する。
【００７９】
次に、得られた係数の中から、係数列ｈ_ｉ，−１、ｈ_ｉ，０、ｈ_ｉ，１で示される値を用いて図３に示すＡＤ特性テーブル２５を作成する。
【００８０】
このＡＤ特性テーブル２５は、例えばテーブル位置（ｉ，−１）にはｈ_ｉ，−１を、テーブル位置（ｉ，０）にはｈ_ｉ，０を、テーブル位置（ｉ，１）にはｈ_ｉ，１を対応させる。
【００８１】
一方、イコライザ係数テーブル２７は、前記した式（１３）で算出した周波数特性の差Ｈ_ｉ ^＊（ω）を基に、次式により周波数特性Ｇ_ｉ ^＊（ω）を算出する。
【００８２】
Ｇ_ｉ ^＊（ω）＝１／Ｈ_ｉ ^＊（ω） ……（１４）
ただし、Ｈ_ｉ ^＊（ω）≠０
【００８３】
そして、サンプリング定理を満たす範囲では、周波数特性Ｇ_ｉ ^＊（ω）と等価なインパルス応答をもつイコライザ（フィルタ）をｉ番目のＡ／Ｄ変換器に対応するイコライザと定義し、そのイコライザに要求されるフィルタ係数を求めてイコライザ係数テーブル２７に予め用意しておく。ただし、この等価なインパルス応答をもつフィルタの設計に際しては、設計されるＮ個のフィルタ全てに共通する絶対遅τ１（秒）を設定した後に、個々のフィルタ設計を行う。
【００８４】
得られるフィルタの係数を時系列順に、…、ｇ_ｉ，−１、ｇ_ｉ，０、ｇ_ｉ，１、…と表した場合、全フィルタに共通する絶対遅延量τ１の設定値は任意であるが、イコライザ係数テーブル２７の設計においては、係数ｇ_ｉ，０の絶対値が最大となり、かつ設計するＮ個のフィルタ係数の２乗の総和Σ（ｇ_ｉ，−１）^２とΣ（ｇ_ｉ，１）^２がほぼ等しくなるように絶対遅延量τ１を設定する。
【００８５】
次に、得られた係数の中から、｜ｇ_ｉ，Ｍ１｜＜ε（ここでεは、予め定められた許容誤差）を満足する最小値Ｍ１を決定し、同様にして｜ｇ_ｉ，Ｍ２｜＜εを満足する最大値Ｍ２を決定し、係数列ｇ_ｉ，Ｍ１、…、ｇ_ｉ，−１、ｇ_ｉ，０、ｇ_ｉ，１、…、ｇ_ｉ，Ｍ２を用いて、図４のように、イコライザ係数テーブル２７を作成する。この場合、例えばテーブル位置（ｉ，Ｍ１）にはｇ_ｉ，Ｍ１を、テーブル位置（ｉ，Ｍ１＋１）にはｈ_{ｉ，Ｍ１＋１}を対応させ、以後同様に、テーブル位置（ｉ，Ｍ２）まで順に対応させる。
【００８６】
このとき、設計される推定手段２２、イコライザ２３の時間応答に合わせて、前記したオフセット値ａ０＝１（構成する回路の絶対遅延量により異なる）を決定する。
【００８７】
次に、このＡ／Ｄ変換装置２０の動作を図５、図６に基づいて説明する。
図５の（ａ）のように入力端子１０ａに入力された入力信号ｘ（ｔ）は、信号分配器１１によってＮ本の信号経路に分岐され，各Ａ／Ｄ変換器１２_０〜１２_Ｎ−１に入力される。
【００８８】
各Ａ／Ｄ変換器１２_０〜１２_Ｎ−１は、図５の（ｂ１）〜（ｂＮ）のように、サンプリング制御部２１から出力されるクロックＣ_０〜Ｃ_１２をそれぞれ受けて、それぞれの入力信号ｘ_０（ｔ）〜ｘ_Ｎ−１（ｔ）に対するＡ／Ｄ変換処理をほぼΔＴ時間ずつ遅れたタイミングに順次行い、その変換処理によって得られたサンプル値Ｘ_０，Ｐ、Ｘ_{１，Ｐ＋１}、…、Ｘ_{Ｎ−１，Ｐ＋Ｎ−１}を、図５の（ｃ１）〜（ｃＮ）のようにそれぞれ出力する。
【００８９】
ここで、サンプリングタイミング順に番号を付け、Ｐ番目のサンプリングでは、Ａ／Ｄ変換器１２_０がＡ／Ｄ変換処理を行ってそのサンプル値を更新したと定義し、その更新されたサンプル値をＸ_０，Ｐ、と表すとする。
【００９０】
このとき、サンプリング制御部２１は図５の（ｄ）、（ｅ）に示すように、Ａ／Ｄ変換結果の更新タイミングに合わせて、サンプル値を更新したＡ／Ｄ変換器１２_０を指定する指定信号ＡＤＮＵＭ（例えばＡＤＮＵＭ＝０とする）と、入力信号に対するサンプリングタイミングを示すタイミング信号Ｃｔを出力する。
【００９１】
他のＡ／Ｄ変換器１２_１〜１２_Ｎ−１は変換結果を更新しないので、Ｐ番目のサンプリングが行われる前から保持している値を出力している。
【００９２】
即ち、
Ｘ_１，Ｐ＝Ｘ_{１，Ｐ−１}、Ｘ_２，Ｐ＝Ｘ_{２，Ｐ−１}、…、
Ｘ_{Ｎ−１，Ｐ}＝Ｘ_{Ｎ−１，Ｐ−１}
となる。
【００９３】
次のＰ＋１番目のサンプリングタイミングには、ＡＤＮＵＭ＝１となり、Ａ／Ｄ変換器１２_１のサンプル値が更新され、他のＡ／Ｄ変換器１２_０、１２_２〜１２_Ｎ−１は、Ｐ番目のサンプリングタイミングのときと同じ値を出力する。
【００９４】
以後同様に各Ａ／Ｄ変換器１２_０〜１２_Ｎ−１による変換処理が順番に行われ、Ｎ−１番目のＡ／Ｄ変換器１２_Ｎ−１のサンプル値が更新された後に、再び０番目のＡ／Ｄ変換器１２_０によるサンプル値の更新がなされ、上記動作が循環的に繰り返される。
【００９５】
各推定手段２２_０〜２２_Ｎ−１は、前記したように、サンプル値が更新されていないＡ／Ｄ変換器がそのタイミングでサンプリング動作したと仮定したときのサンプル値を、更新されたサンプル値を用いて推定する。
【００９６】
例えば、Ｎが３以上の場合で、一つの推定手段２２_０についてみると、図６に示すように、Ａ／Ｄ変換器１２_１によりＰ＋１番目のサンプル値が更新されたタイミングでは、各Ａ／Ｄ変換器について一つ前のサンプリングタイミングでＰ番目のサンプル値の推定が可能となる。推定手段２２_０のＰ番目の推定サンプル値Ｗ_０，Ｐとしては、Ａ／Ｄ変換器１２_０がサンプル値Ｘ_０，Ｐを既にもっているから、この値をそのまま出力する。即ち、前記式（１２ａ）のｉ＝ｂ＝０の場合に相当する。
【００９７】
また、その次のＰ＋２番目のサンプリングタイミングにおける推定サンプル値Ｗ_{０，Ｐ＋１}は、そのサンプリングタイミングに更新されたＡ／Ｄ変換器１２_２のサンプル値Ｘ_{２，Ｐ＋２}と、一つ前のサンプリングタイミングのサンプル値Ｘ_{１，Ｐ＋１}と、さらにその一つ前のサンプリングタイミングのサンプル値Ｘ_０，Ｐと、ＡＤ特性テーブル２５の係数とを用いて、前記式（１２ｂ）のｉ≠ｂの場合で示す演算式にしたがって算出する。
【００９８】
さらに、その次のＰ＋３番目のサンプリングタイミングにおける推定サンプル値Ｗ_{０，Ｐ＋２}は、そのサンプリングタイミングに更新されたＡ／Ｄ変換器１２_３のサンプル値Ｘ_{３，Ｐ＋３}と、一つ前のサンプリングタイミングのサンプル値Ｘ_{２，Ｐ＋２}と、さらにその一つ前のサンプリングタイミングのサンプル値Ｘ_{１，Ｐ＋１}と、ＡＤ特性テーブル２５の係数とを用いて、前記式（１２ｂ）のｉ≠ｂの場合で示す演算式にしたがって算出する。
【００９９】
以下同様の推定処理がなされて、その推定サンプル値が時系列に並んだサンプル列Ｗ_０，Ｐ、Ｗ_{０，Ｐ＋１}、…がイコライザ２３_０に出力される。
【０１００】
他の推定手段２２_１〜２２_Ｎ−１についても同様の推定処理がなされ、その推定サンプル値Ｗ_ｍ，Ｐ、Ｗ_{ｍ，Ｐ＋１}、…（ｍ＝１，２，…，Ｎ−１）がそれぞれイコライザ２３_１〜２３_Ｎ−１に出力される。
【０１０１】
イコライザ２３_１〜２３_Ｎ−１は、それぞれ入力される推定サンプル値Ｗに対して、イコライザ係数テーブル２７の係数による等価処理（フィルタリング）を行い、基準のＡ／Ｄ変換器について周波数特性に対して誤差補正されたサンプル値ｙ_ｉ，Ｐ、ｙ_{ｉ，Ｐ＋１}、…（ｉ＝０，１，…，Ｎ−１）を信号切換器２４にそれぞれ出力する。
【０１０２】
信号切換器２４は、Ａ／Ｄ変換器を指定する指定信号ＡＤＮＵＭに対して前記したオフセット値ｅ分だけずれたタイミングにその指定信号ＡＤＮＵＭで指定されるＡ／Ｄ変換器に対応するイコライザ２３の出力値を順次選択して、その選択値が時系列に並んだディジタル信号列Ｙ（ｎ）を出力する。
【０１０３】
このようにして得られた最終のＡ／Ｄ変換結果Ｙ（ｎ）は、各Ａ／Ｄ変換器１２の変換処理で実際に得られたサンプル値と各推定手段２２で推定算出されたサンプル値からなるサンプル列を、それぞれイコライザ２３によって誤差補正しているため、信号分配器１１や配線等を含むＡ／Ｄ変換器間の周波数特性差による誤差の影響を格段に低減することができる。
【０１０４】
また、各イコライザ２３が出力するサンプル列のうち、同一サンプリングタイミングで得られる最も誤差の少ないサンプル値が信号切換器２４によって選択されるようにしているので、時間波形解析や周波数スペクトラムによる解析誤差を大幅に改善することができる。
【０１０５】
次に、上記構成のＡ／Ｄ変換装置２０の特性例を示す。
図７の（ａ）、（ｂ）は、Ｎ＝４で、周波数１０ＭＨｚの正弦波を入力信号として、前記実施形態の装置と前記した従来装置１０とに与えたときに得られたディジタル信号列Ｙ（ｎ）と入力信号に対する誤差Ｅ（ｎ）の時間波形を示したものである。
【０１０６】
図７の（ａ）に示す実施形態のＡ／Ｄ変換装置２０の時間波形は、図７の（ｂ）に示している従来装置の時間波形に対して、誤差がほとんど発生していないことが判る。
【０１０７】
また、図８は、周波数１０ＭＨｚの正弦波を入力信号したときに、前記実施形態の装置と従来装置が出力するディジタル信号列Ｙ（ｎ）に対するＦＦＴ解析を行って得られた周波数スペクトラム波形を示したものである。
【０１０８】
図８の（ｂ）に示している従来装置のスペクトラム波形では、１０ＭＨｚの基本波以外に、およそ４１ＭＨｚ、６１ＭＨｚ、９３ＭＨｚの周波数近傍に大きな（基本波に対して約−４０ｄＢ）スプリアスが発生しているのに対し、図８の（ａ）に示す実施形態のＡ／Ｄ変換装置２０のスペクトラム波形は、基本波の１０ＭＨｚ以外のスプリアス成分は観測されていない。
【０１０９】
また、図９は、周波数９８ＭＨｚの正弦波を入力信号したときに、実施形態の装置と従来装置とが出力するディジタル信号列Ｙ（ｎ）に対するＦＦＴ解析を行って得られた周波数スペクトラム波形を示したものである。
【０１１０】
図９の（ｂ）に示している従来装置のスペクトラム波形では、９８ＭＨｚの基本波以外に、およそ４ＭＨｚ、４７ＭＨｚ、５６ＭＨｚの周波数近傍に大きな（基本波に対して約−４０ｄＢ）スプリアスが発生しているのに対し、図９の（ａ）に示す実施形態のＡ／Ｄ変換装置２０のスペクトラム波形は、基本波の９８ＭＨｚ以外に、およそ４ＭＨｚ、４７ＭＨｚ、５６ＭＨｚの周波数近傍にノイズレベルより僅かに大きい（基本波に対して約−８５ｄＢ）スプリアス成分のみが観測されるだけである。
【０１１１】
このように、実施形態のＡ／Ｄ変換装置２０によって得られるディジタル信号列は、時間波形の誤差や周波数スペクトラムのスプリアスの要因となる誤差分が大きく低減されていることが判る。
【０１１２】
上記したＡ／Ｄ変換装置２０では、各Ａ／Ｄ変換器毎に推定手段２２とイコライザ２３とを設け、各イコライザ２３の出力を信号切換器２４によって選択していたが、前記したように推定手段２２は、対応するＡ／Ｄ変換器自身がサンプリング動作しないときに、他のＡ／Ｄ変換器のサンプル値とＡＤ特性テーブル２５の係数に基づいてサンプル値を推定出力しているので、図１０に示すように、イコライザ２３および信号切換器２４を省略し、各Ａ／Ｄ変換器１２のサンプル値を唯一の推定手段２２に入力して、その推定手段２２が出力する推定サンプル値Ｗをそのまま最終のＡ／Ｄ変換結果Ｙ（ｎ）として出力端子１０ｂから出力することも可能である。
【０１１３】
このように構成した場合、装置構成を格段に簡単化できる。また、従来装置に比べてスプリアスの発生を約３０ｄＢ改善できることが確認されている。
【０１１４】
また、前記したＡ／Ｄ変換装置２０では、３つのＡ／Ｄ変換結果からサンプル値を推定していたが、推定が必要なサンプル値のサンプリングタイミングに更新された１つのＡ／Ｄ変換結果からサンプル値を推定してもよい。
【０１１５】
この場合、前記式（１２ｂ）の第１項目において、ｂ＝ａとした計算式だけを用いて推定することが可能になり、算出処理を高速化できる。また、この場合でも、従来装置に比べてスプリアスの発生を約４０ｄＢ改善できることが確認されている。
【０１１６】
また、Ｎ＝２の場合、２つのＡ／Ｄ変換器１２_０、１２_１が交互にＡ／Ｄ変換処理を行うため、３つのサンプル値で推定を行う場合には、Ａ／Ｄ変換器１２_１の更新前のサンプル値Ｘ_{１，Ｐ−１}を対応する推定手段２２_１のメモリ（図示せず）に記憶しておき、Ａ／Ｄ変換器１２_１の更新後のサンプル値Ｘ_{１，Ｐ＋１}が得られたときに、それらの２つのサンプル値Ｘ_{１，Ｐ−１}、Ｘ_{１，Ｐ＋１}と、他方のＡ／Ｄ変換器１２_０のサンプル値Ｘ_０，Ｐとから、サンプル値Ｘ_{１，Ｐ−１}、Ｘ_{１，Ｐ＋１}の中間のタイミングのサンプル値Ｗ_１，Ｐを推定算出すればよく、これは他方のＡ／Ｄ変換器１２_０についても同様である。
【０１１７】
また、図１１に示すように、各Ａ／Ｄ変換器１２_０〜１２_Ｎ−１にそれぞれ入力されるクロックＣ_０〜_Ｎ−１の位相を調整する位相調整手段３１_０〜３１_Ｎ−１（例えばラインストラッチャ等）を設けて、サンプリング周波数の上限（Ｆｓ／２）で各クロック信号の位相を理想値に設定することで、非線型誤差を減少させることができ、このように位相調整を行うことで、前記したように、Ａ／Ｄ変換処理で得られた１つのサンプル値からサンプル値を推定する場合でも、変換誤差を小さくすることができる。
【０１１８】
また、このようにサンプリングのタイミング誤差を低減することで、イコライザ２３のタップ長（前記したＭ１、Ｍ２の大きさ）を短くでき、イコライザ２３自身を簡単に構成することができる。
【０１１９】
【発明の効果】
以上説明したように、本発明のＡ／Ｄ変換装置は、複数のＡ／Ｄ変換器の１つを基準とし、入力端子から各Ａ／Ｄ変換器の出力端子までのそれぞれの周波数特性と基準のＡ／Ｄ変換器の周波数特性との差の特性を満たすインパルス応答を有するフィルタの係数を予め記憶しているＡＤ特性テーブルと、複数のＡ／Ｄ変換器によって変換出力されるサンプル値およびＡＤ特性テーブルに記憶されている係数に基づいて、クロックを受けたＡ／Ｄ変換器がサンプル値を更新するタイミングに他のＡ／Ｄ変換器が変換処理をおこなったと仮定して得られるサンプル値を推定する推定手段とを設けている。
【０１２０】
このため、基準に対する各Ａ／Ｄ変換器の周波数特性の差を相殺して、時間波形の誤差やスプリアスの発生を低減することができる。
【０１２１】
また、この一つの推定手段から出力されるサンプル列を装置全体のＡ／Ｄ変換結果として出力する構成が可能となり、装置構成を簡単化することができる。
【０１２２】
また、推定手段を各Ａ／Ｄ変換器毎に設け、それぞれが対応するＡ／Ｄ変換器についてのサンプル値を推定するように構成するとともに、基準のＡ／Ｄ変換器と各Ａ／Ｄ変換器の周波数特性の差をそれぞれ相殺する周波数特性を満たすインパルス応答を有するフィルタの係数を予め記憶しているイコライザ係数テーブルと、各推定手段毎にそれぞれ設けられ、各推定手段から出力されるサンプル値に対して、イコライザ係数テーブルに記憶されている係数に基づくフィルタリングをそれぞれ行なって、誤差補正されたサンプル値をそれぞれ出力する複数のイコライザと、指定信号と複数のイコライザからのサンプル値とを受け、Ａ／Ｄ変換器がクロックによってサンプリングする順に複数のイコライザのサンプル値を選択して出力する信号切換器とを設けている。
【０１２３】
このため、基準に対する各Ａ／Ｄ変換器の周波数特性の差の特性が相殺されて誤差が補正されたサンプル列を得ることができ、しかも、そのサンプル列から誤差がより少ないサンプル値を出力することができ、時間波形の誤差やスプリアスの発生をより低減することができる。
【０１２４】
また、複数のＡ／Ｄ変換器に入力されるクロックの位相を調整する位相調整手段を設けたものでは、サンプリング周波数の上限（Ｆｓ／２）で各クロックの位相を理想値に設定することで、非線型誤差を減少させることができ、このように位相調整を行うことで、例えばＡ／Ｄ変換処理で得られた１つのサンプル値からサンプル値を推定する場合でも、変換誤差を小さくすることができる。
【０１２５】
また、イコライザのタップ長を短くでき、イコライザ自身を簡単に構成することができる。
【図面の簡単な説明】
【図１】本発明の前提技術を説明するための図
【図２】本発明の実施形態の構成を示す図
【図３】実施形態の要部のテーブル図
【図４】実施形態の要部のテーブル図
【図５】実施形態の動作説明図
【図６】実施形態の動作説明図
【図７】実施形態の特性を示す図
【図８】実施形態の特性を示す図
【図９】実施形態の特性を示す図
【図１０】他の実施形態を示す図
【図１１】クロックに対する位相調整手段を付加した例を示す図
【図１２】従来装置の構成を示す図
【図１３】従来装置の動作説明図
【図１４】従来装置の特性を示す図
【図１５】従来装置の特性を示す図
【符号の説明】
１０ａ……入力端子、１０ｂ……出力端子、１１……信号分配器、１２……Ａ／Ｄ変換器、２０……Ａ／Ｄ変換装置、２１……サンプリング制御部、２２……推定手段、２３……イコライザ、２４……信号切換器、２５……ＡＤ特性テーブル、２７……イコライザ係数テーブル、３１……位相調整手段

Claims

信号を入力するための入力端子（１０ａ）と、
複数のＡ／Ｄ変換器（１２）と、
前記入力端子からの入力信号を前記Ａ／Ｄ変換器にそれぞれ入力する信号分配器（１１）と、
前記各Ａ／Ｄ変換器に対し、サンプリングのための所定周期のクロックを、前記Ａ／Ｄ変換器数で前記所定周期を割って得られる時間にほぼ等しい時間差で所定順に且つ循環的に与えるとともに、前記クロックを受けてＡ／Ｄ変換処理を行うＡ／Ｄ変換器を指定する指定信号を出力するサンプリング制御部（２１）とを有するＡ／Ｄ変換装置において、
前記複数のＡ／Ｄ変換器の１つを基準とし、前記入力端子から前記各Ａ／Ｄ変換器の出力端子までのそれぞれの周波数特性と前記基準のＡ／Ｄ変換器の周波数特性との差の特性を満たすインパルス応答を有するフィルタの係数を予め記憶しているＡＤ特性テーブル（２５）と、
前記指定信号、前記複数のＡ／Ｄ変換器によって変換出力されるサンプル値および前記ＡＤ特性テーブルに記憶されている係数に基づいて、前記クロックを受けたＡ／Ｄ変換器がサンプル値を更新するタイミングに他のＡ／Ｄ変換器が変換処理をおこなったと仮定して得られるサンプル値を推定する推定手段（２２）とを設けたことを特徴とするＡ／Ｄ変換装置。
前記推定手段は前記各Ａ／Ｄ変換器毎に設けられ、それぞれが対応するＡ／Ｄ変換器についてのサンプル値を推定するように構成され、
前記基準のＡ／Ｄ変換器と各Ａ／Ｄ変換器の周波数特性の差をそれぞれ相殺する周波数特性を満たすインパルス応答を有するフィルタの係数を予め記憶しているイコライザ係数テーブル（２７）と、
前記各推定手段毎にそれぞれ設けられ、各推定手段から出力されるサンプル値に対して、前記イコライザ係数テーブルに記憶されている係数に基づくフィルタリングをそれぞれ行なって、誤差補正されたサンプル値をそれぞれ出力する複数のイコライザ（２３）と、
前記指定信号と前記複数のイコライザからのサンプル値とを受け、前記Ａ／Ｄ変換器が前記クロックによってサンプリングする順に前記複数のイコライザのサンプル値を選択して出力する信号切換器（２４）とを設けたことを特徴とする請求項１記載のＡ／Ｄ変換装置。
前記複数のＡ／Ｄ変換器に入力されるクロックの位相を調整する位相調整手段（３１）を設けたことを特徴とする請求項１または２記載のＡ／Ｄ変換装置。