JP2006129497A - 周期的サンプリング誤差の補正方法 - Google Patents

Abstract

【課題】交互配置ＡＤＣのタイミング・エラーや利得誤差をデジタル領域で補正するシステム及び方法を提供すること。
【解決手段】一実施形態では、交互配置ＡＤＣの個々のＡＤＣに関連する倍率及び遅延値をメモリに記憶しておく。交互配置ＡＤＣからデジタル・サンプルを受信すると、対応する振幅倍率をメモリから読み出し、それをデジタル・サンプルに適用する（１５１）。次に、その振幅補正されたサンプルに一次補正を適用することが望ましい。一次補正では、現在の振幅補正されたサンプルと少なくとも１つの他の振幅補正されたサンプルとを使用して、導関数を推定する（１５３）。その導関数にサンプルに対応するタイミング遅延の推定値を乗算する（１５４）。導関数とタイミング遅延を乗算したものに、振幅補正された値を加算し（１５７）、完全に補正されたデジタル・サンプルを形成する。
【選択図】図１

Description

本発明は概して、交互配置アナログ・デジタル変換器（ＡＤＣ）及び連結デジタル・アナログ変換器（ＤＡＣ）に関する。

多くの用途において、単一のアナログ・デジタル変換器（ＡＤＣ）で可能なサンプリング・レートよりも高いサンプリング・レートで信号のサンプリングを行うことが必要になることがある。こうした用途では、複数（「Ｎ」個）のＡＤＣを使用し、それらを所望のサンプリング・レートの１／Ｎで動作させる場合がある。さらに、各ＡＤＣのサンプリング間にタイミング・オフセットが加えらえる。タイミング・オフセットは、理想的には所望のサンプリング周期Ｔ_ｓである。このような複数ＡＤＣの動作は、高いサンプリング・レートで動作する単一のＡＤＣの動作に近いものになる。この方法は一般に、交互配置サンプリングと呼ばれる。同様の方法は、複数の低速ＤＡＣを連結して単一の高速ＤＡＣを実現するデジタル・アナログ変換器（ＤＡＣ）にも適用することが出来る。

実際には、個々のＡＤＣによるサンプリング間のタイミング・オフセットには誤差がある。具体的には、隣接する２つのＡＤＣによるサンプリング間の時間は、所望のサンプリング周期Ｔ_ｓとはわずかに異なる。また、複数のＡＤＣの各利得も通常はわずかに異なっている。これらのタイミング・エラーや利得誤差は、再現される出力信号を劣化させる。タイミング・エラー及び利得誤差は特定の個々のＡＤＣに関連しているので、タイミング・エラーや利得誤差は、Ｎサンプルの周期で周期的に発生する。同様のタイミング・エラー及び利得誤差は一般に、連結ＤＡＣにも発生することがある。

既知の交互配置サンプリング装置はアナログ・トリムを使用している。アナログ・トリムを使用すると、各ＡＤＣで信号をサンプリングする前に、所定量の遅延及び／又は損失を信号に与え、タイミング・エラー及び／又は利得誤差を補正することが出来る。

本発明の目的の１つは、交互配置ＡＤＣのタイミング・エラーや利得誤差をデジタル領域で補正するシステム及び方法を提供することである。デジタル領域で補正を適用することによる、アナログ・トリムを省略したり、アナログ・トリムの精度を下げたりすることが可能になる。

一実施形態では、交互配置ＡＤＣの各ＡＤＣについて相対レベル倍率を判定する。倍率を計算し、各ＡＤＣにおける利得を等化する。さらに、交互配置ＡＤＣの各ＡＤＣについて遅延値を判定する。これらの倍率及び遅延値はメモリに記憶してある。交互配置ＡＤＣからデジタル・サンプルを受信すると、対応する振幅倍率がメモリから読み出され、その振幅倍率がデジタル・サンプルに適用される。次に、その振幅補正されたサンプルに一次補正を施すことが望ましい。一次補正では、現在の振幅補正サンプルと少なくとも１つの他の振幅補正されたサンプルを使用して、導関数（"derivative"）を推定する。次に、その導関数にその特定サンプルに対応するタイミング遅延の推定値を乗算する。導関数とタイミング遅延の乗算結果に補正された振幅を加算すると、完全に補正されたデジタル・サンプルが形成される。

他の実施形態では、デジタル・データをＤＡＣに供給する前に、連結ＤＡＣにデジタル領域でエラー補正を行う。具体的には、デジタル・データを事前処理する際に、相対レベル倍率を利用して、そのデジタル・データをスケーリングする。さらに、タイミング・エラーに導関数推定値（"derivative estimate"）を乗算し、乗算した値を用いて連結ＤＡＣのタイミング・エラーを補正する。

一実施形態は、交互配置ＡＤＣに関連する振幅誤差及びタイミング・エラーを補正するシステム及び方法に関する。交互配置ＡＤＣに関連する振幅誤差及びタイミング・エラーは、幾つかの方法を使用して判定することが出来る。例えば、ＤＣ信号を交互配置ＡＤＣに加えることにより、振幅誤差を判定することが出来る。周期的信号（例えば、単一周波数の正弦波信号）を交互配置ＡＤＣに加える場合がある。過去に判定された振幅誤差を利用して、周期的信号のサンプルをスケーリングする場合もある。次に、タイミング基準と使用される１つのＡＤＣを自由に選択する（例えば、この選択されたＡＤＣは、タイミング・エラーがゼロであるものとして定義される）。次に、その他のＡＤＣから得られたサンプルを、所与の基準ＡＤＣのサンプル値及び刺激波形の特性に対して予測される数値計算された値と比較する。この比較により、タイミング・エラーを計算することが出来る。以下の説明では、交互配置装置の各ＡＤＣに関する振幅誤差及びタイミング・エラーが分かっているものと仮定する。

周期的サンプリング・エラーを有するサンプル信号は、下記のようにモデル化することが出来る。
ｚ_ｎ＝Ａ_{ｎ ｍｏｄ（Ｎ）}ｘ（ｎＴ_ｓ＋ｙ_{ｎ ｍｏｄ（Ｎ）}）
ただし、ｚ_ｎは、Ｎ個のＡＤＣからなる交互配置ＡＤＣによって振幅誤差及びタイミング・エラーを受けるｎ番目のサンプルの値であり、ｘ（）は、サンプリングされる信号を表わす連続時間領域関数であり、Ｔ_ｓは、交互配置ＡＤＣのサンプリング・レートであり、Ａ_{ｎ ｍｏｄ（Ｎ）}は、交互配置ＡＤＣによってｎ番目のサンプルに加えられる利得を表わし、ｙ_{ｎ ｍｏｄ（Ｎ）}は、交互配置ＡＤＣによってｎ番目のサンプルに加わるタイミング・エラーを表している。

Ｎ個の振幅項（Ａ_ｉ）は、交互配置ＡＤＣの各ＡＤＣによって得られる利得（振幅誤差を含む）をそれぞれ表している。また、Ｎ個のタイミング・エラー項（ｙ_ｉ）は、理想のサンプリング時間（Ｔ_ｓの整倍数）からのタイミング偏差をそれぞれ表している。これらのＮ個の振幅項及びタイミング項が、ｎ ｍｏｄ（Ｎ）演算によってサンプルに周期的に適用される。

公称利得がＡ_ｎｏｍであるものと仮定すると、エラー信号は下記のように表される。

タイミングのずれたサンプルは、下記のように一次テイラー級数展開によって近似することが出来る。
ｘ（ｎＴ_ｓ＋ｙ_{ｎ ｍｏｄ（Ｎ）}）＝ｘ（ｎＴ_ｓ）＋ｙ_{ｎ ｍｏｄ（Ｎ）}ｘ′（ｎＴ_ｓ）
ただし、ｘ′（）は、ｘ（）の導関数を表す。この近似式をエラー信号の式（数１）に代入すると、次のようになる。

「１−（Ａ_{ｎ ｍｏｄ（Ｎ）}／Ａ_ｎｏｍ）」の項は、振幅変化により正規化された誤差を表わしている。交互配置ＡＤＣの個々のＡＤＣ間における振幅誤差は、出力サンプルにＮ個の循環補正利得係数（Ａ_{ｎ ｍｏｄ（Ｎ）}／Ａ_ｎｏｍ）を掛けることによって補正すること出来る。このような考え方から、サンプル値は、交互配置ＡＤＣの個々のＡＤＣに関する振幅誤差を解消するようにスケーリングされるものと仮定する。

振幅補正を施すと、エラー信号の式は下記のように簡単になる。

この要素を推定し、その推定値を振幅補正サンプルから差し引くことにより、サンプリング時間エラーの影響を大幅に軽減することが出来る。

幾つかの方法を使用し、波形の複数サンプルを用いて、波形の導関数を推定することが出来る。使用される方法によっては、もっと多くのサンプルを必要とし、さらに複雑さを伴う場合もある。他の方法として、現在のサンプルと直前のサンプルの差を利用するだけのものもある。こうした方法の１つは、下記のように表される。

タイミング・エラーがサンプリング周期（Ｔｓ）に比べて相対的に小さい場合、下記のように、さらに単純化することが出来る。
ｘ′_ｅｓｔ（ｎＴ_ｓ）＝（ｚ_ｎ−ｚ_ｎ−１）／（Ｔ_ｓ）

実際には、この計算は、導関数推定値にサンプル時間誤差値を掛け合わせる必須の乗算に含まれる場合もある。この方法によれば、関心対象のサンプルの位置に対して対称な位置にある２つのサンプル間の中間点において導関数推定値をより正確に計算することが可能になる。

この結果を回避するさらに他の推定方法は、下記のように表される。
ｘ′_ｅｓｔ（ｎＴ_ｓ）＝（ｚ_ｎ−ｚ_ｎ−１）／（２Ｔ_ｓ＋ｙ_{（ｎ＋１）ｍｏｄ（Ｎ）ｓ}−ｙ_{（ｎ−１）ｍｏｄ（Ｎ）}）

この推定方法は、信号ＢＷが増加すると、従来の推定方法に比べて急速にスペクトル精度が低下し、さらなる遅延がサンプルに加わる。一般に、そのような遅延はあまり重要視されない。他の方法として、補間フィルタを使用して、互いに近接した２つの位置における信号を推定し（同時に、信号ＢＷに関する事前知識を用いて外部ノイズをフィルタリングし）、導関数推定値の精度を向上させることも出来る。

サンプリング・エラーがサンプリング周期の分数で表される場合、エラー推定値の計算は単純な乗算になる。具体的には、分母の係数「Ｔ_ｓ」が実質的に削除される。

次に図面を参照すると、図１は、一実施形態による交互配置ＡＤＣ１００及びエラー補正論理回路１５０を示している。交互配置ＡＤＣ１００はＮ個のＡＤＣ（図示せず）を含む。交互配置ＡＤＣ１００から出力された生サンプルは、エラー補正論理回路１５０によって後処理が施され、Ｎ個のＡＤＣに関連する利得誤差及びタイミング・エラーが補正される。

補正論理回路１５０はデジタル・サンプルを受信すると、それを乗算器１５１でスケーリングする。具体的には、検索論理回路１５２は振幅補正係数（Ａｉ）を記憶している。クロック・チックが補正論理回路１５０に加わる毎に、検索論理回路１５２はメモリから補正係数を次々と循環的に読み出す。読み出した補正係数は乗算器１５１に供給され、生サンプルのスケーリングに使用される。

次に、振幅補正されたサンプルは、サンプル波形の導関数を推定するための導関数推定器１５３に供給される。クロック・チックが加わる毎に、検索論理回路１５５はメモリからタイミング・エラー値を循環的に読み出す。そして、そのタイミング・エラー値で導関数推定値をスケーリングする。遅延素子１５６は、振幅補正されたサンプルを導関数推定器１５３に関連した待ち時間量だけ遅延させる。加算器１５７は、導関数推定値とタイミング・エラー値の乗算結果を、遅延させた振幅補正サンプルに加算する。

実施形態によっては、エラー補正論理回路１５０は説明とは異なる場合もある。例えば、遅延素子１５６はＫサンプルの遅延を有するフィルタで置き換えられる場合がある。このようなフィルタは、場合によっては、エラー補正以外の目的の後続処理にとって望ましい場合がある。また、遅延Ｋを整数以外の値にすることにより、整数以外の遅延を有する導関数推定器を使用することが可能になる。また、前述のように、補正論理回路１５０におけるタイミング・エラーの補正は一次テイラー級数近似を用いて行われる。もっと高次のテイラー級数近似を使用することも可能である。ただし、そのような高次の実施形態の複雑さは、次数を高くすることにより得られる精度の向上を上回るものと考えられる。

ＡＤＣの一般的用途の１つは、「中間周波数（ＩＦ）サンプリング」である。中間周波数サンプリングの用途において関心対象となる信号は、ＩＦ周波数を中心とした帯域通過信号である。最大信号帯域幅は、下記の式によって与えられるＩＦ中心周波数のときに得られる。
Ｆ_ＩＦ＝Ｆ_ｓ（２Ｍ−１）／４
ただし、Ｍは整数、Ｆ_ｓはサンプリング周波数である。Ｍが１のとき、最大信号帯域幅は、有名なナイキストの定理によって決まる。Ｍが１より大きくなると、最大信号帯域幅は、「超ナイキスト」・サンプリング定理によって決まる。

ＩＦ信号は、変換指数関数と複素ベースバンド信号の積の実部として表される。具体的には、ＡＤＣに入力信号として供給される帯域通過信号はいずれも、下記のようにモデル化することが出来る。
ｘ（ｔ）＝Ｒｅ［ｚ（ｔ）ｅ^{ｊ（ωｔ＋φ）}］
ただし、ωはＩＦ周波数であり、φは変換信号の位相であり、ｚ（ｔ）は複素ベースバンド信号である。エイリアシングを防止するために多少の制限を受けることを前提にすれば、変換周波数を正確に帯域通過変調の中心になるようにする必要は必ずしもない。ただし、変換周波数が帯域通過変調の「中心」になるように選択すれば、ベースバンド信号ｚ（ｔ）の帯域幅は最小になる。これは、ベースバンド信号の導関数の推定にとって、一般に望ましい特性である。

通過帯域信号の導関数は、下記のように表される。
ｘ′（ｔ）＝Ｒｅ｛［ｚ′（ｔ）＋ｊωｚ（ｔ）］ｅ^{ｊ（ωｔ＋φ）}｝

この導関数はさらに、ベースバンド信号、ベースバンド信号の導関数、及び、複素指数関数で表すことが出来る。「ｊωｚ（ｔ）」の項から明らかなように、この導関数の重要成分は中心周波数の大きさによって決まる。従って、一実施形態において、交互配置ＡＤＣから出力されたサンプルにおける振幅誤差及びタイミング・エラーの補正は、帯域通過信号の中心周波数から得られた導関数の成分を対象とする。

図２は、交互配置ＡＤＣ１００と、ＩＦ信号を処理するように構成された補正論理回路２００とを示している。具体的には、補正論理回路２００の構成によれば、導関数推定器１５３がベースバンドで動作するため、ＩＦ信号の交互サンプルがより正確に補正される。

補正論理回路２００は、図１の補正論理回路１５０と実質的に同様のものである。すなわち、振幅補正は、検索論理回路１５２及び乗算器１５１によって実施される。同様に、検索論理回路１５５、乗算器１５４、及び、加算器１５７が、その振幅補正されたサンプルに補正を適用し、交互配置ＡＤＣ１００に関連したタイミング・エラーを補正する。

補正論理回路２００は、導関数を推定する前に、振幅補正されたサンプルをベースバンドに変換するという点で、補正論理回路１５０とは異なる。具体的には、乗算器２０１は、振幅補正された各サンプルに適当な指数関数２０２を掛け合わせる。そして、低域フィルタ（ＬＰＦ）２０３を使用して、実信号の変換に関連した共役周波数像を除去する。導関数推定器１５３は、そのベースバンド信号の導関数を計算する。また、乗算器２０６は、振幅補正された信号に適当な係数（ｊω）２０４を掛け合わせ、変換指数関数に関連する導関数の部分を形成する。

乗算器２０６の出力と導関数推定器１５３の出力は、加算器２０７で加算される。加算器２０７の出力は、帯域通過信号の導関数の２つの成分（ｚ′（ｔ）＋ｊωｚ（ｔ））に相当する。共役論理回路２１０は共役指数関数２０２を生成し、それを乗算器２１１に供給し、ＩＦ周波数への逆変換を実施する。論理回路２１２は、乗算器２１１の出力の実部を得て、それを乗算器１５４に供給し、タイミング・エラー補正の計算を行う。

遅延素子２０５、２０８、２０９、２１３、及び、２１４は、種々の論理素子間を適当な時間に維持するために使用される。「Ｌ」サンプル遅延は、低域フィルタ遅延に匹敵する。「Ｋ」サンプル遅延は、導関数推定値を補正する。

さらに他の実施形態では、さらに単純化を行うことが可能である。具体的には、サンプル信号の帯域幅が狭く、ＩＦ周波数が高い場合、導関数は、「ｊωｚ（ｔ）」の項が優勢になる。その場合、導関数は、下記のように近似することが出来る。

従って、ｚ（ｔ）の導関数の推定も不要になる。当然ながら、用途を分析し、単純化に伴なう劣化がその用途にとって許容できるものであるか否かを判定する必要はある。

他の単純化も可能である。例えば、信号スペクトルの中心が、主要なＩＦ周波数の１つ（Ｆ_ｓ（２Ｍ−１）／４）に位置し、位相が０になるように選択された場合、周波数の複素変換は、単に±１と０を含む係数の乗算で済む。例えば、Ｍが１である場合、複素ダウンコンバートは、入力信号に１、０、−１、０を繰り返し掛け合わせるものになる。Ｍが他の値である場合も、同様の４つのサンプル・シーケンスが得られる。もし信号の中心が主要周波数の１つに位置していなくても、変換周波数を適当に選択することにより、単純化は可能である。例えば、信号の中心が３Ｆ_ｓ／８付近にある場合、３Ｆ_ｓ／８を変換周波数として使用すれば、係数０、±１、及び、±（ＳＱＲＴ（２））／２が使用されることになる。

多くの用途では、後続の処理に備えて、サンプルをベースバンドに変換しなければならない。そのため、さらに他の実施形態において、補正論理回路３００は、図３に示すようにＩＦ周波数への逆変換を省略する場合がある。こうした実施形態では、通常ならば他の処理に使用される数値制御発振器（ＮＣＯ）やＬＰＦを、ｊω信号２０４の生成に使用されるＮＣＯ（不図示）やＬＰＦ２０３で置き換える場合がある。

図４は、一実施形態による連結ＤＡＣ４００及びエラー補正論理回路４５０を示している。エラー補正論理回路４５０は、交互配置ＡＤＣにおけるエラー補正とほぼ同様の動作をする。タイミング・エラー４５２を使用して、一次補正を適用することが望ましい。さらに、倍率４５１を循環的に使用して、連結ＤＡＣ４００の複数のＤＡＣにわたって均一な利得が得られるようにすることが望ましい。

一実施形態による交互配置ＡＤＣ及びエラー補正論理回路を示す図である。 一実施形態による他の交互配置ＡＤＣ及びエラー補正論理回路を示す図である。 一実施形態による別の交互配置ＡＤＣ及びエラー補正論理回路を示す図である。 一実施形態による連結ＤＡＣ及びエラー補正論理回路を示す図である。

符号の説明

１５１、１５４、２０１、２０６、２１１ 乗算器
１５２、１５５ 検索論理回路
１５３ 導関数推定器
１５６ 遅延素子
１５７、２０７ 加算器
４００ 連結ＤＡＣ
４５１ 倍率
４５２ タイミング・エラー

Claims (15)

1. 交互配置アナログデジタルコンバータ（ＡＤＣ）の個々のサンプリング・タイミング・オフセットに関連するエラーを表す値を記憶する第１のメモリと、
   前記交互配置ＡＤＣからのデジタル・サンプルを使用して、入力信号の導関数を示す値を生成する導関数推定論理回路（１５３）と、
   前記第１のメモリから値を循環的に連続して読み出す第１の論理回路（１５５）と、
   前記第１の論理回路から連続して読み出された値を導関数推定値に乗算する第１の乗算器（１５４）と、
   前記第１の乗算器からの値を使用して、デジタル・サンプルのタイミング・エラー補正を行う加算器（１５７）と
   からなるシステム。
2. 前記交互ＡＤＣの個々のＡＤＣに関連する振幅誤差を示す値を記憶する第２のメモリと、
   前記第２のメモリから値を循環的に連続して読み出す第２の論理回路（１５２）と、
   前記第２のメモリから連続して読み出された値をデジタル・サンプルに乗算し、前記交互配置ＡＤＣの複数のＡＤＣにわたって利得を等化する第２の乗算器（１５１）と
   からなり、前記第２の乗算器が前記第１の乗算器よりも先に動作する、請求項１に記載のシステム。
3. デジタル・サンプルをダウン・コンバートするためのダウン・コンバート論理回路（２０１）をさらに含み、該ダウンコンバートが、前記導関数推定論理回路よりも先に実施される、請求項１に記載のシステム。
4. ダウンコンバートされたデジタル・サンプルにダウン・コンバート周波数に関連する値を乗算するための第２の乗算器（２０６）と、
   前記加算器の動作よりも前に、前記導関数推定論理回路の出力値に前記第２の乗算器の出力値を加算するための第２の加算器（２０７）と
   をさらに含む、請求項３に記載のシステム。
5. 前記第１の乗算器の動作よりも前に、前記導関数推定論理回路からの出力値をアップ・コンバートするためのアップ・コンバート論理回路（２１１）をさらに含む、請求項３に記載のシステム。
6. 交互配置アナログデジタルコンバータ（ＡＤＣ）から信号のデジタル・サンプルを受信するステップと、
   前記デジタル・サンプルを使用して、前記信号の導関数の推定値を計算するステップと、
   前記交互配置ＡＤＣの個々のＡＤＣのタイミング・エラーに関連する値を読み出すステップと、
   前記推定値に前記読み出した値を乗算し、タイミング補正値を生成するステップと、
   前記タイミング補正値を使用して、前記デジタル・サンプルを変更するステップと
   からなる方法。
7. 変更された前記デジタル・サンプルを前記交互配置ＡＤＣに供給するステップをさらに含む、請求項６に記載の方法。
8. 前記交互配置ＡＤＣの個々のＡＤＣの振幅誤差に関連する倍率を読み出すステップと、
   前記デジタル・サンプルに前記倍率を乗算するステップと
   をさらに含む、請求項６に記載の方法。
9. 前記計算を実施する前に、デジタル・サンプルをダウン・コンバートするステップをさらに含む、請求項６に記載の方法。
10. 前記値は、タイミング・エラーを前記交互配置ＡＤＣのサンプリング周期の分数として表すものである、請求項６に記載の方法。
11. 前記方法は、前記交互配置ＡＤＣによってデジタル・サンプルが生成される毎に、回路においてリアルタイムに実施される、請求項６に記載の方法。
12. 連結デジタルアナログコンバータ（ＤＡＣ）（４００）のタイミング・オフセットに関連するエラーを表す値（４５２）を記憶する第１のメモリと、
    導関数値を生成するための導関数推定論理回路と、
    前記第１のメモリから値を循環的に連続して読み出すための第１の論理回路と、
    前記第１の論理回路によって連続的に読み出された各値を導関数推定値に乗算するための第１の乗算器と、
    前記第１の乗算器からの出力値を使用して、前記連結ＤＡＣに供給されるデジタル値にタイミング・エラー補正を適用するための加算器と、
    からなるシステム。
13. 前記連結ＤＡＣに関連する振幅誤差を表す値（４５１）を記憶する第２のメモリと、
    前記第２のメモリから値を循環的に連続して読み出すための第２の論理回路と、
    前記第２の論理回路によって読み出された各値を前記連結ＤＡＣに供給されるデジタル値に乗算するための第２の乗算器と
    をさらに含む、請求項１２に記載のシステム。
14. 前記第１のメモリに記憶される値は、タイミング・エラーを前記連結ＤＡＣの周期の分数として表すものである、請求項１２に記載のシステム。
15. 前記導関数推定論理回路は、現在のデジタル値と、少なくとも１つの他のデジタル値とを用いて、導関数値を生成する、請求項１２に記載のシステム。
    
    

Images