JPH06152410A - インターリーブ方式を採用したアナログディジタルコンバータの補正方法 - Google Patents
インターリーブ方式を採用したアナログディジタルコンバータの補正方法Info
- Publication number
- JPH06152410A JPH06152410A JP29887192A JP29887192A JPH06152410A JP H06152410 A JPH06152410 A JP H06152410A JP 29887192 A JP29887192 A JP 29887192A JP 29887192 A JP29887192 A JP 29887192A JP H06152410 A JPH06152410 A JP H06152410A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- converter
- frequency
- sampling
- spurious
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 指定された信号周波数とサンプリング周波数
とを相互調整するインターリーブ方式を採用したＡＤコ
ンバータの補正方法を提供する。 【構成】 インターリーブ方式を採用したＡＤコンバー
タを使用する測定プログラムに補正プログラムを組み込
み、補正する信号周波数とサンプリング周波数とを指定
してこの補正プログラムを呼び出し、補正プログラム中
において、内蔵する信号発生器４およびサンプリングク
ロック発生器により指定された信号を発生し、これらの
信号を２個のＡＤコンバータに供給し、オフセットおよ
びゲインが等しくなる様に補正し、信号発生器４の信号
を実際にインターリーブ動作により測定し、ＦＦＴ解析
し、解析の結果出現するスプリアス成分をサンプリング
タイミングを調整することにより最小に補正する、ＡＤ
コンバータの補正方法。
とを相互調整するインターリーブ方式を採用したＡＤコ
ンバータの補正方法を提供する。 【構成】 インターリーブ方式を採用したＡＤコンバー
タを使用する測定プログラムに補正プログラムを組み込
み、補正する信号周波数とサンプリング周波数とを指定
してこの補正プログラムを呼び出し、補正プログラム中
において、内蔵する信号発生器４およびサンプリングク
ロック発生器により指定された信号を発生し、これらの
信号を２個のＡＤコンバータに供給し、オフセットおよ
びゲインが等しくなる様に補正し、信号発生器４の信号
を実際にインターリーブ動作により測定し、ＦＦＴ解析
し、解析の結果出現するスプリアス成分をサンプリング
タイミングを調整することにより最小に補正する、ＡＤ
コンバータの補正方法。
Description
【０００１】
【産業上の利用分野】この発明は、インターリーブ方式
を採用したアナログディジタルコンバータ（以下、ＡＤ
コンバータ、と称す）の補正方法に関し、特に２個のＡ
Ｄコンバータをインターリーブ動作させる高速ＡＤコン
バータいおいて測定時に指定された信号周波数とサンプ
リング周波数とを相互調整することにより測定結果に混
入するインターリーブ動作に起因するスプリアスを減少
させるインターリーブ方式を採用したＡＤコンバータの
補正方法に関する。
を採用したアナログディジタルコンバータ（以下、ＡＤ
コンバータ、と称す）の補正方法に関し、特に２個のＡ
Ｄコンバータをインターリーブ動作させる高速ＡＤコン
バータいおいて測定時に指定された信号周波数とサンプ
リング周波数とを相互調整することにより測定結果に混
入するインターリーブ動作に起因するスプリアスを減少
させるインターリーブ方式を採用したＡＤコンバータの
補正方法に関する。
【０００２】
【従来の技術】２個のＡＤコンバータをインターリーブ
動作させる高速ＡＤコンバータの従来例を図２を参照し
て説明する。図２において、２個のＡＤコンバータを具
備する高速ＡＤコンバータ１は、２個の動作速度の比較
的に遅いＡＤコンバータ２およびＡＤコンバータ３を交
互に動作させることにより、アナログ信号入力について
ＡＤコンバータの動作速度の２倍の速度のＡＤ変換測定
データを得ることができる。即ち、ＡＤコンバータ２の
サンプリングクロック周波数ｆs2およびＡＤコンバータ
３のサンプリングクロック周波数ｆs3は前置されるサン
プルホールド回路のサンプリングクロック周波数ｆs1の
１／２であるものとすると、２個の動作速度の比較的に
遅いＡＤコンバータ２およびＡＤコンバータ３を交互に
動作させることにより、これらの２倍のサンプリング周
波数のＡＤ変換測定データを得ることができるというこ
とである。
動作させる高速ＡＤコンバータの従来例を図２を参照し
て説明する。図２において、２個のＡＤコンバータを具
備する高速ＡＤコンバータ１は、２個の動作速度の比較
的に遅いＡＤコンバータ２およびＡＤコンバータ３を交
互に動作させることにより、アナログ信号入力について
ＡＤコンバータの動作速度の２倍の速度のＡＤ変換測定
データを得ることができる。即ち、ＡＤコンバータ２の
サンプリングクロック周波数ｆs2およびＡＤコンバータ
３のサンプリングクロック周波数ｆs3は前置されるサン
プルホールド回路のサンプリングクロック周波数ｆs1の
１／２であるものとすると、２個の動作速度の比較的に
遅いＡＤコンバータ２およびＡＤコンバータ３を交互に
動作させることにより、これらの２倍のサンプリング周
波数のＡＤ変換測定データを得ることができるというこ
とである。
【０００３】
【発明が解決しようとする課題】上述の通りのＡＤコン
バータには、下記およびの如き原因により測定デー
タを高速フーリエ変換処理した際に測定結果にスプリア
スを混入せしめる欠点がある。 ２個のＡＤコンバータ、ＡＤコンバータ２とＡＤコ
ンバータ３との間のアナログ的な特性の差異。
バータには、下記およびの如き原因により測定デー
タを高速フーリエ変換処理した際に測定結果にスプリア
スを混入せしめる欠点がある。 ２個のＡＤコンバータ、ＡＤコンバータ２とＡＤコ
ンバータ３との間のアナログ的な特性の差異。
【０００４】 ＡＤコンバータ２とＡＤコンバータ３
とを交互にサンプリングするのであるが、この場合のサ
ンプリングタイミングの誤差。 上述の通りのスプリアスを減少せしめるために、従来、
ＡＤコンバータ構成時に種々の調整、補正は実施してい
る。即ち、ＡＤコンバータ２およびＡＤコンバータ３そ
れぞれのＡ／Ｄ変換出力レベルのアナログ入力信号周波
数特性は例えば周波数ｆにおいて等しく調整する程度の
ことはできるが、入力信号周波数範囲の全帯域に亘って
双方のＡＤコンバータの周波数特性を等しく重ねる様に
調整することは困難である上に、広いサンプリング周波
数範囲に亘ってサンプリングタイミングを最適化するこ
とも大変に困難なことであり、スプリアスを完全には取
り除くことはできない。この残存するスプリアスは、結
局、インターリーブ方式そのものに起因するインターリ
ーブ方式固有のスプリアスと言うことができる。
とを交互にサンプリングするのであるが、この場合のサ
ンプリングタイミングの誤差。 上述の通りのスプリアスを減少せしめるために、従来、
ＡＤコンバータ構成時に種々の調整、補正は実施してい
る。即ち、ＡＤコンバータ２およびＡＤコンバータ３そ
れぞれのＡ／Ｄ変換出力レベルのアナログ入力信号周波
数特性は例えば周波数ｆにおいて等しく調整する程度の
ことはできるが、入力信号周波数範囲の全帯域に亘って
双方のＡＤコンバータの周波数特性を等しく重ねる様に
調整することは困難である上に、広いサンプリング周波
数範囲に亘ってサンプリングタイミングを最適化するこ
とも大変に困難なことであり、スプリアスを完全には取
り除くことはできない。この残存するスプリアスは、結
局、インターリーブ方式そのものに起因するインターリ
ーブ方式固有のスプリアスと言うことができる。
【０００５】この発明は、２個のＡＤコンバータをイン
ターリーブ動作させる高速ＡＤコンバータにおいて測定
時に指定された信号周波数とサンプリング周波数とを相
互調整することにより測定結果に混入するインターリー
ブ方式そのものに起因する固有のスプリアスを減少させ
るＡＤコンバータの補正方法を提供するものである。
ターリーブ動作させる高速ＡＤコンバータにおいて測定
時に指定された信号周波数とサンプリング周波数とを相
互調整することにより測定結果に混入するインターリー
ブ方式そのものに起因する固有のスプリアスを減少させ
るＡＤコンバータの補正方法を提供するものである。
【０００６】
【課題を解決するための手段】インターリーブ方式を採
用したＡＤコンバータを使用する測定プログラムに補正
プログラムを組み込み、測定プログラム中において補正
する信号周波数とサンプリング周波数とを指定してこの
補正プログラムを呼び出し、補正プログラム中におい
て、内蔵する信号発生器４およびサンプリングクロック
発生器により指定された信号を発生し、これらの信号を
２個のＡＤコンバータに供給し、この状態において２個
のＡＤコンバータの間のオフセットおよびゲインが等し
くなる様に補正し、オフセットおよびゲインの補正の終
了後、信号発生器４の信号を実際にインターリーブ動作
により測定し、この測定結果をＦＦＴ解析し、解析の結
果出現するスプリアス成分をサンプリングタイミングを
オンライン調整することにより最小に補正し、測定プロ
グラムに復帰する、インターリーブ方式を採用したＡＤ
コンバータの補正方法、を構成した。
用したＡＤコンバータを使用する測定プログラムに補正
プログラムを組み込み、測定プログラム中において補正
する信号周波数とサンプリング周波数とを指定してこの
補正プログラムを呼び出し、補正プログラム中におい
て、内蔵する信号発生器４およびサンプリングクロック
発生器により指定された信号を発生し、これらの信号を
２個のＡＤコンバータに供給し、この状態において２個
のＡＤコンバータの間のオフセットおよびゲインが等し
くなる様に補正し、オフセットおよびゲインの補正の終
了後、信号発生器４の信号を実際にインターリーブ動作
により測定し、この測定結果をＦＦＴ解析し、解析の結
果出現するスプリアス成分をサンプリングタイミングを
オンライン調整することにより最小に補正し、測定プロ
グラムに復帰する、インターリーブ方式を採用したＡＤ
コンバータの補正方法、を構成した。
【０００７】
【実施例】インターリーブ方式を採用したＡＤコンバー
タのインターリーブ方式そのものに起因する固有のスプ
リアスは次のおよびの如き特徴を示す。 スプリアスの原因は以下の１）、２）および３）で
ある。 １） ＡＤコンバータ２とＡＤコンバータ３との間のオ
フセットの差。
タのインターリーブ方式そのものに起因する固有のスプ
リアスは次のおよびの如き特徴を示す。 スプリアスの原因は以下の１）、２）および３）で
ある。 １） ＡＤコンバータ２とＡＤコンバータ３との間のオ
フセットの差。
【０００８】２） 測定信号の周波数について、ＡＤコ
ンバータ２とＡＤコンバータ３との間のゲインの差。 ３） ＡＤコンバータ２とＡＤコンバータ３とを交互に
サンプリングするのであるが、この場合にサンプリング
間隔が一定ではないこと。 測定信号の周波数とサンプリング周波数とが決まれ
ば発生するスプリアスの周波数成分も決まる。
ンバータ２とＡＤコンバータ３との間のゲインの差。 ３） ＡＤコンバータ２とＡＤコンバータ３とを交互に
サンプリングするのであるが、この場合にサンプリング
間隔が一定ではないこと。 測定信号の周波数とサンプリング周波数とが決まれ
ば発生するスプリアスの周波数成分も決まる。
【０００９】この発明は、これらの特徴に着目し、測定
信号の周波数とサンプリング周波数とが既知或はプログ
ラムにより指定されたものである場合、この特定条件の
もとにおいて２個のＡＤコンバータ２およびＡＤコンバ
ータ３間のアナログ特性およびサンプリングタイミング
をプログラムによりオンライン調整し、インターリーブ
方式そのものに起因する固有のスプリアスを減少せし
め、測定のダイナミックレンジを向上するものである。
信号の周波数とサンプリング周波数とが既知或はプログ
ラムにより指定されたものである場合、この特定条件の
もとにおいて２個のＡＤコンバータ２およびＡＤコンバ
ータ３間のアナログ特性およびサンプリングタイミング
をプログラムによりオンライン調整し、インターリーブ
方式そのものに起因する固有のスプリアスを減少せし
め、測定のダイナミックレンジを向上するものである。
【００１０】以下、この発明の実施例を図１を参照して
説明する。図１におけるＡＤコンバータ２およびＡＤコ
ンバータ３は、共にプログラムによりオンライン調整す
ることができるオフセット補正回路、ゲイン補正回路、
サンプリングタイミング補正回路を具備するものであ
る。プログラムによりオンライン調整することができる
オフセット補正回路、ゲイン補正回路、サンプリングタ
イミング補正回路自体はそれぞれ各種のものが知られて
おり、そしてこれらの回路の詳細についてはこの発明の
要旨ではないので図示説明することはしない。信号発生
器４はアナログ信号である正弦波を発生する信号発生器
であり、これもプログラムによりオンライン設定するこ
とができるものである。サンプリング１およびサンプリ
ング２を発生するサンプリングクロック発生器も、ま
た、プログラムによりオンライン設定することができる
ものである。５はディジタル信号処理回路であり、ＦＦ
Ｔ解析その他のディジタル信号処理を実行する。
説明する。図１におけるＡＤコンバータ２およびＡＤコ
ンバータ３は、共にプログラムによりオンライン調整す
ることができるオフセット補正回路、ゲイン補正回路、
サンプリングタイミング補正回路を具備するものであ
る。プログラムによりオンライン調整することができる
オフセット補正回路、ゲイン補正回路、サンプリングタ
イミング補正回路自体はそれぞれ各種のものが知られて
おり、そしてこれらの回路の詳細についてはこの発明の
要旨ではないので図示説明することはしない。信号発生
器４はアナログ信号である正弦波を発生する信号発生器
であり、これもプログラムによりオンライン設定するこ
とができるものである。サンプリング１およびサンプリ
ング２を発生するサンプリングクロック発生器も、ま
た、プログラムによりオンライン設定することができる
ものである。５はディジタル信号処理回路であり、ＦＦ
Ｔ解析その他のディジタル信号処理を実行する。
【００１１】ここで、ＡＤコンバータのアナログ特性お
よびサンプリングタイミングをオンライン調整するプロ
グラムについて説明する。 手順１ インターリーブ方式を採用したＡＤコンバータ
を使用する測定プログラムに補正プログラムを組み込
み、測定プログラム中において補正する信号周波数とサ
ンプリング周波数とを指定してこの補正プログラムを呼
び出す。
よびサンプリングタイミングをオンライン調整するプロ
グラムについて説明する。 手順１ インターリーブ方式を採用したＡＤコンバータ
を使用する測定プログラムに補正プログラムを組み込
み、測定プログラム中において補正する信号周波数とサ
ンプリング周波数とを指定してこの補正プログラムを呼
び出す。
【００１２】手順２ 補正プログラム中において、内蔵
する信号発生器４およびサンプリングクロック発生器に
より指定された信号を発生し、これをＡＤコンバータに
供給する。 手順３ 手順２の状態において２個のＡＤコンバータの
間のオフセットおよびゲインが等しくなる様に補正す
る。
する信号発生器４およびサンプリングクロック発生器に
より指定された信号を発生し、これをＡＤコンバータに
供給する。 手順３ 手順２の状態において２個のＡＤコンバータの
間のオフセットおよびゲインが等しくなる様に補正す
る。
【００１３】手順４ 手順３におけるオフセットおよび
ゲインの補正の終了後、内蔵する信号発生器４の信号を
実際にインターリーブ動作により測定し、この測定結果
をＦＦＴ解析してみる。ＦＦＴ解析してみた結果発生す
る手順３の時点において出現するスプリアスは、この時
点においての１）およびの２）の原因は既に解消さ
れているところから、の３）に起因して発生したスプ
リアスであるものとすることができるので、上述した通
りのの特徴に基づいてサンプリングタイミングをオン
ライン調整することによりスプリアス成分を最小にする
補正をする。
ゲインの補正の終了後、内蔵する信号発生器４の信号を
実際にインターリーブ動作により測定し、この測定結果
をＦＦＴ解析してみる。ＦＦＴ解析してみた結果発生す
る手順３の時点において出現するスプリアスは、この時
点においての１）およびの２）の原因は既に解消さ
れているところから、の３）に起因して発生したスプ
リアスであるものとすることができるので、上述した通
りのの特徴に基づいてサンプリングタイミングをオン
ライン調整することによりスプリアス成分を最小にする
補正をする。
【００１４】手順５ 測定プログラムに復帰する。
【００１５】
【発明の効果】以上の通りであって、インターリーブ方
式を採用した高速ＡＤコンバータは、手順１ないし手順
５の行程を実行することにより、次の補正が実施される
までの間、手順２により与えられた条件のもとで最適化
されていることになる。ここにいて、スプリアスは最小
であって測定のダイナミックレンジは向上する。
式を採用した高速ＡＤコンバータは、手順１ないし手順
５の行程を実行することにより、次の補正が実施される
までの間、手順２により与えられた条件のもとで最適化
されていることになる。ここにいて、スプリアスは最小
であって測定のダイナミックレンジは向上する。
【図１】この発明の実施例を示す図。
【図２】従来例を示す図。
２ ＡＤコンバータ ３ ＡＤコンバータ ４ 信号発生器 ５ ディジタル信号処理回路
Claims (1)
- 【請求項１】 インターリーブ方式を採用したＡＤコン
バータを使用する測定プログラムに補正プログラムを組
み込み、測定プログラム中において補正する信号周波数
とサンプリング周波数とを指定してこの補正プログラム
を呼び出し、 補正プログラム中において、内蔵する信号発生器および
サンプリングクロック発生器により指定された信号を発
生し、これらの信号を２個のＡＤコンバータに供給し、 この状態において２個のＡＤコンバータの間のオフセッ
トおよびゲインが等しくなる様に補正し、 オフセットおよびゲインの補正の終了後、信号発生器の
信号を実際にインターリーブ動作により測定し、この測
定結果をＦＦＴ解析し、解析の結果出現するスプリアス
成分をサンプリングタイミングをオンライン調整するこ
とにより最小に補正し、 測定プログラムに復帰する、 インターリーブ方式を採用したＡＤコンバータの補正方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29887192A JPH06152410A (ja) | 1992-11-09 | 1992-11-09 | インターリーブ方式を採用したアナログディジタルコンバータの補正方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29887192A JPH06152410A (ja) | 1992-11-09 | 1992-11-09 | インターリーブ方式を採用したアナログディジタルコンバータの補正方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06152410A true JPH06152410A (ja) | 1994-05-31 |
Family
ID=17865270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29887192A Withdrawn JPH06152410A (ja) | 1992-11-09 | 1992-11-09 | インターリーブ方式を採用したアナログディジタルコンバータの補正方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06152410A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0866563A2 (de) * | 1997-03-20 | 1998-09-23 | Philips Patentverwaltung GmbH | Verfahren und Anordnung zur Analog-/Digital-Umsetzung eines Bildsignals |
| JP2000341123A (ja) * | 1999-03-24 | 2000-12-08 | Advantest Corp | Ａ／ｄ変換装置およびキャリブレーション装置 |
| FR2863421A1 (fr) * | 2003-12-05 | 2005-06-10 | Thales Sa | Procede de generation d'un signal numerique representatif des erreurs d'appariement d'un systeme de conversion analogique numerique a entrelacement temporel |
| WO2006075505A1 (ja) * | 2005-01-11 | 2006-07-20 | Anritsu Corporation | 改良された時間インタリーブ方式のアナログ－デジタル変換装置及びそれを用いる高速信号処理システム |
| JP2008147922A (ja) * | 2006-12-08 | 2008-06-26 | Anritsu Corp | Ａ／ｄ変換装置 |
| JP2009077450A (ja) * | 2009-01-14 | 2009-04-09 | Advantest Corp | 信号処理装置およびその装置を用いた半導体デバイス試験装置 |
| JP2012015615A (ja) * | 2010-06-29 | 2012-01-19 | Tohoku Univ | アナログ・ディジタル変換装置 |
| JP2012088308A (ja) * | 2010-10-15 | 2012-05-10 | Tektronix Inc | インターリーブ・デジタイザ・チャネルの校正方法 |
| JP2014180064A (ja) * | 2014-07-04 | 2014-09-25 | Tohoku Univ | アナログ・ディジタル変換装置 |
| JP2015169659A (ja) * | 2014-03-04 | 2015-09-28 | テクトロニクス・インコーポレイテッドＴｅｋｔｒｏｎｉｘ，Ｉｎｃ． | 試験測定装置及び補償値決定方法 |
-
1992
- 1992-11-09 JP JP29887192A patent/JPH06152410A/ja not_active Withdrawn
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0866563A3 (de) * | 1997-03-20 | 2001-10-04 | Philips Patentverwaltung GmbH | Verfahren und Anordnung zur Analog-/Digital-Umsetzung eines Bildsignals |
| EP0866563A2 (de) * | 1997-03-20 | 1998-09-23 | Philips Patentverwaltung GmbH | Verfahren und Anordnung zur Analog-/Digital-Umsetzung eines Bildsignals |
| JP2000341123A (ja) * | 1999-03-24 | 2000-12-08 | Advantest Corp | Ａ／ｄ変換装置およびキャリブレーション装置 |
| DE10015384B4 (de) * | 1999-03-24 | 2004-02-12 | Advantest Corp. | A/D-Umwandlungsvorrichtung, Eicheinheit und Verfahren hierfür |
| CN100397785C (zh) * | 1999-03-24 | 2008-06-25 | 株式会社爱德万测试 | A-d转换装置和校准单元 |
| US7425908B2 (en) | 2003-12-05 | 2008-09-16 | Thales | Method of generating a digital signal that is representative of match errors in an analog digital conversion system with the time interleaving, and an analog digital converter with time interleaving using same |
| FR2863421A1 (fr) * | 2003-12-05 | 2005-06-10 | Thales Sa | Procede de generation d'un signal numerique representatif des erreurs d'appariement d'un systeme de conversion analogique numerique a entrelacement temporel |
| WO2005055430A1 (fr) * | 2003-12-05 | 2005-06-16 | Thales | Procede de generation d'un signal numerique representatif des erreurs d'appariement d'un systeme de conversion analogique numerique a entrelacement temporel, et un convertisseur analogique numerique a entrelacement temporel l'utilisant |
| WO2006075505A1 (ja) * | 2005-01-11 | 2006-07-20 | Anritsu Corporation | 改良された時間インタリーブ方式のアナログ－デジタル変換装置及びそれを用いる高速信号処理システム |
| US7394415B2 (en) | 2005-01-11 | 2008-07-01 | Anritsu Corporation | Time-interleaved analog-to-digital converter and high speed signal processing system using the same |
| JP2008147922A (ja) * | 2006-12-08 | 2008-06-26 | Anritsu Corp | Ａ／ｄ変換装置 |
| JP2009077450A (ja) * | 2009-01-14 | 2009-04-09 | Advantest Corp | 信号処理装置およびその装置を用いた半導体デバイス試験装置 |
| JP4635091B2 (ja) * | 2009-01-14 | 2011-02-16 | 株式会社アドバンテスト | 信号処理装置およびその装置を用いた半導体デバイス試験装置 |
| JP2012015615A (ja) * | 2010-06-29 | 2012-01-19 | Tohoku Univ | アナログ・ディジタル変換装置 |
| JP2012088308A (ja) * | 2010-10-15 | 2012-05-10 | Tektronix Inc | インターリーブ・デジタイザ・チャネルの校正方法 |
| JP2015169659A (ja) * | 2014-03-04 | 2015-09-28 | テクトロニクス・インコーポレイテッドＴｅｋｔｒｏｎｉｘ，Ｉｎｃ． | 試験測定装置及び補償値決定方法 |
| JP2014180064A (ja) * | 2014-07-04 | 2014-09-25 | Tohoku Univ | アナログ・ディジタル変換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7161514B2 (en) | Calibration method for interleaving an A/D converter | |
| US4890107A (en) | Analogue-to-digital converter | |
| US6900750B1 (en) | Signal conditioning system with adjustable gain and offset mismatches | |
| US20060195301A1 (en) | Method and apparatus for artifact signal reduction in systems of mismatched interleaved digitizers | |
| US6700366B2 (en) | Very fast swept spectrum analyzer | |
| JPH06152410A (ja) | インターリーブ方式を採用したアナログディジタルコンバータの補正方法 | |
| US20060238397A1 (en) | Time-interleaved signal converter systems with reduced timing skews | |
| WO1999043087A3 (en) | Apparatus and method for the clocking of digital and analog circuits on a common substrate to reduce noise | |
| JPH11122107A (ja) | 入力利得が選択可能なａ／ｄコンバータ回路 | |
| US9748967B1 (en) | Periodic signal averaging with a time interleaving analog to digital converter | |
| US5867410A (en) | Time correction for digital filters in transient measurments | |
| US7425908B2 (en) | Method of generating a digital signal that is representative of match errors in an analog digital conversion system with the time interleaving, and an analog digital converter with time interleaving using same | |
| JPH10303749A (ja) | アナログ信号のアナログ−デジタル変換のための方法および配置 | |
| CN114531154A (zh) | 时间交织采样系统及滤波器构建方法 | |
| JP2652184B2 (ja) | ディジタル保護継電器 | |
| US5586149A (en) | Interference dependent adaptive phase clock controller | |
| JP5458806B2 (ja) | Ａ／ｄ変換装置 | |
| KR20010021355A (ko) | 결합 신호간 상대 위상, 상대 이득 및 상대 위상 또는이득의 조절 방법 | |
| Huiqing et al. | Adaptive digital calibration of timing mismatch for TIADCs using correlation | |
| JPH05218867A (ja) | ２個のアナログ・ディジタル・コンバータをインターリーブ動作させる高速波形ディジタイザ | |
| US7729461B2 (en) | System and method of signal processing | |
| JP3414426B2 (ja) | 騒音制御装置 | |
| JP2732200B2 (ja) | 歪補償増幅回路の補償最適化方法 | |
| JP2817100B2 (ja) | Ａ／ｄ変換器 | |
| Luengo-Garcia et al. | Simultaneous sampling by digital phase correction |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000201 |