DE10015384B4 - A/D-Umwandlungsvorrichtung, Eicheinheit und Verfahren hierfür - Google Patents

A/D-Umwandlungsvorrichtung, Eicheinheit und Verfahren hierfür Download PDF

Info

Publication number
DE10015384B4
DE10015384B4 DE10015384A DE10015384A DE10015384B4 DE 10015384 B4 DE10015384 B4 DE 10015384B4 DE 10015384 A DE10015384 A DE 10015384A DE 10015384 A DE10015384 A DE 10015384A DE 10015384 B4 DE10015384 B4 DE 10015384B4
Authority
DE
Germany
Prior art keywords
signal
converter
sampling
converters
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10015384A
Other languages
English (en)
Other versions
DE10015384A1 (de
Inventor
Masayuki Kawabata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of DE10015384A1 publication Critical patent/DE10015384A1/de
Application granted granted Critical
Publication of DE10015384B4 publication Critical patent/DE10015384B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
    • H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

Analog/Digital(A/D)-Umwandlungsvorrichtung, welche ein von einer zu prüfenden Halbleitervorrichtung ausgegebenes analoges Signal abtastet, um ein digitales Signal zu erzeugen, mit einem Analogsignal-Eingangsbereich (10), welcher das analoge Signal aufnimmt, und mehreren Analog/Digital-Wandlern (12), welche das an dem Analogsignal-Eingangsbereich eingegebene analoge Signal abtasten und das analoge Signal in das digitale Signal umwandeln,
gekennzeichnet durch
einen Abtasttaktsignal-Generator (14), welcher entweder ein synchrones Abtasttaktsignal zur Verwendung bei einem Durchschnittswertbildungsprozess, um die Abtastoperation der mehreren A/D-Wandler in einer synchronisierten Weise durchzuführen oder ein abwechselndes Abtasttaktsignal zur Verwendung bei einem Verschachtelungsprozess, um die Abtastoperation der mehreren A/D-Wandler abwechselnd durchzuführen, liefert,
eine Durchschnittswertbildungs-Verarbeitungseinheit (18b), welche den Durchschnittswertbildungsprozess bei dem von den den Abtastvorgang durchführenden A/D-Wandlern ausgegebenen digitalen Signal auf der Grundlage des Abtasttaktsignals durchführt, und
eine Verschachtelungs-Verarbeitungseinheit (18a), welche das von den die Abtastoperation durchführenden A/D-Wandlern ausgegebene digitale Signal auf der Grundlage des abwechselnden Abtasttaktsignals verschachtelt.

Description

  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtungs-Prüfvorrichtung und insbesondere auf einen A/D-Wandler und eine Eicheinheit, die in der Halbleitervorrichtungs-Prüfvorrichtung enthalten sind.
  • 1 ist ein Blockschaltbild, das eine typische A/D-Umwandlungsvorrichtung 101 zeigt, welche ein analoges Signal in ein digitales Signal umwandelt. Die A/D-Umwandlungsvorrichtung 101 besteht aus einem Analogsignal-Eingangsbereich 11, A/D-Wandlern 13a und 13b, einem Abtasttaktsignal-Generator 15, einem Bezugstaktsignal-Generator 17, einer Verzögerungsschaltung 24 und einer Verschachtelungs-Verarbeitungseinheit 19. Die Verschachtelungs-Verarbeitungseinheit 19 enthält einen Multiplexer 29 und eine Speichereinheit 21.
  • Ein analoges Signal 50 wird in dem Analogsignal-Eingangsbereich 11 eingegeben. Das eingegebene analoge Signal 50 wird von dem A/D-Wandlern 13a und 13b abgetastet, welche eine abwechselnde Abtastung an diesem durchführen, um in ein digitales Signal umgewandelt zu werden. Die abwechselnd von den A/D-Wandlern 13a und 13b ausgegebenen digitalen Signale werden durch den Multiplexer 29 in eine aufeinander folgende Reihenfolge gebracht, um in der Speichereinheit 21 gespeichert zu werden.
  • Auf der Grundlage eines Bezugstaktsignals 54 erzeugt der Abtasttaktsignal-Generator 15 Abtasttaktsignale 56a und 56b, welche abwechselnd die Abtastoperation der A/D-Wandler 13a und 13b auslösen. Die Verzögerungsschaltung 24 kalibriert die Zeitpunkte der Abtastoperation der A/D-Wandler 13a und 13b, und sie ist in einem Übertragungspfad der von dem Abtasttaktsignal-Generator 15 erzeugten Abtastttaktsignal 56a und 56b angeordnet.
  • 2 zeigt eine bekannte A/D-Umwandlungsvorrichtung 102, welche mit mehreren Analogsignalbereichen ausgerüstet ist. Die A/D-Umwandlungsvorrichtung 102 enthält A/D-Wandler 13a, 13b, 13c und 13d entsprechend den mehreren Analogsignal-Eingangsbereichen 11a, 11b, llc und 11d, einen Bezugstaktsignal-Generator 17 und Speichereinheiten 21a, 21b, 21c und 21d.
  • Analoge Signale 50a, 50b, 50c und 50d werden an den jeweiligen Analogsignal-Eingangsbereichen 11a, 11b, 11c bzw. 11d eingegeben. Die eingegebenen analogen Signale werden durch die jeweiligen A/D-Wandler 13a, 13b, 13c und 13d in digitale Signale umgewandelt. Die umgewandelten digitalen Signale werden in den Speichereinheit 21a, 21b, 21c und 21d gespeichert.
  • 3A ist ein Blockschaltbild, das die Verschachtelungsverarbeitung zeigt. Bei der Verschachtelungsverarbeitung werden Abtastdaten, die von jedem der beiden A/D-Wandler 13a und 13b durch abwechselnde Abtastung erhalten wurden, durch eine Verschachtelungs-Verarbeitungseinheit 19 in eine aufeinander folgende Reihenfolge gebracht. Indem die Verschachtelungsoperation durchgeführt wird, werden Abtastdaten mit einer höheren Abtastrate als der eines einzelnen A/D-Wandlers erhalten. Gemäß 3B werden bei der Verschachtelungsverarbeitung die beiden A/D-Wandler 13a und 13b abwechselnd für den Abtastvorgang ausgelöst, indem den beiden A/D-Wandlern 13a und 13b zwei Abtasttaktsignale 56a und 56b zugeführt werden, deren jeweiligen Phasen gegeneinander versetzt sind.
  • Wie vorstehend erwähnt ist, ist die Verschachtelungsverarbeitung ein Verfahren, durch welches von mehreren A/D-Wandlern ausgegebene digitale Signale in eine Aufeinanderfolge gebracht werden. Bei der Verschachtelungsverarbeitung müssen die Abtastintervalle dieselben sein, wenn jeder A/D-Wandler auf der Grundlage des Abtasttaktsignals die Abtastung durchführt. Jedoch tritt tatsächlich ein Zeitfehler gegenüber dem gewünschten Abtasttakt auf infolge von Eigenschaftsunterschieden zwischen den jeweiligen A/D-Wandlern und solchen zwischen den Übertragungspfaden für das Abtasttaktsignal. Daher ist eine Eichung des Zeitfehlers erforderlich. Wie in 1 gezeigt ist, wird in bekannter Weise der Zeitfehler geeicht, indem ein veränderbares Verzögerungselement in der Mitte des Pfades angeordnet wird, welcher die Abtasttaktsignale 56a und 56b zu den jeweiligen A/D-Wandlern führt.
  • Die in 1 gezeigte bekannte A/D-Umwandlungsvorrichtung 101 führt nur den Verschachtelungsprozess durch, durch welchen die A/D-Wandler 13a und 13b abwechselnd die Abtastung durchführen. Die A/D-Umwandlungsvorrichtung 101 kann keine anderen Prozesse durchführen.
  • Bei der in 2 gezeigten bekannten A/D-Umwandlungsvorrichtung 102 werden die für die Verarbeitung des von jedem Analogsignal-Eingangsbereich eingegebenen analogen Signals verwendeten A/D-Wandler im Voraus fixiert. Darüber hinaus führt die Verzögerungsschaltung eine Eichung des Zeitfehlers durch, wobei die Eichung des Zeitfehlers sehr kompliziert ist. Weiterhin hängt der Bereich, in welchem der Zeitfehler geeicht werden kann, in starkem Maße von dem Leistungsvermögen der Verzögerungsschaltung ab, so daß eine Eichung mit hoher Genauigkeit nicht durchgeführt werden kann.
  • Aus der US 5 537 113 ist eine Analog/Digital-Umwandlungsvorrichtung bekannt, welche zwei parallelgeschaltete Analog/Digital-Wandler aufweist, denen jeweils das analoge Eingangssignal zugeführt wird. Die Abtastung des Eingangssignals durch die beiden A/D-Wandler erfolgt zeitversetzt in der Weise, daß der Abtastzeitpunkt des einen A/D-Wandlers in der Mitte zwischen zwei Abtastzeitpunkten des anderen A/D-Wandlers liegt. Die Ausgangssignale der beiden A/D-Wandler werden einem Multiplexer zugeführt und in diesem miteinander verschachtelt. Aus dieser Druckschrift ist auch eine weitere Analog/Digital-Umwandlungsvorrichtung bekannt, bei der den beiden zeitversetzt getakteten A/D-Wandlern ein Addierer nachgechaltet ist, der die Ausgangssignale der A/D-Wandler addiert. Zusätzlich ist zwischen dem Analogsignaleingang und den beiden A/D-Wandlern ein Umschalter vorgesehen, der in jeder Schaltstellung den Signaleingang mit einem der A/D-Wandler verbindet und im Takt der Signalabtastung durch diese umgeschaltet wird.
  • Aus der US 5 073 777 ist eine A/D-Umwandlungsvorrichtung bekannt, bei welcher mehrere A/D-Wandler mit einem Analogsignaleingang verbunden sind. Der Ausgang jedes A/D-Wandlers ist überein Flip-Flop zu einem Addierer geführt, der die zugeführten Signale addiert und ein digitales Ausgangssignal abgibt. Durch diese Maßnahme erfolgt eine Durchschnittswertbildung des Quantisierungsrauschens.
  • Weiterhin offenbart die DE 38 85 166 T2 eine Vorrichtung zur Digitalisierung eines Analogsignals mit Hilfe mehrerer paralleler A/D-Wandler, welche zeitversetzt arbeiten. Die Zeitversetzung wird dadurch erhalten, dass ein Taktsignal mehrere in Reihe angeordnete Verzögerungsschaltungen mit fester Verzögerungszeit durchläuft. Das ausgangssignal der einzelnen Verzögerungsschaltungen mit fester Verzögerungszeit wird jeweils über eine abgleichbare Verzögerungsschaltung einem einen A/D-Wandler enthaltenden Digitalisierungsgerät zugeleitet. Die abgleichbaren Verzögerungsschaltungen werden benötigt, um Veränderungen der Ansprechzeiten de r Digitalisierungsgeräte aufgrund von Temperatur- und Alterungseinflüsse sowie unterschiedliche Leitungslängen und dergleichen zu kompensieren, damit die Abtastzeitpunkte der einzelnen Digitalisierungsgeräte exakt festgelegt sind.
  • Schließlich zeigt die GB 2 184 620 A eine Analog/Digital-Umwandlungsvorrichtung mit zwei Eingängen für analoge Signale und zwei Analog/Digital-Wandlern, denen gegeneinander versetzte Taktsignale zugeführt werden. Durch eine zwischen den Eingängen und den Analog/Digital-Wandlern vorgesehene Schalteranordnung kann erreicht werden, dass entweder jeder Eingang mit je einem Analog/Digital-Wandler verbunden ist, so dass jedes analoge Signal mit einfacher Taktfrequenz abgetastet wird, oder nur ein Eingang mit beiden Analog/Digital-Wandlern verbunden ist, so dass nur das zugeordnete analoge Signal mit doppelter Taktfrequenz abgetastet wird.
    •
  • Es ist die Aufgabe der vorliegenden Erfindung, eine A/D-Umwandlungsvorrichtung, eine Eicheinheit und eine Halbleitervorrichtungs-Prüfvorrichtung sowie Verfahren hierfür vorzusehen, welche zur Beseitigung wenigstens eines der obigen Nachteile förderlich sind. Diese Aufgabe wird jeweils gelöst durch die Merkmale eines der unabhängigen Ansprüche 1, 6, 10, 14 oder 16. Vorteilhafte Weiterbildungen ergeben sich aus den jeweiligen Unteransprüchen.
  • Gemäß einem Aspekt der vorliegenden Erfindung ist eine Analog/Digital(A/D)-Umwandlungsvorrichtung vorgesehen, welche ein von einer zu prüfenden Halbleitervorrichtung ausgegebenen analoges Signal abtastet, um ein digitales Signal zu erzeugen, mit einem Analogsignal-Eingangsbereich, welcher das analoge Signal aufnimmt, und mehreren Analog/Digital-Wandlern, welche das an dem Analogsignal-Eingangsbereich eingegebene analoge Signal abtasten und das analoge Signal in ein digitales Signal umwandeln, welche weiterhin aufweist: einen Abtasttaktsignal-Generator, welcher entweder ein synchrones Abtasttaktsignal zur Verwendung für einen Durchschnittswertbildungsprozess, um den Abtastvorgang der mehreren A/D-Wandler in synchronisierter Weise durchzuführen, oder ein abwechselndes Abtasttaktsignal zur Verwendung bei einem Verschachtelungsprozess, um die Abtastoperation der mehreren A/D-Wandler abwechselnd durchzuführen, liefert; eine Durchschnittswertbildungs-Verarbeitungseinheit, welche den Durchschnittswertbildungsprozess an dem von den den Abtastvorgang durchführenden A/D-Wandlern ausgegebenen digitalen Signal auf der Grundlage des Abtasttaktsignals durchführt, und eine Verschachtelungs-Verarbeitungseinheit, welche das von den den Abtastvorgang durchführenden A/D-Wandlern ausgegebene digitale Signal auf der Grundlage des abwechselnden Abtasttaktsignals verschachtelt.
  • Die A/D-Umwandlungsvorrichtung kann weiterhin einen Betriebsartbestimmungssingal-Generator aufweisen, der ein Betriebsartbestimmungssignal erzeugt, welches entweder den Durchschnittswertbildungsprozess oder den Verschachtelungsprozess bestimmt, wodurch entweder die Durchschnittswertbildungs-Verarbeitungseinheit oder die Verschachtellungs-Verarbeitungseinheit auf der Grundlage des Betriebsartbestimmungssignals ausgewählt wird.
  • Darüber hinaus kann die A/D-Umwandlungsvorrichtung weiterhin einen Bezugstaktsignal-Generator aufweisen, welcher ein Bezugstaktsignal erzeugt, wobei der Abtasttaktsignal-Generator die mit dem Bezugstaktsignal synchronisierten synchronen Abtasttaktsignale zu den jeweiligen A/D-Wandlern für den Fall liefert, dass der Durchschnittswertbildungsprozess durch das Betriebsartbestimmungssignal bestimmt ist, während der Abtasttaktsignal-Generator die abwechselnden Abtasttaktsignale mit jeweils einander unterschiedlicher Phase zu den jeweiligen A/D-Wandlern für den Fall liefert, dass der Verschachtelungsprozess durch das Betriebsartbestimmungssignal bestimmt ist.
  • Darüber hinaus kann die A/D-Umwandlungsvorrichtung weiterhin mehrere Speichereinheiten aufweisen, welche die von den jeweiligen A/D-Wandlern ausgegebenen digitalen Signale speichern, wobei die Durchschnittswertbildungs-Verarbeitungseinheit und die Verschachtelungs-Verarbeitungseinheit den Durchschnittswertbildungsprozess bzw. den Verschachtelungsprozess auf der Grundlage der in den mehreren Speichereinheiten gespeicherten digitalen Signale durchführen.
  • Unter der Annahme, dass ein erster A/D-Wandler und ein zweiter A/D-Wandler vorgesehen sind, kann die A/D-Umwandlungsvorrichtung weiterhin aufweisen: Eine Fehlerberechnungseinheit, die einen Zeitfehler berechnet, welche eine zeitliche Versetzung zwischen einem vorbestimmten Zeitpunkt, der durch den zweiten A/D-Wandler abgetastet wird, gegenüber dem, der durch den ersten A/D-Wandler abgetastet wird, und einem tatsächlichen von dem zweiten A/D-Wandler abgetasteten Zeitpunkt darstellt; eine Fehlereichwert-Berechnungseinheit, welche einen Zeitfehler-Eichwert zur Verwendung bei der Berechnung der Eichung des Zeitfehlers des zweiten A/D-Wandlers berechnet auf der Grundlage des von der Fehlerberechnungseinheit berechneten Zeitfehlers; eine Leseeinheit, welche die digitalen Signale aus den Speichereinheiten liest, die die durch Abtasten eines gemessenen Signals, das das zu messende analoge Signal ist, erhaltenen digitalen Signale speichern; und eine Fehlereicheinheit, welche einen Eichvorgang bei dem Zeitfehler durchführt, der in dem zweiten A/D-Wandler für den Fall der Abtastung des gemessenen Signals bewirkt wird, auf der Grundlage der von der Leseeinheit aus den Speichereinheiten ausgelesenen digitalen Signale und des durch die Fehlereichwert-Berechnungseinheit berechneten Zeitfehler-Eichwertes.
  • Gemäß einem anderen Aspekt der vorliegenden Erfindung ist eine Analog/Digital-Umwandlungsvorrichtung vorgesehen, welche aufweist: einen Analogsignal-Eingangsbereich, welcher das analoge Signal aufnimmt; einen Addierer, welcher das von dem ersten A/D-Wandler, der das analaoge Signal abtastet, so dass es in das digitale Signal umgewandelt wird, ausgegebene digitale Signal und das von dem zweiten A/D-Wandler, d.er das analoge Signal synchron zum ersten A/D-Wandler abtastet, so dass es in das digitale Signal umgewandelt wird, ausgegebene digitale Signal addiert; einen Multiplexer, welcher abwechselnd das von dem ersten A/D-Wandler ausgegebene digitale Signal und das von dem zweiten A/D-Wandler ausgegebene digitale Signal aufnimmt, so dass diese aufeinander folgend ausgegeben werden; und eine Auswahlvorrichtung, welche entweder einen Ausgangswert des Addierers oder einen Ausgangswert des Multiplexers auswählt.
  • Gemäß noch einer weiteren bevorzugten ausführungsform ist eine Analogsignal-Verteilungsvorrichtung vorgesehen, welche die Verteilung des an dem Analogsignal-Eingangsbereich eingegebenen analogen Signals zu einem einzelnen oder zu mehreren der Analog/Digital-Wandler in Abhängigkeit davon, wie das analoge in das digitale Signal umgewandelt wird, aufrecht erhält.
  • Darüber hinaus ist es auch bevorzugt, dass mehrere A/D-Wandler für die jeweilige Anzahl der entsprechenden mehreren Analogsignal-Eingangsbereiche vorgesehen sind, und dass das von dem einzelnen Analogsignal-Eingabebereich eingegebene analoge Signal zu mehreren A/D-Wandlern verteilt wird.
  • Darüber hinaus kann die A/D-Umwandlungsvorrichtung einen Verteilungssteuersignal-Generator aufweisen, welcher ein Verteilungssteuersignal zu der Analogsignal-Verteilungsvorrichtung liefert, das bestimmt, dass das analoge Signal zu einem oder zu mehreren der A/D-Wandler verteilt wird, auf der Grundlage eines durch das Betriebsartbestimmungssignal bestimmten Prozesses.
  • Gemäß noch einem anderen Aspekt der vorliegenden Erfindung ist eine Eichvorrichtung vorgesehen, welche einen Fehler eicht, der zwischen einem ersten A/D-Wandler, der eine von einer Halbleitervorrichtung ausgegebenes analoges Signal abtastet, um es in ein digitales Signal umzuwandeln, und einem zweiten A/D-Wandler, der das analoge Signal abtastet, um es in ein digitales Signal umzuwandeln, auftritt, welche Eichvorrichtung aufweist: eine Fehlerberechnungseinheit, die einen Zeitfehler berechnet, der eine zeitliche Versetzung zwischen einem vorbestimmten Zeitpunkt für die Abtastung durch den zweiten A/D-Wandler gegenüber dem für die Abtastung durch den ersten A/D-Wandler, und einem durch den zweiten A/D-Wandler tatsächlich verwendeten Zeitpunkt für die Abtastung darstellt, auf der Grundlage von Abtastdaten, die durch Abtasten eines Prüfsignals zur Verwendung bei der Be rechnung des Zeitfehlers erhalten wurden, berechnet; eine Fehlereichwert-Berechnungseinheit, welche einen Zeitfehler-Eichwert zur Verwendung bei der Berechnung der Eichung des Zeitfehlers des zweiten A/D-Wandlers auf der Grundlage des von der Fehlerberechnungseinheit berechneten Zeitfehlers berechnet; eine Leseeinheit, welche die digitalen Signale aus einer Speichereinheit liest, die die durch Abtasten eines gemessenen Signals, das das zu messende analoge Signal ist, erhaltenen Abtastdaten speichert; und eine Fehlereicheinheit, die durch Transformation den Zeitfehlereichwert zu den von dem zweiten A/D-Wandler abgetasteten und von der Leseeinheit aus der Speichereinheit gelesenen Abtastdaten hinzufügt.
  • Bei der Eichvorrichtung ist es wünschenswert, dass die Fehlereicheinheit eine diskrete Fourier-Transformation bei den von der Leseeinheit aus der Speichereinheit ausgelesenen Abtastdaten des gemessenen Signals durchführt und den Zeitfehler auf der Grundlage eines durch die diskrete Fourier-Transformation erhaltenen Wertes und des Zeitfehler-Eichwertes eicht.
  • Darüber hinaus ist es bevorzugt, dass die Fehlerberechnungseinheit eine Verstärkung und eine Versetzung des ersten und des zweiten A/D-Wandlers berechnet und die Fehlereichwert-Berechnungseinheit enthält• eine Verstärkungseichwert-Berechnungseinheit, welche einen Verstärkungseichwert des ersten und des zweiten A/D- Wandlers berechnet; und eine Versetzungseichwert-Berechnungseinheit, welche einen Versetzungseichwert des ersten und des zweiten A/D-Wandlers berechnet, und die Fehlereicheinheit enthält eine Verstärkungs/Versetzungs-Eicheinheit, welche die Verstärkung und die Versetzung des ersten und des zweiten A/D-Wandlers auf der Grundlage der von der Leseeinheit aus der Speichereinheit gelesenen Abtastdaten des gemessenen Signals, des Verstärkungseichwertes und des Versetzungseichwertes eicht.
  • Bei der Eichvorrichtung ist es bevorzugt, dass die Verstärkungs/Versetzungs-Eicheinheit einen Eichvorgang derart durchführt, dass der Verstärkungseichwert mit dem Abtastwert des von dem zweiten A/D-Wandler abgetasteten gemessenen Signals multipliziert und dann der Versetzungseichwert addiert wird.
  • Gemäß noch einem anderen Aspekt der vorliegenden Erfindung ist ein Verfahren zum Eichen eines Fehlers, der zwischen einem ersten A/D-Wandler, der ein analoges Signal abtastet, damit es in ein digitales Signal umgewandelt wird, und einem zweiten A/D-Wandler, welcher das analoge Signal abtastet, damit es in ein digitales Signal umgewandelt wird, auftritt, vorgesehen, welches Fehlereichverfahren aufweist: Berechnen eines Zeitfehlers, welcher eine zeitliche Versetzung zwischen einem vorbestimmten Zeitpunkt, der durch den zweiten A/D-Wandler abgetastet wurde, gegenüber dem durch den ersten A/D-Wandler abgetasteten, und einem tatsächlichen von dem zweiten A/D-Wandler abgetasteten Zeitpunkt darstellt; Berechnen eines Zeitfehler-Eichwertes zur Verwendung bei der Berechnung der Eichung des Zeitfehlers auf der Grundlage des Zeitfehlers; und Eichen des Zeitfehlers in den durch den zweiten A/D-Wandler abgetasteten Abtastdaten, indem durch Transformation den Abtastdaten der Zeitfehlereichwert hinzugefügt wird.
  • Darüber hinaus weist das Verfahren weiterhin auf: Berechnen einer Verstärkung und einer Versetzung des ersten und des zweiten A/D-Wandlers; Berechnen eines Verstärkungseichwertes und eines Versetzungseichwertes zur Verwendung bei der Berechnung der Eichung er Verstärkung und der Versetzung, auf der Grundlage der Berechnung der Verstärkung und der Versetzung; und Eichen der Verstärkung und der Versetzung des ersten und des zweiten A/D-Wandlers auf der Grundlage der durch Abtasten des zu messenden Signals erhaltenen Abtastdaten, des Verstärkungseichwertes und des Versetzungseichwertes.
  • Gemäß noch einem anderen Aspekt der vorliegenden Erfindung ist eine Halbleitervorrichtungs-Prüfvorrichtung zum Prüfen einer Halbleitervorrichtung, welche ein analoges Signal ausgibt vorgesehen, welche aufweist: einen Mustergenerator, der ein Halbleitervorrichtungs-Eingangssignal zum Prüfen der Halbleitervorrichtung erzeugt; eine Funktionsplatte, welche das von dem Mustergenerator ausgegebene Halbleitervorrichtungs-Eingangssignal zu der Halbleitervorrichtung liefert; einen Analogsignal-Eingangsbereich, welcher das von der Halbleitervorrichtung ausgegebene analoge Signal aufnimmt, mehrere Analog/Digital-Wandler, welche eine Abtastoperation an dem bei dem Analogsignal-Eingangsbereich eingegebenen analogen Signal durchführen und das analoge Signal in ein digitales Signal umwandeln; einen Abtasttaktsignal-Generator, welcher entweder ein synchrones Abtasttaktsignal zur Verwendung bei einem Durchschnittswert-Bildungsprozess, so. daß die mehreren A/D-Wandler in einer synchronisierten Weise abtasten, oder abwechselnde Abtasttaktsignale zur Verwendung bei einem Verschachtelungsprozess, so daß die mehreren A/D-Wandler abwechselnd abtasten, liefert; eine Durchschnittswertbildungs-Verarbeitungseinheit, welche den Durchschnittswertbildungsprozess an den von den abtastenden A/D-Wandlern ausgegebenen digitalen Signalen auf der Grundlage des synchronen Abtasttaktsignals durchführt; und eine Verschachtelungs-Verarbeitungseinheit, welche die von den abtastenden A/D-Wandlern ausgegebenen digitalen Signale auf der Grundlage des abwechselnden Abtasttaktsignals durchführt.
  • Darüber hinaus kann die Halbleitervorrichtungs-Prüfvorrichtung, unter der Annahme, daß die mehreren A/D-Wandler einen ersten A/D-Wandler und einen zweiten A/D-Wandler enthalten, weiterhin aufweisen: eine Fehlerberechnungseinheit, welche einen Zeitfehler berechnet, der eine zeitliche Versetzung zwischen einem vorbestimmten Zeitpunkt, der durch den zweiten A/D-Wandler abgetastet wurden gegen den durch den ersten A/D-Wandler abgetasteten und einem tatsächlichen durch den zweiten A/D-Wandler abgetasteten Zeitpunkt darstellt; eine Fehlereichwert-Berechnungseinheit, welche einen Zeitfehler-Eichwert zur Verwendung bei der Berechnung der Eichung des Zeitfehlers des zweiten A/D-Wandlers auf der Grundlage des von der Fehlerberechnungseinheit berechneten Zeitfehlers berechnet; eine mit der Fehlerberechnungseinheit verbundene Leseeinheit, welche die digitalen Signale aus einer Speichereinheit liest, die die durch Abtasten eines gemessenen Signals, das das zu messende analoge Signal ist, erhaltenen digitalen Signale speichert; und eine Fehlereicheinheit, welche einen Eichvorgang an dem in dem zweiten A/D-Wandler in dem Falle der Abtastung des gemessenen Signals bewirkten Zeitfehler durchführt auf der Grundlage der aus der Speichereinheit gelesenen Abtastdaten und des von der Fehle reichwert-Berechnungseinheit berechneten Zeitfehler-Eichwertes.
    •
  • Die Erfindung wird im Folgenden anhand von in den Figuren dargestellten Ausführungsbeispielen näher erläutert. Es zeigen:
  • 1 ein Blockschaltbild, das einen typischen A/D-Wandler darstellt, welcher ein analoges Signal in ein digitales Signal umwandelt,
  • 2 eine mit mehreren Analogsignalbereichen ausgestattete A/D-Umwandlungsvorrichtung,
  • 3 ein Diagramm, das die Verschachtelungsverarbeitung zeigt,
  • 4 ein Blockschaltbild, das eine A/D-Umwandlungsvorrichtung gemäß dem ersten Ausführungsbeispiel wiedergibt,
  • 5 ein Blockschaltbild, welches ein Ausführungsbeispiel des Abtasttaktsignal-Generators wiedergibt,
  • 6A ein Zeitdiagramm des Abtasttaktsignals zur Verwendung bei dem Durchschnittswertbildungsprozess, das von dem in 5 gezeigten Abtasttaktsignal-Generator ausgegeben wird,
  • 6B ein Zeitdiagramm des Abtasttaktsignals zur Verwendung bei dem Verschachtelungsprozess, das von dem in 5 gezeigten Signalgenerator ausgegeben wird,
  • 7 ein anderes Ausführungsbeispiel, bei welchem die A/D-Umwandlungsvorrichtung einen Analogsignal-Eingabebereich, A/D-Wandler, einen Abtasttaktsignal-Generator, einen Bezugstaktsignal-Generator, eine Speichereinheit, einen Betriebsartbestimmungssignal-Generator, einen Addierer, einen Multiplexer und eine Auswahlvorrichtung aufweist,
  • 8 ein Blockschaltbild einer A/D-Umwandlungsvorrichtung gemäß dem zweiten Ausführungsbeispiel,
  • 9 ein Blockschaltbild eines Ausführungsbeispiels der Analogsignal-Verteilungsvorrichtung,
  • 10A ein Verteilungsverfahren zum Verteilen des analogen Signals zu dem A/D-Wandler in einer 1-1-Weise,
  • 10B ein Verfahren zum Verteilen des analogen Signals zu dem A/D-Wandlers in einer 1-4-Weise,
  • 10C ein anderes bevorzugtes Ausführungsbeispiel, bei dem eine 1-2-Verteilung angewendet wird,
  • 11A ein Zeitdiagramm des Abtasttaktsignals zur Verwendung bei dem Durchschnittswertbildungsprozess, das von dem Abtasttaktsignal-Generator ausgegeben wird,
  • 11B ein Zeitdiagramm des Abtasttaktsignals zur Verwendung bei dem Verschachtelungsprozess, das von dem Abtasttaktsignal-Generator aus gegeben wird,
  • 12 eine Darstellung des Zeitfehlers der Abtastzeitpunkte, der zwischen zwei A/D-Wandlern, welche den ersten A/D-Wandler und den zweiten A/D-Wandler darstellen, bewirkt wird,
  • 13 eine A/D-Umwandlungsvorrichtung gemäß dem dritten Ausführungsbeispiel,
  • 14 eine detaillierte Struktur einer Eicheinheit,
  • 15 eine Halbleitervorrichtungs-Prüfvorrichtung, die eine ein Analogsignal ausgebende Halbleitervorrichtung prüft, gemäß dem vierten Ausführungsbeispiel, und
  • 16 eine Halbleitervorrichtungs-Prüfvorrichtung, welche mehrere ein analoges Signal ausgebende Halbleitervorrichtungen prüft, gemäß dem fünften Ausführungsbeispiel.
  • 4 ist ein Blockschaltbild, welches eine A/D-Umwandlungsvorrichtung 100 gemäß dem ersten Ausführungsbeispiel zeigt. Die A/D-Umwandlungsvorrichtung 100 weist auf: einen Eingangssignal-Eingabebereich, A/D-Wandler 12a und 12b, einen Abtasttaktsignal-Generator 14, einen Bezugstaktsignal-Generator 16, eine Verarbeitungseinheit 18, Speichereinheiten 20a, 20b, und einen Betriebsartbestimmungssignal-Generator 22. Die Verarbeitungseinheit 18 weist eine Verschachtelungs-Verarbeitungseinheit 18a und eine Durchschnittswertbildungs-Verarbeitungseinheit 18b auf.
  • Gemäß dem vorliegenden Ausführungsbeispiel führt die Verschachtelungs-Verarbeitungseinheit 18a in der Verarbeitungseinheit 18 den Verschachtelungsprozess durch, in welchem die durch die abwechselnde Abtastung in den beiden A/D-Wandlern 12a und 12b erhaltenen Abtastdaten in eine abwechselnde Reihenfolge gebracht werden. Als ein Ergebnis der Verschachtelungsverarbeitung kann die A/D-Umwandlungsvorrichtung 100 Abtastdaten eines einzigen A/D-Wandlers 12a oder 12b erhalten, die äquivalent zu denen sind, die durch eine doppelte Abtastrate erhalten werden.
  • Die Durchschnittswertbildungs-Verarbeitungseinheit 18b führt einen Prozess durch, um den Durchschnittswert der durch die gleichzeitig von den beiden A/D-Wandlern 12a und 12b durchgeführten Abtastoperationen erhaltenen Abtastdaten zu bilden. Als ein Ergebnis dieses Durchschnittswertbildungsprozesses kann eine Auflösung erhalten werden, die das doppelte der Quantisierungsauflösung eines einzelnen A/D-Wandlers 12a oder 12b ist. Wenn beispielsweise die Abtastoperationen unter Verwendung von zwei A/D-Wandlern, deren Quantisierungsauflösung 10 Bits beträgt (Bereich: – 512 bis +511), gleichzeitig durchgeführt werden, ergibt die Summierung der von den jeweiligen A/D-Wandlern ausgegebenen digitale Signale Daten von – 1024 bis +1023, so dass eine Auflösung von angenähert 11 Bits erhalten werden kann. Wenn ein analoges Signal mit den Amplituden von –1024 bis +1023 abgetastet wird, beträgt die Quantisierungsauflösung für einen einzelnen A/D-Wandler von 10 Bits 1 mV, während die Quantisierungsauflösung für zwei A/D-Wandler mit jeweils 10 Bits 0,5 mV beträgt.
  • Der Durchschnittswertbildungsprozess kann die Annahme des Medianwertes, des mittleren Wertes und des durch schnittlichen Wertes enthalten, und oft wird die sogenannte Durchschnittsannahme der Daten angewendet.
  • Der Betriebsartbestimmungssignal-Generator 22 erzeugt ein Betriebsartbestimmungssignal 58, welches jedes wesentliche Element der A/D-Umwandlungsvorrichtung 100 bestimmt, um entweder im Durchschnittswertbildungs-Verarbeitungsbetrieb oder im Verschachtelungs-Verarbeitungsbetrieb zu arbeiten. Das Betriebsartbestimmungssignal 58 wird zu der Verarbeitungseinheit 18 und zu dem Abtasttaktsignal-Generator 14 geliefert. In der Verarbeitungseinheit 18 wird auf der Grundlage des Betriebsartbestimmungssignals 58 entweder die Verschachtelungs-Verarbeitungseinheit 18a oder die Durchschnittswertbildungs-Verarbeitungseinheit 18b ausgewählt.
  • Darüber hinaus erzeugt der Abtasttaktsignal-Generator 14 ein Abtasttaktsignal, das zum Betrieb jedes A/D-Wandlers 12a oder 12b erforderlich ist, auf der Grundlage des von dem Bezugstaktsignal-Generator 16 gelieferten Bezugstaktsignals 54 und des von dem Betriebsartbestimmungssignal-Generator 22 gelieferten Betriebsartbestimmungssignals 58. Wenn das Betriebsartbestimmungssignal 58 ein den Durchschnittswertbildungs-Verarbeitungsbetrieb bestimmendes Signal ist, liefert der Abtasttaktsignal-Generator 14 zu jedem der A/D-Wandler 12a und 12b ein Abtasttaktsignal zur Verwendung bei dem Durchschnittswertbildungsprozess, so daß beide A/D-Wandler 12a und 12b die Abtastoperation gleichzeitig durchführen.
  • Wenn das Betriebsartbestimmungssignal 58 ein Signal ist, das den Verschachtelungs-Verarbeitungsbetrieb bestimmt, liefert der Abtasttaktsignal-Generator 14 zu jedem der A/D-Wandler 12a und 12b ein Abtasttakt signal zur Verwendung bei dem Verschachtelungsprozess, so daß die A/D-Wandler 12a und 12b die Abtastoperation abwechselnd durchführen.
  • Das analoge Signal 50 wird von den A/D-Wandlern 12a und 12b abgetastet, welche die Abtastoperation aufgrund der von dem Abtasttaktsignal-Generator 14 erzeugten Abtasttaktsignale durchführen, und die Abtastdaten werden durch die A/D-Wandler 12a und 12b digitalisiert. Wenn der Abtasttaktsignal-Generator 14 das Abtasttaktsignal zur Verwendung bei dem Durchschnittswertbildungsprozess erzeugt, wird das analoge Signal 50 abgetastet, während es mit dem Bezugstaktsignal 50 synchronisiert wird. Wenn der Abtasttaktsignal-Generator 14 das Abtasttaktsignal zur Verwendung bei dem Verschachtelungsprozess erzeugt, wird das analoge Signal 50 abwechselnd abgetastet. Die von dem A/D-Wandlern 12a und 12b digitalisierten Abtastdaten werden in den Speichereinheit 20a bzw. 20b gespeichert.
  • Es ist wünschenswert, daß die Speichereinheit für jeden A/D-Wandler vorgesehen ist. Die in den Speichereinheiten 20a und 20b gespeicherten Abtastdaten werden entweder durch die Verschachtelungs-Verarbeitungseinheit 18a oder die Durchschnittswertbildungs-Verarbeitungseinheit 18b entsprechend der Auswahl durch das Betriebsartbestimmungssignal 58 verarbeitet.
  • Die Verschachtelungs-Verarbeitungseinheit 18a führt den Verschachtelungsprozess durch, durch welchen die Abtastdaten in eine abwechselnde Reihenfolge gebracht werden. Beispielsweise wandelt die Verschachtelungs-Verarbeitungseinheit 18a die in den Speichereinheiten 20a und 20b gespeicherten digitalisierten Abtastdaten in Spannungsdaten um, basierend auf dem Spannungsumwandlungsfaktor, welcher digitale Signale in Spannungsdaten umwandelt, so daß die jeweiligen umgewandelten Spannungsdaten in eine abwechselnde Reihenfolge gebracht werden. Die Durchschnittswertbildungs-Verarbeitungseinheit 18b führt den Durchschnittswertbildungsprozess an den Abtastdaten durch, so daß für diese der Durchschnittswert gebildet wird. Beispielsweise wandelt die Durchschnittswertbildungs-Verarbeitungseinheit 18b die in den Speichereinheiten 20a und 20b gespeicherten digitalisierten Abtastdaten in Spannungsdaten um, basierend auf dem Spannungsumwandlungsfaktor, und addiert dann die einzelnen umgewandelten Spannungsgrößen.
  • 5 ist ein Blockschaltbild, das ein Ausführungsbeispiel des Abtasttaktsignal-Generators 14 zeigt. Bei diesem Ausführungsbeispiel ist das Betriebsartbestimmungssignal 58 ein binäres Signal, welches durch zwei Spannungswerte Hi (logischer Wert "1") und Lo (logischer Wert "0") ausgedrückt wird. Hi bestimmt den Verschachtelungs-Verarbeitungsbetrieb, und L0 bestimmt den Durchschnittswertbildungs-Verarbeitungsbetrieb. Der Abtasttaktsignal-Generator 14 erzeugt jedes der Abtasttaktsignale zur Verwendung bei dem Durchschnittswertbildungsprozess und dem Verschachtelungsprozess auf der Grundlage des Bezugstaktsignals 54.
  • Wenn das Betriebsartbestimmungssignal 58 gleich Hi ist, gibt der Abtasttaktsignal-Generator 14 das Abtasttaktsignal aus, welches die abwechselnde Abtastung durch die A/D-Wandler 12a und 12b bestimmt, auf der Grundlage des von dem Bezugstaktsignal-Generator 16 erzeugten Bezugstaktsignals 54. Wenn das Betriebsartbestimmungssignal 58 gleich Lo ist, gibt der Ab tasttaktsignal-Generator 14 das mit dem Bezugstaktsignal 54 synchronisierte Abtasttaktsignal aus zur Verwendung bei dem Durchschnittswertbildungsprozess, so daß die A/D-Wandler 12a und 12b die Abtastoperation gleichzeitig durchführen, auf der Grundlage einer Phase des von dem Bezugstaktsignal-Generator 16 erzeugten Bezugstaktsignals 54.
  • 6A ist ein Zeitdiagramm des Abtasttaktsignals für die Verwendung bei dem Durchschnittswertbildungsprozess, das von dem in 5 gezeigten Abtasttaktsignal-Generator 14 ausgegeben wird. Wenn das Betriebsartbestimmungssignal 58 gleich Lo ist, wodurch der Durchschnittswertbildungs-Verarbeitungsbetrieb bestimmt wird, werden die Abtasttaktsignale 56a und 56b, die mit dem Bezugstaktsignal 54 synchronisiert sind, ausgegeben. Die A/D-Wandler 12a und 12b führen dann die Abtastoperation auf der Grundlage der Abtasttaktsignale 56a und 56b durch. Die Zeitpunkte dieser Abtastoperation sind mit dem Bezugstaktsignal 54 synchronisiert.
  • 6B ist ein Zeitdiagramm des Abtasttaktsignals zur Verwendung bei dem Verschachtelungsprozess, das von dem in 5 gezeigten Signalgenerator 14 ausgegeben wird. Wen das Betriebsartbestimmungssignal 58 gleich Hi ist, wodurch der Verschachtelungs-Verarbeitungsbetrieb bestimmt wird, wird das Abtasttaktsignal 56a in einer solchen Weise ausgegeben, daß die Frequenz des Bezugstaktsignals 54 halbiert ist, während das Abtasttaktsignal 56b derart ausgegeben wird, daß eine Phase des Abtasttaktsignals, dessen Frequenz halbiert ist, weiterhin um eine Hälfte verschoben ist. Die A/D-Wandler 12a und 12b führen die Abtastoperation auf der Grundlage der Abtasttaktsignale 56a und 56b durch. Die Zeitpunkte dieser Ab tastoperation sind mit dem Bezugstaktsignal 54 synchronisiert.
  • Im Allgemeinen ist, um in einem A/D-Wandler ein analoges Signal in ein digitales Signal umzuwandeln, eine bestimmte feste Zeitperiode (nachfolgend als Abtastzeit bezeichnet) erforderlich. Somit ist die maximale Abtastgeschwindigkeit, die durch einen einzelnen A/D-Wandler während einer festen Zeit erzielbar ist, für den fraglichen A/D-Wandler vorbestimmt. Der Verschachtelungsprozess wird dann wirksam, bei welchem mehrere A/D-Wandler abwechselnd im Betrieb sind.
  • Indem der Verschachtelungsprozess durchgeführt wird, kann ein analoges Signal mit einer Abtastgeschwindigkeit in ein digitales Signal umgewandelt werden, die größer als die jedes A/D-Wandlers ist, ohne daß die Abtastgeschwindigkeit jedes A/D-Wandlers erhöht wird. Beispielsweise kann in dem Fall des Durchschnittswertbildungsprozesses die Periode des Bezugstaktsignals 54 nicht kleiner gemacht werden als die Abtastzeit in dem Bezugstaktsignal-Generator 16. Jedoch kann in dem Fall des Verschachtelungsprozesses die Periode des Bezugstaktsignals 54 kleiner gemacht werden als die Abtastzeit jedes A/D-Wandlers in dem Bezugstaktsignal-Generator 16.
  • 7 zeigt ein anderes Ausführungsbeispiel, bei welchem die A/D-Umwandlungsvorrichtung 110 den Analogsignal-Eingangsbereich 10, die A/D-Wandler 12a und 12b, den Abtasttaktsignal-Generator 14, den Bezugstaktsignal-Generator 16, die Speichereinheit 20, den Betriebsartbestimmungssignal-Generator 22, einen Addierer 26, den Multiplexer 28 und eine Auswahlvorrichtung 30 aufweist. Der Multiplexer 28 ist vorgesehen, um als die in 4 gezeigte Verschachtelungs- Verarbeitungseinheit 18a zu dienen. Der Addierer 26 ist vorgesehen, um als die in 4 gezeigte Durchschnittswertbildungs-Verarbeitungseinheit 18b zu dienen. Die in 7 gezeigten Elemente sind mit denselben Bezugszahlen wie in 4 gekennzeichnet, wenn sie Elementen in 4 mit derselben Struktur oder Funktion entsprechen.
  • Das analoge Signal 50 wird in den Analogsignal-Eingangsbereich 10 eingegeben. Das eingegebene analoge Signal 50 wird von den A/D-Wandlern 12a und 12b abgetastet, deren Abtastoperation auf der Grundlage der von dem Abtasttaktsignal-Generator 14 gelieferten Abtasttaktsignal 56a und 56b erfolgt. Der Abtasttaktsignal-Generator 14 erzeugt entweder das Abtasttaktsignal zur Verwendung bei dem Durchschnittswertbildungsprozess oder das Abtasttaktsignal zur Verwendung bei dem Verschachtelungsprozess auf der Grundlage des von dem Betriebsartbestimmungssignal-Generator 22 gelieferten Betriebsartbestimmungssignals 58. Die von den jeweiligen A/D-Wandlern ausgegebenen digitalen Signale werden zu dem Addierer 26 und dem Multiplexer 28 geführt.
  • Der Addierer 26 und der Multiplexer 28 arbeiten auf der Grundlage des von dem Bezugstaktsignal-Generator 16 erzeugten Bezugstaktsignals 54. Der Addierer 26 addiert zu dem Zeitpunkt des Bezugstaktsignals 54 die von den A/D-Wandlern 12a und 12b ausgegebenen digitalen Signale. Der Multiplexer 28 wählt abwechselnd die A/D-Wandler 12a und 12b zu den Zeitpunkten des Bezugstaktsignals 54 aus. Auf diese Weise kann der Multiplexer 28 die von den A/D-Wandlern 12a und 12b erzeugten digitalen Signale aufeinander folgend zu der Auswahlvorrichtung 30 ausgeben.
  • Die von dem Addierer 26 und dem Multiplexer 28 ausgegebenen digitalen Signale werden von der Auswahlvorrichtung 30 ausgewählt, welche auf der Grundlage des von dem Betriebsartbestimmungssignal-Generator 22 gelieferten Betriebsartbestimmungssignals 58 arbeitet, so daß entweder das Signal von dem Addierer 26 oder das Signal von dem Multiplexer 28 zu der Speichereinheit 20 ausgegeben wird. Wenn beispielsweise das Betriebsartbestimmungssignal 58 ein Signal ist, welches den Durchschnittswertbildungs-Verarbeitungsbetrieb bestimmt, wählt die Auswahlvorrichtung 30 das von dem Addierer 26 ausgegebene digitale Signal als das zu der Speichereinheit 20 auszugebende Signal aus. Wenn das Betriebsartbestimmungssignal 58 ein Signal ist, das den Verschachtelungs-Verarbeitungsbetrieb bestimmt, wählt die Auswahlvorrichtung 30 das von dem Multiplexer 28 ausgegebene digitale Signal als das zu der Speichereinheit 20 auszugebende Signal aus. Da bei diesem Ausführungsbeispiel der Durchschnittswertbildungsprozess und der Verschachtelungsprozess durch den Addierer 26 bzw. den Multiplexer 28 durchgeführt werden, speichert die Speichereinheit das digitale Signal, welches entweder der Durchschnittswertbildungsverarbeitung oder der Verschachtelungsverarbeitung unterzogen wurde. Somit können, wie bei dem Ausführungsbeispiel mit Bezug auf 4 beschrieben ist, Hochgeschwindigkeits-Durchschnittswertbildungs- und Verschachtelungsprozesse durchgeführt werden. Bei der vorbeschriebenen Struktur ist eine A/D-Umwandlungsvorrichtung 110 vorgesehen, welche wahlweise den Durchschnittswertbildungsprozess, bei welchem mehrere A/D-Wandler gleichzeitig abgesetzt werden, oder den Verschachtelungsprozess durchführen kann.
  • 8 ist ein Blockschaltbild, das eine A/D- Umwandlungsvorrichtung 120 gemäß dem zweiten Ausführungsbeispiel zeigt. Die A/D-Umwandlungsvorrichtung 120 weist mehrere Analogsignal-Eingangsbereiche 10a, 10b, 10c, 10d, A/D-Wandler 12a, 12b, 12c, 12d, den Abtasttaktsignal-Generator 14, den Bezugstaktsignal-Generator 16, die Verarbeitungseinheit 18, Speichereinheiten 20a, 20b, 20c, 20d, den Betriebsartbestimmungssignal-Generator 22, eine Analogsignal-Verteilungsvorrichtung 32 und einen Verteilungssteuersignal-Generator 34 auf. Die Verarbeitungseinheit 18 enthält die Verschachtelungs-Verarbeitungseinheit 18a und die Durchschnittswertbildungs-Verarbeitungseinheit 18b. Die wesentlichen Elemente in 8 mit denselben Bezugszahlen wie in 4 haben dieselben Funktionen und führen dieselben Operationen durch, welche mit Bezug auf 4 beschrieben wurden.
  • Bei diesem zweiten Ausführungsbeispiel bringt die Verschachtelungs-Verarbeitungseinheit 18a die durch die von den vier A/D-Wandlern 12a, 12b, 12c und 12d durchgeführte abwechselnde Abtastoperation erhaltenen Abtastdaten in eine abwechselnde Reihenfolge, um den Verschachtelungsprozess durchzuführen. Als ein Ergebnis des Verschachtelungsprozesses kann die A/D-Umwandlungsvorrichtung 120 Abtastdaten des einzigen A/D-Wandlers 12a, 12b, 12c, 12d erhalten, die äquivalent zu denen sind, die mit einer vierfachen Abt astgeschwindigkeit erhalten wurden.
  • Die Durchschnittswertbildungs-Verarbeitungseinheit 18b führt einen Durchschnittswertbildungsprozess mit den Abtastdaten durch, die von den vier gleichzeitig abtastenden A/D-Wandlern 12a, 12b, 12c, 12d erhalten wurden. Als ein Ergebnis dieses Durchschnittswertbildungsprozesses kann eine Quantisierungsauflö sung erhalten werden die das vierfache eines einzelnen A/D-Wandlers 12a, 12b, 12c oder 12d beträgt.
  • Der Betriebsartbestimmungssignal-Generator 22 erzeugt das Betriebsartbestimmungssignal 58, welches bestimmt, daß jedes wesentliche Element in der A/D-Umwandlungsvorrichtung so betrieben wird, daß entweder der Durchschnittswertbildungs-Verarbeitungsbetrieb oder der Verschachtelungs-Verarbeitungsbetrieb durchgeführt wird. Das Betriebsartbestimmungssignal 58 wird zu der Verarbeitungseinheit 18 und dem Abtasttaktsignal-Generator 14 geliefert. In der Verarbeitungseinheit 18 wird auf der Grundlage des Betriebsartbestimmungssignals 58 entweder die Verschachtelungs-Verarbeitungseinheit 18a oder die Durchschnittswertbildungs-Verarbeitungseinheit 18b ausgewählt.
  • Ein Verteilungssteuersignal 60 ist ein Signal, welches bestimmt, zu welchem der A/D-Wandler 12a, 12b, 12c oder 12d die analogen Signale 50a, 50b, 50c, 50d verteilt werden sollen. Bei diesem zweiten Ausführungsbeispiel erzeugt der Verteilungssteuersignal-Generator 34 die Verteilungssteuersignale 60, von denen eines die Verteilung eines einzelnen analogen Signals auf vier A/D-Wandler bestimmt (1-4-Verteilung), und von denen ein anderes die Verteilung eines einzelnen analogen Signals zu einem einzelnen A/D-Wandler bestimmt (1-1-Verteilung). Es ist festzustellen, daß der Verteilungssteuersignal-Generator 34 entweder das 1-4-Verteilungssignal oder das 1-1-Verteilungssignal erzeugt.
  • Die Analogsignal-Verteilungsvorrichtung 32 verteilt die eingegebenen analogen Signale 50a, 50b, 50c und 50d auf der Grundlage des von dem Verteilungssteuer signal-Generator 34 gelieferten Verteilungssteuersignals zu den A/D-Wandlern 12a, 12b, 12c und 12d.
  • Wenn beispielsweise das Verteilungssteuersignal 60 die 1-4-Verteilung bestimmt und die Analogsignal-Verteilungsvorrichtung 32 das analoge Signal 50a auswählt, wird das analoge Signal 50a zu den A/D-Wandlern 12a, 12b, 12c und 12d verteilt. Wenn der Verschachtelungs-Verarbeitungsbetrieb durch das Betriebsartbestimmungssignal 58 bestimmt wird, wird das analoge Signal 50a einer Verschachtelung unterzogen unter Verwendung der von den vier A/D-Wandlern 12a, 12b, 12c und 12d erhaltenen Abtastdaten. Somit werden Abtastdaten erhalten, die mit der vierfachen Abtastgeschwindigkeit eines einzelnen A/D-Wandlers 12a, 12b, 12c oder 12d abgetastet wurden. Dann werden die verbleiben analogen Signale 50b, 50c und 50d nicht zu dem A/D-Wandler verteilt.
  • Wenn der Durchschnittsbildungs-Verarbeitungsbetrieb durch das Betriebsartbestimmungssignal 58 bestimmt wird, wird das von dem Analogsignal-Eingabebereich 10a eingegebene analoge Signal 50a einer Durchschnittswertbildung unterzogen, wobei Abtastdaten verwendet werden, die von den vier A/D-Wandlern 12a, 12b, 12c und 12d erhalten wurden. Somit kann eine Quantisierungsauflösung erhalten werden, die das vierfache von der eines einzelnen A/D-Wandlers 12a, 12b, 12c oder 12d beträgt. Die verbleibenden analogen Signale 50b, 50c und 50d werden dann nicht zu irgendeinem der A/D-Wandler verteilt.
  • Darüber hinaus werden, wenn das Verteilungssteuersignal 60 die 1-1-Verteilung bestimmt, die analogen Signale 50a, 50b, 50c und 50d zu den vier A/D-Wandlern 12a, 12b, 12c bzw. 12d verteilt. Durch diese Vertei lung kann jeder A/D-Wandler 12a, 12b, 12c und 12d das analoge Signal 50a, 50b, 50c und 50d abtasten.
  • Der Abtasttaktsignal-Generator 14 erzeugt auf der Grundlage des von dem Bezugstaktsignal-Generator 16 erzeugten Bezugstaktsignals 54 und des von dem Betriebsartenbestimmungssignal-Generator 22 erzeugten Betriebsartbestimmungssignals die Abtasttaktsignale 56a, 56b, 56c und 56d. Wenn das Betriebsartbestimmungssignal 58 den Durchschnittswertbildungs-Verarbeitungsbetrieb bestimmt, liefert der Abtasttaktsignal-Generator 14 das Abtasttaktsignal zur Verwendung bei dem Durchschnittswertbildungsprozess zu den jeweiligen A/D-Wandlern 12a, 12b, 12c und 12d, wodurch die vier A/D-Wandler 12a, 12b, 12c und 12d die Abtastoperation gleichzeitig durchführen.
  • Wenn das Betriebsartbestimmungssignal 58 den Verschachtelungs-Verarbeitungsbetrieb bestimmt, liefert der Abtasttaktsignal-Generator 14 das Abtasttaktsignal zur Verwendung bei dem Verschachtelungsprozess zu den jeweiligen A/D-Wandlern 12a, 12b, 12c und 12d, welche die Abtastoperation abwechselnd durchführen.
  • Die zu den A/D-Wandlern 12a, 12b, 12c und 12d verteilten analogen Signale 50a, 50b, 50c und 50d werden von den A/D-Wandlern 12a, 12b, 12c und 12d abgetastet, deren Abtastoperation auf der Grundlage der Abtasttaktsignale 56a, 56b, 56c und 56d erfolgt, und deren Abtastdaten werden digitalisiert. Die von den A/D-Wandlern 12a, 12b, 12c und 12d digitalisierten Abtastdaten werden in den Speichereinheiten 20a, 20b, 20c bzw. 20d gespeichert.
  • Die Verschachtelungs-Verarbeitungseinheit 18a führt den Verschachtelungsprozess durch, welcher die Ab tastdaten in eine abwechselnde Reihenfolge bringt. Beispielsweise werden in der Verschachtelungs-Verarbeitungseinheit 18a die in den Speichereinheiten 20a, 20b, 20c und 20d gespeicherten digitalisierten Abtastdaten auf der Grundlage des Spannungsumwandlungsfaktors, welcher digitale Signale in Spannungsdaten umwandelt, in Spannungsdaten umgewandelt, so daß die jeweiligen umgewandelten Daten in eine abwechselnde Reihenfolge gebracht werden. Somit können die Spannungsdaten der analogen Daten in einem Intervall der Abtastperiode erhalten werden. Die Durchschnittswertbildungs-Verarbeitungseinheit 18b führt den Durchschnittswertbildungsprozess durch, durch welchen die Abtastdaten einer Durchschnittswertbildung unterzogen werden. Beispielsweise wandelt die Durchschnittswertbildungs-Verarbeitungseinheit 18b die in den Speichereinheiten 12a, 12b, 12c und 12d gespeicherten digitalen Signale auf der Grundlage des Spannungsumwandlungsfaktors in Spannungsdaten um und addiert dann die einzelnen Spannungsgrößen. Unter Verwendung der in 8 gezeigten Struktur können in der A/D-Umwandlungsvorrichtung 100 die eingegebenen analogen Signale 50a, 50b, 50c und 50d selektiv unter Verwendung eines einzelnen A/D-Wandlers oder mehrerer A/D-Wandler 12a, 12b, 12c, 12d auf der Grundlage des Betriebsartbestimmungssignals 58 und des Verteilungssteuersignals 60 selektiv verarbeitet werden.
  • 9 zeigt ein Ausführungsbeispiel der Analogsignal-Verteilungsvorrichtung 32. Die Analogsignal-Verteilungsvorrichtung 32 enthält einen Multiplexer 28a, welcher die Eingangssignale und Ausgangssignale in einem 4-1-Verhältnis verteilt, und einen Multiplexer 28b, welcher die vorgenannten Signale in einem 2-1-Verhältnis verteilt. Die Analogsignal-Verteilungsvorrichtung 32 ist so strukturiert, daß die analogen Signale 50a, 50b, 50c und 50d zu den jeweiligen A/D-Wandlern 12a, 12b, 12c und 12d in einem 1-1-Verhältnis und in einem 1-4-Verhältnis verteilt werden können. Wenn beispielsweise das die Verteilung in einem 1-1-Verhältnis bestimmende Verteilungssteuersignal 60 in die Analogsignal-Verteilungsvorrichtung 32 eingegeben wird, gibt der Multiplexer 28b das von einer Eingangsanschlußgruppe A (A1, A2, A3, A4) eingegebene Signal zu jedem A/D-Wandler 12a, 12b, 12c und 12d aus. Die Gruppe A ist mit jedem Analogsignal-Eingangsbereich 10a, 10b, l0c und lOd in einer 1-1-Weise verbunden, so daß die analogen Signale 50a, 50b, 50c und 50d zu den A/D-Wandlern 12a, 12b, 12c bzw. 12d verteilt werden.
  • Wenn das eine Verteilung in einem 1-4-Verhältnis bestimmende Verteilungssteuersignal 60 in die Analogsignal-Verteilungsvorrichtung 32 eingegeben wird, gibt der Multiplexer 28b das von einer Eingangsanschlußgruppe B (B1, B2, B3, B4) eingegebene Signal zu jedem A/D-Wandler 12a, 12b, 12c und 12d aus. Die Gruppe B ist mit dem Multiplexer 28a verbunden und der Multiplexer 28 gibt ein einzelnes analoges Signal aus den analogen Signalen 50a, 50b, 50c und 50d, welche von den jeweiligen Analogsignal-Eingabebereichen 10a, 10b, 10c und 10d eingegeben wurden, aus. Somit wird eines der analogen Signale 50a, 50b, 50c oder 50d zu jedem A/D-Wandler 12a, 12b, 12c und 12d verteilt. Darüber hinaus ist es bevorzugt, daß die Analogsignal-Verteilungsvorrichtung 32 beliebige Wege der Verteilung annehmen kann, indem die Anzahl und die Struktur der Multiplexer verändert wird.
  • 10A zeigt ein Verteilungsverfahren zum Verteilen des analogen Signals zu einem A/D-Wandler in einer 1-1-Weise. Gemäß 9 und 10A wird in einem Fall, in welchem das Signal das Verteilungssteuersignal 60 in der 1-1-Weise anzeigt, die Eingangsanschlußgruppe A (A1, A2, A3, A4) des Multiplexers 28b ausgewählt. Das von dem Analogsignal-Eingabebereich 10a, 10b, 10c, 10d eingegebene analoge Signal 50a, 50b, 50c, 50d wird dann zu dem A/D-Wandler 12a, 12b, 12c, 12d in einer 1-1-Weise verteilt.
  • 10B zeigt ein Verfahren zur Verteilung des analogen Signals zu dem A/D-Wandler in einer 1-4-Weise. Bezugnehmend auf 9 und 10B wird in einem Fall, in welchem das Signal das Verteilungssteuersignal 60 in der 1-4-Weise anzeigt, die Eingangsanschlußgruppe B (B1, B2, B3, B4) des Multiplexers 28b ausgewählt, so daß der Multiplexer 28a einen der vier Eingangsanschlüsse auswählt. Ein einzelnes analoges Signal aus den von den Analogsignal-Eingangsbereichen 10a, 10b, 10c, 10d eingegebenen analogen Signalen 50a, 50b, 50c und 50d wird dann zu den vier A/D-Wandlern 12a, 12b, 12c und 12d verteilt. Bei dem in 10B gezeigten Beispiel wird der Eingangsanschluß A des Multiplexers 28a ausgewählt, und es wird die Eingangsanschlußgruppe B (B1, B2, B3, B4) des Multiplexers 28b ausgewählt. Das analoge Signal 50a wird dann zu den A/D-Wandlern 12a, 12b, 12c und 12d verteilt. Da jeweilige Eingangsanschlüsse B, C und D des Multiplexers 28a ausgewählt werden, wird eines der entsprechenden analogen Signale 50b, 50c und 50d zu den A/D-Wandlern 12a, 12b, 12c und 12d verteilt. 10C zeigt ein anderes bevorzugtes Ausführungsbeispiel, bei welchem eine 1-2-Verteilung angewendet wird. Somit kann bei Bedarf jede beliebige Verteilung erzielt werden.
  • 11A ist ein Zeitdiagramm des Abtasttaktsignals zur Verwendung bei dem Durchschnittswertbildungspro zess, das von dem Abtasttaktsignal-Generator 14 ausgegeben wird. Bei diesem Ausführungsbeispiel ist das Betriebsartbestimmungssignal 58 ein binäres Signal, welches durch zwei Spannungswerte Hi (logischer Wert "1") und Lo (logischer Wert "0") ausgedrückt wird. Hi bestimmt den Verschachtelungs-Verarbeitungsbetrieb, und Lo bestimmt den Durchschnittswertbildungs-Verarbeitungsbetrieb. Wenn das Betriebsartbestimmungssignal 58 gleich Lo ist, werden die Abtasttaktsignale 56a, 56b, 56c und 56d synchron mit dem Bezugstaktsignal 54 ausgegeben. Die A/D-Wandler 12a und 12b führen die Abtastoperation auf der Grundlage der Abtasttaktsignale 56a und 56b durch. Die Abtastzeiten dieser Abtastoperation sind mit dem Bezugstaktsignal 54 synchronisiert.
  • 11B ist ein Zeitdiagramm des Abtasttaktsignals zur Verwendung bei dem Verschachtelungsprozess, das von dem Abtasttaktsignal-Generator 14 ausgegeben wird. Wenn das Betriebsartbestimmungssignal 58 gleich Hi ist, wodurch der Verschachtelungs-Verarbeitungsbetrieb bestimmt wird, wird das Abtasttaktsignal 56a in einer solchen Weise ausgegeben, daß die Frequenz des Bezugstaktsignals 54 durch vier geteilt wird, während die Abtasttaktsignale 56b, 56c und 56d in der Weise ausgegeben werden, daß eine Phase des Abtasttaktsignals 56a, dessen Frequenz durch vier geteilt ist, weiterhin um 1/4 verschoben ist. Die A/D-Wandler 12a und 12b führen die Abtastoperation auf der Grundlage der Abtasttaktsignale 56a und 56b durch. Die Abtastzeiten dieser Abtastoperation sind mit dem Bezugstaktsignal 56 synchronisiert.
  • Im Allgemein ist, damit ein A/D-Wandler ein analoges Signal in ein digitales Signal umwandelt, eine bestimmte feste Zeitperiode (Abtastzeit) erforderlich.
  • Somit wird die maximale Abtastgeschwindigkeit, die durch einen einzelnen A/D-Wandler während einer festen Zeit erzielbar ist, für den fraglichen A/D-Wandler vorbestimmt. Der Verschachtelungsprozess wird dann wirksam, bei welchem mehrere A/D-Wandler abwechselnd betrieben werden. Bei der obigen Struktur können für den Fall der Durchführung des Verschachtelungsprozesses zu verwendende A/D-Wandler entsprechend der Abtastgeschwindigkeit ausgewählt werden. Wenn beispielsweise eine Halbleitervorrichtung, deren Abtastgeschwindigkeit hoch ist, geprüft wird, werden vier A/D-Wandler für die Prüfung verwendet. Andererseits wird, wenn beispielsweise eine Halbleitervorrichtung mit einer niedrigen Abtastgeschwindigkeit geprüft wird, ein einzelner A/D-Wandler für die Prüfung verwendet. Somit können mehrere Halbleitervorrichtungen gleichzeitig geprüft werden. Da die zu verwendenden A/D-Wandler gemäß den Eigenschaften der Halbleitervorrichtungen ausgewählt werden können, können die Halbleitervorrichtungen in einer höchst wirkungsvollen Weise geprüft werden.
  • Darüber hinaus kann in dem Fall der Durchführung des Durchschnittswertbildungsprozesses der A/D-Wandler entsprechend der für einen bestimmten Meßzweck erforderlichen Auflösung ausgewählt werden. Wenn beispielsweise eine Halbleitervorrichtung geprüft wird, bei der das analoge Signal mit einer hohen Auflösung gemessen werden muß, kann die Vorrichtung unter Verwendung von vier A/D-Wandlern geprüft werden. Als ein weiteres Beispiel wird, wenn eine Halbleitervorrichtung geprüft wird und eine geringe Auflösung ausreicht, ein einzelner A/D-Wandler verwendet. In diesen Fällen können mehrere Halbleitervorrichtungen gleichzeitig geprüft werden. Somit kann, da die A/D-Wandler so ausgewählt werden können, das sie den Ei genschaften der Halbleitervorrichtung am besten angepaßt sind, eine sehr wirkungsvolle Halbleitervorrichtungs-Prüfung durchgeführt werden. Daher werden die A/D-Wandler in Übereinstimmung mit den erforderlichen Verarbeitungsinhalten für eine zu prüfende Halbleitervorrichtung ausgewählt.
  • Als Nächstes wird ein Eichsystem beschrieben, welches Fehler wie einen Zeitfehler, der zwischen mehreren A/D-Wandlern bewirkt wird, eicht. Im Allgemeinen tritt, wenn die Abtastoperation unter Verwendung mehrerer A/D-Wandler erfolgt, der Zeitfehler gegenüber einem gewünschten Abtasttakt infolge von Eigenschaftsunterschieden zwischen jeweiligen A/D-Wandlern und Eigenschaftsunterschieden zwischen den Übertragungswegen der Abtasttaktsignale auf.
  • 12 illustriert den Zeitfehler der Abtastzeiten, der zwischen zwei A/D-Wandlern, welche den ersten A/D-Wandler und den zweiten A/D-Wandler darstellen, bewirkt wird. Im Allgemeinen wird, wenn mehrere A/D-Wandler abwechselnd eine Abtastoperation bei einem gewünschten Zeitintervall durchführen, eine zeitliche Versetzung von dem Zeitpunkt, zu welchem der Abtasttakt in die A/D-Wandler eingegeben wird, bis zur tatsächlichen Abtastzeit bewirkt. Diese zeitliche Versetzung ergibt infolge von Eigenschaftsunterschieden zwischen jeweiligen A/D-Wandlern. Dieser Zeitfehler wird im Folgenden als r bezeichnet. Der Verschachtelungsprozess wird unter Verwendung von zwei A/D-Wandlern in 12 durchgeführt. Da die erforderliche Zeit von der Eingabe des Abtasttaktes bis zur tatsächlichen Abtastoperation zwischen Eigenschaften der jeweiligen A/D-Wandler differiert, tritt der Zeitfehler τ auf. Wenn ein zu messendes Signal verarbeitet wird, wobei die durch die abwechselnd von mehreren A/D-Wandlern durchgeführte Abtastoperation erhaltenen Abtastdaten verwendet werden, kann das gemessene Signal nicht genau wiedergegeben werden, wenn die Abtastzeiten nicht dasselbe Intervall haben. Daher muß der Zeitfehler τ geeicht werden.
  • 13 zeigt eine A/D-Umwandlungsvorrichtung 130 gemäß dem dritten Ausführungsbeispiel. Die Verschachtelungs-Verarbeitungseinheit 18a enthält eine Eicheinheit 70. In 13 gezeigte Funktionsblöcke, welche dieselben Bezugszahl wie in 4 aufweisen, haben identische Funktionen, und auf ihre Beschreibung wird hier verzichtet. Die Eicheinheit 70 eicht zwischen mehreren A/D-Wandlern bewirkte Fehler, um ein Ausgangssignal 90 auszugeben. Beispielsweise eicht die Eicheinheit 70 den Zeitfehler, Verstärkungsfehler und Versetzungsfehler. Somit ist die A/D-Umwandlungsvorrichtung 130 in der Lage, ein Ausgangssignal auszugeben, in welchem die zwischen mehreren A/D-Wandlern bewirkten Fehler geeicht sind.
  • 14 zeigt eine detaillierte Struktur der Eicheinheit 70. Die Eicheinheit 70 umfasst eine Eichwert-Berechnungseinheit 70a, eine Fehlereicheinheit 70b und eine Leseeinheit 76. Die Eichwert-Berechnungseinheit 70a enthält eine Fehlerberechnungseinheit 72 und eine Fehlereichwert-Berechnungseinheit 74. Die Fehlereichwert-Berechnungseinheit 74 enthält eine Zeitfehlereichwert-Berechnungseinheit 74a, eine Verstärkungseichwert-Berechnungseinheit 74b und eine Versetzungseichwert-Berechnungseinheit 74c. Die Fehlereicheinheit 70b enthält eine Verstärkungs/Versetzungs-Eicheinheit 78 und eine Zeitfehler-Eicheinheit 80.
  • Die Leseeinheit 76 liest entweder in der Speicherein heit 20a oder in der Speichereinheit 20b gespeicherte Abtastdaten, um die Abtastdaten entweder zu der Eichwert-Berechnungseinheit 70a oder der Fehlereicheinheit 70b auszugeben. Die Fehlerberechnungseinheit 72 berechnet Fehler, die zwischen mehreren A/D-Wandlern bewirkt werden, auf der Grundlage der von der Leseeinheit 76 gelieferten Abtastdaten. Beispielsweise berechnet die Fehlerberechnungseinheit 72 den Zeitfehler, den Verstärkungsfehler und den Versetzungsfehler, die zwischen mehreren A/D-Wandlern bewirkt werden, und gibt diese zu der Fehlereichwert-Berechnungseinheit 74 aus. Beispielsweise kann die Fehlerberechnungseinheit 72 Fehlereichwerte berechnen auf der Grundlage von Abtastdaten von Prüfsignalen zur Verwendung bei der Berechnung der Fehlereichwerte. Beispielsweise sind die Prüfsignale vorzugsweise bekannte Signale wie eine Sinus- und Kosinuswelle. Darüber hinaus kann die Fehlerberechnungseinheit 72 die Fehlerberechnungswerte auf der Grundlage von umgewandelten Werten, die erhalten wurden, nachdem die Abtastdaten einer Fourier-Transformation unterzogen wurden, berechnen.
  • Die Fehlereichwert-Berechnungseinheit 74 berechnet den Fehlereichwert auf der Grundlage des von der Fehlerberechnungseinheit 72 gelieferten Fehlers, um diesen zu der Fehlereicheinheit 70b auszugeben. Beispielsweise gibt die Fehlereichwert-Berechnungseinheit 74 den Fehlereichwert zur Verwendung für die Eichung jeweiliger Fehler auf der Grundlage des Zeitfehlers, Verstärkungsfehlers und Versetzungsfehlers zu der Fehlereicheinheit 70b aus. Die Zeitfehlereichwert-Berechnungseinheit 74a berechnet einen Zeitfehlereichwert 88a zur Verwendung bei der Berechnung für die Eichung des Zeitfehlers, auf der Grundlage des von der Fehlerberechnungseinheit 72 ge lieferten Zeitfehlers. Die Verstärkungseichwert-Berechnungseinheit 74b berechnet einen Verstärkungsfehlereichwert 88b zur Verwendung bei der Berechnung für die Eichung des Verstärkungsfehlers auf der Grundlage des von der Fehlerberechnungseinheit 72 gelieferten Verstärkungsfehlers. Die Versetzungseichwert-Berechnungseinheit 74c berechnet einen Versetzungsfehlereichwert 88c zur Verwendung bei der Berechnung für die Eichung der Versetzung, auf der Grundlage des von der Fehlerberechnungseinheit 72 gelieferten Versetzungsfehlers. Somit kann die Eichwert-Berechnungseinheit 70a einen Fehlereichwert zur Verwendung bei der Berechnung für die Eichung von zwischen mehreren A/D-Wandlern bewirkten Fehlern berechnen.
  • Die Fehlereicheinheit 70b eicht die zwischen mehreren A/D-Wandlern auftretenden Fehler auf der Grundlage der von der Eichwert-Berechnungseinheit 70a gelieferten Fehlereichwerte, um ein Ausgangssignal 90 auszugeben. Die Verstärkungs/Versetzungs-Eicheinheit 78 eicht den Verstärkungsfehler auf der Grundlage des Verstärkungsfehlereichwertes 88b. Darüber hinaus eicht die Verstärkungs/Versetzungs-Eicheinheit 78 den Versetzungsfehler auf der Grundlage des Versetzungsfehlereichwertes 88c. Die Zeitfehler-Eicheinheit 80 eicht den Zeitfehler auf der Grundlage des Zeitfehlereichwertes 88a. Hierdurch kann die Fehlereicheinheit 70b Fehler eichen, die zwischen mehreren A/D-Wandlern bewirkt werden. Da die Eicheinheit 70 die in mehreren A/D-Wandlern bewirkten Fehler eichen kann, indem sie die obigen Berechnungen durchführt, können die Fehler mit hoher Genauigkeit geeicht werden.
  • Wenn die Verschachtelungs-Verarbeitungseinheit 18a durch das Betriebsart-Bestimmungssignal 58 ausgewählt wird, eicht die Verstärkungs/Versetzungs-Eicheinheit 78 den Verstärkungsfehler und den Versetzungsfehler der Abtastdaten, damit diese zu der Zeitfehler-Eicheinheit 80 ausgegeben werden. Die Zeitfehler-Eicheinheit 80 eicht den Zeitfehler und gibt das Ausgangssignal 90 aus. Wenn die Durchschnittswertbildungs-Verarbeitungseinheit 18 durch das Betriebsartbestimmungssignal 58 ausgewählt wird, eicht die Verstärkungs/Versetzungs-Eicheinheit 78 den Verstärkungsfehler und den Versetzungsfehler, damit diese zu der Durchschnittswertbildungs-Verarbeitungseinheit 18b ausgegeben werden. Die Durchschnittswertbildungs-Verarbeitungseinheit 18b führt den Durchschnitswertbildungsprozess bei den Abtastdaten 84a und 84b der gemessenen Signale durch, während Verstärkungsfehler und Versetzungsfehler geeicht sind.
  • Als Nächstes wir ein beispielhaftes Verfahren zur Berechnung des Fehlereichwertes in der Eichwert-Berechnungseinheit 70a beschrieben. Damit der Fehlereichwert auf der Grundlage von Fehlern zwischen mehreren A/D-Wandlern berechnet werden kann, wird ein Prüfsignal in die beiden A/D-Wandler 12a und 12b, welcher der Fehlereichung unterzogen werden sollen, eingegeben, um die Abtastoperation durchzuführen. Beispielsweise dient eine Sinuswelle sin (2π•f•t) als das Prüfsignal, wobei f eine gegebene Frequenz und t die Zeit anzeigen.
  • Die Abtastdaten der Prüfsignale 82a und 82b, welche durch die jeweiligen A/D-Wandler abgetastet und digitalisiert sind, werden in den Speichereinheiten 20a und 20b gespeichert. Die Leseeinheit liest die Abtastdaten 82a und 82b der Prüfsignale aus den Speichereinheiten 20a und 20b und gibt die Abtastdaten 82a und 82b zu der Fehlerberechnungseinheit 72 aus.
  • Die Fehlerberechnungseinheit 72 führt jeweils die diskrete Fourier-Transformation (DFT) an den Abtastdaten 82a und 82b der eingegeben Prüfsignale durch. Die durch diese diskrete Fourier-Transformation (DFT) erhaltenen Ergebnisse werden ausgedrückt durch:
    Das Ausgangssignal des ersten A/D-Wandlers → A1sin (2πft+ φ1) + B1 Das Ausgangssignal des zweiten A/D-Wandlers → A2sin (2πft+ φ2) + B2
  • Hier bezeichnen A1 und A2 Verstärkungen und B1 und B2 Versetzungen.
  • φ1 und φ2 sind Anfangswerte, die durch Takteingangszeitpunkte für den ersten bzw. zweiten A/D-Wandler bestimmt sind.
  • Darüber hinaus gelten die folgenden Gleichungen, wenn das Zeitintervall der Abtastoperation zwischen jeweiligen A/D-Wandlern gleich 2Ts (d.h. f = 1/2Ts) ist und die Abtastzeit der A/D-Wandler 12a und 12b um die Phase Ts + τ (worin τ den Zeitfehler anzeigt) versetzt ist. Es wird angenommen, daß der Zeitfehler r der Zeitfehler 86a, die Verstärkungen A1 und A2 die Verstärkung 86b und die Versetzungen B1 und B2 die Versetzung 86c in 14 sind.
  • Figure 00410001
  • Somit wird der Zeitfehler τ ausgedrückt durch:
    Figure 00420001
    Die Fehlerberechnungseinheit 72 gibt den Zeitfehler τ zu der Zeitfehlereichwert-Berechnungseinheit 74a aus. Die Fehlerberechnungseinheit 72 gibt die Verstärkungen A1 und A2 zu der Verstärkungseichwert-Berechnungseinheit 74b aus. Die Fehlerberechnungseinheit 72 gibt die Versetzungen B1 und B2 zu der Versetzungseichwert-Berechnungseinheit 74c aus.
  • Die Zeitfehlereichwert-Berechnungseinheit 74a berechnet den Zeitfehlereichwert 88a auf der Grundlage des von Fehlerberechnungseinheit 72 gelieferten Zeitfehlers τ. Beispielsweise berechnet die Zeitfehlereichwert-Berechnungseinheit 74a den Zeitfehlereichwert 88a in der folgenden Weise.
  • Die beiden Abtastzeiten werden mit geraden und ungeraden Indizes bezeichnet. Es wird angenommen, dass die Phase der Abtastzeit mit dem ungeraden Index um Ts + τ gegenüber der Phase der Abtastzeit mit dem geraden Index versetzt ist, und die Ergebnisse der Fourier-Transformation der Abtastzeiten werden mit Peven und bzw. Podd bezeichnet. Dann gelten die folgenden Gleichungen (1) und (2):
    Figure 00420002
    δ bezeichnet die Delta-Funktion.
  • Die Fourier-Transformationen X - einer Wellenform X, welche zu der in den obigen Gleichungen (1) und (2) ausgedrückten Abtastzeit abgetastet wird, werden durch die folgenden Gleichungen (3) und (4) ausgedrückt, wenn die Abtastdaten der Wellen form X gleich X -
    Figure 00430001
    Das Ergebnis der Fourier-Transformation dieser beiden Wellenformen, welche einer Verschachtelung unterzogen wurden, wird nachfolgend unter Verwendung der Gleichungen (3) und (4) erhalten.
  • Figure 00430002
  • Wenn der Fehler τ zwischen den beiden A/D-Wandlern 12a und 12b bewirkt wird, unterscheidet sich derselbe Frequenzausdruck als die Abtastfrequenz (1/2Ts) in der Fourier-Transformation von dem, bei welchem der Fehler τ nicht bewirkt wird. Die Zeitfehlereichwert-Berechnungseinheit 74a eicht den Zeitfehler, so dass derselbe Frequenzausdruck wie die Abtastfrequenz in der Fourier-Transformation mit dem Frequenzausdruck, bei welchem der Zeitfehler τ nicht bewirkt wird, ü bereinstimmen kann.
  • Ein Wert des Abtastfrequenzausdrucks (1/2Ts) in einem Fall, in welchem der Zeitfehler r bewirkt wird, wird erhalten durch Einsetzen von k = 1 in die Gleichung (5), und wird durch die folgende Gleichung (6) ausgedrückt.
  • Figure 00440001
  • Andererseits wird der Abtastfrequenzausdruck (1/2Ts) in einem Fall, in welchem der Zeitfehler r zu der Abtastzeit der beiden A/D-Wandler 12a und 12b nicht bewirkt wird, durch die folgende Gleichung (7) gegeben.
  • Figure 00440002
  • Dann wird die Eichung durchgeführt, um den Ausdruck τ/Ts aus
    Figure 00440003
    in der Gleichung (6) zu entfernen, derart, dass
    Figure 00440004
    gleich dem in der Gleichung (7) gezeigten Ausdruck e–iπ wird.
  • Hierdurch wird, wenn der Zeitfehlereichwert 88a mit Y bezeichnet wird, erhalten:
    Figure 00440005
    Daher wird erhalten:
    Figure 00450001
  • Dann wird dieser Zeitfehlereichwert 88a mit dem durch Fourier-Transformation erhaltenen Wert der Abtastdaten der A/D-Wandler, welche die Abtastoperation zum Abtastzeitpunkt Podd durchführen, multipliziert.
  • Die Verstärkungseichwert-Berechnungseinheit 74b eicht den Verstärkungseichwert 88b auf der Grundlage der eingegebenen Verstärkung 86b. Es gibt mehrere Methoden zur Berechnung des Verstärkungseichwertes 88b.
  • Z.B. dient ein Reziprokwert der Verstärkung 86b vorzugsweise als der Verstärkungseichwert 88b. Mit anderen Worten, wenn die Verstärkung 86b gleich A1 ist, dann ist der Verstärkungseichwert 88b gleich 1/A1.
  • Die Versetzungseichwert-Berechnungseinheit 74c berechnet den Versetzungseichwert 88c auf der Grundlage der eingegebenen Versetzung 86c. Obgleich es mehrere Methoden zur Berechnung dieses Versetzungseichwertes 88c gibt, dient bei dem vorliegenden Ausführungsbeispiel beispielsweise ein Wert, bei welchem das Vorzeichen der Versetzung 86c geändert ist, vorzugsweise als der Versetzungseichwert 88c. Wenn daher z.B. die Versetzung 86c gleich B1 ist, dann ist der Versetzungseichwert 88c gleich -B1. In der vorgenannten Weise berechnet die Eichwert-Berechnungseinheit 70a den Zeitfehlereichwert 88a, den Verstärkungseichwert 88b und den Versetzungseichwert 88c.
  • Als Nächstes wird die Fehlereicheinheit 70b beschrieben, welche den Fehler eicht auf der Grundlage der durch Abtastung der von der Halbleitervorrichtung 98 ausgegebenen gemessenen Signale erhaltenen Abtastdaten, des Zeitfehlereichwertes 88a, welcher zuvor in der Eichwert-Berechnungseinheit 70a berechnet wurde, des Verstärkungseichwertes 88b und des Versetzungseichwertes 88c.
  • Die Leseeinheit 76 liest die durch Abtastung der gemessenen Signale erhaltenen Abtastdaten 84a und 84b aus den Speichereinheiten 20a und 20b, um diese zu der Verstärkungs/Versetzungs-Eicheinheit 78 auszugeben. Die Verstärkungs/Versetzungs-Eicheinheit 78 eicht die Verstärkung und die Versetzung der Abtastdaten 84a und 84b der eingegebenen gemessenen Signale auf der Grundlage der von der Leseeinheit 76 gelieferten Abtastdaten 84a und 84b der gemessenen Signale, des Verstärkungseichwertes 88b und des Versetzungseichwertes 88c. Obgleich es mehrere Wege der Eichung gibt, ist bei dem vorliegenden Ausführungsbeispiel das folgende Verfahren bevorzugt.
  • Es werden die Abtastdaten mit D(t), der Wert der Verstärkung und Versetzung nach der Eichung mit D'(t), der Verstärkungseichwert 88b mit G und der Versetzungseichwert 88c mit 0 bezeichnet. Dann gilt die folgende Gleichung. D'(t)=G⋅Dt) + O
  • Indem die obige Berechnung mit den Abtastdaten 84a und 84b der gemessenen Signale durchgeführt wird, können die Verstärkung und die Versetzung, welche in den jeweiligen abgetasteten Daten enthalten sind, geeicht werden. Die Abtastdaten 84a und 84b der gemessenen Signale, deren Verstärkung und Versetzung durch die Verstärkungs/Versetzungs-Eicheinheit 78 geeicht sind, werden in die Zeitfehler-Eicheinheit 80 eingegeben.
  • Die Zeitfehler-Eicheinheit 80 führt eine Transformation in der Weise durch, daß eine Zeitkomponente zu den Abtastdaten 84a und 84b des gemessenen Signals, dessen eingegebenen Verstärkung und Versetzung geeicht ist, hinzugefügt wird. Bei dieser Transformation wird die Zeitkomponente so zu den Abtastdaten 84a und 84b der gemessenen Signale hinzugefügt, daß das eingegebene analoge Signal rekonstruiert werden kann. Da die von den A/D-Wandlern ausgegebenen Abtastdaten nicht die Zeitkomponente enthalten, ist es erforderlich, die Zeitkomponente einzuschließen, um eine Wellenform aus den Abtastdaten zu rekonstruieren. Bei spielsweise dient die Fourier-Transformation einem derartigen Zweck. Bei dem vorliegenden Ausführungsbeispiel wird die diskrete Fourier-Transformation verwendet.
  • Die Zeitfehlereichung wird auf der Grundlage des Ergebnisses der diskreten Fourier-Transformation und des Zeitfehlereichwertes 88a durchgeführt. Obgleich es mehrere Wege zum Eichen des Zeitfehlers gibt, wird beispielsweise das folgende Verfahren bei dem vorliegenden Ausführungsbeispiel angewendet.
  • Die fehlergeeichte Wellenform, die in der durch die Fourier-Transformation gebildeten Form ausgegeben wird, soll mit
    Figure 00480001
    bezeichnet werden.
  • Die von den A/D-Wandlern erhaltenen Abtastdaten, welche zu den Abtastzeiten mit einem geraden Index verarbeitet werden, sind einer Fourier-Transformation unterzogen und mit
    Figure 00480002
    bezeichnet. Die von den A/D-Wandlern erhaltenen Abtastdaten, welche zu den Abtastzeiten mit einem ungeraden Index verarbeitet werden, deren Phase um Ts + τ gegenüber den Abtastzeiten mit einem geraden Index verzögert ist, sind einer Fourier-Transformation unterzogen und mit
    Figure 00480003
    bezeichnet. Wenn der Zeitfehler τ unter Verwendung des Ausdrucks
    Figure 00480004
    welcher als der Zeitfehlereichwert 88a dient, geeicht wird, werden die folgenden Ergebnisse erhalten.
  • Figure 00490001
  • Hierin ist
    Figure 00490002
    eine Zeitverzögerungskomponente, welche anzeigt, dass die Abtastzeiten mit einem ungeraden Index um Ts + τ im Vergleich zu den Abtastzeiten mit einem geraden Index verzögert sind.
  • Somit kann unter Verwendung der obigen Berechnung die Zeitfehler-Eicheinheit 80 das Ausgangssignal 90 ausgeben, in welchem die Verstärkung, die Versetzung und der Zeitfehler geeicht sind. Es ist bevorzugt, dass die Eicheinheit 70, welche die Verstärkung, die Versetzung und den Zeitfehler eicht, durch eine Berechnungseinheit realisiert wird, die vorbestimmte Prozesse unter Verwendung von Programmen durchführt. Beispielsweise kann ein Computer wie eine Arbeitsstation, welche vorbestimmte Prozesse mittels Programmen durchführt, als die Berechnungseinheit dienen. Indem die Eicheinheit 70 durch Verwendung einer derartigen Berechnungseinheit realisiert wird, besteht keine Notwendigkeit, Hardware wie einen variablen Widerstand und eine für die Fehlereichung erforderliche Verzögerungsschaltung vorzusehen. Dies ist ein sehr wesentlicher vorteilhafter Aspekt der vorliegenden Erfindung. Da die Eichung durch eine Berechnung, d.h. Software durchgeführt wird, hängt das Leistungsvermögen nicht von den Eigenschaften der Elementen wie der Verzögerungsschaltung ab, so dass eine hochgenaue Eichung realisiert wird. Daher sieht das vorliegende Ausführungsbeispiel ein Aufzeichnungsmedium vor, welches Programme aufzeichnet, wobei die Berechnungseinheit als die vorliegende Eicheinheit 70 realisiert wird.
  • Da die Eichung auf der Grundlage der Abtastdaten durchgeführt wird, können darüber hinaus die in den Abtastdaten, welche von der bekannten A/D-Umwandlungsvorrichtung, die das analoge Signal in das digitale Signal umwandelt, gemessen werden, enthaltenen Fehler auch durch Verwendung des obigen Eichschemas gemäß den vorliegenden Ausführungsbeispielen geeicht werden. Durch Ausbildung der obigen Konfiguration besteht keine Notwendigkeit, Elemente wie die Verzögerungsschaltung und den variablen Widerstand als Mittel zum Eichen des Zeitfehlers, der Verstärkung und der Versetzung vorzusehen, so daß die Fehlereichung leicht erreicht werden kann. Da der Bereich, in welchem der Fehler geeicht werden kann, nicht von dem Leistungsvermögen der Elemente wie der Verzögerungsschaltung abhängt, wird darüber hinaus eine hochgenaue Eichung erzielt.
  • 15 zeigt eine Halbleitervorrichtungs-Prüfvorrichtung, welche eine ein analoges Signal ausgebende Halbleitervorrichtung prüft, gemäß dem vierten Ausführungsbeispiel. Diese Halbleitervorrichtungs-Prüfvorrichtung enthält einen Wellenform-Digitalisierer 95 mit einer Berechnungseinheit 97 und einer A/D-Umwandlungsvorrichtung 100, ein Aufzeichnungsmedium 38, einen Mustergenerator 91, eine Wellenform-Formungsvorrichtung 92, einen Komparator 93 und eine Funktionsplatte mit einem Halbleitervorrichtungs-Kontaktbereich 94. Bei dem vorliegenden Ausführungsbeispiel wird die Eicheinheit 70 realisiert durch Verwendung der Berechnungseinheit 97 auf der Grundlage des in dem Aufzeichnungsmedium 38 aufgezeichneten Programms. Ein Universalcomputer wie eine Arbeitsstation oder dergleichen dient vorzugsweise als die Berechnungseinheit 97.
  • Die Halbleitervorrichtung 98, welche ein zu prüfendes analoges Signal ausgibt, wird in dem Halbleitervorrichtungs-Kontaktbereich 94 angeordnet. Beispielsweise kann eine Buchse, welche einen Eingangsanschluß der Halbleitervorrichtung 98 elektrisch verbindet, als Halbleitervorrichtungs-Kontaktbereich 94 dienen. Der Mustergenerator 91 erzeugt ein Halbleitervorrichtungs-Eingangssignal 42, welches zu der Halbleitervorrichtung 98 zu liefern ist, welches zu der Wellenform-Formungsvorrichtung 92 ausgegeben wird.
  • Darüber hinaus gibt der Mustergenerator 91 einen von der Halbleitervorrichtung 98 auszugebenden theoretischen Wert zu dem Komparator 93 aus. Die Wellenform-Formungsvorrichtung 92 formt das Halbleitervorrichtungs-Eingangssignal 42 gemäß den Eigenschaften der Halbleitervorrichtung 98, um zu dem Halbleitervorrichtungs-Kontaktbereich 94 ausgegeben zu werden. Der Halbleitervorrichtungs-Kontaktbereich 94 gibt das von der Wellenform-Formungsvorrichtung 92 gelieferte Halbleitervorrichtungs-Eingangssignal 42 zu der Halbleitervorrichtung 98 aus. Die Halbleitervorrichtung 98 gibt das analoge Signal 50 auf der Grundlage des derart eingegebenen Halbleitervorrichtungs-Eingangssignals 40 zu dem Halbleitervorrichtungs-Kontaktbereich 94 aus. Der Halbleitervorrichtungs-Kontaktbereich 94 gibt das analoge Signal 50, welches ein zu messendes Signal ist, zu der A/D-Umwandlungsvorrichtung 100 aus. In der A/D-Umwandlungsvorrichtung 100 wird das von dem Halbleitervorrichtungs-Kontaktbereich 94 gelieferte analoge Signal 50 in ein digitales Signal umgewandelt.
  • Die A/D-Umwandlungsvorrichtung 100 ist die in 4 gezeigte nach dem ersten Ausführungsbeispiel, und das eingegebene analoge Signal 50 wird entweder durch den Durchschnittswertbildungsprozess oder den Verschachtelungsprozess verarbeitet. Weiterhin kann die in 15 gezeigte A/D-Umwandlungsvorrichtung 100 mit der in 13 gezeigten Eicheinheit 70 gemäß dem dritten Ausführungsbeispiel ausgestattet sein, welche den zwischen mehreren A/D-Wandlern auftretenden Zeitfehler eicht, so dass das fehlergeeichte Ausgangssignal 90 ausgegeben werden kann. Der Komparator 93 bestimmt die endgültige Qualität der zu prüfenden Halbleitervorrichtung 98 auf der Grundlage des fehlergeeichten Ausgangssignals 90 und des von dem Mustergenerator 91 gelieferten theoretischen Wertes, um ein Beurteilungssignal 52 auszugeben. Durch Ausbildung dieser Struktur können zwei Prozesse bestehend aus dem Durchschnittswertbildungsprozess und dem Verschachtelungsprozess durch eine einzige Prüfvorrichtung ausgeführt werden. Darüber hinaus wird eine vorteilhafte Halbleitervorrichtungs-Prüfvorrichtung vorgesehen, welche leicht den zwischen mehreren A/D-Wandlern auftretenden Zeitfehler eichen kann.
  • 16 zeigt eine Halbleitervorrichtungs-Prüfvorrichtung gemäß dem fünften Ausführungsbeispiel, welche mehrere analogen Signale ausgebende Halbleitervorrichtungen prüft. Diese Halbleitervorrichtungs-Prüfvorrichtung enthält einen Wellenform-Digitalisierer 95 mit einer Berechnungseinheit 97 und einer A/D-Umwandlungsvorrichtung 120, ein Aufzeichnungsmedium 38, einen Mustergenerator 91, eine Wellenform-Formungsvorrichtung 92, einen Komparator 93 und eine Funktionsplatte 96 mit mehreren Halbleitervorrichtungs-Kontaktbereichen 94a, 94b, 94c und 94d. Bei diesem Ausführungsbeispiel wird die Eicheinheit 70 realisiert durch Verwendung der Berechnungseinheit 97 auf der Grundlage des in dem Aufzeichnungsmedium 38 aufgezeichneten Programms. Ein Universalcomputer wie eine Arbeitsstation oder dergleichen dient vorzugsweise als die Berechnungseinheit 97.
  • Der Mustergenerator 91 erzeugt ein Halbleitervorrichtungs-Eingangssignal 42, das zu den Halbleitervorrichtungen 98a, 98b, 98c und 98d zu liefern ist, das zu der Wellenform-Formungsvorrichtung 92 ausgegeben wird. Darüber hinaus gibt der Mustergenerator 91 einen von den Halbleitervorrichtungen 98a, 98b, 98c und 98d auszugebenden theoretischen Wert zu dem Komparator 93 aus. Die Wellenform-Formungsvorrichtung 92 formt das Halbleitervorrichtungs-Eingangssignal 42, das von dem Mustergenerator 91 geliefert wurde, entsprechend den Eigenschaften der Halbleitervorrichtungen 98a, 98b, 98c und 98d, um zu den Halbleitervorrichtungs-Kontaktbereichen 94a, 94b, 94c und 94d ausgegeben zu werden. Die Halbleitervorrichtungs-Kontaktbereiche 94a, 94b, 94c und 94d liefern das von der Wellenform-Formungsvorrichtung 92 zugeführte Halbleitervorrichtungs-Eingangssignal 40 zu den jeweiligen Halbleitervorrichtungen 98a, 98b, 98c und 98d. Die Halbleitervorrichtungen 98a, 98b, 98c und 98d geben analoge Signale 50a, 50b, 50c und 50d auf der Grundlage des derart eingegebenen Halbleitervorrichtungs-Eingangssignals 40 zu den Halbleitervorrichtungs-Kontaktbereichen 94a, 94b, 94c und 94d aus. Die Halbleitervorrichtungs-Kontaktbereiche 94a, 94b, 94c und 94d geben die analogen Signale 50a, 50b, 50c und 50d zu der A/D-Umwandlungsvorrichtung 120 aus.
  • Die A/D-Umwandlungsvorrichtung 120 bei diesem fünften Ausführungsbeispiel ist die in 8 gezeigte nach dem zweiten Ausführungsbeispiel, und die eingegebenen analogen Signal 50a, 50b, 50c und 50d werden entweder durch den Durchschnittswertbildungsprozess oder den Verschachtelungsprozess verarbeitet. Darüber hinaus kann die in 16 gezeigte A/D-Umwandlungsvorrichtung 120 mit der in 13 gezeigten Eicheinheit 70 nach dem dritten Ausführungsbeispiel ausgestattet sein, welche den zwischen mehreren A/D-Wandlern auftretenden Zeitfehler eicht, so dass die fehlergeeichten Ausgangssignale 90a, 90b, 90c und 90d ausgegeben werden können. Der Komparator 93 bestimmt die endgültige Qualität der geprüften Halbleitervorrichtungen 98a, 98b, 98c und 98d auf der Grundlage der fehlergeeichten Ausgangssignale 90a, 90b, 90c und 90d und des von dem Mustergenerator 91 gelieferten theoretischen Wertes, um Beurteilungssignale 52a, 52b, 52c und 52d auszugeben. Da die mit Bezug auf 8 beschriebene A/D-Umwandlungsvorrichtung 120 die Analogsignal-Verteilungsvorrichtung 32 aufweist, können wahlweise ein einzelner A/D-Wandler oder mehrere A/D-Wandler für die Verarbeitung verwendet werden entsprechend einem Verarbeitungsinhalt des analogen Signals. Durch Ausbildung dieser Struktur können zwei Prozesse bestehend aus dem Durchschnittswertbildungsprozess und dem Verschachtelungsprozess mittels einer einzigen Prüfvorrichtung ausgeführt werden. Darüber hinaus ist eine vorteilhafte Halbleitervorrichtungs-Prüfvorrichtung vorgesehen, welche leicht den zwischen mehreren A/D-Wandlern auftretenden Zeitfehler eichen kann.
  • Wie aus dem Vorstehenden ersichtlich ist, können der Durchschnittswertbildungsprozess, bei welchem mehrere A/D-Wandler gleichzeitig eine Abtastoperation durchführen, und der Verschachtelungsprozess, bei welchem mehrere A/D-Wandler abwechselnd eine Abtastoperation durchführen, durch eine einzige A/D-Umwandlungsvorrichtung 120 realisiert werden. Darüber hinaus können die für die Verarbeitung zu verwenden den A/D-Wandler selektiv geändert werden in Übereinstimmung mit dem Verarbeitungsinhalt des analogen Signals. Darüber hinaus kann die Eichung des zwischen mehreren A/D-Wandlern auftretenden Zeitfehlers unter Verwendung der Berechnungseinheit durchgeführt werden, wodurch der Zeitfehler ohne Verwendung der Verzögerungsschaltung geeicht werden kann.

Claims (17)

  1. Analog/Digital(A/D)-Umwandlungsvorrichtung, welche ein von einer zu prüfenden Halbleitervorrichtung ausgegebenes analoges Signal abtastet, um ein digitales Signal zu erzeugen, mit einem Analogsignal-Eingangsbereich (10), welcher das analoge Signal aufnimmt, und mehreren Analog/Digital-Wandlern (12), welche das an dem Analogsignal-Eingangsbereich eingegebene analoge Signal abtasten und das analoge Signal in das digitale Signal umwandeln, gekennzeichnet durch einen Abtasttaktsignal-Generator (14), welcher entweder ein synchrones Abtasttaktsignal zur Verwendung bei einem Durchschnittswertbildungsprozess, um die Abtastoperation der mehreren A/D-Wandler in einer synchronisierten Weise durchzuführen oder ein abwechselndes Abtasttaktsignal zur Verwendung bei einem Verschachtelungsprozess, um die Abtastoperation der mehreren A/D-Wandler abwechselnd durchzuführen, liefert, eine Durchschnittswertbildungs-Verarbeitungseinheit (18b), welche den Durchschnittswertbildungsprozess bei dem von den den Abtastvorgang durchführenden A/D-Wandlern ausgegebenen digitalen Signal auf der Grundlage des Abtasttaktsignals durchführt, und eine Verschachtelungs-Verarbeitungseinheit (18a), welche das von den die Abtastoperation durchführenden A/D-Wandlern ausgegebene digitale Signal auf der Grundlage des abwechselnden Abtasttaktsignals verschachtelt.
  2. A/D-Umwandlungsvorrichtung nach Anspruch 1, gekennzeichnet durch einen Betriebsartbestimmungssignal-Generator (22), welcher ein Betriebsartbestimmungssignal erzeugt, das entweder den Durchschnittswertbildungsprozess oder den Verschachtelungsprozess bestimmt, wodurch entweder die Durchschnittswertbildungs-Verarbeitungseinheit (18b) oder die Verschachtelungs-Verarbeitungseinheit (18a) auf der Grundlage des Betriebsartbestimmungssignals ausgewählt wird.
  3. A/D-Umwandlungsvorrichtung nach Anspruch 2, gekennzeichnet durch einen Bezugstaktsignal-Generator (16), welcher ein Bezugstaktsignal erzeugt, wobei der Abtasttaktsignal-Generator die mit dem Bezugstaktsignal synchronisierten synchronen Abtasttaktsignale zu den jeweiligen A/D-Wandlern für den Fall liefert, dass der Durchschnittswertbildungsprozess von dem Betriebsartbestimmungssignal bestimmt ist, während der Äbtasttaktsignal-Generator das abwechselnde Abtasttaktsignal mit jeweils einer unterschiedlichen Phase gegeneinander zu den jeweiligen A/D-Wandlern für den Fall liefert, dass der Verschachtelungsprozess durch das Betriebsartbestimmungssignal bestimmt ist.
  4. A/D-Umwandlungsvorrichtung nach einem der Ansprüche 1 bis 3, gekennzeichnet durch mehrere Speichereinheiten (20), welche die von den jeweiligen der mehreren A/D-Wandler ausgegebenen digitalen Signale speichern, wobei die Durchschnittswertbildungs-Verarbeitungseinheit und die Verschachtelungsverarbeitungseinheit den Durchschnittswertbildungsprozess bzw. den Verschachtelungsprozess auf der Grundlage der in den mehreren Speichereinheiten gespeicherten digitalen Signale durchführen.
  5. A/D-Umwandlungsvorrichtung nach Anspruch 4, worin die mehreren A/D-Wandler einen ersten A/D-Wandler und einen zweiten A/D-Wandler enthalten, gekennzeichnet durch, eine Fehlerberechnungseinheit (72), welche einen Zeitfehler berechnet, der eine zeitliche Versetzung zwischen einem vorbestimmten Zeitpunkt, der durch den zweiten A/D-Wandler abgetastet ist gegenüber dem von dem ersten A/D-Wandler abgetasteten, und einem von dem zweiten A/D-Wandler abgetasteten tatsächlichen Zeitpunkt darstellt, eine Fehlereichwert-Berechnungseinheit (74), welche einen Zeitfehlereichwert zur Verwendung bei der Berechnung der Eichung des Zeitfehlers des zweiten A/D-Wandlers auf der Grundlage des von der Fehlerberechnungseinheit berechneten Zeitfehlers berechnet, eine Leseeinheit 76, welche das digitale Signal aus den Speichereinheiten, die das durch Abtastung eines gemessenen Signals, das das zu messende analoge Signal ist, erhaltene digitale Signal speichern, und eine Fehlereicheinheit (70b), welche einen Eichvorgang bei dem in dem zweiten A/D-Wandler bewirkten Zeitfehler in dem Fall der Abtastung des gemessenen Signals auf der Grundlage des von der Leseeinheit aus den Speichereinheiten gelesenen digitalen Signals und des von der Fehlereichwert-Berechnungseinheit berechneten Zeitfehlereichwertes durchführt.
  6. Analog/Digital(A/D)-Umwandlungsvorrichtung, welche ein von einer zu prüfenden Halbleitervorrichtung ausgegebenes analoges Signal abtastet, um ein digitales Signal zu erzeugen, mit einem Analogsignal-Eingangsbereich (10), welcher das analoge Signal aufnimmt, gekennzeichnet durch einen Addierer (26), welcher das von dem ersten A/D-Wandler, welcher das analoge Signal abtastet, um es in das digitale Signal umzuwandeln, ausgegebene digitale Signal und das von einem zweiten A/D-Wandler, welcher das analoge Signal synchron zum ersten A/D-Wandler abtastet, um in das digitale Signal umzuwandeln, ausgegebene digitale Signal addiert, einen Multiplexer (28), welcher abwechselnd das von dem ersten A/D-Wandler ausgegebene digitale Signal und das von dem zweiten A/D-Wandler ausgegebene digitale Signal aufnimmt, um diese aufeinander folgend auszugeben, und eine Auswahlvorrichtung (30), welche entweder einen Ausgangswert des Addierers oder einen Ausgangswert des Multiplexers auswählt.
  7. Analog/Digital(A/D)-Umwandlungsvorrichtung nach einem der Ansprüche 1 bis 6, gekennzeichnet durch eine Analogsignal-Verteilungsvorrichtung (32), welche die Verteilung des an dem Analogsignal-Eingangsbereich eingegebenen analogen Signals zu einem einzelnen oder zu mehreren der Analog/Digital-Wandler in Abhängigkeit davon, wie das analoge Signal in das digitale Signal umgewandelt wird, aufrecht erhält.
  8. A/D-Umwandlungsvorrichtung nach Anspruch 7, dadurch gekennzeichnet, dass die mehreren A/D- Wandler für die jeweilige Anzahl der entsprechenden mehreren Analogsignal-Eingangsbereiche vorgesehen sind, und dass das von dem einzelnen Analogsignal-Eingangsbereich eingegebene analoge Signal zu mehreren der A/D-Wandler verteilt wird.
  9. A/D-Umwandlungsvorrichtung nach Anspruch 7, gekennzeichnet durch einen Verteilungssteuersignal-Generator (34), welcher ein Verteilungssteuersignal zu der Analogsignal-Verteilungsvorrichtung liefert, welches bestimmt, dass das analoge Signal zu einem oder mehreren der A/D-Wandler auf der Grundlage eines durch das Betriebsartbestimmungssignal bestimmten Prozesses verteilt wird.
  10. Eichvorrichtung, welche einen zwischen einem ersten A/D-Wandler, der ein von einer Halbleitervorrichtung ausgegebenes analoges Signal abtastet, um dieses in ein digitales Signal umzuwandeln, und einem zweiten A/D-Wandler, welcher das analoge Signal abtastet, um es in ein digitales Signal umzuwandeln, auftretenden Fehler eicht, mit einer Fehlerberechnungseinheit (72), welche einen Zeitfehler berechnet, der eine zeitliche Versetzung zwischen einem vorbestimmten Zeitpunkt für die Abtastung durch den zweiten A/D-Wandler gegenüber dem für die Abtastung durch den ersten A/D-Wandler, und einem durch den zweiten A/D-Wandler tatsächlich verwendeten Zeitpunkt für die Abtastung darstellt, auf der Grundlage von durch Abtastung eines Prüfsignals zur Verwendung bei der Berechnung des Zeitfehlers erhaltenen Abtastdaten, einer Fehlereichwert-Berechnungseinheit (74), welche einen Zeitfehlereichwert zur Verwendung bei der Berechnung der Eichung des Zeitfehlers des zweiten A/D-Wandlers auf der Grundlage des von der Fehlerberechnungseinheit berechneten Zeitfehlers berechnet, und einer Leseeinheit (76), welche das digitale Signal aus einer Speichereinheit, die die durch Abtasten eines gemessenen Signals, das das zu messende analoge Signal ist, erhaltenen Abtastdaten speichert, liest, gekennzeichnet durch eine Fehlereicheinheit (70b), die durch Transformation den Zeitfehlereichwert zu den von dem zweiten A/D-Wandler abgetasteten und von der Leseeinheit aus der Speichereinheit ausgelesenen Abtastdaten hinzufügt.
  11. Eichvorrichtung nach Anspruch 10, dadurch gekennzeichnet, dass die Fehlereicheinheit eine diskrete Fourier-Transformation bei den von der Leseeinheit aus der Speichereinheit gelesenen Abtastdaten des gemessenen Signals durchführt und den Zeitfehler auf der Grundlage eines durch die diskrete Fourier-Transformation erhaltenen Wertes und des Zeitfehlereichwertes eicht.
  12. Eichvorrichtung nach Anspruch 10 oder 11, dadurch gekennzeichnet, dass die Fehlerberechnungseinheit eine Verstärkung und eine Versetzung des ersten und des zweiten A/D-Wandlers berechnet, wobei die Fehlereichwert-Berechnungseinheit enthält: eine Verstärkungseichwert-Berechnungseinheit (74b), welche einen Verstärkungseichwert des ersten und des zweiten A/D-Wandlers berechnet, und eine Versetzungseichwert-Berechnungseinheit (74c), welche einen Ver setzungseichwert des ersten und des zweiten A/D-Wandlers berechnet, und wobei die Fehlereicheinheit eine Verstärkungs/Versetzungs-Eicheinheit enthält, welche die Verstärkung und die Versetzung des ersten und des zweiten A/D-Wandlers eicht auf der Grundlage der von der Leseeinheit aus der Speichereinheit gelesenen Abtastdaten des gemessenen Signals, des Verstärkungseichwertes und des Versetzungseichwertes.
  13. Eichvorrichtung nach Anspruch 12, dadurch gekennzeichnet, dass die Verstärkungs/Versetzungs-Eicheinheit eine Eichoperation derart durchführt, dass der Verstärkungseichwert mit dem Abtastwert des gemessenen Signals, das von dem zweiten A/D-Wandler abgetastet wurde, multipliziert und dann der Versetzungseichwert addiert wird.
  14. Verfahren zum Eichen eines zwischen einem ersten A/D-Wandler, der ein analoges Signal abtastet, um dieses in ein digitales Signal umzuwandeln, und einem zweiten A/D-Wandler, welcher das analoge Signal abtastet, um es in ein digitales Signal umzuwandeln, auftretenden Fehlers, gekennzeichnet durch: Berechnen eines Zeitfehlers, der eine zeitliche Versetzung zwischen einem vorbestimmten Abt astzeitpunkt des zweiten A/D-Wandlers gegenüber dem des ersten A/D-Wandlers und einem tatsächlichen Abtastzeitpunkt des zweiten A/D-Wandlers darstellt, Berechnen eines Zeitfehlereichwertes zur Verwendung bei der Berechnung der Eichung des Zeitfehlers auf der Grundlage des Zeitfehlers, und Eichen des Zeitfehlers in den durch den zweiten A/D-Wandler abgetasteten Abtastdaten, indem durch Transformation den Abtastdaten der Zeitfehlereichwert hinzugefügt wird.
  15. Verfahren nach Anspruch 14, gekennzeichnet durch: Berechnen der Verstärkung und der Versetzung des ersten und des zweiten A/D-Wandlers, Berechnen eines Verstärkungseichwertes und eines Versetzungseichwertes zur Verwendung bei der Berechnung der Eichung der Verstärkung und der Versetzung, auf der Grundlage der Berechnung der Verstärkung und der Versetzung, und Eichen der Verstärkung und der Versetzung des ersten und des zweiten A/D-Wandlers auf der Grundlage der durch Abtasten des zu messenden Signals erhaltenen Abtastdaten, des Verstärkungseichwertes und des Versetzungseichwertes.
  16. Halbleitervorrichtungs-Prüfvorrichtung zum Prüfen einer Halbleitervorrichtung, die ein analoges Signal ausgibt, mit einem Mustergenerator (91), der ein Halbleitervorrichtungs-Eingangssignal zum Prüfen der Halbleitervorrichtung erzeugt, einer Funktionsplatte (96), welche das von dem Mustergenerator ausgegebene Halbleitervorrichtungs-Eingangssignal zu der Halbleitervorrichtung liefert, einem Analogsignal-Eingangsbereich (10), welcher das von der Halbleitervorrichtung ausgegebene analoge Signal aufnimmt, und mehreren Analog/Digital(A/D)-Wandlern (12), welche eine Abtastoperation bei dem an dem Analogsignal-Eingangsbereich eingegebenen analogen Signal durchführen und das analoge Signal in ein digitales Signal umwandeln, gekennzeichnet durch einen Abtasttaktsignal-Generator (14), welcher entweder ein synchrones Abtasttaktsignal zur Verwendung bei einem Durchschnittswertbildungsprozess derart, dass die mehreren A/D-Wandler eine Abtastoperation in einer synchronisierten Weise durchführen, oder ein abwechselndes Abtasttaktsignal zur Verwendung bei einem Verschachtelungsprozess derart, dass die mehreren A/D-Wandler abwechselnd eine Abtastoperation durchführen, liefert, eine Durchschnittswertbildungs-Verarbeitungseinheit (18b), welche den Durchschnittswertbildungsprozess bei dem von den die Abtastung durchführenden A/D-Wandlern ausgegebenen digitalen Signal auf der Grundlage des synchronen Abtasttaktsignals durchführt, und eine Verschachtelungs-Verarbeitungseinheit (18a), welche das von den die Abtastung durchführenden R/D-Wandlern ausgegebene digitale Signal auf der Grundlage des. abwechselnden Abtasttaktsignals verschachtelt.
  17. Halbleitervorrichtungs-Prüfvorrichtung nach Anspruch 16, bei der die mehreren A/D-Wandler einen ersten A/D-Wandler und einen zweiten A/D-Wandler enthalten, gekennzeichnet durch: eine Fehlerberechnungseinheit (72), welche einen Zeitfehler berechnet, der eine zeitliche Versetzung zwischen einem vorbestimmten Abtastzeitpunkt des zweiten A/D-Wandlers gegenüber dem des ersten A/D-Wandlers und einem tatsächlichen Abtastzeitpunkt des zweiten A/D-Wandlers darstellt, eine Fehlereichwert-Berechnungseinheit (74), welche einen Zeitfehlereichwert zur Verwendung bei einer Berechnung der Eichung des Zeitfehlers des zweiten A/D-Wandlers auf der Grundlage des von der Fehlerberechnungseinheit berechneten Zeitfehlers berechnet, eine mit der Fehlerberechnungseinheit verbundene Leseeinheit (76), die das digitale Signal aus einer Speichereinheit liest, welche das durch Abtasten eines gemessenen Signals, das das zu messende analoge Signal ist, erhaltene digitale Signal speichert, und eine Fehlereicheinheit (70b), welche eine Eichoperation bei dem in dem zweiten A/D-Wandler in dem Fall der Abtastung des gemessenen Signals bewirkten Zeitfehler auf der Grundlage der aus der Speichereinheit ausgelesenen Abtastdaten und des von der Fehlereichwert-Berechnungseinheit berechneten Zeitfehlereichwertes durchführt.
DE10015384A 1999-03-24 2000-03-24 A/D-Umwandlungsvorrichtung, Eicheinheit und Verfahren hierfür Expired - Fee Related DE10015384B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP8011899 1999-03-24
JP11-80118 1999-03-24
JP00-54335 2000-02-29
JP2000054335A JP4547064B2 (ja) 1999-03-24 2000-02-29 Ａ／ｄ変換装置およびキャリブレーション装置

Publications (2)

Publication Number Publication Date
DE10015384A1 DE10015384A1 (de) 2000-10-05
DE10015384B4 true DE10015384B4 (de) 2004-02-12

Family

ID=26421167

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10015384A Expired - Fee Related DE10015384B4 (de) 1999-03-24 2000-03-24 A/D-Umwandlungsvorrichtung, Eicheinheit und Verfahren hierfür

Country Status (6)

Country Link
US (1) US6452518B1 (de)
JP (1) JP4547064B2 (de)
KR (1) KR100341130B1 (de)
CN (1) CN100397785C (de)
DE (1) DE10015384B4 (de)
TW (1) TW456108B (de)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4475784B2 (ja) * 2000-09-26 2010-06-09 株式会社アドバンテスト Ａ／ｄ変換入力遅延補正装置、方法、記録媒体
JP3745962B2 (ja) * 2001-01-24 2006-02-15 株式会社アドバンテスト インターリーブａｄ変換方式波形ディジタイザ装置、及び試験装置
JP4871458B2 (ja) * 2001-06-13 2012-02-08 株式会社高見沢サイバネティックス データ変換装置及びテレメータ装置
JP3939122B2 (ja) * 2001-07-19 2007-07-04 富士通株式会社 レシーバ回路
JP2003133954A (ja) * 2001-10-26 2003-05-09 Agilent Technologies Japan Ltd インターリーブａ／ｄ変換器の校正方法
JP4554934B2 (ja) * 2002-01-11 2010-09-29 アギア システムズ （アイルランド） リサーチ リミテッド データ受信機および送信機におけるタイミング制御
JP2003273735A (ja) * 2002-03-12 2003-09-26 Denso Corp Ａ／ｄ変換方法及び装置
US6836227B2 (en) * 2003-02-25 2004-12-28 Advantest Corporation Digitizer module, a waveform generating module, a converting method, a waveform generating method and a recording medium for recording a program thereof
DE102004009613B4 (de) * 2004-02-27 2010-05-12 Infineon Technologies Ag Schaltungsanordnung zum Kompensieren von Nichtlinearitäten von zeitversetzt arbeitenden Analog-Digital-Wandlern
JP4519509B2 (ja) * 2004-04-22 2010-08-04 ルネサスエレクトロニクス株式会社 半導体集積回路装置及びその動作方法
KR100688520B1 (ko) 2005-01-17 2007-03-02 삼성전자주식회사 아날로그 디지털 컨버터의 캘리브레이션 방법
US7312734B2 (en) * 2005-02-07 2007-12-25 Analog Devices, Inc. Calibratable analog-to-digital converter system
US7183953B2 (en) * 2005-03-31 2007-02-27 Teradyne, Inc. Calibrating automatic test equipment containing interleaved analog-to-digital converters
TWI282216B (en) * 2005-04-13 2007-06-01 Realtek Semiconductor Corp Correlation circuit for time-interleaved ADC and method thereof
US7274313B2 (en) * 2005-05-13 2007-09-25 Texas Instruments Incorporated High speed data recording with input duty cycle distortion
US7064700B1 (en) * 2005-06-15 2006-06-20 Freescale Semiconductor, Inc. Multi-channel analog to digital converter
US20070036255A1 (en) * 2005-08-09 2007-02-15 Wolfe Robert T Synchronization of data streams from data acquisition processors using a common signal
US7649957B2 (en) * 2006-03-22 2010-01-19 Freescale Semiconductor, Inc. Non-overlapping multi-stage clock generator system
JP4714067B2 (ja) * 2006-04-13 2011-06-29 株式会社アドバンテスト キャリブレーション回路、キャリブレーション方法、及び試験装置
CN101212434B (zh) * 2006-12-29 2010-12-01 大唐移动通信设备有限公司 一种校正并行交替采样信号误差的方法及系统
US7541958B2 (en) * 2006-12-30 2009-06-02 Teradyne, Inc. Error reduction for parallel, time-interleaved analog-to-digital converter
US8255188B2 (en) * 2007-11-07 2012-08-28 Guidetech, Inc. Fast low frequency jitter rejection methodology
US7602325B2 (en) * 2007-12-28 2009-10-13 General Electric Company Sigma delta analog to digital converter with internal synchronous demodulation
TW200943732A (en) * 2008-04-15 2009-10-16 Novatek Microelectronics Corp Time interleaved analog to digital convert apparatus
JP5018680B2 (ja) * 2008-08-01 2012-09-05 株式会社Ｊｖｃケンウッド Ａｄ変換装置
US7808408B2 (en) * 2008-09-08 2010-10-05 Moblus Semiconductor, Inc. Minimizing adverse effects of skew between two analog-to-digital converters
US7839323B2 (en) 2008-12-29 2010-11-23 Intersil Americas, Inc. Error estimation and correction in a two-channel time-interleaved analog-to-digital converter
EP2270986B1 (de) 2009-01-26 2012-01-25 Fujitsu Semiconductor Limited Abtastung
KR101209987B1 (ko) * 2009-05-29 2012-12-07 미쓰비시덴키 가부시키가이샤 아날로그 유니트
CN101908924A (zh) * 2009-06-02 2010-12-08 中兴通讯股份有限公司 一种光信号的性能数据采集方法及其系统
US7898446B2 (en) * 2009-06-03 2011-03-01 Texas Instruments Incorporated Correction of sampling mismatch in time-interleaved analog-to-digital converters
US8362937B2 (en) * 2009-06-12 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits for converting analog signals to digital signals, systems, and operating methods thereof
JP4897015B2 (ja) * 2009-06-24 2012-03-14 株式会社東芝 アナログディジタル変換装置
US8269657B2 (en) * 2009-06-26 2012-09-18 Intersil Americas Inc. Background calibration of offsets in interleaved analog to digital converters
US7961123B2 (en) * 2009-07-09 2011-06-14 Texas Instruments Incorporated Time-interleaved analog-to-digital converter
US8749419B2 (en) * 2009-08-11 2014-06-10 Hittite Microwave Corporation ADC with enhanced and/or adjustable accuracy
JP5560989B2 (ja) * 2010-07-21 2014-07-30 富士通株式会社 受信回路
US8339302B2 (en) * 2010-07-29 2012-12-25 Freescale Semiconductor, Inc. Analog-to-digital converter having a comparator for a multi-stage sampling circuit and method therefor
US8451152B2 (en) 2011-02-22 2013-05-28 Texas Instruments Incorporated Pipelined ADC inter-stage error calibration
KR101129290B1 (ko) * 2011-03-11 2012-03-27 경보전기 주식회사 디지털 변환기 및 그 제어방법
KR101129291B1 (ko) * 2011-03-11 2012-03-26 경보전기 주식회사 디지털 변환기 및 그 제어방법
US9239343B2 (en) * 2011-06-06 2016-01-19 Tektronix, Inc. Interleaved digital down-conversion on a test and measurement instrument
CN104579342A (zh) * 2014-12-22 2015-04-29 北京航天测控技术有限公司 一种多a/d转换器的采样时钟相位自动快速校准方法
CN104698369B (zh) * 2015-03-19 2017-10-17 西电通用电气自动化有限公司 一种模拟链路硬件失效检测电路及方法
US10254160B2 (en) * 2016-05-16 2019-04-09 Apple Inc. Color ambient light sensor circuitry for electronic devices
ES2904453T3 (es) * 2017-01-24 2022-04-05 Alcon Inc Conmutación de modo dinámico para tomografía de coherencia óptica oftálmica multimodo
JP7065336B2 (ja) * 2017-02-08 2022-05-12 パナソニックＩｐマネジメント株式会社 信号処理システム及び信号処理方法
CN107359873B (zh) * 2017-07-27 2024-02-23 中国电力科学研究院 一种基于锁相及移相校准合并单元测试仪时钟误差的装置和方法
CN110061742B (zh) * 2018-01-19 2023-03-10 创意电子股份有限公司 模拟数字转换器校准系统
CN108932923B (zh) * 2018-07-03 2020-09-01 深圳市华星光电半导体显示技术有限公司 Amoled的侦测系统及侦测方法
CN109327222B (zh) * 2018-09-21 2021-06-04 电子科技大学 基于时间误差自适应消除的时间交替采样系统
CA3129027C (en) 2019-03-04 2021-12-21 Mitsubishi Electric Corporation Receiver device and reception method
CN112087232A (zh) * 2019-06-14 2020-12-15 北京新岸线移动多媒体技术有限公司 一种tiadc系统直流偏置和增益误差校准方法及装置
TWI745945B (zh) * 2020-04-29 2021-11-11 創意電子股份有限公司 類比數位轉換系統、時脈偏斜校準方法與相關的電腦程式產品
KR102362737B1 (ko) * 2020-09-03 2022-02-15 고려대학교 산학협력단 파이프라인 아날로그-디지털 변환기의 내부 시간영역 보간 아날로그-디지털 변환기
CN114326901B (zh) * 2021-12-31 2023-04-07 浙江浙大西投脑机智能科技有限公司 一种用于神经调控的参数精准可调电流刺激系统
TWI793003B (zh) 2022-05-05 2023-02-11 創意電子股份有限公司 消除相位雜訊之影響的校正系統與包含其的類比至數位轉換裝置
CN118041318A (zh) * 2022-11-07 2024-05-14 长鑫存储技术有限公司 校准电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2184620A (en) * 1985-12-24 1987-06-24 Sony Tektronix Corp Calibrating analog-to-digital conversion apparatus
US5073777A (en) * 1989-03-13 1991-12-17 Texas Instruments Incorporated Plural delta-sigma converters operating in parallel with independent dither generators
JPH05218867A (ja) * 1992-02-03 1993-08-27 Advantest Corp ２個のアナログ・ディジタル・コンバータをインターリーブ動作させる高速波形ディジタイザ
DE3885166T2 (de) * 1987-07-08 1994-05-26 Tektronix Inc Verzahntes Digatilisierungsfeld mit kalibrierter Abtasttaktierung.
JPH06152410A (ja) * 1992-11-09 1994-05-31 Advantest Corp インターリーブ方式を採用したアナログディジタルコンバータの補正方法
US5537113A (en) * 1992-06-17 1996-07-16 Advantest Corp. A/D or D/A conversion using distribution of differential waveforms to interleaved converters

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56115026A (en) * 1980-02-18 1981-09-10 Sony Tektronix Corp Analog-digital converter
GB2186139A (en) * 1986-01-30 1987-08-05 Plessey Co Plc Phase and quadrature receiver
US4962380A (en) * 1989-09-21 1990-10-09 Tektronix, Inc. Method and apparatus for calibrating an interleaved digitizer
US5247300A (en) * 1990-09-27 1993-09-21 Goldstar Co., Ltd. Automatic audio/video signal combination apparatus
JPH04255113A (ja) * 1991-02-07 1992-09-10 Sharp Corp アナログ／デジタル変換装置
JPH04267628A (ja) * 1991-02-21 1992-09-24 Iwatsu Electric Co Ltd インターリーブ・デジタイズ方法と装置
US5352976A (en) * 1992-01-31 1994-10-04 Tektronix, Inc. Multi-channel trigger dejitter
JP3202793B2 (ja) * 1992-05-28 2001-08-27 能美防災株式会社 火災感知器の感度測定装置
JPH0685670A (ja) * 1992-09-03 1994-03-25 Hitachi Ltd サンプリング方法及びサンプリング・システム
JP3417719B2 (ja) * 1995-03-23 2003-06-16 ソニー株式会社 アナログデイジタル変換方法
US6310571B1 (en) * 2001-03-30 2001-10-30 Pixim, Incorporated Multiplexed multi-channel bit serial analog-to-digital converter

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2184620A (en) * 1985-12-24 1987-06-24 Sony Tektronix Corp Calibrating analog-to-digital conversion apparatus
DE3885166T2 (de) * 1987-07-08 1994-05-26 Tektronix Inc Verzahntes Digatilisierungsfeld mit kalibrierter Abtasttaktierung.
US5073777A (en) * 1989-03-13 1991-12-17 Texas Instruments Incorporated Plural delta-sigma converters operating in parallel with independent dither generators
JPH05218867A (ja) * 1992-02-03 1993-08-27 Advantest Corp ２個のアナログ・ディジタル・コンバータをインターリーブ動作させる高速波形ディジタイザ
US5537113A (en) * 1992-06-17 1996-07-16 Advantest Corp. A/D or D/A conversion using distribution of differential waveforms to interleaved converters
JPH06152410A (ja) * 1992-11-09 1994-05-31 Advantest Corp インターリーブ方式を採用したアナログディジタルコンバータの補正方法

Also Published As

Publication number Publication date
KR20010006867A (ko) 2001-01-26
KR100341130B1 (ko) 2002-06-20
CN1268671A (zh) 2000-10-04
TW456108B (en) 2001-09-21
US6452518B1 (en) 2002-09-17
JP2000341123A (ja) 2000-12-08
JP4547064B2 (ja) 2010-09-22
CN100397785C (zh) 2008-06-25
DE10015384A1 (de) 2000-10-05

Similar Documents

Publication Publication Date Title
DE10015384B4 (de) A/D-Umwandlungsvorrichtung, Eicheinheit und Verfahren hierfür
DE10196595B4 (de) Digitalisierungsvorrichtung und Halbleiter-Prüfvorrichtung
DE10007148C2 (de) Hochgeschwindigkeits-Wellenformdigitalisierer mit einer Phasenkorrekturvorrichtung und Verfahren zur Phasenkorrektur
DE2544407C2 (de) Verfahren zur Korrektur von Amplituden- und Phasenabweichungen zwischen den beiden Kanälen eines Quadraturdemodulators
DE19914447B4 (de) Selbstkalibrierendes Positionsmeßwandlersystem und Verfahren zum Selbstkalibrieren eines Positionsmeßwandlers
DE3885166T2 (de) Verzahntes Digatilisierungsfeld mit kalibrierter Abtasttaktierung.
DE2849119C2 (de)
DE19502399C2 (de) Verfahren zur Fehlerkorrektur bei einem Positionssensor
DE69627777T2 (de) Pulsbasiertes Impedanz-Messgerät
DE2608249C3 (de) Verfahren und Vorrichtung zum Messen von Übertragungsfunktionen
DE10296381T5 (de) Wellenform-Ditigalisierungsvorrichtung vom A/D-Verschachtelungsumwandlungstyp
DE2942825A1 (de) Verfahren und vorrichtung zur verarbeitung sequentiell uebertragender digitaler informationsworte
DE10295886T5 (de) Wellenform-Digitalisierungsmodul vom A/D- Umwandlungs-Verschachtelungstyp und Prüfvorrichtung
DE10249864A1 (de) Kalibrierungsverfahren für einen Verschachtelungs-A/D-Wandler
DE19956533A1 (de) Halbleiterprüfsystem
DE112008002111T5 (de) Messgerät, Prüfgerät und Messverfahren
DE69122404T2 (de) A/d oder d/a wandler, a/d und d/a wandlersystem und verfahren zur eichung dieses systems
DE10297436T5 (de) Zeitgenerator und Prüfvorrichtung
DE10147337A1 (de) Eingabeverzögerungskorrektursystem und Verfahren für einen A/D-Wandler und Speichermedium
DE102005044194B4 (de) Messvorrichtung und Verfahren zum Messen von relativen Phasenlagen von digitalen Signalen
DE3689247T2 (de) Hochgeschwindigkeitsdatenerfassung unter Verwendung von multiplexten Ladungsübertragungseinrichtungen.
DE3032431A1 (de) Analoge speichereinrichtung
EP1565761B1 (de) Verfahren zum messen der streuparameter eines mehrtor-messobjektes mittels eines mehrtor-netzwerkanalysators mit nichtsinusf rmigen messsignalen
DE2827422C3 (de) Verfahren und Schaltungsanordnung zum Messen von Kennwerten eines Vierpols, insbesondere einer Datenübertragungsstrecke
DE112004002887T5 (de) Verfahren zur A/D-Umwandlung und A/D-Umwandlungsvorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee