TW456108B - Analog-to-digital conversion device and correction units and method thereof - Google Patents
Analog-to-digital conversion device and correction units and method thereof Download PDFInfo
- Publication number
- TW456108B TW456108B TW089105305A TW89105305A TW456108B TW 456108 B TW456108 B TW 456108B TW 089105305 A TW089105305 A TW 089105305A TW 89105305 A TW89105305 A TW 89105305A TW 456108 B TW456108 B TW 456108B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- sampling
- converters
- converter
- correction
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
- H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
4 5 6 彳 0 8 6070pif,doc/002 A7 ------- B7 五、發明說明(I ) 本專利申請主張優先權乃基於日本專利申請,H11-080118,於1999年三月24日申請,以及2000-54335,於2000 年二月29日申請,其內容列入此處之參考。 發明背景 1. 發明領域 本發明是有關於一種半導體元件測試裝置,且特別是 有關於一種使用在半導體元件測測裝置之A-D轉換器及校 正單元。 2. 相關技藝 第1圖是一種典型的A-D轉換器101的方塊圖,可將 類比信號轉換爲數位信號。A-D轉換裝置101包括類比信 號輸入部份11、A-D轉換器13a及i3b、取樣時脈信號產 生器15、參考時脈信號產生器17、延遲電路24、及交錯 處理單元19。其中交錯處理單元19包括多工器29及記憶 單元2卜 類比信號50輸入至類比信號輸入部份11。A-D轉換 器13a及13b對輸入的類比信號50做取樣,其爲交替取樣, 然後轉換爲數位信號。由A-D轉換器13a及13b交替輸出 的數位信號,依續送至多工器29,再儲存至記憶單元21。 取樣時脈信號產生器15依據參考信號54產生取樣時 脈信號56a及56b,其交替地觸發A-D轉換器13a及13b 的取樣動作。延遲電路24位於取樣時脈信號產生器15產 本紙張尺度適用中國國家標準(CNS)A4規格(2〗〇 X 297公爱)
閱 讀 背 之 注 意 事 項 再 填 ί裝 頁i 一 I I I I 訂 線 經濟部智慧財產局員工消费合作社印製 45 610 8 6070pif.doc/002 A7 五、發明說明(乙) 生之取樣時脈信號56a及56b之傳輸途徑上,用以校正A-D轉換器13a及13b的取樣動作的時序。 第2圖繪示可以很容易得到的具備複數個類比信號部 份的A-D轉換裝置102。A-D轉換裝置102包括分別對應 於複數個類比信號輸入部份(Ua ' lib、11c、lid)的A-D 轉換器(13a ' 13b、13c、13d) '參考時脈信號產生器Π、 以及記憶單元(21a、21b、21c、21d)。 個別的類比信號(50a、50b、50c ' 5(M)輸入至個別的類 比信號輸入部份(11a、lib、11c ' lid)。輸入的類比信號由 個別的A-D轉換器(13a ' 13b ' 13c、13d)轉換爲數位信號。 轉換後的數位信號信存至記憶單元(2]a、21b、21c、21d)。 第3A圖繪示交錯處理之方塊圖。在交錯處理中,由 交替取樣運作的A-D轉換器13a及13b得到的取樣資料, 由交錯處理單元19依序取出。經由交錯處理,等於由比 單一 A-D轉換器更高的取樣率取得之取樣資料。參考第3B 圖,在交錯處理中,兩個取樣時脈信號56a及56b的相位 爲彼此錯開,將其送至A-D轉換器13a及13b,用以交替 觸發A-D轉換器13a及13b進行取樣動作。 如以上所提到的,經由交錯處理的方法,由複數個A-D轉換器輸出的數位信號依照順序排列。在交錯處理中, 當每一個A-D轉換器在依據取樣時脈信號’進行實際地取 樣運作時,取樣間隔必須相同。然而’因爲個別的A-D轉 換器的特性不同,以及取樣時脈信號經過的途徑不同,在 所需的取樣時脈上會產生時間誤差。因此需要校正時間誤 差。如第1圖所繪示,在習知的技藝上’在導引取樣時脈 5 (請先閱讀背面之注意事項再填寫本頁) - -------訂------- --線 經濟部智M財產局員工消费合作社印製 本紙張尺度適用中國國家標準(CNS>A4規格(210 X 297公釐) 經濟部智慧財產局員工消费合作社印製 45 610 8 6070pif.doc/002 A7 B7 五、發明說明(^) 信號56a及56b至個別的A-D轉換器的途徑中間,插入可 變的延遲元件,用來校正此時間誤差。 如第1圖所繪示的習知的A-D轉換器101,只能做到 供A-D轉換器13a及13b交替地取樣運作的交錯處理。A-D轉換裝置101不能達成其他的處理。 如第2圖所繪示的習知的A-D轉換器102,用來處理 每一類比信號輸入部份所輸入的類比信號的A-D轉換器是 預先安排固定的。再者,用延遲電路來校正時間誤差’使 得時間誤差的校正變得非常複雜。再者’可以校正的時間 誤差的範圍,對延遲元件的效果倚賴甚深,使得無法達到 高精確的調校。 發明摘要 因此本發明之目的就是在提供一種A-D轉換裝置、一 種校正單元、及一種半導體裝置測試裝置及方法,用以做 爲解決至少上述缺點之一之輔助。這些目的將會在申請專 利的範圍內,藉由組合獨立項中所述之特徵來達到。另外, 依附項則依照本發明提供更有利之實施例。 依照本發明的一個觀點,提供一種類比-數位〖Analog-to-digUal,簡稱A-D)$專換裝置,用以對測試之一半導體裝 置輸出之一類比信號做取樣,產生一數位信號,該A-D轉 換裝置包括:一類比信號輸入部份,用以輸入該類比信號: 複數個類比-數位(Analog-to-digital,簡稱A-D)轉換器,用 以對該類比信號輸入部份輸入之該類比信號做取樣,並且 6 、 Μ.--------訂---------埃 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 4 5 6彳〇8 6070pif.doc/002 A7 五、發明說明(Y ) 將該類比信號轉換爲該數位信號;一取樣時脈信號產生 器,用以提供一同步取樣時脈信號供一平均處理使用,使 得該些A-D轉換器以同步方式做取樣動作,或提供一交替 取樣時脈信號供一交錯處理使用,使得該些A-D轉換器交 替地做取樣動作;一平均處理單元’用以根據該同步取樣 時脈信號,對該些A-D轉換器輸出之該數位信號執行該平 均處理;一交錯處理單元’用以根據該交替取樣時脈信號, 交錯處理該些A-D轉換器輸出之該數位信號。 該A-D轉換裝置可以更包括一模式指定信號產生器, 用以產生一模式指定信號’用以指定該平均處理或該交錯 處理,藉以根據該模式指定信號選擇該平均處理單元或該 交錯處理單元。 另外,該[D轉換裝置可以更包括一參考時脈信號產 生器,用以產生一參考時脈信號,其中在該模式指定信號 指定該平均處理之情況時’該取樣時脈信號產生器提供與 該參考時脈信號同步的該同步取樣時脈信號給該些個別的 A-D轉換器,在該模式指定信號指定該交錯處理時,該取 樣時脈信號產生器提供彼此間相位不同之該交替取樣時脈 信號給該些個別的[D轉換器。 另外,該A-D轉換裝置可以更包括複數個記憶單元’ 用以儲存該些個別的A-D轉換器輸出之該數位信號’其中 該平均處理單元及該交錯處理單元分別根據儲存在該些記 憶單元之該數位信號執行該平均處理及該交錯處理。 假設有一第一 A-D轉換器及一第二A-D轉換器’該A-D 轉換裝置可以更包括:一誤差計算單元’用以計算一時間 7 11.. 't--------訂---------炊 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消费合作杜印製 本紙張尺度適用中國囷家標準(CNS)A4規格(210 X 297公釐) 456108 6070pif.doc/002 A7 B7 五、發明說明(夕) 誤差,其爲該第二A-D轉換器取樣相對該第一 A-D轉換器 取樣之一預定時序與該第二A-D轉換器取樣之一實際時序 間之時間位移;一誤差校正値計算單元’用以根據該誤差 計算單元計算之該時間誤差計算一時間誤差校正値,供校 正該第二A-D轉換器之該時間誤差之計算時使用;一讀取 單元,用以從儲存對一測量信號取樣所得到之該數位信號 之該些記憶單元讀取該數位信號,其中該測量信號爲待測 量之該類比信號;以及一誤差校正單元’用以根據該讀取 單元從該些記憶單元讀取之該數位信號及該誤差校正値計 算單元計算之該時間誤差校正値,對該第二A-D轉換器在 對該測量信號取樣時所造成之該時間誤差,執行校正動 作。 依照本發明之另一觀點,提供一種類比-數位(Analog-to-digital,簡稱A-D)轉換裝置,包括:一類比信號輸入部 份,用以輸入該類比信號;一加法器,用以將一第一 A-D 轉換器對要轉換爲該數位信號之該類比信號做取樣所輸出 之該數位信號,及一第二A-D轉換器對要轉換爲該數位信 號之該類比信號做取樣所輸出之該數位信號相加起來;一 多工器,用以交替地輸入該第一 A-D轉換器輸出之該數位 信號及該第二A-D轉換器輸出之該數位信號,使其依序地 輸出;以及一選擇器,用以選擇該加法器之一輸出値或是 該多工器之一輸出値。 依照本發明之又一觀點,提供一種類比-數位(Analog-to-digital,簡稱A-D)轉換裝置,包括:一類比信號輸入部 份,用以輸入該類比信號;複數個類比-數位(Analog-to- (請先閱讀背面之注意事項再填寫本頁) 裝------訂·------線 經濟部智慧財產局員工消费合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 4 5 6 10 8 6070pif,doc/002 A7 B7 五、發明說明(έ ) digital,簡稱A-D)轉換器,用以對於該類比信號輸入部份 輸入之該類比信號做取樣,並且將該類比信號轉換爲該數 位信號;以及一類比信號分配器,用以根據該測量信號要 如何轉換成該數位信號的內容,選擇將該數位信號分配至 該些A-D轉換器中的單一個或複數個。 另外,最好提供該些複數個A-D轉換器給個別數目的 該些對應之複數個類比信號輸入部份,並且其中由該單一 的類比信號輸入部份輸入之該類比信號被分配至複數個該 些A-D轉換器。 另外,A-D轉換裝置可以更包括:一取樣時脈信號產 生器,用以提供一同步取樣時脈信號供一平均處理使用, 使得該些A-D轉換器以同步方式做取樣動作,或提供一交 替取樣時脈信號供一交錯處理使用,使得該些A-D轉換器 交替地做取樣動作;一平均處理單元,用以根據該同步取 樣時脈信號,對該些A-D轉換器輸出之該數位信號執行該 平均處理;以及一交錯處理單元,用以根據該交替取樣時 脈信號,交錯處理該些A-D轉換器輸出之該數位信號。 另外,A-D轉換裝置可以更包括:一模式指定信號產 生器,用以產生一模式指定信號,用以指定該平均處理或 該交錯處理,藉以根據該模式指定信號選擇該平均處理單 元或該交錯處理單元:以及一分配控制信號產生器,用以 提供一分配控制信號至該類比信號分配器,用以根據該模 式指定信號指定之處理,指定該類比信號要分配至該些A-D轉換器中的一個或複數個。 依照本發明之又一觀點,提供一種校正裝置,用以校 9 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝--------訂---------^ 經濟部智慧財產局員工消费合作社印製 :/ 002 :/ 002 A7 B7 6 10 8 60 7 0pi f 五、發明說明(q) 正對要轉換爲一數位信號之由一半導體裝置輸出之〜 信號執行取樣動作之一第一 A-D轉換器,與對要轉換爲比 數位信號之該類比信號執行取樣動作之一笛一 之間所引起之誤差,該校正裝置包括:—誤差計算單〜命 用以計算-時間誤差,其爲該第二A.D轉換^樣相= 第一 A-D轉換器取樣之一預定時序輿該第二A_D轉換器取 樣之一實際時序間之時間位移,計算時根據對供計算該時 間誤差使用之一測試信號做取樣所得之取樣資料:—誤产 校正値叶算單元,用以根據該誤差計算單元計算之該時間 誤差計算一時間誤差校正値’供校疋該第二A_D轉換器之 該時間誤差之計算時使用;一讀取單元,用以從儲存由對 一測量信號取樣所得到之該取樣資料之一記憶單元讀取該 數位信號’其中該測量信號爲待測量之該類比信號:以及 一誤差校正單元,用以根據該讀取單元從該記憶單元讀取 之該數位信號及該誤差校正値計算單元計算之該時間誤差 校正値’對該第二A-D轉換器在對該測量信號取樣時所造 成之該時間誤差,執行校正動作。 在該校正裝置中,該誤差校正單元能夠對該讀取單元 從該記憶單元讀取之該測量信號之該取樣資料執行離散傅 立葉轉換,放且根據該離散傅立葉轉換得到之一離散傅立 葉轉換値及該時間誤差校正値,校正該時間誤差。 另外,最好該誤差計算單元計算該第一及第二A-D轉 換器之一增益及補償,並且該誤差校正値計算單元包括: 一增益校正値計算單元,用以計算該第一及第二A-D轉換 器之一增益校正値;以及一補償校正値計算單元’用以計 本紙張尺度適用中國國家標準(CNS)A4規格(210x 297公釐) (靖先閱讀背面之注意事項再填寫本頁) 裝 --- -訂--------線 經濟部智慧財產局員工消费合作社印製 4 5 6 10 8 6070pif.doc/002 A7 B7 五、發明說明(g) 算該第一及第二A-D轉換器之一補償校正値,以及該誤差 校正單元包括一增益補償校正單元,用以根據該讀取單元 從該記憶單元讀取之該測量信號之該取樣資料、該增益校 正値、及該補償校正値,校正該第一及第二A-D轉換器之 該增益及補償。 在該校正裝置中,最好該增益補償校正單元執行一校 正動作,使得該第二A-D轉換器對該測量信號取樣之該取 樣乘上該增益校正値,然後再加上該補償校正値。 依照本發明之再一觀點,提供一種誤差校正方法,用 以校正對要轉換爲一數位信號之一類比信號做取樣動作以 產生一數位信號之一第一 A-D轉換器,與對要轉換爲一數 位信號之一類比信號做取樣動作之一第二A-D轉換器之間 所引起之誤差,該誤差校正方法包括:計算一時間誤差, 其爲該第二A-D轉換器取樣相對該第一 A-D轉換器取樣之 一預定時序與該第二A-D轉換器取樣之一實際時序間之時 間位移;根據該時間誤差計算一時間誤差校正値,供校正 該時間誤差之計算時使用;以及根據對待測之一信號做取 樣所得之取樣資料及該時間誤差校正値,校正該時間誤 差。 另外,該誤差校正方法可以更包括:計算該第一及第 二A-D轉換器之增益及補償;根據該計算增益及補償步驟 所計算之該增益及補償,計算增益校正値及補償校正値, 供校正該增益及補償之計算時使用;以及根據對待測之該 信號做取樣所得之該取樣資料、該增益校正値、及該補償 校正値,校正該第一及第二A-D轉換器之該增益及補償。 本紙張尺度適用中國國家標準(CNS)A4規格(2〗0 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝-------—訂---------線 經濟部智慧財產局員工消费合作社印製 經濟部智慧財產局員工消費合作社印製 4 5 6 10 8 6070pif.doc/002 A7 B7 五、發明說明(q) 依照本發明之再一觀點,提供一種記錄媒介,用以儲 存用以校正-.-時間誤差之一程式’該時間誤差爲該第二A-D轉換器取樣相對該第一 A-D轉換器取樣之一預定時序與 該第二A-D轉換器取樣之一實際時序間之時間位移’其中 該記錄媒介之該程式包括:一第一-模組’用以計算該時間 誤差;一第二模組,用以根據計算之該k間誤:7;r: u十算該知" 間誤差校正値,供校正該第二A-D轉換器之該時間誤差之 計算時使用:以及一第三模組’用以根據對待測之一信號 做取樣所得之取樣資料及該時間誤差校正値’校正該時間 誤差。 另外,在記錄媒介中,該程式可以更包括:—第四模 組,用以計算增益及補償:一第五模組,用以根據該第四 模組計算之該增益及補償,計算一增益校正値供校正該增 益時使用及一補償校正値供校正該補償時使用;以及一第 六模組,用以根據對待測之該信號做取樣所得之該取樣資 料、該增益校正値、及該補償校正値,校正該第一及第二 A-D轉換器之該增益及補償。 依照本發明之又一觀點,提供一種半導體裝置測試裝 置,用以測試輸出一類比信號之一半導體裝置,該半導體 裝置測試裝置包括:一樣式(pattern)產生器,用以產生用 以測試該半導體裝置之一半導體裝置輸入信號;一執行 板,用以提供該樣式產生器輸出之該半導體裝置輸入信號 至該半導體裝置;一類比信號輸入部份,用以輸入該半導 體裝置輸出之該類比信號;複數個類比_數位(Analog-to-Digita丨,簡稱A-D)轉換器,用以對該類比信號輸入部份輸 12 本紙張尺度適用中國國家標準(CNS>A4規格(210 X 297公釐) : I-------- 訂·--------線 I <請先間讀背面之注意事碩再填寫本頁) A7 B7 45610 ?〇7〇plf.doc/002 五、發明說明(α) 入之該類比信號執行取樣動作,且將該類比信號轉換爲一 數位信號;一取樣時脈信號產生器,用以提供一同步取樣 時脈信號供一平均處理使用,使得該些A-D轉換器以同步 方式做取樣動作,或提供一交替取樣時脈信號供一交錯處 理使用,使得該些A-D轉換器交替地做取樣動作;一平均 處理單元,用以根據該同步取樣時脈信號,對該些A_D轉 換器輸出之該數位信號執行該平均處理;以及―交錯處理 單元,用以根據該交替取樣時脈信號,交錯處理該些A-D 轉換器輸出之該數位信號。 另外’在半導體裝置測試裝置中,假設該些複數個A-D轉換器包括一第一 A-D轉換器及一第二A-D轉換器,則 該半導體裝置測試裝置可以更包括:一誤差計算單元,用 以計算一時間誤差’其爲該第二A-D轉換器取樣相對該第 一 A-D轉換器取樣之一預定時序與該第二A-D轉換器取樣 之一實際時序間之時間位移;一誤差校正値計算單元,用 以根據該誤差計算單兀計算之該時間誤差計算一時間誤差 校正値’供校正該第二A-D轉換器之該時間誤差之計算時 使用;一讀取單元’連接至該誤差計算單元,用以從儲存 由對一測量信號取樣所得到之該數位信號之-·記憶單元讀 取該數位信號’其中該測量信號爲待測量之該類比信號; 以及一誤差校正單元’用以根據從該記憶單元讀取之該數 位信號及該誤差校正値計算單元計算之該時間誤差校正 値’對該第二A-D轉換器在對該測量信號取樣時所造成之 該時間誤差,執行校正動作。 此發明摘要無需敘述所有必要之特徵,因此本發明亦 本紙張尺度適用中國國家標準(CNS)A4規格(2】〇><297公爱) I I I 1-----in^·------訂·----- --線· t (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局MK工消費合作社印製 經濟部智慧財產局員工消f合作社印衆
ΚΙ Β7 圖 的 圖 的 45 610 8
60 7 0pif 1 . doc/008 搀第0,1 0 5 J U !J號中文說叨苫,ΐ£芷H 五、發明說明(丨\ ) 可以是所敘述的這些特徵的副組合(sub-combination)。 圖式之簡單說明 第1圖是一種典型的A-D轉換器101的方塊圖’用以 將類比信號轉換爲數位信號。 第2圖繪示具備複數個類比信號部份的A-D轉換裝置 102。 第3A圖是交錯處理之方塊圖。 第3B圖是使用在平均處理之取樣時脈信號之時序 圖。 第4圖是依照第一實施例的A-D轉換裝置100的方塊 圖 第5圖是取樣時脈信號產生器14之實施例之方塊圖。 第6A圖是使用在平均處理之取樣時脈信號之時序 其爲第5圖所繪示之取樣時脈信號產生器14所輸出 第6B圖是使用在交錯處理之取樣時脈信號之時序 其爲第5圖所繪示之取樣時脈信號產生器14所輸出 第7圖繪示另一個實施例,其中A-D轉換裝置110包 括類比信號輸入部份10、A-D轉換器12a及12b、取樣時 脈信號產生器14、參考時脈信號產生器16、記憶單元20、 模式指定信號產生器22、加法器26、多工器28、及選擇 器30。 第8圖是依照第二實施例之A-D轉換裝置120之方塊 圖。 14 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -----I -------泉 i I J 111 — — — — I (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消费合作社印製 45 6 彳 0 8 607 Opi f . doc/ 0 02 A7 B7 五、發明說明(丨i) 第9圖是類比信號分配器32之實施例。 第10A圖繪示以1-1方式分配類比信號至A-D轉換器 之分配方法。 第10B圖繪示以1-4方式分配類比信號至A-D轉換器 之分配方法。 第10C圖繪示另外的採用1-2分配之較佳實施例。 第11A圖是使用在平均處理的由取樣時脈信號產生器 14輸出的取樣時脈信號的時序圖。 第11B圖是使用在交錯處理的由取樣時脈信號產生器 14輸出的取樣時脈信號的時序圖。 第12圖繪示第一 A-D轉換器及第二A-D轉換器兩個 A-D轉換器之間所造成之取樣時序之時間誤差。 第13圖繪示依照第三實施例之A-D轉換裝置130。 第14圖繪示校正單元70的詳細架構。 第15圖繪示依照第四實施例之半導體裝置測試裝置, 其測試一類比信號輸出半導體裝置。 第16圖繪示依照第五實施例之半導體裝置測試裝置, 其測試複數個類比信號輸出半導體裝置。 發明之詳細說明 本發明現在將以較佳實施例來說明,其並不是用來限 制本發明,而是做爲本發明之範例。在本實施例中所敘述 之所有特徵及組合並非本發明必要之本質。 請參照第4圖,其繪示依照第一實施例的一種A-D轉 :--------1^--------訂---------緣 1 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公S ) 經濟部智慧財產局員工消费合作社印製 456108 6070pif-doc/002 A7 ____B7 五、發明說明(丨)) 換裝置100的方塊圖。A-D轉換裝置1Ό0包括類比信號輸 入部份10 ' A-D轉換器12a及12b '取樣時脈信號產生器 14、參考時脈信號產生器16、處理單元18、記憶單元20a 及20b '以及模式指定信號產生器22。處理單元18包括 交錯處理單兀18 a及平均處理單元§ b。 依照本實施例,在處理單元18的交錯處理單元18a 執行交錯處理,由兩個A-D轉換器12a及12b交替執行取 樣動作所得到的取樣資料’由交錯處理單元18a將其依交 替順序放置。經交錯處理後’ A-D轉換裝置100可以由單 一的A-D轉換器12a或12b得到取樣資料,等於由雙倍取 樣頻率所得到的。 兩個A-D轉換器12a及12b同時執行取樣動作所得到 之取樣資料’由平均處理單元18b將其做平均之處理。平 均處理之結果的量化解析度,等於由單一的A_D轉換器12a 或12b得到量化解析度的兩倍。例如,當使用兩個a-D轉 換器同時進行取樣動作’其量化解析度爲10位元(範圍:_512 至+5Π)’由個別的A-D轉換器的結果得到數位信號輸出 的加總爲-1024至+ 1023的資料,所以可以得到接近u位 元的解析度。當對振幅爲-1.024至+ 1.023的類比信號做取 樣,單一的10位元的A-D轉換器的量化解析度爲imv, 而兩個10位元的A-D轉換器的量化解析度爲〇 5mV。 此平均處理可以包括取中數,資料的中間平均,以及 通常採用所謂的資料平均。. 模式指定信號產生器22產生模式指定信號58,用來 指定A-D轉換裝置1〇〇的每一組成元件,執行平均處理模 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) II _ Ji— --- I 1 I I ! I t I ------ I (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局貝工消费合作社印製 456108 6〇7〇pif.ci〇c/〇〇2 A7 --- B7 五、發明說明(γ) 式或交錯處理模式之動作。模式指定信號58提供給處理 單元18及取樣時脈信號產生器14。在處理單元18中,根 據模式指定信號58選擇交錯處理單元18a或平均處理單 元 18b。 另外,取樣時脈信號產生器14根據參考時脈信號產 生器16提供之考時脈信號54及模式指定信號產生器22 提供之模式指定信號58,產生每一 A-D轉換器12a或12b 工作所需之取樣時脈信號。當模式指定信號58爲指定平 均處理模式之信號時,取樣時脈信號產生器14提供取樣 時脈信號給每一 A-D轉換器12a及12b,供其在平均處理 中使用,使得A-D轉換器12a及12b同時做取樣動作。 當模式指定信號58爲指定交錯處理模式之信號時, 取樣時脈信號產生器Η提供取樣時脈信號給每一 A-D轉 換器12a及12b,供其在交錯處理中使用,使得A-D轉換 器12a及12b交替做取樣動作。 A-D轉換器12a及12b對類比信號50做取樣,其依據 取樣時脈信號產生器14所產生之取樣時脈信號做取樣動 作,並且由A-D轉換器12a及12b將取樣資料數位化。當 取樣時脈信號產生器14產生取樣時脈信號供平均處理使 用時,在類比信號50與參考時脈信號54同步時進行取樣。 當取樣時脈信號產生器14產生取樣時脈信號供交錯處理 使用時,類比信號50被交替地取樣。取樣資料經A-D轉 換器12a及12b數位化後,分別儲存在記憶單元20a及20b。 提供記憶單元給每個A-D轉換器是値得的。儲存在記 憶單元20a及20b的取樣資料,依據模式指定信號58,選 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -----£------II 訂- --------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消费合作社印製 6 10 8 6 0 7 Opi f . doc/ 0 0 2 A7 五、發明說明(β ) 擇由交錯處理單元18a或平均處理單元18b處理。 交錯處理單元18a執行交錯處理,其將取樣資料按交 替的順序插入。例如,交錯處理單元18a,根據將數位信 號轉換爲電壓資料之電壓轉換因數,將儲存在記憶單元2〇a 及20b的數位化取樣資料轉換爲電壓資料,使得個別的轉 換後的電壓資料按交替的順序插入。平均處理單元18b對 取樣資料執行平均處理,以使其達平均値。例如,平均處 理單元18b,根據將數位信號轉換爲電壓資料之電壓轉換 因數,將儲存在記憶單元20a及20b的數位化取樣資料轉 換爲電壓資料,並且再將每一轉換後的電壓資料加起來。 第5圖繪示取樣時脈信號產生器14之一實施例之方 塊圖。在此實施例中,模式指定信號58爲一二進位信號, 其以Hi(邏輯値"1")及Lo(邏輯値π0”)兩個電壓値來表示。Hi 爲指定交錯處理模式,而Lo爲指定平均處理模式。取樣 時脈信號產生器14根據參考時脈信號54,產生用在平均 處理及交錯處理的每一取樣時脈信號。 當模式指定信號58爲Hi,取樣時脈信號產生器14根 據參考時脈信號產生器16產生之參考時脈信號54產生取 樣時脈信號,使A-D轉換器12a及12b交替地執行取樣動 作。當模式指定信號58爲Lo,取樣時脈信號產生器14根 據參考時脈信號產生器16產生之參考時脈信號54的相 位,輸出與參考時脈信號54同步之取樣時脈信號,供平 均處理使用,使得A-D轉換器12a及12b同時執行取樣動 作。 第6A圖所繪示爲使用在平均處理之取樣時脈信號之 --I-----— I* ^------— —訂--------_線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 5 6 10 8 607 Op if,doc/002 A7 ____B7_ 五、發明說明(β) 時序圖,其爲第5圖所繪示之取樣時脈信號產生器14所 輸出的。當模式指定信號58爲Lo,藉以指定平均處理’ 輸出爲取樣時脈信號56a及56b ’其與參考時脈信號54同 步。此時A-D轉換器12a及12b根據取樣時脈號56a及 56b執行取樣動作,其取樣動作之時序與參考時脈信號54 同步。 第6B圖所繪示爲使用在交錯處理之取樣時脈信號之 時序圖,其爲第5圖所繪示之取樣時脈信號產生器14所 輸出的。當模式指定信號58爲Hi,藉以指定平均處理, 輸出的取樣時脈信號56a的頻率爲參考時脈信號54的一 半,而輸出的取樣時脈信號56a ’除了頻率爲參考時脈信 號54的一半之外,相位亦位移一半。A_D轉換器12&及l2b 根據取樣時脈信號56a及56b執行取樣動作’其取樣動作 之時序與參考時脈信號54同步· ° 通常,一個A-D轉換器將一類比信號轉換爲'一數位仏 號,需要一確定的固定時間週期(以下稱爲取樣時間)°因 此,在此所討論的A-D轉換器’可以估計在一固定時間內, 單一的A-D轉換器可以達到的最大取樣率。因此可以交替 的運作複數個A-D轉換器的交錯處理變得很有效。 藉由交錯處理的實踐,可以用比每一個A-D轉換器還 高的取樣率來將一類比信號轉換爲一數位信號’而不用增 加每一個A-D轉換器的取樣率。例如’在平均處理的情況’ 在參考時脈信號產生器16中,參考時脈信號54的週期無 法比取樣時間還小。然而,在交錯處理的情況,在參考時 脈信號產生器16中,參考時脈信號54的週期可以無比每 本紙張尺度適用中國國家標準<CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝-------—訂·--------線: 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局貝工消t合作社印製 6 10 8 607 〇pi f. doc/ 002 A7 五、發明說明(丨η ) 一個A-D轉換器的取樣時間還小。 第7圖繪示另一個實施例,其中的A-D轉換裝置110 包括類比信號輸入部份1〇、A-D轉換器12a及12b、取樣 時脈信號產生器14、參考時脈信號產生器丨6、記憶單元20、 模式指定信號產生器22、加法器26、多工器28 '及選擇 器30。多工器28是用來當做第4圖所敘述的交錯處理單 元18a。加法器26是用來當做第4圖所敘述的平均處理單 元18b。在第7圖中所繪示之構造,假如和第4圖之對應 元件具有相同的構造或功能,則以相同的數字標示。 類比信號50輸入至類比信號輸入部份10,此輸入類 比信號50由A-D轉換器12a及12b取樣,其根據取樣時 脈信號產生器14提供之取樣時脈信號56a及56b做取樣動 作。取樣時脈信號產生器14根據模式指定信號產生器22 提供之模式指定信號58,產生平均處理使用的取樣時脈信 號或交錯處理使用的取樣時脈信號。由個別的A-D轉換器 輸出的數位信號輸出至加法器26及多工器28。 加法器26及多工器28之運作是根據參考時脈信號產 生器16產生之參考時脈信號54。加法器26依據參考時脈 信號54之時序將A-D轉換器12a及12b輸出之數位信號 加在一起。多工器28依據參考時脈信號54之時序交替地 選擇A-D轉換器12a及12b。依此方式,多工器28可將A-D 轉換器12a及12b產生之數位信號依序地輸出至選擇器 30 ° 選擇器30根據模式指定信號產生器22產生之模式指 定信號58,由加法器26與多工器28輸出之數位信號二者 20 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) —,--------- --------訂---------芦 (請先閱讀背面之注意事項再填寫本頁) 456108 6〇70pif-doc/002 A7 B7 經濟部智慧財產局員工消费合作杜印製 五、發明說明(fi) 擇一,使得來自加法器26之信號或來自多工器28之信號 二者之一輸出至記憶單元20。例如’當模式指定信號58 爲指定平均處理模式之信號時,選擇器30選擇將加法器26 輸出之數位信號輸出至記憶單元20。當模式指定信號58 爲指定交錯處理模式之信號時’選擇器選擇將多工器28 輸出之數位信號輸出至記憶單元20。因爲’在此實施例中’ 平均處理及交錯處理分別由加法器26及多工器28執行’ 故記憶單元自用來儲存經過平均處理或者是交錯處理之數 位信號。因此,如參照第4圖之實施例所敘述的’可以達 到高速的平均與交錯處理。經由實踐以上所敘述之構造’ 提供之A_D轉換裝罝110,可以選擇性的執行複數個A-D 轉換器同時做取樣動作之平均處理或是交錯處理。 第8圖繪示依照第二實施例之A-D轉換裝置120之方 塊圖。A-D轉換裝置120包括複數個類比信號輸入部份 (10a ' 10b ' 10c、10d)、A-D 轉換器(12a、12b、12c、12d)、 取樣時脈信號產生器14、參考時脈信號產生器16、處理 單元18、記憶單元(20a、20b ' 20c、20d)、模式指定信號 產生器22、類比信號分配器32、及分配控制信號產生器34。 處理單元18包括交錯處理單元丨8a及平均處理單元18b。 在第8圖中與第4圖之相同標號之組成元件,和第4圖之 對應元件具有相同的功能及執行相同的動作。 在第二實施例中,交錯處理單元18a將執行交替取樣 動作之四個A-D轉換器(12a、12b' 12c、12d)所得到之取 樣資料,交替地插入,亦即執行交錯處理。交錯處理的結 果爲’A-D轉換裝置120可由單一的A-D轉換器(12a、12b、 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 裳-----訂---------域 4 5 6 10 8 6070pif-d〇c/002 A7 B7 五、發明說明(θ) 12c、12d),得到等於四倍取樣頻率之取樣資料。 平均處理單元18b可對同時做取樣動作之四個A-D轉 換器(12a、12b、12c、12d)所得到之取樣資料做平均處理。 平均處理的結果爲,可以得到之量化解析度爲單一 A-D轉 換器(12a、12b、12c ' 12d)可得到之量化解析度之四倍。 模式指定信號產生器22產生模式指定信號58,用來 指定A-D轉換裝置120中的每一組成元件執行平均處理模 式或是交錯處理模式。模式指定信號58送給處理單元18 及取樣時脈信號產生器14。在處理單元18中,根據模式 指定信號58,選擇交錯處理單元18a或是平均處理單元 18b。 分配控制信號60是用來指定類比信號(50a、50b、50c、 50d)要分配給那一個A-D轉換器(12a ' 12b、12c ' 12d)。在 此第二實施例中,由分配控制信號產生器34產生分配控 制信號60,其中一個指定一個單一的類比信號分配到四個 A-D轉換器(1-4分配),另一個指定一個單一的類比信號分 配到一個單一的A-D轉換器(1-1分配)。注意,分配控制 信號產生器34產生1-4分配信號或是Μ分配信號。 類比信號分配器32根據分配控制信號產生器34提供 之分配控制信號60,將輸入類比信號(50a ' 50b、50c、50d) 分配給 A-D 轉換器(12a、12b、12c、12d)。 例如,當分配控制信號60指定1-4分配及類比信號分 配器32選擇類比信號50a,則類比信號50a分配到A-D轉 換器(12a、12b、12c、12d)。當模式指定信號58指定交錯 處理模式時,則利用由四個A-D轉換器(12a、12b、12c、12d) 22 本紙張尺度適用中國國家標準(CNS)A4規格(2〗〇χ 297公釐) {請先閱讀背面之注意事項再填寫本頁) ·· 裝·----— II 訂·!------線 經濟部智慧財產局員工消費合作社印裂 6070pii-doc/〇c,2 A7 6070pii-doc/〇c,2 A7 經濟部智慧財產局員工消费合作社印樂 五、發明說明) 得到之取樣資料,對類比信號50a做交錯處理。因此,所 得到之取樣資料之取樣率爲單一 A-D轉換器12a(12b、12c、 或12d)的四倍。然後,剩下的類比信號50b、50c、及50d 未被分配至A-D轉換器。 當模式指定信號58指定平均處理模式時,則利用由 四個A-D轉換器(12a、12b ' 12c、12d)得到之取樣資料, 對由類比輸入部份l〇a輸入之類比信號50a做平均處理。 因此,可以得到單一 A-D轉換器12a(12b、12c、或12d)的 四倍的量化解析度。然後,剩下的類比信號50b、50c、及 50d未被分配至任何的A-D轉換器。 再者,當分配控制信號60指定1-1分配,則類比信號 (50a、50b、50c、50d)分別分配到四個A-D轉換器(12a、12b、 12c、12d)。依此分配,每一 A-D 轉換器(12a、12b、12c、12d) 可以對類比信號(50a、50b、50c、50d)取樣。 取樣時脈信號產生器14,根據參考時脈信號產生器16 產生之參考時脈信號54及模式指定信號產生器22產生之 模式指定信號58,產生取樣時脈信號(56a、56b、56c ' 56d)。 當模式指定信號58指定平均處理模式時,取樣時脈信號 產生器14提供取樣時脈信號給個別的A-D轉換器(12a、 12b、12c、12d),供其使用在平Θ處理,其使四個A-D轉 換器(12a ' 12b、12c、12d)同時做取樣動作。 當模式指定信號58指定交錯處理模式時,取樣時脈 信號產生器14提供取樣時脈信號給個別的A-D轉換器 (12a、12b、12c、12d),供其使用在交錯處理模式,其使四 個A-D轉換器(12a、12b、12c ' 12d)交替地做取樣動作。 23 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) · 1 I — ----訂---------"5^ 經濟部智慧財產局βκ工消费合作社印製 4 6 61 0 8 6〇7〇pif.doc/002 A7 _ B7 五、發明說明() 分配至A-D轉換器(12a、12b、12c ' 12d)之類比信號 (50a ' 50b、50c、50d),由 A-D 轉換器(12a ' 12b、12c、12d) 做取樣,其取樣動作係根據取樣時脈信號(56a、56b、56c、 56d),並且其取樣資料爲數位化的。由A-D轉換器(12a、12b、 12c、12d)數位化的取樣資料分別儲存在記憶單元(20a、20b ' 20c 、 20d) 〇 交錯處理單元18a執行交錯處理,其將取樣資料按交 替順序插入。例如,在交錯處理單元18a中,根據將數位 信號轉換爲電壓資料之電壓轉換因數,將儲存在記憶單元 (20a、20b、20c、20d)的數位化取樣資料轉換爲電壓資料, 因此,個別的轉換後的資料爲按交替順序插入。如此,可 以在一個取樣週期的期間得到類比資料的電壓資料。平均 處理單元18b執行平均處理,對取樣資料做平均。例如, 平均處理單元ISb根據電壓轉換因數將儲存在記憶單元 (20a、20b ' 20c、20d)的數位信號轉換爲電壓資料,然後將 每一電壓資料加起來。使用第8圖繪示之架構,在A-D轉 換裝置100中,可以根據模式指定信號58及分配控制信 號60,選擇由單一 A-D轉換器或複數個A-D轉換器(12a、 12b、12c、12d)處理輸入類比信號(50a、50b、50c、50d)。 第9圖繪示類比信號分配器32之一實施例。類比信 號分配器32包括多工器28a '及多工器28b,其中多工器 28a以4-1比例分配輸入信號與輸出信號,多工器28b以2-1 比例分配上面提及的信號。建構類比信號分配器32,使得 類比信號(50a ' 50b、50c、50d)可以按1-1比例及1-4比例 分配至個別的A-D轉換器(12a、12b ' 12c、12d)。例如, 24 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閲讀背面之注意事項再填寫本頁) 裝 I I I I 丨 I — 訂--------- 經濟部智慧財產局具工消費合作社印製 45 610 8 6070pif.d〇c/〇〇2 A7 _ B7 五、發明說明(21) 當指定按1-1比例分配之分配控制信號60輸入至類比信號 分配器32時,多工器28b將輸入端群組A(A:l、A2、A3、 A4)之輸入信號,輸出至每一 A-D轉換器(12a、12b、12c、 12d)。群組A是以Μ方式連接至每一類比信號輸入部份 (10a、10b ' l〇c、i〇d),使得類比信號(50a、50b、50c、50d) 被分別分配至A-D轉換器(12a、12b、12c ' 12d)。 當指定按1-4比例分配之分配控制信號60輸入至類比 信號分配器32時,多工器28b將輸入端群組B(B1、B2、 B3、B4)之輸入信號,輸出至每一 A-D轉換器(12a、12b、12c、 12d)。群組B連接至多工器28a,多工器28a由類比信號 (50a、50b、50c、50d)之中輸出一個單一的類比信號,類比 信號(50a、50b、50c' 50d)係分別由類比信號輸入部份(l〇a、 10b、10c、10d)輸入 ° 如此,類比信號(50a、50b、50c、50d) 之中的一個會被分配至每一 A-D轉換器(12a、12b、12c、 12d)。再者,最好類比信號分配器32可以經由改變多工器 的數目與架構,用以滿足任意的分配方式。 第10A圖繪示以1-1方式分配類比信號至A-D轉換器 之分配方法。同時參考第9圖及第10A圖,在標示分配控 制信號60爲1-1方式的情況時,選擇多工器28b的輸入端 群組A(A卜A2、A3、A4)。此時,由類比信號輸入部份(10a、 10b、10c、10d)輸入的類比信號(50a、50b、50c、50d)以 1-1方式被分配至A-D轉換器(12a、12b、12c、12d)。 第10B圖繪示以1-4方式分配類比信號至A-D轉換器 之分配方法。同時參考第9圖及第10B圖’在標示分配控 制信號60爲1-4方式的情況時,選擇多工器28b的輸入端 本紙張尺度適用中國國家標準(CNS)A4規格(21〇χ 297公釐) ---:--------- ] ------訂--- - -----1 <請先閱讀背面之注意事項再填寫本頁) 5 6 10 8 6070pif.doc/002 A7 __B7___ 五、發明說明(Θ) (請先閱讀背面之注意事項再填寫本頁) 群組B(B1、B2、B3、B4) ’使得多工器28a由四個輸入端 擇一。此時,由類比信號輸入部份(l〇a、10b、10c、10d)輸 入的類比信號50a ' 50b、50c、及50d之中的一個單一類 比信號被分配至四個A-D轉換器(12a、12b、12c、12d)。 在第10B圖繪示之例子,選擇多工器28a的輸入端A,並 且選擇多工器28b的輸入端群組B(B1、B2、B3、B4)。此 時,類比信號50a被分配至A-D轉換器(12a、12b、12c'12d)。 因爲多工器28a的個別的輸入端B ' C、及D被選擇到, 對應的類比信號50b、50c、及50d之中的一個被分配到A-D轉換器(12a、12b、12c ' 12d)。第10C圖繪示另外的採用 1-2分配之較佳實施例。如此,可以按需要達到任何任意 的分配。 經濟部智慧財產局員工消费合作社印製 第11A圖繪示使用在平均處理的由取樣時脈信號產生 器14輸出的取樣時脈信號的時序圖。在此實施例,模式 指定信號58爲二進位信號,其以Hi(邏輯"Γ)及Lo(邏輯"0") 兩種電壓値表示。Hi指定交錯處理模式,且Lo爲指定平 均處理模式。當模式指定信號58爲Lo時,輸出之取樣時 脈信號(56a、56b、56c ' 56d)與參考時脈信號54同步。A-D轉換器12a及12b根據取樣時脈信號56a及56b做取樣 動作。此取樣動作之取樣時序與參考時脈信號54同步。 第11B圓繪示使用在交錯處理的由取樣時脈信號產生 器14輸出的取樣時脈信號的時序圖。當模式指定信號58 爲Hi時,即指定交錯處理模式,以使頻率爲參考時脈信 號54之頻率除以4之方式輸出取樣時脈信號56a,而取樣 時脈信號56b、56c '及56d除了頻率爲參考時脈信號54 本紙張尺度適用t國國家標準(CNS)A4規格(2〗0 X 297公g ) 經濟部智慧財產局BK工消費合作社印製 456108 6〇7 Opi fdoc/〇〇2 A7 B7 五、發明說明(坪) 之頻率除以4之外,更位移了 1M個相位。A-D轉換器12a 及12b根據取樣時脈信號56a及56b做取樣動作。此取樣 動作之取樣時序與參考時脈信號54同步。 通常,一個A-D轉換器將一類比信號轉換爲一數位信 號,需要〜確定的固定時間週期(以下稱爲取樣時間)。因 此,在此所討論的A-D轉換器,可以估計在一固定時間內, 單一的A-D轉換器可以達到的最大取樣率。因此可以交替 的運作複數個A-D轉換器的交錯處理變得很有效。藉由上 述架構的實踐,假設是執行交錯處理’可以根據取樣率選 擇要使用的A-D轉換器。例如,當要測試較高取樣率的半 導體裝置時,在測試中使用四個A-D轉換器。另一方面, 例如,當要測試較低取樣率的半導體裝置時,在測試中使 用單一的A-D轉換器。如此,可以同時測試複數個半導體 裝置。因爲可以根據半導體裝置的特性選擇要使用的A_D 轉換器’可以用最有效率的方式來測試半導體裝置。 另外’在執行平均處理的情況,可以針對特殊的測量 目的’根據所需之解析度選擇A-D轉換器。例如,當要^丨 量一個具有需要以高解析度測量的類比信號的半導管 時,可以使用四個A-D轉換器來測量此裝竈。再 例子,當要測量一個半導體裝置且低解析度巧滿足需的 只要使用一個單一 A-D轉換器。在這些情況’可以=盱、’【 試複數個半導體裝置。如此,因爲可以選擇a'd轉胃 以使其最符合所考慮之半導體裝置的特性,故可達到非i 有效率的半導體裝置測試。因此,A_D轉換教运常 命是依照所泪丨丨 試之半導體裝置的必須的處理內容來選擇的。 '' 27 —^---------- t--------訂---------竣 (請先閱讀背面之ji意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格<210 X 297公釐) 經濟部智慧財產局具工消费合作社印製 456108 6 0 7 Opi f. doc/ 0 02 A7 B7 五、發明說明ug) 其次,說明用來校正誤差的校正系統,例如由複數個 A-D轉換器間所引起之時間誤差°通常,當使用複數個A-D轉換器來執行取樣動作時,時間誤差發生於偏離所需之 取樣時脈,其是由個別的A-D轉換器間的特性差異以及取 樣時脈信號之傳輸途徑的特性差異所造成的。 第12圖繪示第一 A-D轉換器及第二A-D轉換器兩個 A-D轉換器之間所造成之取樣時序之時間誤差。通常’當 複數個A-D轉換器於所需之時間區間交替地取樣動作時’ 由取樣時脈輸入至A-D轉換器到實際的取樣時間,會造成 一個時間位移。此時間位移是由於個別的A-D轉換器間的 特性差異造成的。令此時間誤差以r表示。在第12圖中, 使用兩個A-D轉換器行交錯處理。因爲由取樣時脈輸入到 實際的取樣動作的所需時間,因個別的A-D轉換器間的特 性差異而不同,故產生了時間誤差r。當處理一個待測信 號時,使用由複數個A-D轉換器交替取樣動作所得到的取 樣資料,除非這些取樣時序具有相同的時間間隔,否則無 法精確地重現此測量信號。因此,必須校正此時間誤差r。 第13圖繪示依照第三實施例之A-D轉換裝置130。其 中交錯處理單元18a包括校正單元70。在第13圖中繪示 之功能方塊圓與第4圖具有相同數字者爲具有相等的功 能,且在此將省其說明。校正單元70用來校正由複數個 A-D轉換器間造成的誤差,用以輸出輸出信號90。例如, 校正單元70用來校正時間誤差、增異誤差、以及補償誤 差。如此,A-D轉換裝置130能夠輸出校正過的輸出信號, 其中由複數個A-D轉換器間造成的誤差皆已被校正過。 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) --·I! ----- - I---— II 訂-------1竣 (請先閱讀背面之注意事項再填寫本頁) 45 610 8 6070pif.doc/002 -—-------B7___ 五、發明說明(%) 第14圖繪示校正單元7〇的詳細架構。校正單元7〇 包括校正値計算單元70a、誤差校正單元70b、及讀取單元 76。其中校正値計算單元70a包括誤差計算單元72及誤差 校正値計算單元74。誤差校正値計算單元74包括時間誤 差校正値計算單元74a '增益校正値計算單元74b、及補償 校正値計算單元74c。誤差校正單元70包括增益補償校正 單元78及時間誤差校正單元 讀取單元76讀取儲存在記憶單元20a或記憶單元20b 的取樣値’用以將此取樣値輸出至校正値計算單元70a或 誤差校正單元70b。誤差計算單元72根據讀取單元76提 供之取樣資料,計算由複數個A-D轉換器間造成的誤差。 例如’誤差計算單元72計算由複數個A-D轉換器間造成 的時間誤差、增異誤差、以及補償誤差,並且將其輸出至 誤差校正値計算單元74。例如,誤差計算單元72可根據 測試信號的取樣値,計算誤差校正値,用以供計算誤差校 正値時使用用。例如,此測試信號最好是已知的信號,如 正弦波及餘弦波。另外,誤差計算單元72可根據經傅立 葉轉換之取樣資料所得之轉換數値,計算誤差計算値。 誤差校正値計算單元74根據誤差計算單元72提供之 誤差,計算誤差校正値,用以輸出至誤差校正單元70b。 例如,誤差校正値計算單元74根據時間誤差、增異誤差、 以及補償誤差,輸出誤差校正値至誤差校正單元70b,用 以供校正個別的誤差時使用。時間提供之計算單元74a根 據誤差計算單元72提供之時間誤差,計算時間誤差校正 値88a,用以供校正時間誤差時使用。增異校正値計算單 29 <請先閱讀背面之注意事項再填寫本頁) 裝----— II 訂----— I I -線 經濟部智慧財產局具工消费合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局W工消费合作社印製 456108 6070pif.doc/002 A7 B7 五、發明說明(θ) 元74b根據誤差計算單元72提供之增益誤差,計算增益 誤差校正値88b,用以供校正增益誤差時使用。補償校正 値計算單元74b根據誤差計算單元72提供之補償誤差, 計算補償誤差校正値88c,用以供校正補償誤差時使用。 如此,校正値計算單元70a可計算誤差校正値,用以供校 正複數個A-D轉換器間造成的誤差時之計算使用。 誤差校正單元70b根據校正値計算單元70a提供之誤 差校正値,校正複數個A-D轉換器間所引起的誤差’用以 輸出輸出信號90。增益補償校正單元78根據增益誤差校 正値88b校正增益誤差。另外,增益補償校正單元78根 據補償誤差校正値88c校正補償誤差。時間誤差校正單元 80根據時間誤差校正値88a校正時間誤差。如此,誤差校 正單元70b可以校正複數個A-D轉換器間造成的誤差。因 爲校正單元70可以經由執行上述之計算來校正複數個A-D轉換器間造成的誤差,故這些誤差可以被高度精確地校 正。 當模式指定信號58選擇交錯處理單元18a時,增益 補償校正單元78校正取樣資料的增益誤差及補償誤差, 用以輸出至時間誤差校正單元80。時間誤差校正單元80 校正時間誤差後,輸出輸出信號90。當模式指定信號58 選擇平均處理單元18b時,增益補償校正單元78校正增 益誤差及補償誤差,用以輸出至平均處理單元18b。平均 處理單元18b對已校正過增益誤差及補償誤差之測量信號 之取樣資料84a及84b做平均處理。 其次,以下將說明校正値計算單元70a之計算誤差校 本紙張尺度適用中國國家標準(CNS>A4規格(210 X 297公釐) ·^——-----訂---------竣 (請先閱讀背面之注意事項再填寫本頁) 456108 6070pif.doc/002 A7 B7 五、發明說明(找) 正値之方法範例。爲了可以根據複數個A-D轉換器間的誤 差來計算誤差校正値,輸入一測試信號至要做誤差校正的 兩個A-D轉換器12a及12b,用以進行取樣動作。例如, 以sin(2 7T ft)的正弦波當作測試信號,其中f爲給予之頻率, 以及t爲時間。 由個別的A-D轉換器取樣及數位化之該測試信號之取 樣資料82a及82b,儲存在記憶單元20a及20b。讀取單元 76由記憶單元20a及20b讀取該測試信號之取樣資料82a 及82b,並且將取樣資料82a及82b輸出至誤差校正單元 72。誤差校正單元72分別對輸入測試信號之取樣資料82a 及82b做數位傅立葉轉換(Discrete Fourier Transfer,簡稱 DFT)。由此數位傅立葉轉換(DFT)得到的結果可表示爲: 由第一 A-D轉換器得到之輸出信號—Alsin(2TTft+ φ 1)+B1 由第二A-D轉換器得到之輸出信號—A2sin(2TTft+ φ 2)+B2 其中,A1及A2代表增益,而B1及B2爲補償。必1 及02分別爲第一及第二A-D轉換器之時脈輸入時序所決 定之啓始値。 另外,當個別的A-D轉換器間之取樣動作之時間間隔 爲2Ts(即f=l/2Ts),且A-D轉換器12a及12b之取樣時序 位移Ts+ r時間之相位(其中r表示時間誤差),則下列等 式成立。令I·爲第14圖之時間誤差86a,增益A1及A2 爲增益86b,以及令補償B1及B2爲補償86c。 (請先閱讀背面之注意事項再填寫本頁) 裝--------訂---------線 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 45 610 8 6 0 7 Op i /002 A7 B7 經濟部智慧財產局員工消货合作社印製 五、發明說明(”) = 2^(Γϊ+τ) = ^(Ts+jr) 因此,時間誤差z·可表示爲: τ = — φ\) Ts π 誤差計算單元72輸出時間誤差r至時間誤差校正値 計算單元74a。誤差計算單元72輸出增益A1及A2至增 益校正値計算單元74b。誤差計算單元72輸出補償B1及 B2至補償校正値計算單元74c。 時間誤差校正値計算單元74a根據誤差計算單元72 提供之時間誤差r,計算時間誤差校正値8 8 a。例如,時 間誤差校正値計算單元74a以下述方式計算時間誤差校正 値 88a。 令兩個取樣時序以even及odd的附註下標來表示。假 設,相對於具even下標之取樣時序的相位,具odd下標之 取樣時序的相位爲位移Ts+r時間,並且令分別以Peven 及Podd表示該取樣時序之傅立葉轉換結果。然後下列等 式⑴及⑵成立:
Peven (/) = Σ ^ ~ -...........-〇) 11 s ZJ s 〜(/) w㈣皆!>(/ -告) 2久卜=c ns = ..............⑵ 丄1 s k一 本紙張尺度適用中國國家標準(CNS>A4規格<210x 297公釐) 1—·-!---------- ------I I ^ · ----— 11 '5^ 1 (請先閲讀背面之注意事項再填寫本頁) 45 610 8 6070pi f. doc/ 00 2 A7 _ B7 五、發明說明(w) 其中<5表示三角函數(delta function)。 波形X的傅立葉轉換又,其取樣之取樣時序以上述等 式⑴及⑵表示,以下述等式(3)及(4)來表示’假設波形X 的取樣資料爲Z。 k
2T .(3) Λ=-〇〇 χ^υ)=Άί)·ρ^{ί) x lc=-<xi k 2T. )'e k
2TS k=-sc
2T ⑷ 以下爲使用等式(3)及(4)來求得此兩個經交錯處理之 波形的傅立葉轉換結果。 W) = ^(/) + ^(/) ---1-----—if--;裝---I----訂--------線 (請先間讀背面之注意事項再填寫本頁) rr)'e 經濟部智慧財產局貝工消費合作社印製 .(5) 當在兩個A-D轉換器(i2a及12b)間造成誤差r時,相 同的頻率項,即在傅立葉轉換中之取樣頻率(l/2Ts),與未 造成誤差r時不同。時間誤差校正値計算單元74a校正此 時間誤差,使得相同的頻率項,即在傅立葉轉換中之取樣 33 本紙張尺度適用中國國家標準<CNS)A4規格(210 X 297公釐) 45 610 8 6070pif-doc/002 A7 B7 經濟部智慧財產局貝工消費合作杜印製 五、發明說明(M) 頻率,與未造成時間誤差r時之頻率項一致。 在造成時間誤差『之情況時,取樣頻率(l/2Ts)項之數 値是由將k=l代入等式(1)求得的,並且以下述之等式(6)表 7]\ ° -/;r(l 十丄) — Ί (l + e -----------(6) 另一方面,在兩個A-D轉換器12a及12b之取樣時序 未造成時間誤差r之情況時,取樣頻率(l/2Ts)項由下述之 等式(7)得到。 ϋ Λ· = (ι + β_Ύ).Ζ(/·—) = (1 + ^)-^(/-^) ........-.........(7) 然後,進行校正,用以將等式(6)的r/Ts項由 中除去,使得e κ變成等式(7)顯示之广〃。 如此,當以Y表示時間誤差校正値88a時,我們有: -yVr(l+—) 因而,我們得到 Y = e^iir-e ~.ίπ·^ΐπ^)πγ 34 (請先閱讀背面之注意事項再瑱寫本頁) -« ^--------訂. 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 5 6 10 8 6070pif.doc/002 A7 __B7 五、發明說明( Γ 然後,時間誤差校正値88a與A-D轉換器在時樣時序 Podd做取樣動作之取樣資料之傅立葉轉換數値相乘。 增益校正値計算單元74b根據輸入增益86b計算增益 校正値88b。有數種方法可計算增益校正値88b。例如, 最好以增益86b的倒數當做增益校正値88b。另言之,假 設增益86b爲A1,則增益校正値88b將是1/A1。 補償校正値計算單元74c根據輸入補償86c計算補償 校正値88c。雖然有數種方法可計算補償校正値88c,但在 此實施例,例如,最好以補償86c的符號改變之數値當作 補償校正値88c。例如,假設補償86c爲B1 ,則補償校 正値88c將是-B1。以上面所提及的方式,校正値計算單元 70a計算時間誤差校正値88a、增益校正値88b '及補償校 正値S8c。 其次,將說明用以校正誤差之誤差校正單元70b,其 校正時係根據對半導體裝置98輸出之測量信號做取樣所 得之取樣資料、先前由校正値計算單元70a計算之時間誤 差校正値88a、增益校正値88b、及補償校正値88c。 讀取單元76由記憶單元20a及20b讀取對該測量信號 取樣所得之取樣資料(84a及84b),用以輸出至增益補償校 正單元78。增益補償校正単元78校正輸入測量信號之取 樣資料(84a及84b),其校正時係根據讀取單元76所提供 之該測量信號之取樣資料(84a及84b)、增益校正値88b、 及補償校正値88c。雖然有數種校正的方法,但在此實施 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) --^----------^--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 45 61 〇6§7 °Pi f. doc/002 A7 B7 經濟部智慧財產局MK工消費合作社印製 五、發明說明(0) 例,最好使用下述方法。 令以D(t)表示取樣資料,經增益及補償校正後之數値 爲D\t),增益校正値88b爲G,以及補償校正値88c爲0。 則下述等式成立。 D'(t) = G*D(t)+0 對測量信號之取樣資料(84a及84b)進行上述之記算, 可以校正每一取樣資料包含之增益及補償。經增益補償校 正單元78校正增益及補償後之測量信號之取樣資料84a 及84b,輸出至時間誤差校正單元80。 時間誤差校正單兀80執行一轉換,用以將一時間元 素加到已校正過輸入增益及補償之測量信號之取樣資料 84a及84b。在此轉換中’將該時間元素加到測量信號之取 樣資料84a及84b,使得可以重建該輸入類比信號。因爲 A-D轉換器輸出之取樣資料不包括時間元素,而要由該取 樣資料重建一波形時必須包括該時間元素。例如,以傅立 葉轉換當作一個目的。在此實施例中,是使用離散傅立葉 轉換。 執行時間誤差校正是根據此離散傅立葉轉換結果及時 間誤差校正値88a ◊雖然有數種方法可計算時間誤差校正 値88a ’但在此實施例,例如,最好使用下述方法。 令傅立葉轉換形式之經誤差校正之波形以对表 不0 對A-D轉換器,其在具even下標之取樣時序運作, 本紙張尺度適用中國圍家標準(CNS)A4規格(210 X 297公爱) (請先閲讀背面之注杳W事項再填寫本頁) --------訂·--------線 45 6 1〇8〇pif.doc/002 A7 B7 五、發明說明(巧) 得到之取樣資料做傅立葉轉換,並以尤_>(t)表示。對A- D轉換器,其在具〇dd下標之取樣時序運作,該時序之相 位比具even下標之取樣時序延遲Ts+r,得到之取樣資料 k k 做傅立葉轉換,並以/ odd
NT -)表示。當使用e ^當時間誤 經濟部智慧財產局員工消費合作社印製 差校正値88a來校正時間誤差r時,我們可得到下述結果。 ]π— - j^(Ts+t}^~ 二 DFT_(k) + e NT'DFTodd{k) 其中爲時間延遲元素,且指出具Odd下標之 取樣時序比具even下標之取樣時序延遲Ts+r。 如此,使用上述計算,時間誤差校正單元80可以輸 出增益、補償 '及時間誤差皆已校正之輸出信號90。用來 校正上述之增益、補償、及時間誤差之校正單元70,最好 以使用程式來執行預定程序之計算單元來實現。例如,諸 如以程式來執行預定程序之工作站之類的電腦,可以當作 此計算單元。使用此類之計算單元來實現校正單元70,便 不需要提供誤差校正所必須之硬體,例如可變電阻及延遲 電路。此爲本發明之非常重要之優點。另外,因爲校正是 由計算來之執行,其爲軟體,其性能不是取決於元件之特 性’例如延遲電路,因此可達到高精度之校正。因此,本 實施例提供一記錄程式之記錄媒介,實現該計算單元,如 37 表紙張尺度適用中國國家標準(CNS)A4規格(2〗0 χ 297公釐) (請先閱讀背面之ii意事項再填寫本頁) 45 610』 Op if.doc/002 A7 45 610』 Op if.doc/002 A7 經濟部智慧財產局員工消費合作社印製 B7 五、發明說明( 所討論之校正單元70。 另外,因爲此校正是根據取樣資料,所以包含在將類 比信號轉換爲數位信號之傳統A-D轉換裝置所測量之取樣 資料中之誤差,亦可使用上述依照本實施例之校正架構來 校正。經由實踐上述設計,不需要提供諸如延遲電路及可 變電阻之元件做爲校正時間誤差、增益、及及補償之裝置, 使得誤差校正可以很容易地達到。另外,因爲可校正的誤 差範圍不是取決於元件的特性,諸如延遲電路,故可達到 高精度之校正。 第15圖繪示依照第四實施例之半導體裝置測試裝置, 其測試一類比信號輸出半導體裝置。此半導體裝置測試裝 置包括具有計算單元97及A-D轉換裝置之波形數位 器95、記錄媒介38、樣式產生器91、波形整形器92、比 較器93、及具有半導體裝置接觸部份94之執行板。在本 實施例、使用根據記錄在記錄媒介38之程式之計算:單元97 來實現校正單元70。諸如工作站或類似之通用型電腦較合 適當作計算單元97。 輸出待測之類比信號之半導體裝置98,放置於半導體 裝置接觸部份94。例如,一個與半導體裝置98之輸入端 做電性連接之插座,可以當作半導體裝置接觸部份94。樣 式產生器91產生要提供給半導體裝置98之半導體裝置輸 入信號42,其輸出至波形整形器92。 另外,樣式產生器91輸出至比較器93,一個要由半 導體裝置98輸出之理論値。波形整形器92依照半導體98 之特性,對半導體裝置輸入信號42做整形,藉以輸出至 本紙張尺度適用中國國家標準(CNS>A4規格(210 X 297公釐) ——-I--I----— I ---1----訂· —------- (請先閱讀背面之注意事項再填寫本頁) A7 B7 4 5 6 10 8 6070pif.doc/002 五、發明說明(夕t) 半導體裝置接觸部份94。半導體裝置接觸部份94將波形 ^形器92提供之半導體裝置輸入信號4〇,輸出至半導體 ^置98。半導體裝置98根據所輸入之半導體裝置輸入信 號40輸出類比信號5〇至半導體裝置接觸部份%。半導 體裝置接觸部份94將類比信號50出至A_D轉換裝置丨〇〇, 其爲待測之信號。在A-D轉換裝置1〇〇,將半導體裝置接 觸部份94提供之類比信號50轉換爲數位信號。 A-D轉換裝置1〇〇即依照第一實施例於第丨圖所繪示 者,且輸入類比信號50由平均處理或交錯處理來處理。 更進一步,A-D轉換裝置1〇〇可配備依照第三實施例於第 ^圖所繪示之校正單元70’其校正複數個A-D轉換器間 造成的時間誤差,使得可以輸出經誤差校正之輸出信號 90。比較器93根據誤差校正後之輸出信號90及樣式產生 器91所提供之理論値,決定測試中之半導體98之最終品 質’用以輸出判斷信號52。藉由實踐此架構,可以用一個 單〜的測試裝置來執行包括平均處理及交錯處理的兩個處 理。另外,亦提供了便利的半導體裝置測試裝置,可以很 容易地校正複數個A-D轉換器間造成的時間誤差。 第16圖繪示依照第五實施例之半導體裝置測試裝置, 其測試複數個類比信號輸出半導體裝置。此半導體裝置測 試裝置包括具有計算單元97及A-D轉換裝置1〇〇之波开^ 數位器95、記錄媒介38、樣式產生器91、波形整形器μ 比較器93、及具有複數個半導體裝置接觸部份(94a、9仙、 94c、94d)之執行板96。在本實施例,使用根據記錄在§己 錄媒介38之程式之計算單元97來實現校正單元7〇。諸^ 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) (請先閱讀背面之注意事項再填寫本頁} 裝--------訂·--------線 經濟部智慧財產局員工消费合作社印s 4 5 6 1 〇6〇70pif.doc/002 A7 B7 五、發明說明(,1) 工作站或類似之通用型電腦較合適當作計算單元97。 (請先閱讀背面之注意事項再填寫本頁) 樣式產生器91產生要提供給半導體裝置(98a、98b、 98c、98d)之半導體裝置輸入信號42,其輸出至波形整形 器92。另外,樣式產生器91輸出至比較器93,一個要由 半導體裝置(98a、98b ' 98c、卯d)輸出之理論値。波形整形 器92依照半導體(98a、98b、98c、98d)之特性,對樣式產 生器91提供之半導體裝置輸入信號42做整形,藉以輸出 至半導體裝置接觸部份(94a、94b、94c、94d)。半導體裝置 接觸部份(94a、94b、94c、94d)將波形整形器92饋入之半 導體裝置輸入信號40,提供給個別的半導體裝置(98a、98b、 98c、98d)。半導體裝置(98a ' 98b、98c、98d)根據所輸入 之半導體裝置輸入信號40 >輸出類比信號(50a、50b、50c、 50d)至半導體裝置接觸部份(94a、94b、94c ' 94d)。半導 體裝置接觸部份(94a、94b、94c、94d)將類比信號(50a、50b、 50c、50d)出至A-D轉換裝置100。 經濟部智慧財產局負工消费合作社印製 在此第五實施例中的A-D轉換裝置120即依照第二實 施例於第8圖所繪示者,且輸入類比信號50a ' 50b ' 50c ' 及50d由平均處理或交錯處理來處理。更進一步,第16 圖所繪示之A-D轉換裝置120可配備依照第三實施例於第 13圖所繪示之校正黾元70,其校正複數個A-D轉換器間 造成的時間誤差,使得可以輸出經誤差校正之輸出信號 90a、90b、90c、及90d。比較器93根據誤差校正後之輸出 信號(90a、90b、90c、90d)及樣式產生器91所提供之理論 値,決定測試中之半導體(98a、98b' 98c、98d)之最終品質’ 用以輸出判斷信號52a、52b、52c '及52d。因爲A-D轉換 40 本紙張尺度適用Ψ國國家標準(CNS)A4規格(210 * 297公釐) 4 610 8 6070pi f.doc/002 A7 五、發明說明(%) 裝置120,配合參考第8圖之說明,具有類比信號分配器 32,在處理中所要使用的單一 A-D轉換器或是複數個A-D 轉換器,可依照類比信號之處理內容,.選擇性地利用。藉 由實踐此架構,可以用一個單一的測試裝置來執行包括平 均處理及交錯處理的兩個處理。另外,亦提供了便利的半 導體裝置測試裝置,可以很容易地校正複數個A-D轉換器 間造成的時間誤差。 如以上所闡述,複數個A-D轉換器同時做取樣動作之 平均處理,以及複數個A-D轉換器交替做取樣動作之交錯 處理,皆可以單一的A_D轉換裝置120來實現。另外,在 處理中要使用之A-D轉換器,可以依照該類比信號之處理 內容,選擇性地改變。另外,可以使用計算單元執行校正 複數個A-D轉換器間造成的時間誤差,因此,該時間誤差 不必使用延遲電路來校正。 雖然本發明已以較佳實施例揭露如上’然其並非用以 限定本發明,任何熟習此技藝者,在不脫離本發明之精神 和範圍內,當可作少許之更動與潤飾’因此本發明之保護 範圍當視後附之申請專利範圍所界定者爲準。 (請先閱讀背面之注意事項再填寫本頁) -I ^--------訂 ---I ----線 ! 經濟部智慧財產局員工消費合作社印製 本紙張尺度遶用中國國家標準(CNS〉A4規格(210 X 2町公釐)
Claims (1)
- ABCD 6 10 8 6070pif.doc/002 六、申請專利範圍 1.—種類比-數位(Analog-to-digital,簡稱A-D)轉換裝 置,用以對測試之一半導體裝置輸出之一類比信號做取 樣,產生一數位信號,該A-D轉換裝置包括: 一類比信號輸入部份,用以輸入該類比信號; 複數個類比-數位(Analog-to-digita卜簡稱A-D)轉換器’ 用以對該類比信號輸入部份輸入之該類比信號做取樣’並 且將該類比信號轉換爲該數位信號; 一取樣時脈信號產生器,用以提供一同步取樣時脈信 號供一平均處理使用,使得該些A-D轉換器以同步方式做 取樣動作,或提供一交替取樣時脈信號供一交錯處理使 用,使得該些A-D轉換器交替地做取樣動作; 一平均處理單元,用以根據該同步取樣時脈信號,對 該些A-D轉換器輸出之該數位信號執行該平均處理;以及 一交錯處理單元,用以根據該交替取樣時脈信號,交 錯處理該些A-D轉換器輸出之該數位信號。 2. 如申請專利範圍第1項所述之A-D轉換裝置,更包 括一模式指定信號產生器,用以產生一模式指定信號,用 以指定該平均處理或該交錯處理,藉以根據該模式指定信 號選擇該平均處理單元或該交錯處理單元。 3. 如申請專利範圍第2項所述之A-D轉換裝置,更包 括一參考時脈信號產生器,用以產生一參考時脈信號,其 中在該模式指定信號指定該平均處理之情況時,該取樣時 脈信號產生器提供與該參考時脈信號同步的該同步取樣時 脈信號給該些個別的A-D轉換器,在該模式指定信號指定 該交錯處理時,該取樣時脈信號產生器提供彼此間相位不 本紙張又縻適用中國國家標準(CNS)A4規格mo X 297公爱) — — — —— — — — — — — — — * — — — — — — — ^ --------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4 6 5 8 8 8 8 ABCD 六、申請專利範圍 同之該交替取樣時脈信號給該些個別的A-D轉換器。 (請先閱讀背面之注意事項再填寫本頁) 4. 如申請專利範圍第1項所述之A-D轉換裝置,更包 括複數個記憶單元,用以儲存該些個別的A-D轉換器輸出 之該數位信號,其中該平均處理單元及該交錯處理單元分 別根據儲存在該些記憶單元之該數位信號執行該平均處理 及該交錯處理。 5. 如申請專利範圍第4項所述之A-D轉換裝置,該些 A-D轉換器包括一第一 A-D轉換器及一第二A-D轉換器, 更包括· 一誤差計算單元,用以計算一時間誤差,其爲該第二 A-D轉換器取樣相對該第一 A-D轉換器取樣之一預定時序 與該第二A-D轉換器取樣之一實際時序間之時間位移; 一誤差校正値計算單元,用以根據該誤差計算單元計 算之該時間誤差計算一時間誤差校正値,供校正該第二A-D轉換器之該時間誤差之計算時使用; 一讀取單元,用以從儲存對一測量信號取樣所得到之 該數位信號之該些記憶單元讀取該數位信號,其中該測量 信號爲待測量之該類比信號;以及 經濟部智慧財產局員工消費合作社印製 一誤差校正單元,用以根據該讀取單元從該些記憶單 元讀取之該數位信號及該誤差校正値計算單元計算之該時 間誤差校正値,對該第二A-D轉換器在對該測量信號取樣 時所造成之該時間誤差,執行校正動作。 6. —種類比-數位(Analog-to-digital,簡稱A-D)轉換裝 置,用以對測試之一半導體裝置輸出之一類比信號做取 樣,產生一數位信號,該A-D轉換裝置包括: 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 456108 A8 6070pif,d〇c/002 C8 D8 六、申請專利範圍 一類比信號輸入部份,用以輸入該類比信號: (請先閲讀背面之注意事項再填寫本頁) 一加法器,用以將一第一 A-D轉換器對要轉換爲該數 位信號之該類比信號做取樣所輸出之該數位信號,及一第 二A-D轉換器對要轉換爲該數位信號之該類比信號做取樣 所輸出之該數位信號相加起來; 一多工器,用以交替地輸入該第一 A-D轉換器輸出之 該數位信號及該第二A-D轉換器輸出之該數位信號,使其 依序地輸出;以及 一選擇器,用以選擇該加法器之一輸出値或是該多工 器之一輸出値。 7_ —種類比-數位(Analog-to-digital,簡稱A-D)轉換裝 置,用以對測試之一半導體裝置輸出之一類比信號做取 樣,產生一數位信號,該A-D轉換裝置包括: 一類比信號輸入部份,用以輸入該類比信號; 複數個類比-數位(Analog-to-digita],簡稱A-D)轉換器, 用以對於該類比信號輸入部份輸入之該類比信號做取樣, 並且將該類比信號轉換爲該數位信號;以及 經濟部智慧財產局員工消費合作社印製 一類比信號分配器,用以根據該測量信號要如何轉換 成該數位信號的內容,選擇將該數位信號分配至該些A-D 轉換器中的單一個或複數個。 8. 如申請專利範圍第7項所述之A-D轉換裝置,其中 提供該些複數個A-D轉換器給個別數目的該些對應之複數 個類比信號輸入部份’並且其中由該單一的類比信號輸入 部份輸入之該類比信號被分配至複數個該些A-D轉換器。 9. 如申Ir專利範函桌7項所述之A - D轉換裝置,更包 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 4經濟部智慧財產局員工消費合作社印製 、申請專利範圍 括: 一取樣時脈信號產生器,用以提供一同步取樣時脈信 號供一平均處理使用,使得該些A-D轉換器以同步方式做 取樣動作,或提供一交替取樣時脈信號供一交錯處理使 用,使得該些A-D轉換器交替地做取樣動作; 一平均處理單元,用以根據該同步取樣時脈信號,對 該些A-D轉換器輸出之該數位信號執行該平均處理;以及 一交錯處理單元,用以根據該交替取樣時脈信號,交 錯處理該些A-D轉換器輸出之該數位信號。 10. 如申請專利範圍第9項所述之A-D轉換裝置,更 包括: 一模式指定信號產生器,用以產生一模式指定信號, 用以指定該平均處理或該交錯處理,藉以根據該模式指定 信號選擇該平均處理單元或該交錯處理單元;以及 一分配控制信號產生器,用以提供一分配控制信號至 該類比信號分配器,用以根據該模式指定信號指定之處 理,指定該類比信號要分配至該些A-D轉換器中的一個或 複數個。 11. 一種校正裝置,用以校正對要轉換爲一數位信號之 由一半導體裝置輸出之一類比信號執行取樣動作之一第一 A-D轉換器,與對要轉換爲一數位信號之該類比信號執行 取樣動作之一第二A-D轉換器之間所引起之誤差,該校正 裝置包括: 一誤差計算單元,用以計算一時間誤差,其爲該第二 A-D轉換器取樣相對該第一 A-D轉換器取樣之一預定時序 -------------裝--------訂---------線 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A.l規格(210 X 297公楚) 4 6 10 8 as Dg 6070pif.doc/002 C8 六、申請專利範圍 與該第二A-D轉換器取樣之一實際時序間之時間位移,計 算時根據對供計算該時間誤差使用之一測試信號做取樣所 得之取樣資料; 一誤差校正値計算單元,用以根據該誤差計算單元計 算之該時間誤差計算一時間誤差校正値,供校正該第二A· D轉換器之該時間誤差之計算時使用; 一讀取單元,用以從儲存由對一測量信號取樣所得到 之該取樣資料之一記憶單元讀取該數位信號,其中該測量 信號爲待測量之該類比信號;以及 一誤差校正單元,用以根據該讀取單元從該記憶單元 讀取之該數位信號及該誤差校正値計算單元計算之該時間 誤差校正値’對該第二A-D轉換器在對該測量信號取樣時 所造成之該時間誤差,執行校正動作。 12. 如申請專利範圍第11項所述之校正裝置,其中該 誤差校正單元對該讀取單元從該記憶單元讀取之該測量信 號之該取樣資料執行離散傅立葉轉換,並且根據該離散傅 立葉轉換得到之一離散傅立葉轉換値及該時間誤差校正 値,校正該時間誤差。 13. 如申請專利範圍第11項所述之校正裝置,其中該 誤差計算單元計算該第一及第二A-D轉換器之一增益及補 償, 其中該誤差校正値計算單元包括:一增益校正値計算 單元,用以計算該第一及第二A-D轉換器之一增益校正 値;以及一補償校正値計算單元,用以計算該第一及第二 A-D轉換器之一補償校正値,以及 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ------------- I 1 1 I I -------— I (請先閱讀背面之注咅?事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 4 5 6 1 0 8 as 6〇7〇Pifid〇c/〇〇2 BB ____ m /、、申請專利範圍 其中該誤差校正單元包括一增益補償校正單元,用以 根據該讀取單元從該記憶單元讀取之該測量信號之該取樣 資料、該增益校正値、及該補償校正値,校正該第一及第 二A-D轉換器之該增益及補償。 14. 如申請專利範圍第13項所述之校正裝置,其中該 增益補償校正單元執行一校正動作,使得該第二A-D轉換 器對該測量信號取樣之該取樣乘上該增益校正値,然後再 加上該補償校正値。 15. —種誤差校正方法,用以校正對要轉換爲一數位信 號之一類比信號做取樣動作以產生一數位信號之一第一 A_ D轉換器’與對要轉換爲一數位信號之一類比信號做取樣 動作之一第二A-D轉換器之間所引起之誤差,該誤差校正 方法包括: 計算一時間誤差,其爲該第二A-D轉換器取樣相對該 第一A-D轉換器取樣之一預定時序與該第二A_D轉換器取 樣之一實際時序間之時間位移; 根據該時間誤差計算一時間誤差校正値,供校正該時 間誤差之計算時使用;以及 根據對待測之一信號做取樣所得之取樣資料及該時間 誤差校正値,校正該時間誤差。 如申請專利範圍第15項所述之誤差校正方法,更 包括: 計算該第一及第二A_D轉換器之增益及補償: 根據該計算增益及補償步驟所計算之該增益及補償, 計算增益校正値及補償校正値,供校正該增益及補償之計 本紙張尺度適用中賴家標準(CNS)A丨規格(21Q x 297公楚) 111-----丨 I — — -------訂--------I <請先閲讀背面之注意事項再填寫本頁) 45 610 8 607°Pif,doc/002 AS B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 算時使用;以及 根據對待測之該信號做取樣所得之該取樣資料、該增 益校正値 '及該補償校正値,校正該第一及第二A-D轉換 器之該增益及補償。 Π.—種記錄媒介,用以儲存用以校正一時間誤差之一 程式,該時間誤差爲該第二A-D轉換器取樣相對該第一 A-D 轉換器取樣之一預定時序與該第二A-D轉換器取樣之一實 際時序間之時間位移,其中該記錄媒介之該程式包括: 一第一模組,用以計算該時間誤差; 一第二模組,用以根據該計算之時間誤差計算該時間 誤差校正値,供校正該第二A-D轉換器之該時間誤差之計 算時使用;以及 一第三模組,用以根據對待測之一信號做取樣所得之 取樣資料及該時間誤差校正値,校正該時間誤差。 18. 如申請專利範圍第17項所述之記錄媒介,該程式 更包括: 一第四模組,用以計算增益及補償; 一第五模組,用以根據該第四模組計算之該增益及補 償,計算一增益校正値供校正該增益時使用及一補償校正 値供校正該補償時使用:以及 一第六模組,用以根據對待測之該信號做取樣所得之 該取樣貧料、該增益校正値、及該補償校正値,校正該第 一及第二A-D轉換器之該增益及補償。 19. 一種半導體裝置測試裝置,用以測試輸出一類比信 號之一半導體裝置,該半導體裝置測試裝置包括: 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公发) n ϋ n n n 1^1 ^^1 I 一ft— I flu I t n r^p [f I (請先閱讀背面之工意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印制农 456108 6070piffdoc/002 六、申請專利範圍 一樣式產生器,用以產生用以測試該半導體裝置之一 半導體裝置輸入信號; 一執行板,用以提供該樣式產生器輸出之該半導體裝 置輸入信號至該半導體裝置; 一類比信號輸入部份,用以輸入該半導體裝置輸出之 該類比信號; 複數個類比-數位(Analog-to-Digital,簡稱A-D)轉換 器,用以對該類比信號輸入部份輸入之該類比信號執行取 樣動作,且將該類比信號轉換爲一數位信號; 一取樣時脈信號產生器,用以提供一同步取樣時脈信 號供一平均處理使用,使得該些A-D轉換器以同步方式做 取樣動作,或提供一交替取樣時脈信號供一交錯處理使 用,使得該些A-D轉換器交替地做取樣動作; 一平均處理單元,用以根攄該同步取樣時脈信號,對 該些A-D轉換器輸出之該數位信號執行該平均處理;以及 一交錯處理單元,用以根據該交替取樣時脈信號,交 錯處理該些A-D轉換器輸出之該數位信號。 20.如申請專利範圍第19項所述之半導體裝置測試裝 置,該些複數個A-D轉換器包括一第一 A-D轉換器及一第 二A-D轉換器,該半導體裝置測試裝置更包括: 一誤差計算單元,用以計算一時間誤差,其爲該第二 A-D轉換器取樣相對該第一 A-D轉換器取樣之一預定時序 與該第二A-D轉換器取樣之一實際時序間之時間位移; 一誤差校正値計算單元,用以根據該誤差計算單元計 算之該時間誤差計算一時間誤差校正値,供校正該第二A- -------------裝·-------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)Al規格(210 X 297公釐) 4 6070pif . doc/002 六、申請專利範圍 D轉換器之該時間誤差之計算時使用; 一讀取單元,連接至該誤差計算單元,用以從儲存由 對一測量信號取樣所得到之該數位信號之一記憶單元讀取 該數位信號,其中該測量信號爲待測量之該類比信號;以 及 一誤差校正單元,用以根據從該記憶單元讀取之該數 位信號及該誤差校正値計算單元計算之該時間誤差校正 値,對該第二A-D轉換器在對該測量信號取樣時所造成之 該時間誤差,執行校正動作。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210x 297公釐)
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8011899 | 1999-03-24 | ||
JP2000054335A JP4547064B2 (ja) | 1999-03-24 | 2000-02-29 | A/d変換装置およびキャリブレーション装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW456108B true TW456108B (en) | 2001-09-21 |
Family
ID=26421167
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW089105305A TW456108B (en) | 1999-03-24 | 2000-03-28 | Analog-to-digital conversion device and correction units and method thereof |
Country Status (6)
Country | Link |
---|---|
US (1) | US6452518B1 (zh) |
JP (1) | JP4547064B2 (zh) |
KR (1) | KR100341130B1 (zh) |
CN (1) | CN100397785C (zh) |
DE (1) | DE10015384B4 (zh) |
TW (1) | TW456108B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7253762B2 (en) | 2005-04-13 | 2007-08-07 | Realtek Semiconductor Corp. | Estimation circuit for time-interleaved ADC and method thereof |
TWI423591B (zh) * | 2006-12-30 | 2014-01-11 | Teradyne Inc | 平行且時間交錯類比至數位轉換器之錯誤減少 |
TWI456908B (zh) * | 2009-06-12 | 2014-10-11 | Taiwan Semiconductor Mfg | 積體電路、系統與類比信號轉換至數位信號的方法 |
Families Citing this family (55)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4475784B2 (ja) * | 2000-09-26 | 2010-06-09 | 株式会社アドバンテスト | A/d変換入力遅延補正装置、方法、記録媒体 |
JP3745962B2 (ja) * | 2001-01-24 | 2006-02-15 | 株式会社アドバンテスト | インターリーブad変換方式波形ディジタイザ装置、及び試験装置 |
JP4871458B2 (ja) * | 2001-06-13 | 2012-02-08 | 株式会社高見沢サイバネティックス | データ変換装置及びテレメータ装置 |
JP3939122B2 (ja) * | 2001-07-19 | 2007-07-04 | 富士通株式会社 | レシーバ回路 |
JP2003133954A (ja) * | 2001-10-26 | 2003-05-09 | Agilent Technologies Japan Ltd | インターリーブa/d変換器の校正方法 |
JP4554934B2 (ja) * | 2002-01-11 | 2010-09-29 | アギア システムズ (アイルランド) リサーチ リミテッド | データ受信機および送信機におけるタイミング制御 |
JP2003273735A (ja) * | 2002-03-12 | 2003-09-26 | Denso Corp | A/d変換方法及び装置 |
US6836227B2 (en) * | 2003-02-25 | 2004-12-28 | Advantest Corporation | Digitizer module, a waveform generating module, a converting method, a waveform generating method and a recording medium for recording a program thereof |
DE102004009613B4 (de) * | 2004-02-27 | 2010-05-12 | Infineon Technologies Ag | Schaltungsanordnung zum Kompensieren von Nichtlinearitäten von zeitversetzt arbeitenden Analog-Digital-Wandlern |
JP4519509B2 (ja) * | 2004-04-22 | 2010-08-04 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置及びその動作方法 |
KR100688520B1 (ko) | 2005-01-17 | 2007-03-02 | 삼성전자주식회사 | 아날로그 디지털 컨버터의 캘리브레이션 방법 |
US7312734B2 (en) * | 2005-02-07 | 2007-12-25 | Analog Devices, Inc. | Calibratable analog-to-digital converter system |
US7183953B2 (en) * | 2005-03-31 | 2007-02-27 | Teradyne, Inc. | Calibrating automatic test equipment containing interleaved analog-to-digital converters |
US7274313B2 (en) * | 2005-05-13 | 2007-09-25 | Texas Instruments Incorporated | High speed data recording with input duty cycle distortion |
US7064700B1 (en) * | 2005-06-15 | 2006-06-20 | Freescale Semiconductor, Inc. | Multi-channel analog to digital converter |
US20070036255A1 (en) * | 2005-08-09 | 2007-02-15 | Wolfe Robert T | Synchronization of data streams from data acquisition processors using a common signal |
US7649957B2 (en) * | 2006-03-22 | 2010-01-19 | Freescale Semiconductor, Inc. | Non-overlapping multi-stage clock generator system |
JP4714067B2 (ja) * | 2006-04-13 | 2011-06-29 | 株式会社アドバンテスト | キャリブレーション回路、キャリブレーション方法、及び試験装置 |
CN101212434B (zh) * | 2006-12-29 | 2010-12-01 | 大唐移动通信设备有限公司 | 一种校正并行交替采样信号误差的方法及系统 |
US8255188B2 (en) * | 2007-11-07 | 2012-08-28 | Guidetech, Inc. | Fast low frequency jitter rejection methodology |
US7602325B2 (en) * | 2007-12-28 | 2009-10-13 | General Electric Company | Sigma delta analog to digital converter with internal synchronous demodulation |
TW200943732A (en) * | 2008-04-15 | 2009-10-16 | Novatek Microelectronics Corp | Time interleaved analog to digital convert apparatus |
JP5018680B2 (ja) * | 2008-08-01 | 2012-09-05 | 株式会社Jvcケンウッド | Ad変換装置 |
US7808408B2 (en) * | 2008-09-08 | 2010-10-05 | Moblus Semiconductor, Inc. | Minimizing adverse effects of skew between two analog-to-digital converters |
US7839323B2 (en) | 2008-12-29 | 2010-11-23 | Intersil Americas, Inc. | Error estimation and correction in a two-channel time-interleaved analog-to-digital converter |
EP2270986B1 (en) | 2009-01-26 | 2012-01-25 | Fujitsu Semiconductor Limited | Sampling |
KR101209987B1 (ko) * | 2009-05-29 | 2012-12-07 | 미쓰비시덴키 가부시키가이샤 | 아날로그 유니트 |
CN101908924A (zh) * | 2009-06-02 | 2010-12-08 | 中兴通讯股份有限公司 | 一种光信号的性能数据采集方法及其系统 |
US7898446B2 (en) * | 2009-06-03 | 2011-03-01 | Texas Instruments Incorporated | Correction of sampling mismatch in time-interleaved analog-to-digital converters |
JP4897015B2 (ja) * | 2009-06-24 | 2012-03-14 | 株式会社東芝 | アナログディジタル変換装置 |
US8269657B2 (en) * | 2009-06-26 | 2012-09-18 | Intersil Americas Inc. | Background calibration of offsets in interleaved analog to digital converters |
US7961123B2 (en) * | 2009-07-09 | 2011-06-14 | Texas Instruments Incorporated | Time-interleaved analog-to-digital converter |
US8749419B2 (en) * | 2009-08-11 | 2014-06-10 | Hittite Microwave Corporation | ADC with enhanced and/or adjustable accuracy |
JP5560989B2 (ja) * | 2010-07-21 | 2014-07-30 | 富士通株式会社 | 受信回路 |
US8339302B2 (en) * | 2010-07-29 | 2012-12-25 | Freescale Semiconductor, Inc. | Analog-to-digital converter having a comparator for a multi-stage sampling circuit and method therefor |
US8451152B2 (en) | 2011-02-22 | 2013-05-28 | Texas Instruments Incorporated | Pipelined ADC inter-stage error calibration |
KR101129290B1 (ko) * | 2011-03-11 | 2012-03-27 | 경보전기 주식회사 | 디지털 변환기 및 그 제어방법 |
KR101129291B1 (ko) * | 2011-03-11 | 2012-03-26 | 경보전기 주식회사 | 디지털 변환기 및 그 제어방법 |
US9239343B2 (en) * | 2011-06-06 | 2016-01-19 | Tektronix, Inc. | Interleaved digital down-conversion on a test and measurement instrument |
CN104579342A (zh) * | 2014-12-22 | 2015-04-29 | 北京航天测控技术有限公司 | 一种多a/d转换器的采样时钟相位自动快速校准方法 |
CN104698369B (zh) * | 2015-03-19 | 2017-10-17 | 西电通用电气自动化有限公司 | 一种模拟链路硬件失效检测电路及方法 |
US10254160B2 (en) * | 2016-05-16 | 2019-04-09 | Apple Inc. | Color ambient light sensor circuitry for electronic devices |
ES2904453T3 (es) * | 2017-01-24 | 2022-04-05 | Alcon Inc | Conmutación de modo dinámico para tomografía de coherencia óptica oftálmica multimodo |
JP7065336B2 (ja) * | 2017-02-08 | 2022-05-12 | パナソニックIpマネジメント株式会社 | 信号処理システム及び信号処理方法 |
CN107359873B (zh) * | 2017-07-27 | 2024-02-23 | 中国电力科学研究院 | 一种基于锁相及移相校准合并单元测试仪时钟误差的装置和方法 |
CN110061742B (zh) * | 2018-01-19 | 2023-03-10 | 创意电子股份有限公司 | 模拟数字转换器校准系统 |
CN108932923B (zh) * | 2018-07-03 | 2020-09-01 | 深圳市华星光电半导体显示技术有限公司 | Amoled的侦测系统及侦测方法 |
CN109327222B (zh) * | 2018-09-21 | 2021-06-04 | 电子科技大学 | 基于时间误差自适应消除的时间交替采样系统 |
CA3129027C (en) | 2019-03-04 | 2021-12-21 | Mitsubishi Electric Corporation | Receiver device and reception method |
CN112087232A (zh) * | 2019-06-14 | 2020-12-15 | 北京新岸线移动多媒体技术有限公司 | 一种tiadc系统直流偏置和增益误差校准方法及装置 |
TWI745945B (zh) * | 2020-04-29 | 2021-11-11 | 創意電子股份有限公司 | 類比數位轉換系統、時脈偏斜校準方法與相關的電腦程式產品 |
KR102362737B1 (ko) * | 2020-09-03 | 2022-02-15 | 고려대학교 산학협력단 | 파이프라인 아날로그-디지털 변환기의 내부 시간영역 보간 아날로그-디지털 변환기 |
CN114326901B (zh) * | 2021-12-31 | 2023-04-07 | 浙江浙大西投脑机智能科技有限公司 | 一种用于神经调控的参数精准可调电流刺激系统 |
TWI793003B (zh) | 2022-05-05 | 2023-02-11 | 創意電子股份有限公司 | 消除相位雜訊之影響的校正系統與包含其的類比至數位轉換裝置 |
CN118041318A (zh) * | 2022-11-07 | 2024-05-14 | 长鑫存储技术有限公司 | 校准电路 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56115026A (en) * | 1980-02-18 | 1981-09-10 | Sony Tektronix Corp | Analog-digital converter |
JPH0628340B2 (ja) * | 1985-12-24 | 1994-04-13 | ソニ−・テクトロニクス株式会社 | アナログ・デジタル変換装置用校正方法 |
GB2186139A (en) * | 1986-01-30 | 1987-08-05 | Plessey Co Plc | Phase and quadrature receiver |
US4763105A (en) * | 1987-07-08 | 1988-08-09 | Tektronix, Inc. | Interleaved digitizer array with calibrated sample timing |
JP3012887B2 (ja) * | 1989-03-13 | 2000-02-28 | 日本テキサス・インスツルメンツ株式会社 | 信号変換装置 |
US4962380A (en) * | 1989-09-21 | 1990-10-09 | Tektronix, Inc. | Method and apparatus for calibrating an interleaved digitizer |
US5247300A (en) * | 1990-09-27 | 1993-09-21 | Goldstar Co., Ltd. | Automatic audio/video signal combination apparatus |
JPH04255113A (ja) * | 1991-02-07 | 1992-09-10 | Sharp Corp | アナログ/デジタル変換装置 |
JPH04267628A (ja) * | 1991-02-21 | 1992-09-24 | Iwatsu Electric Co Ltd | インターリーブ・デジタイズ方法と装置 |
US5352976A (en) * | 1992-01-31 | 1994-10-04 | Tektronix, Inc. | Multi-channel trigger dejitter |
JPH05218867A (ja) * | 1992-02-03 | 1993-08-27 | Advantest Corp | 2個のアナログ・ディジタル・コンバータをインターリーブ動作させる高速波形ディジタイザ |
JP3202793B2 (ja) * | 1992-05-28 | 2001-08-27 | 能美防災株式会社 | 火災感知器の感度測定装置 |
DE69326528T2 (de) * | 1992-06-17 | 2000-03-09 | Advantest Corp | Wellenform-a/d-wandler und d/a-wandler |
JPH0685670A (ja) * | 1992-09-03 | 1994-03-25 | Hitachi Ltd | サンプリング方法及びサンプリング・システム |
JPH06152410A (ja) * | 1992-11-09 | 1994-05-31 | Advantest Corp | インターリーブ方式を採用したアナログディジタルコンバータの補正方法 |
JP3417719B2 (ja) * | 1995-03-23 | 2003-06-16 | ソニー株式会社 | アナログデイジタル変換方法 |
US6310571B1 (en) * | 2001-03-30 | 2001-10-30 | Pixim, Incorporated | Multiplexed multi-channel bit serial analog-to-digital converter |
-
2000
- 2000-02-29 JP JP2000054335A patent/JP4547064B2/ja not_active Expired - Fee Related
- 2000-03-24 US US09/534,322 patent/US6452518B1/en not_active Expired - Fee Related
- 2000-03-24 CN CNB001083252A patent/CN100397785C/zh not_active Expired - Fee Related
- 2000-03-24 KR KR1020000015135A patent/KR100341130B1/ko not_active IP Right Cessation
- 2000-03-24 DE DE10015384A patent/DE10015384B4/de not_active Expired - Fee Related
- 2000-03-28 TW TW089105305A patent/TW456108B/zh active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7253762B2 (en) | 2005-04-13 | 2007-08-07 | Realtek Semiconductor Corp. | Estimation circuit for time-interleaved ADC and method thereof |
TWI423591B (zh) * | 2006-12-30 | 2014-01-11 | Teradyne Inc | 平行且時間交錯類比至數位轉換器之錯誤減少 |
TWI456908B (zh) * | 2009-06-12 | 2014-10-11 | Taiwan Semiconductor Mfg | 積體電路、系統與類比信號轉換至數位信號的方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20010006867A (ko) | 2001-01-26 |
KR100341130B1 (ko) | 2002-06-20 |
DE10015384B4 (de) | 2004-02-12 |
CN1268671A (zh) | 2000-10-04 |
US6452518B1 (en) | 2002-09-17 |
JP2000341123A (ja) | 2000-12-08 |
JP4547064B2 (ja) | 2010-09-22 |
CN100397785C (zh) | 2008-06-25 |
DE10015384A1 (de) | 2000-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW456108B (en) | Analog-to-digital conversion device and correction units and method thereof | |
JP4560187B2 (ja) | インターリーブad変換方式波形ディジタイザ装置 | |
US7327816B2 (en) | High resolution synthesizer with improved signal purity | |
JP2009290885A (ja) | A/d変換装置およびキャリブレーション装置 | |
US6836235B2 (en) | Interleaving AD conversion type waveform digitizer | |
CA2490577C (en) | Improvements relating to time-interleaved samplers | |
JP4948522B2 (ja) | 測定装置、試験装置、及び電子デバイス | |
US5512895A (en) | Sample rate converter | |
US6384756B1 (en) | High-speed waveform digitizer with a phase correcting means and a method therefor | |
US6819279B2 (en) | Method and apparatus for the recovery of signals acquired by an interleaved system of digitizers with mismatching frequency response characteristics | |
JP3745962B2 (ja) | インターリーブad変換方式波形ディジタイザ装置、及び試験装置 | |
TWI423591B (zh) | 平行且時間交錯類比至數位轉換器之錯誤減少 | |
US9231608B1 (en) | Method and apparatus for correction of time interleaved ADCs | |
JP2003133954A (ja) | インターリーブa/d変換器の校正方法 | |
JP3819589B2 (ja) | Ad変換器の評価装置 | |
JP5070571B2 (ja) | アナログデジタル変換装置、アナログデジタル変換方法、制御装置及びプログラム | |
JP5080349B2 (ja) | アナログデジタル変換装置、アナログデジタル変換方法、試験装置、および、プログラム | |
WO2003042709A1 (fr) | Generateur de synchronisation et appareil d'essai | |
JP4456720B2 (ja) | インターリーブad変換方式波形デジタイザ装置 | |
JP3692405B2 (ja) | アナログ/デジタル変換器の性能測定システム及び性能測定方法、並びに、デジタル/アナログ変換器の性能測定システム及び性能測定方法 | |
WO2023218973A1 (ja) | 試験回路、および半導体試験装置 | |
JP4526891B2 (ja) | 遅延量測定方法、及び測定装置 | |
TW298705B (en) | Method of measuring signal noise ratio | |
Tian et al. | Improving the frequency resolution of digitally synthesized periodic signals by a sequential addressing scheme | |
JP2002040099A (ja) | 近似波形生成方法及び半導体試験装置 |